[go: up one dir, main page]

WO2004008519A1 - 酸化膜形成方法および電子デバイス材料 - Google Patents

酸化膜形成方法および電子デバイス材料 Download PDF

Info

Publication number
WO2004008519A1
WO2004008519A1 PCT/JP2003/009111 JP0309111W WO2004008519A1 WO 2004008519 A1 WO2004008519 A1 WO 2004008519A1 JP 0309111 W JP0309111 W JP 0309111W WO 2004008519 A1 WO2004008519 A1 WO 2004008519A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide film
electronic device
plasma
substrate
gas
Prior art date
Application number
PCT/JP2003/009111
Other languages
English (en)
French (fr)
Inventor
Junichi Kitagawa
Shinji Ide
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to KR1020077017648A priority Critical patent/KR100930432B1/ko
Priority to AU2003252213A priority patent/AU2003252213A1/en
Priority to KR1020057000687A priority patent/KR100783840B1/ko
Priority to JP2004521228A priority patent/JP4401290B2/ja
Publication of WO2004008519A1 publication Critical patent/WO2004008519A1/ja
Priority to US11/036,128 priority patent/US20050136610A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Definitions

  • the present invention relates to a method for forming an oxide film that can suitably perform oxide film formation, which is one of the elemental technologies of the electronic device process, and an oxide film formation that can be suitably used for the method for forming an oxide film.
  • the present invention relates to an apparatus, and an electronic device material that can be suitably formed by the forming method or the forming apparatus.
  • the method of forming an oxide film according to the present invention is suitably used, for example, for forming materials for semiconductors or semiconductor devices (for example, those having a MOS type semiconductor structure, those having a thin film transistor (TFT) structure, etc.). It can be used.
  • Background art for forming materials for semiconductors or semiconductor devices (for example, those having a MOS type semiconductor structure, those having a thin film transistor (TFT) structure, etc.). It can be used.
  • TFT thin film transistor
  • the manufacturing method of the present invention is generally widely applicable to the manufacture of electronic devices such as semiconductors, semiconductor devices, and liquid crystal devices. This is explained using an example.
  • a high-quality oxide film such as a silicon oxide film (SiO 2 film) or an insulating film.
  • a silicon oxide film SiO 2 film
  • the need for membranes has grown significantly.
  • silicon oxide film for example, in a MOS type semiconductor structure that is the most popular as a semiconductor device configuration, it is extremely thin (for example, about 2.5 nm or less) according to the so-called scaling rule.
  • the need for a high-quality gate oxide film (SiO 2 film) has become extremely high.
  • a thermal oxidation method has been conventionally used, but it is difficult to control the thinning.
  • thin film formation has been put to practical use by lowering the temperature and reducing the pressure, but essentially requires a high temperature (800 ° C or higher).
  • a low-temperature (approximately 400 ° C.) oxidation method using plasma for example, has been studied for practical use. Has the disadvantage that its formation rate is extremely slow.
  • An object of the present invention is to provide an oxide film forming method and an oxide film forming apparatus which solve the above-mentioned disadvantages of the prior art, and an electronic device material having a high quality oxide film.
  • Still another object of the present invention is to provide an oxide film forming method and an oxide film forming apparatus capable of minimizing thermal damage to an object to be processed, and an electronic device having such a high-quality oxide film. In providing materials.
  • the method for forming an oxide film according to the present invention is based on the above findings. More specifically, a plasma based on oxygen and hydrogen is applied to a substrate for an electronic device in the presence of a processing gas containing at least oxygen and hydrogen. Irradiating the surface of the substrate to form an oxide film on the surface of the electronic device substrate.
  • an electronic device material having an electronic device substrate; and an oxide film covering at least a part of one surface of the electronic device substrate; and
  • the ratio (R P ZR S ) of the surface roughness R s of the substrate for electronic devices to the surface roughness R p of the oxide film formed on the substrate for electronic devices is 2 or less.
  • an oxide film of the present invention having the above-described configuration, it is demonstrated by a good oxide film formation rate and a high-quality oxide film (for example, by the bonding state of the oxide film and the surface roughness of the oxide film). ) Can be obtained.
  • the reason why such a high-quality oxide film can be formed is not necessarily clear, but according to the knowledge of the present inventors, in a combination of plasma and hydrogen gas + oxygen gas, H atoms are converted into electrons. Inside the substrate for device Presumed to be due to the prediffusion into the part to eliminate or reduce the Si—O illegal bond, and that the active O atom makes the Si—O sound bond.
  • the present invention In comparison with field oxidation, it is possible to form an oxide film whose speed is not too high, so that it is easy to control the thickness of the oxide film to be formed.
  • FIG. 1 is a schematic plan view showing one example of a semiconductor manufacturing apparatus for performing the oxide film forming method of the present invention.
  • FIG. 2 is a schematic vertical sectional view showing an example of a slot plane antenna plasma processing unit usable in the oxide film forming method of the present invention.
  • FIG. 3 is a schematic plan view showing an example of SPA that can be used in the oxide film forming method of the present invention.
  • FIG. 4 is a schematic vertical sectional view of a plasma processing unit that can be used in the electronic device manufacturing method of the present invention.
  • FIG. 5 is a graph showing an oxide film forming speed obtained by the oxide film forming method of the present invention.
  • FIG. 6 is a graph showing etching characteristics of an oxide film obtained by the method of forming an oxide film according to the present invention.
  • FIG. 7 is a graph showing the interface state density of an oxide film obtained by the oxide film forming method of the present invention.
  • FIG. 8 shows the XPS of the oxide film obtained by the oxide film forming method of the present invention. 6 is a rough showing the measurement results of the chemical composition.
  • FIG. 9 is a graph showing the results of measuring the surface roughness by AFM of an oxide film obtained by the method of forming an oxide film according to the present invention.
  • FIG. 10 is a graph showing the measurement results (data of Example 7) of the refractive index and the correlation density of the oxide film (hydrogenated oxide film) obtained in Example 1 and the conventional oxide film.
  • FIG. 11 shows data indicating the results of density measurement (Example 8) using the X-ray reflection method as a verification of the data of Example 7.
  • FIG. 12 is a graph showing the evaluation of the electrical characteristics of the MOS semiconductor structure prototyped in Example 9.
  • Wafer substrate to be processed
  • Plasma processing unit (process chamber)
  • Plasma processing unit (process chamber)
  • a plasma based on oxygen and hydrogen is irradiated on the surface of the substrate for an electronic device to form an oxide film on the surface of the substrate for an electronic device.
  • the electronic device substrate usable in the present invention is not particularly limited.
  • Such a substrate for an electronic device include a semiconductor material and a liquid crystal device material.
  • the semiconductor material include, for example, a material mainly composed of single-crystal silicon, polysilicon, silicon nitride, and the like.
  • the oxide film to be disposed on the electronic device substrate is not particularly limited as long as it can be formed by oxidizing the electronic device substrate.
  • Such an oxide film can be one or a combination of two or more known oxide films for electronic devices.
  • Yo I Do oxide film this is, for example, silicon oxide film (S i 0 2), and the like.
  • the processing gas when forming an oxide film, contains at least oxygen, hydrogen, and a rare gas.
  • the noble gas that can be used at this time is not particularly limited, and can be appropriately selected from known noble gases (or a combination of two or more thereof). From the viewpoint of cost performance, argon, helium or krypton can be suitably used as the noble gas.
  • the present invention is used for forming an oxide film
  • the following conditions can be suitably used in view of the characteristics of the oxide film to be formed.
  • O 2 l to 10 sccm, more preferably (1 to 55 ⁇ ; ⁇ : 11, H 2 : 1 to 10 sccm, more preferably:! 55 sccm, noble gas (eg, Kr, Ar, or He): 100 to 100 sccm, more preferably 100 to 500 sccm,
  • noble gas eg, Kr, Ar, or He
  • Temperature room temperature (25 ° C) to 500 ° C, more preferably room temperature to 400 ° C
  • the following conditions can be particularly preferably used.
  • H 2 ZO 2 gas flow ratio 2: 1 to 1: 2, and about 1: 1 1 ⁇ 20 2 Rare gas flow ratio: 0.5: 0.5: 100 to 2: 2:
  • an impurity is diffused in the substrate in advance to provide an active region and an element isolation region.
  • the conventional thermal oxidation method has a problem that the high temperature may break the impurity region.
  • the present invention since the present invention performs low-temperature processing, it protects impurity regions and also suppresses damage, distortion, and the like due to heat.
  • an electronic device having an oxide film on a silicon substrate The material can be suitably obtained.
  • this electronic device material In this electronic device material,
  • the ratio (R p / R s) of the surface roughness R s of the substrate for an electronic device before the oxide film is formed to the surface roughness RP of the oxide film formed on the substrate is 2 or less. Is preferred. This R pz ′ R s ratio is more preferably 1.0 or less.
  • the surface roughness Rs and Rp can be suitably measured, for example, under the following conditions.
  • a denser oxide film can be easily obtained than a conventional thermal oxide film.
  • the electronic device substrate is a silicon substrate
  • an oxide film having a density of about 2.3 can be easily obtained.
  • the density of the conventional thermal oxide film is usually about 2.2.
  • the density of this oxide film can be suitably measured, for example, under the following conditions.
  • the density of a thin film having a known composition can be determined by the X-ray reflectivity method (especially the GIXR method).
  • the oxide film forming apparatus of the present invention arranges an electronic device substrate at a predetermined position.
  • the plasma excitation means is not particularly limited, but from the viewpoint of reducing plasma damage as much as possible and forming a uniform oxide film, it is particularly preferable to use a plasma excitation means based on a planar antenna member. Can be.
  • a high-density plasma having a low electron temperature is formed by irradiating a microwave through a planar antenna member having a plurality of slits, and the plasma is used to form the plasma. It is preferable to form an oxide film on the surface of the substrate to be processed. In such an embodiment, a process with low plasma damage and high reactivity at low temperatures is possible.
  • Method of producing a microwave plasma apparatus having such a planar antenna having a large number of slits, having a low electron temperature, small plasma damage, and capable of generating high-density plasma.
  • a plasma with an electron temperature of about 1.5 eV or less and a plasma sheath voltage of several volts or less can be easily obtained, so that a conventional plasma (plasma sheath voltage of about 50 V) can be obtained. ), Plasma damage can be greatly reduced.
  • the new plasma device equipped with this planar antenna has the ability to supply high-density radicals even at a temperature of about 300 to 700 ° C, so that deterioration of device characteristics due to heating can be suppressed and low temperature But high A process having high reactivity is possible.
  • the characteristics of the plasma that can be suitably used in the present invention are as follows.
  • Electron temperature 1. Oev or less directly above the substrate
  • a high-quality oxide film having a small thickness can be formed. Therefore, by forming another layer (for example, an electrode layer) on this oxide film, it becomes easy to form a structure of a semiconductor device having excellent characteristics.
  • oxide film for example, polysilicon, amorphous silicon or SiGe is used as a gate electrode on this oxide film.
  • GaN a high-performance MOS type semiconductor structure can be formed.
  • an extremely thin and high-quality oxide film that can be formed by the present invention is an oxide film of a semiconductor device (for example, a gate oxide film of a MOS semiconductor structure). ) Can be used particularly favorably.
  • a MOS semiconductor structure having the following favorable characteristics.
  • a standard MOS semiconductor structure such as (silicon + oxide film + polysilicon) is used.
  • By forming and evaluating the characteristics of the MOS it is possible to substitute for evaluating the characteristics of the oxide film itself.
  • Such a standard MOS structure In this case, the characteristics of the oxide film forming the structure strongly influence the MOS characteristics.
  • FIG. 1 is a schematic view (schematic plan view) showing an example of the entire configuration of a semiconductor manufacturing apparatus 30 for performing the oxide film forming method of the present invention.
  • a transfer chamber 31 for transferring the wafer W (FIG. 3) is provided almost at the center of the semiconductor manufacturing apparatus 30.
  • a heating unit 36 for performing various heating operations and a heating reactor 47 for performing various heating processes on the wafer are provided.
  • the heating reactor 47 may be provided separately and independently from the semiconductor manufacturing apparatus 30.
  • a pre-cooling unit 45 and a cooling unit 46 for performing various pre-cooling or cooling operations are disposed beside the mouthpiece units 34 and 35, respectively.
  • Transfer arms 37 and 38 are provided inside the transfer chamber 31, and can transfer the wafer W (FIG. 3) between the units 32 to 36.
  • the loader arms 41 and 42 are arranged on the front side of the load lock units 34 and 35 in the figure. These loader arms 41 and 42 further move the wafer W in and out of the four cassettes 44 set on the cassette stage 43 arranged on the front side. Can be.
  • the plasma processing units 32 and 33 in Fig. 1 are of the same type. Two plasma processing units are set in parallel.
  • both of the plasma processing units 32 and 33 can be exchanged for a single chamber type plasma processing unit, and one or two plasma processing units 32 and 33 are provided at the positions of the plasma processing units 32 and 33. It is also possible to set up a single single-chamber type plasma processing unit.
  • a method may be used in which a SiO 2 film is formed in the processing unit 32 and then the surface of the SiO 2 film is nitrided in the processing unit 33.
  • the SiO 2 film formation and the surface nitriding of the SiO 2 film may be performed in parallel.
  • surface nitriding can be performed in parallel by the processing units 32 and 33.
  • FIG. 2 is a schematic vertical sectional view of a plasma processing unit 32 (33) that can be used for forming an oxide film.
  • reference numeral 50 denotes a vacuum vessel formed of, for example, aluminum.
  • An opening 51 larger than the substrate (for example, wafer W) is formed on the upper surface of the vacuum vessel 50, and a dielectric such as quartz aluminum nitride is used so as to cover the opening 51.
  • a flat cylindrical top plate 54 made of a body is provided.
  • Gas supply pipes 72 are provided on the lower side of the top plate 54 on the upper side wall of the vacuum vessel 50 at, for example, 16 positions uniformly arranged along the circumferential direction thereof.
  • a processing gas containing at least one selected from O 2 , a rare gas, N 2, and H 2 is uniformly and uniformly supplied from the gas supply pipe 72 to the vicinity of the plasma region P of the vacuum vessel 50. It has become.
  • a planar antenna member having a plurality of slits for example, a slot plane antenna (Slot Pt. lane Antenna)
  • a high-frequency power supply section is provided via 60, for example, a waveguide 63 connected to a microphone aperture power supply section 61 that generates a microwave aperture wave of 2.45 GHz is provided.
  • the waveguide 63 includes a flat circular waveguide 63 A having a lower edge connected to the SPA 60, and a cylindrical waveguide 63 having one end connected to the upper surface of the circular waveguide 63 A.
  • a coaxial waveguide converter 63C connected to the upper surface of the cylindrical waveguide 63B, and one end connected at right angles to side surfaces of the coaxial waveguide converter 63C.
  • the other end is configured by combining with a rectangular waveguide 63 D connected to the microphone mouth power source 61.
  • the UHF and the microwave are referred to as a high frequency region.
  • the high-frequency power supplied from the high-frequency power supply includes UHF of 30 OMHz or more and microwaves of 1 GHz or more, and high-frequency power of 300 MHz or more and 250 MHz or less.
  • the plasma generated by these high-frequency powers is called high-frequency plasma.
  • one end of a shaft portion 62 made of a conductive material is connected to substantially the center of the upper surface of the slot plane antenna 60, and the other end is a cylindrical waveguide.
  • the coaxial waveguide is provided so as to be connected to the upper surface of the tube 63B, whereby the waveguide 63B is configured as a coaxial waveguide.
  • a mounting table 52 for the wafer W is provided in the vacuum vessel 50 so as to face the top plate 54.
  • the base 52 has a built-in temperature control unit (not shown), so that the base 52 functions as a hot plate. Further, one end of an exhaust pipe 53 is connected to the bottom of the vacuum vessel 50, and the other end of the exhaust pipe 53 is connected to a vacuum pump 55.
  • FIG. 3 is a schematic plan view showing an example of the slot plane antenna 60 that can be used in the electronic device material manufacturing apparatus of the present invention.
  • each slot 60a is a substantially rectangular through groove, and adjacent slots are arranged so as to be orthogonal to each other and to form a letter "T" in a substantially alphabetic shape. Have been.
  • the length and arrangement interval of the slots 60a are determined according to the wavelength of the microwave generated by the microwave power supply unit 61.
  • FIG. 4 is a schematic vertical sectional view showing an example of a heating reaction furnace 47 that can be used in the electronic device material manufacturing apparatus of the present invention.
  • the processing chamber 82 of the heating reaction furnace 47 is formed in an airtight structure using, for example, an aluminum.
  • the processing chamber 82 is provided with a heating mechanism and a cooling mechanism.
  • a gas introduction pipe 83 for introducing gas is connected to the center of the upper part of the processing chamber 82, and the inside of the processing chamber 82 and the inside of the gas introduction pipe 83 are communicated.
  • the gas introduction pipe 83 is connected to a gas supply source 84. Then, gas is supplied from the gas supply source 84 to the gas introduction pipe 83, and the gas is introduced into the processing chamber 82 via the gas introduction pipe 83.
  • this gas for example, various gases (electrode forming gas) such as silane, which can be used as a raw material for forming a gate electrode, can be used. If necessary, an inert gas is used as a carrier gas. You can also.
  • a gas exhaust pipe 85 for exhausting gas in the processing chamber 82 is connected to a lower portion of the processing chamber 82, and the gas exhaust pipe 85 is connected to an exhaust means (not shown) including a vacuum pump or the like. ing. By this exhaust means, processing chamber 8 The gas in 2 is exhausted from the gas exhaust pipe 85, and the inside of the processing chamber 82 is set to a desired pressure.
  • a mounting table 87 on which the wafer W is mounted is disposed below the processing chamber 82.
  • the wafer W is mounted on the mounting table 87 by an electrostatic chuck (not shown) having substantially the same diameter as the wafer W.
  • the mounting table 87 has a heat source means (not shown) provided therein, and has a structure capable of adjusting the processing surface of the wafer W mounted on the mounting table 87 to a desired temperature.
  • the mounting table 87 has a mechanism that can rotate the mounted wafer W as necessary.
  • an opening portion 82a for loading and unloading the wafer W is provided on the wall surface of the processing chamber 82 on the right side of the mounting table 87, and the opening and closing of the opening portion 82a is performed by a gutter valve 98. Is performed by moving the vertical direction in the figure.
  • a transfer arm (not shown) for transferring the wafer W is provided next to the right side of the gate valve 98, and the transfer arm enters and exits the processing chamber 82 through the opening 82a. Then, the wafer W is mounted on the mounting table 87, and the processed wafer W is carried out of the processing chamber 82.
  • a shear head 88 as a shear member is disposed above the mounting table 87.
  • the shower head 88 is formed so as to define a space between the mounting table 87 and the gas introduction pipe 83, and is formed of, for example, aluminum or the like.
  • the shower head 88 is formed so that the gas outlet 83 a of the gas inlet pipe 83 is located at the center of the upper part thereof, passes through the gas supply hole 89 provided at the lower part of the shower head 88, and passes through the processing chamber. Gas is introduced into 82. (Embodiment of Oxide Film Formation)
  • the wafer W for example, a silicon substrate A preferred example of a method for forming an oxide film thereon will be described.
  • a gate valve (not shown) provided on the side wall of the vacuum vessel 50 of the plasma processing unit 32 (FIG. 1) is opened, and the transfer arms 37 and 38 are used. Then, the wafer W having the field oxide film 11 formed on the surface of the silicon substrate 1 is mounted on the mounting table 52 (FIG. 2).
  • the internal atmosphere is evacuated by the vacuum pump 55 through the exhaust pipe 53 to evacuate to a predetermined degree of vacuum, and maintain the predetermined pressure.
  • a microwave of 1.8 GHz (2200 W) is generated from the microphone mouth-wave power supply unit 61, and the microwave is guided through a waveguide to generate a SPA wave.
  • the high-frequency plasma is generated in the upper plasma region P of the vacuum vessel 50 through the vacuum vessel 50 via the top plate 54 and the top plate 54.
  • the microwave is transmitted in a rectangular mode in the rectangular waveguide 63D, converted from the rectangular mode to the circular mode by the coaxial waveguide converter 63C, and is cylindrical in the circular mode.
  • the light is transmitted through the coaxial waveguide 63B and further expanded in the circular waveguide 63A, radiated from the slot 60a of the SPA 60, and 4 and is introduced into a vacuum vessel 50.
  • high-density plasma is generated due to the use of micro-waves. Micro-waves are emitted from a large number of slots 60a of SPA 60, and this plasma has high density. It will be.
  • the gas supply pipe 72 is used to supply a processing gas for forming an oxide film, such as crypton or argon.
  • the first step formation of an oxide film
  • a rare gas such as O 2 gas and H 2 gas at a flow rate of 500 sccm, 5 sccm, and 5 sccm, respectively.
  • the introduced processing gas is plasma processing unit 32 It is activated (plasmaized) by the plasma flow generated inside, and the surface of the wafer W is oxidized to form an oxide film (SiO 2 film) 2.
  • the gate valve (not shown) is opened, and the transfer arms 37 and 38 (FIG. 1) enter the vacuum vessel 50 to receive the wafer W on the mounting table 52. After the transfer arms 37 and 38 take out the wafer W from the plasma processing unit 32, they are set on a mounting table in the adjacent plasma processing unit 33.
  • an oxide film was formed on a silicon substrate at high speed.
  • a SPA plasma chamber as shown in FIGS. 1 to 4 was used.
  • a P-type single crystal silicon substrate (Dja) having a specific resistance of 3 ⁇ ⁇ cm and a diameter of 200 mm and a plane orientation (100) was used. (Washing)
  • This silicon substrate was cleaned by the following steps (1) to (6).
  • the natural oxide film present on the surface of the silicon substrate is removed by the diluted HF aqueous solution cleaning in (7) above, and the silicon surface is terminated by hydrogen.
  • An oxide film was formed on the silicon substrate surface thus cleaned using a slot plane antenna plasma chamber as described below. It took about 15 minutes from the completion of the pure water cleaning in (8) above to the installation of the cleaned silicon substrate in the slot plane antenna plasma processing chamber.
  • the cleaned silicon substrate is placed on the substrate stage (400 ° C) in the slot plane antenna plasma chamber in Fig. 2, and the inert gas (Ar) is used under the following conditions. Plasma was irradiated under the following conditions while flowing oxygen gas and hydrogen gas. The distance between the slot plane antenna plasma antenna and the silicon substrate was 60. ⁇ Gas supply conditions>
  • Processing substrate temperature 400 ° C
  • the oxidation rates of the silicon substrates obtained in Example 1 and Comparative Example 1 were determined from the oxidation treatment time and the formed oxide film thickness.
  • the oxide film thickness was measured based on cross-sectional observation of the substrate using an optical film thickness meter (ellipsometry method) or a microscope.
  • the graph of Fig. 4 shows the measurement results of the oxide film obtained above using an optical film thickness meter (ellipsometry method). As shown in this graph, the oxide film formation rate obtained in Example 1 was about twice that of the comparative example (gas supply conditions 1 and 2).
  • the silicon substrate having the oxide film formed in Example 1 and Comparative Example 1 and the like was immersed in a 1% HF aqueous solution at 23 ° C. for a predetermined period of time.
  • the film thickness after immersion thus obtained was compared with the film thickness similarly measured before immersion.
  • the measurement results obtained above are shown in the graph of FIG. As shown in this graph, the chemical resistance of the oxide film obtained in Example 1 was improved as compared with the oxide film formed by (plasma + oxygen) of the comparative example.
  • oxide film hydrogenated oxide film having a thickness of 10 nm obtained in Example 1 and the conventional oxide film
  • XPS X-ray source: Mg—Ka, 10 kV, 30 mA
  • the surface roughness of the oxide film (hydrogenated oxide film) having a thickness of 10 nm obtained in Example 1 and the conventional oxide film was measured using AFM (atomic microscope).
  • Example 1 (Oxide film refractive index measurement and correlation density)
  • the 10-nm-thick oxide film (hydrogenated oxide film) obtained in Example 1 and the conventional oxide film were evaluated with respect to the density relative to the measurement of the refractive index.
  • Example 1 has a high refractive index, and has a higher density than Comparative Example 1.
  • Example 1 It was also found that the oxide film obtained in Example 1 had a higher density than the thermal oxide film.
  • the measurement was performed using the GIXR method, and the oxide film obtained by oxidizing the silicon substrate was measured.
  • the analysis was performed using a typical model, a two-layer structure.
  • FIG. 11 shows the data obtained above.
  • Example 1 The oxide film obtained in Example 1 had a two-layer structure, and was found to have a higher density than the oxide film obtained in Comparative Example 1.
  • Example 1 An MOS semiconductor structure was prototyped, and its electrical characteristics were evaluated.
  • This evaluation is a method generally used to evaluate the reliability of an oxide film.When a constant current is passed through the oxide film, the amount of electricity passed until the oxide film is destroyed is measured and compared. .
  • the substrate is a P-type silicon, ⁇ 200 mm. After forming an oxide film, it has a MOS structure in which polysilicon is deposited on the oxide film as an electrode. You.
  • FIG. 12 shows the data obtained above.
  • Example 1 The oxide film obtained in Example 1 was found to be a reliable oxide film with a larger amount of passing electric energy leading to destruction as compared with Comparative Example 1 and the thermal oxide film. Industrial applicability
  • the present invention it is possible to provide a high-quality oxide film while minimizing thermal damage to an object to be processed, and to provide an oxide film forming method capable of easily controlling the film thickness.
  • An oxide film forming apparatus and an electronic device material having such a high-quality oxide film are provided.
  • an embodiment in which an oxide film is formed using a low temperature (500 ° C. or less) is particularly suitable for a large-diameter (300 mm) electronic device substrate (in the past, a small-diameter (200 mm)).
  • a low temperature 500 ° C. or less
  • This is particularly advantageous when using a material that is much more difficult to heat and cool uniformly than the one with a diameter of 0 mm). That is, when the low-temperature treatment is performed in the present invention, it is easy to minimize the occurrence of defects that may occur in such a large-diameter substrate (wafer) for an electronic device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

酸素および水素を少なくとも含む処理ガスの存在下で、酸素および水素に基づくプラズマを電子デバイス用基材の表面に照射して、該電子デバイス用基材の表面に酸化膜を形成する。酸化膜の膜厚コントロールが容易で、且つ、良質な酸化膜を与える酸化膜形成方法および酸化膜形成装置、およびこのような良質な酸化膜を有する電子デバイス材料が提供される。

Description

明 細 書 酸化膜形成方法および電子デパイス材料
技術分野
本願発明は、 電子デバイスのプロセスの要素技術の一つである酸 化膜形成を好適に行う こ とができる酸化膜の形成方法、 該酸化膜の 形成方法に好適に使用可能性な酸化膜形成装置、 および該形成方法 ないし形成装置によつて好適に形成可能な電子デバィス材料に関す る。 本発明の酸化膜形成方法は、 例えば、 半導体ないし半導体デバ イス （例えば、 MO S型半導体構造を有するもの、 薄膜 トランジス タ （T F T) 構造を有するもの等） のための材料の形成に好適に使 用するこ とが可能である。 背景技術
本発明の製造方法は半導体ないし半導体装置、 液晶デバィス等の 電子デパイス材料の製造に一般的に広く適用可能であるが、 こ こで は説明の便宜のために、 半導体デバイス （devices) の背景技術を 例にとって説明する。
近年の半導体装置の微細化に伴い、 所望の厚さにコ ン ト 口ールす るこ とが容易であり、 しかも良質なシリ コン酸化膜 （ S i O2 膜） 等の酸化膜ないし絶縁膜に対するニーズが著しく高まって来ている 。 比較的に薄いシ リ コ ン酸化膜に関しては、 例えば、 半導体デパイ スの構成と して最もポピュラーな MO S型半導体構造においては、 いわゆるスケーリ ングルールに従って、 極めて薄く （例えば 2. 5 n m以下程度） 、 しかも良質のゲー ト酸化膜 （ S i O2 膜） に対す るニーズが極めて高く なっている。 この様な酸化膜は、 従来よ り熱酸化法が用いられてきたが、 薄膜 化制御が困難である。
そこで、 低温化、 減圧化によ り薄膜形成が実用化されているが、 本質的に高温 （ 8 0 0 °C以上） が必要である。 良質の酸化膜形成手 法と して、 従来よ り、 例えばプラズマを用いた低温 （ 4 0 0 °C程度 ) 酸化手法が実用化検討されてきているが、 この様なプラズマ処理 による酸化膜形成は、 その形成速度が極めて遅いという欠点があつ た。
上記した従来の熱酸化法において、 シリ コン酸化膜の形成速度を 実用的なレベルとするためには、 上記処理室内を通常は 8 0 0〜 1 0 0 0 °Cの高温に加熱する必要があった。 このため、 従来において は、 集積回路の各部が熱的ダメージを受けたり、 または半導体内の 各種の ドーパントが不必要に拡散されるなどの現象を生じ、 最終的 に得られる半導体デバイスの品質が悪く なる虞れがあった。
加えて、 近年においては、 生産性向上の観点から、 いわゆる大口 径 （ 3 0 0 m m ) の電子デバイス用基材 （ウェハ） を用いることが 強く 要請されている。 このよ うな大口径のウェハに対しては、 従来 の口径 （ 2 0 0 m m ) のものに比べて、 均一に加熱/冷却すること が格段に困難であったために、 従来の熱酸化法では対処するこ とが 困難となっていた。 発明の開示
本発明の目的は、 上記した従来技術の欠点を解消した酸化膜形成 方法および酸化膜形成装置、 および良質な酸化膜を有する電子デバ イス材料を提供するこ とにある。
本発明の他の目的は、 酸化膜の膜厚コン ト ロールが容易で、 且つ 、 良質な酸化膜を与える酸化膜形成方法および酸化膜形成装置、 お よびこのよ うな良質な酸化膜を有する電子デバィス材料を提供する こ とにある。
本発明の更に他の目的は、 被処理物に対する熱的ダメージを最小 限に抑制するこ とが可能な酸化膜形成方法および酸化膜形成装置、 およびこのよ う な良質な酸化膜を有する電子デバィス材料を提供す るこ とにある。
本発明者は鋭意研究の結果、 従来におけるよ うに酸素ガスのみを 用いるのではなく 、 これにプラズマおよび水素ガスをも組合せるこ とが、 むしろシリ コン基材の 「酸化」 速度を向上させるこ とを可能 と し、 上記目的の達成のために極めて効果的なこ とを見出した。 本発明の酸化膜形成方法は上記知見に基づく ものであり、 よ り詳 しく は、 酸素および水素を少なく と も含む処理ガスの存在下で、 酸 素および水素に基づく プラズマを電子デバイス用基材の表面に照射 して、 該電子デバイス用基材の表面に酸化膜を形成するこ とを特徴 とするものである。
本発明によれば、 更に、 電子デバイス用基材と ； 該電子デバイス 用基材の一面の少なく とも一部を覆う酸化膜とを有する電子デバィ ス材料であって ； 且つ、 酸化膜形成前の電子デバイス用基材の表面 粗さ R sと、 該電子デバィス用基材上に形成された酸化膜の表面粗 さ R pとの比 （R P Z R S ) が 2以下であるこ とを特徴とする電子デ バイス材料が提供される。
上記構成を有する本発明の酸化膜形成方法によれば、 良好な酸化 膜形成速度で、 且つ良質な酸化膜 （例えば、 酸化膜の結合状態、 お よび酸化膜の表面粗さによ り実証される） を得るこ とができる。 本 発明において、 このよ う に良質な酸化膜が形成可能な理由は必ずし も明確ではないが、 本発明者の知見によれば、 プラズマおよび水素 ガス +酸素ガスの組合せにおいて、 H原子が電子デバイス用基材内 部に先行拡散して、 S i — O不正結合を除去ないし低減し、 且つ活 性 O原子が S i 一 Oを健全結合化することによるものと推定される 更に本発明によれば、 従来のフィールド酸化との比較においては 、 速度が速すぎない酸化膜形成が可能となるために、 形成すべき酸 化膜の膜厚コントロールが容易である。
加えて、 本発明によれば、 比較的な高速酸化が可能となるため、 結果と してプラズマダメージをも低減することができるため、 酸化 膜の質を更に向上させることが容易となる。 図面の簡単な説明
図 1 は、 本発明の酸化膜形成方法を実施するための半導体製造装 置の一例を示す模式平面図である。
図 2は、 本発明の酸化膜形成方法に使用可能なスロ ッ トプレイ ン アンテナプラズマ処理ュニッ トの一例を示す模式的な垂直断面図で ある。
図 3は、 本発明の酸化膜形成方法に使用可能な S P Aの一例を示 す模式的な平面図である。
図 4は、 本発明の電子デバィス製造方法に使用可能なプラズマ処 理ュニッ トの模式的な垂直断面図である。
図 5は、 本発明の酸化膜形成方法で得られた酸化膜形成速度を示 すグラフである。
図 6は、 本発明の酸化膜形成方法で得られた酸化膜のエッチング 特性を示すダラフである。
図 7は、 本発明の酸化膜形成方法で得られた酸化膜の界面準位密 度を示すダラフである。
図 8は、 本発明の酸化膜形成方法で得られた酸化膜の X P Sによ る化学組成の測定結果を示すダラフである。
図 9は、 本発明の酸化膜形成方法で得られた酸化膜の A F Mによ る表面粗さの測定結果を示すダラフである。
図 1 0は、 実施例 1で得られた酸化膜 （水素添加酸化膜） と、 従 来の酸化膜との屈折率と相関密度の測定結果 （実施例 7のデータ） を示すグラフである。
図 1 1は、 実施例 7のデータの検証と して X線反射法を用いた密 度測定結果 （実施例 8 ) を示すデータである。
図 1 2は、 実施例 9で試作した M O S半導体構造の電気特性評価 を示すグラフである。
図中、 以下の各符号の意味は、 下記の通りである。
W…ウェハ （被処理基体）
6 0…スロ ッ トプレイ ンアンテナ （平面アンテナ部材）
2…酸化膜
2 a…窒素含有層
3 2…プラズマ処理ユニッ ト （プロセスチャンバ）
3 3…プラズマ処理ユニッ ト （プロセスチャンバ）
4 7…加熱反応炉 発明を実施するための最良の形態
以下、 必要に応じて図面を参照しつつ、 本発明を詳細に説明する 。 以下の記載において量比を表す 「部」 および 「％」 は、 特に断ら ない限り質量基準とする。
(酸化膜の形成方法）
本発明においては、 酸素および水素を少なく とも含む処理ガスの 存在下で、 酸素および水素に基づく プラズマを電子デバイス用基材 の表面に照射して、 該電子デバィス用基材の表面に酸化膜を形成す る。
(電子デバイス用基材）
本発明において使用可能な電子デバイス用基材は特に制限されず
、 公知の電子デバイ ス用基材の 1種、 または該基材の 2種以上の組 合せから適宜選択して使用することが可能である。 このよ うな電子 デバイス用基材の例と しては、 例えば、 半導体材料、 液晶デバイス 材料等が挙げられる。 半導体材料の例と しては、 例えば、 単結晶シ リ コンを主成分とする材料、 ポリ シ リ コ ン、 窒化シ リ コ ン等が挙げ られる。
(酸化膜）
本発明においては、 上記した電子デバィス用基材上に配置される べき酸化膜は、 該電子デパイス用基材の酸化によ り形成可能である 限り、 特に制限されない。 このよ うな酸化膜は、 公知の電子デバィ ス用酸化膜の 1種または 2種以上の組合せとするこ とができる。 こ のよ うな酸化膜の例と しては、 例えば、 シリ コン酸化膜 （ S i 0 2 ) 等が挙げられる。
(処理ガス）
本発明において酸化膜形成の際には、 処理ガスは、 少なく と も酸 素、 水素および希ガスを含む。 この際に使用可能な希ガスは特に制 限されず、 公知の希ガス （ないしはその 2種類以上の組合せ） から 適宜選択して使用するこ とができる。 コス トパフォーマンスの点か らは、 希ガスと してアルゴン、 ヘリ ウムまたはク リ プ ト ンが好適に 使用可能である。
(酸化膜の形成条件）
本発明を酸化膜の形成に用いる態様においては、 形成されるべき 酸化膜の特性の点からは、 下記の条件が好適に使用できる。
O 2 : l 〜 1 0 s c c m、 ょ り好ましく （ 1 〜 5 5 <; <： 11 、 H2 ： 1 〜 1 0 s c c m、 よ り好ま しく は：！ 〜 5 s c c m、 希ガス （例えば、 K r 、 A r、 または H e ) ： 1 0 0〜 1 0 0 0 s c c m、 よ り好ましく は 1 0 0〜 5 0 0 s c c m、
温度 ： 室温 （ 2 5 °C) 〜 5 0 0 °C、 よ り好ま しく は室温〜 4 0 0
。C、
圧力 ： 6 6 7 2 6 6. 6 P a 、 よ り好ま しく は 6 6. 7〜 1 3 3. 3 P a
マイ ク ロ波 3〜 4 \¥ノ ； 1112、 よ り好ま しく は 3〜 3. 5 WZ c m "
(好適な条件）
本発明の効果をよ り高める点からは、 下記の条件を特に好適に使 用するこ とができる。
H2ZO2ガスの流量の比 ： 2 ： 1 〜 1 ： 2、 更には約 1 ： 1 1^2 02希ガスの流量の比 ： 0. 5 : 0. 5 : 1 0 0〜 2 : 2 ：
1 0 0
温度 ： 5 0 0 °C以下、 更には 4 0 0 °C以下
一般的に、 半導体基板上にデバイス素子を形成するために、 予め 基板に不純物を拡散させ、 活性領域、 素子分離領域を設ける。
しかし、 従来の熱酸化手法では、 その高温によ り、 不純物領域を こわす可能性があり 問題である。
これに対して、 本発明は低温処理のため、 不純物領域の保護と と もに、 熱によるダメージ、 歪み等も抑制される。
また、 本発明によ り形成した酸化膜上に、 更に所望の膜 （例えば C V D) を比較的低温 （ 5 0 0 °C程度） で成膜した後の酸化工程に も適し工程管理も容易になる。
(酸化膜を有する電子デバイス材料）
本発明によれば、 シリ コ ン基材上に酸化膜を有する電子デバイス 材料を好適に得るこ とができる。 この電子デバィス材料にお 、ては
、 酸化膜形成前の電子デバイス用基材の表面粗さ R s と、 該基材上 に形成された酸化膜の表面粗さ R P との比 （R p /R s ) が 2以下 であるこ とが好ましい。 この R p z' R s比は、 更には 1. 0以下で あるこ とが好ま しい。
この表面粗さ R sおよび R pは、 例えば以下の条件下で好適に測 定するこ とができる。
<表面粗さの測定条件 >
原子間力顕微鏡 （A FM) を用いて、 Ι μ πι Χ ΐ / πι程度の表面 領域を測定するこ とで、 0. 1 n mオーダの表面粗さを測定するこ とができる。
(酸化膜の密度）
本発明によれば、 従来の熱酸化膜よ り も、 更に緻密な酸化膜を容 易に得るこ とができる。
例えば、 上記した電子デバイス用基材がシリ コン基材の場合、 密 度が 2. 3程度の酸化膜を容易に得るこ とができる。 これに対して 、 従来の熱酸化膜の密度は通常は 2. 2程度である。
この酸化膜の密度は、 例えば以下の条件下で好適に測定すること ができる。
く酸化膜の密度測定条件〉
( 1 ) エリ プソメ ト リ 法によ り酸化膜の屈折率を測定する。 S i o2は、 屈折率と密度がほぼ比例関係にある。 従って、 屈折率から 密度を求めるこ とができる。
( 2 ) X線反射率法 （特に G I X R法） によ り 、 既知の組成をも つ薄膜の密度を求めるこ とができる。
(酸化膜形成装置）
本発明の酸化膜形成装置は、 電子デバイス用基材を所定位置に配 置することを可能と した反応容器と ； 該反応容器内に酸素および水 素を供給するためのガス供給手段と ； 該酸素および水素をプラズマ 励起するためのプラズマ励起手段とを少なく とも含み、 前記酸素お よび水素に基づく プラズマを電子デバイス用基材の表面に照射する こ とが可能と されている。 本発明において、 上記プラズマ励起手段 は特に制限されないが、 プラズマによるダメージを出来る限り低減 し、 且つ均一な酸化膜形成を行う点からは、 平面アンテナ部材に基 づく プラズマ励起手段を特に好適に用いるこ とができる。
(平面アンテナ部材）
本発明においては、 複数のス リ ッ トを有する平面アンテナ部材を 介してマイ ク ロ波を照射するこ とによ り電子温度が低く且つ高密度 なプラズマを形成し、 このプラズマを用いて前記被処理基体表面に 酸化膜形成を行う こ とが好ましい。 このよ う な態様においては、 プ ラズマダメージが小さ く 、 且つ低温で反応性の高いプロセスが可能 である。
このよ うな多数のス リ ッ トを有する平面アンテナを備え、 且つ電 子温度が低く 、 プラズマダメージが小さ く 、 また、 密度の高いブラ ズマを発生させる能力を有するマイ ク ロ波プラズマ装置の作法更に いに関しては、 例えば文献 （Ultra Clean technology Vol.10 Supp lement l,p.32 , 1998 , Publ i shed by Ultra Clean Society)を参照す るこ とができる。 このよ うな新しいプラズマ装置を用いる と、 電子 温度は 1 . 5 e V程度以下、 プラズマシース電圧も数 V以下のブラ ズマが容易に得られるため、 従来のプラズマ （プラズマシース電圧 が 5 0 V程度） に対して、 プラズマダメージを大幅に低減できる。 この平面アンテナを備える新しいプラズマ装置は、 3 0 0〜 7 0 0 °C程度の温度でも高密度のラジカルを供給できる能力を有している ため、 加熱によるデバイス特性の劣化を抑制でき、 且つ低温でも高 い反応性を有するプロセスが可能となる。
(好適なプラズマ）
本発明において好適に使用可能なプラズマの特性は、 以下の通り である。
電子温度 ： 基板直上で 1 . O e v以下
密度 ： 平面アンテナ直下で 1 X 1 012 ( 1 / c m3) 以上 プラズマ密度の均一性 ： 平面アンテナ直下で ± 5 %以下
上記したよ うに本発明の方法によれば、 膜厚が薄く 、 しかも良質 な酸化膜を形成するこ とができる。 したがって、 この酸化膜上に他 の層 （例えば、 電極層） を形成するこ とによ り、 特性に優れた半導 体装置の構造を形成するこ とが容易となる。
本発明のプロセスによれば、 特に、 極めて薄い膜厚 （例えば膜厚
2. 5 n m以下） の酸化膜を形成するこ とが可能であるために、 例 えば、 この酸化膜上にゲー ト電極と してポリ シリ コンまたはァモル フ ァスシ リ コ ンまたは S i G e を用いるこ とによ り、 高性能な MO S型半導体構造を形成するこ とが出来る。
(MO S半導体構造の好適な特性）
本発明の方法が適用可能な範囲は特に制限されないが、 本発明に よ り形成可能な極めて薄く 、 しかも良質な酸化膜は、 半導体装置の 酸化膜 （例えば、 MO S半導体構造のゲー ト酸化膜） と して特に好 適に利用することができる。
本発明によれば、 下記のよ うに好適な特性を有する MO S半導体 構造を容易に製造するこ とができる。 なお、 本発明によ り形成した 酸化膜の特性を評価する際には、 例えば、 （シリ コ ン +酸化膜 +ポ リ シリ コ ン） で構成されるよ うな標準的な MO S半導体構造を形成 して、 その MO Sの特性を評価するこ とによ り、 上記酸化膜の自体 の特性評価に代えるこ とができる。 このよ うな標準的な MO S構造 においては、 該構造を構成する酸化膜の特性が、 M O S特性に強い 影響を与えるからである。
(製造方法の一態様）
次に、 本発明の酸化膜形成方法の一態様について説明する。
図 1 は本発明の酸化膜形成方法を実施するための半導体製造装置 3 0の全体構成の一例を示す概略図 （模式平面図） である。
図 1 に示すように、 この半導体製造装置 3 0 のほぼ中央には、 ゥ ェハ W (図 3 ) を搬送するための搬送室 3 1が配設されており、 こ の搬送室 3 1の周囲を取り囲むように、 ウェハに種々の処理を行う ためのプラズマ処理ュニッ ト 3 2 、 3 3、 各処理室間の連通ノ遮断 の操作を行うための二機のロー ドロ ツクユニッ ト 3 4および 3 5 、 種々の加熱操作を行うための加熱ュニッ ト 3 6、 およびウェハに種 々 の加熱処理を行うための加熱反応炉 4 7が配設されている。 なお 、 加熱反応炉 4 7は、 上記半導体製造装置 3 0 とは別個に独立して 設けてもよい。
口一 ドロ ツクユニッ ト 3 4 、 3 5の横には、 種々の予備冷却ない し冷却操作を行うための予備冷却ュニッ ト 4 5、 冷却ユニッ ト 4 6 がそれぞれ配設されている。
搬送室 3 1 の内部には、 搬送アーム 3 7および 3 8が配設されて おり、 前記各ユニッ ト 3 2 〜 3 6 との間でウェハ W (図 3 ) を搬送 することができる。
ロー ドロ ックュニッ ト 3 4および 3 5 の図中手前側には、 ローダ 一アーム 4 1および 4 2が配設されている。 これらのローダーァー ム 4 1および 4 2は、 更にその手前側に配設されたカセッ トステー ジ 4 3上にセッ 卜された 4台のカセッ ト 4 4 との間でウェハ Wを出 し入れすることができる。
なお、 図 1 中のプラズマ処理ユニッ ト 3 2 、 3 3 と しては、 同型 のプラズマ処理ュニッ 卜が二基並列してセッ ト されている。
更に、 これらプラズマ処理ュニッ ト 3 2およびュニッ ト 3 3は、 ともにシングルチャンバ型プラズマ処理ユニッ ト と交換するこ とが 可能であり 、 プラズマ処理ュニッ ト 3 2や 3 3の位置に一基または 二基のシングルチャンバ型プラズマ処理ュニッ トをセッ トするこ と も可能である。
プラズマ処理が二基の場合、 例えば、 処理ュニッ ト 3 2で S i O 2膜を形成した後、 処理ュニッ ト 3 3で S i O 2膜を表面窒化する方 法を行っても良く 、 また処理ュニッ ト 3 2および 3 3で並列に S i O 2膜形成と S i O 2膜の表面窒化を行っても良い。 或いは別の装置 で S i O 2膜形成を行った後、 処理ュニッ ト 3 2および 3 3で並列 に表面窒化を行う こともできる。
(ゲー ト絶緑膜成膜の一態様）
図 2は酸化膜の成膜に使用可能なプラズマ処理ュニッ ト 3 2 ( 3 3 ) の垂直方向の模式断面図である。
図 2 を参照して、 参照番号 5 0 は、 例えばアルミニウムによ り形 成された真空容器である。 この真空容器 5 0の上面には、 基板 （例 えばウェハ W ) よ り も大きい開口部 5 1 が形成されており、 この開 口部 5 1 を塞ぐよ うに、 例えば石英ゃ窒化アルミ等の誘電体によ り 構成された偏平な円筒形状の天板 5 4が設けられている。 この天板 5 4の下面である真空容器 5 0の上部側の側壁には、 例えばその周 方向に沿って均等に配置した 1 6箇所の位置にガス供給管 7 2が設 けられており、 このガス供給管 7 2から O 2 や希ガス、 N 2および H 2等から選ばれた 1種以上を含む処理ガスが、 真空容器 5 0のプ ラズマ領域 P近傍にムラなく均等に供給されるよ う になっている。 天板 5 4の外側には、 複数のス リ ッ トを有する平面アンテナ部材 、 例えば銅板によ り形成されたスロ ッ トプレイ ンアンテナ （Sl o t P lane Antenna) 6 0を介して、 高周波電源部をなし、 例えば 2. 4 5 G H zのマイ ク 口波を発生するマイ ク 口波電源部 6 1 に接続され た導波路 6 3が設けられている。 この導波路 6 3は、 S P A 6 0に 下縁が接続された偏平な円形導波管 6 3 Aと、 この円形導波管 6 3 Aの上面に一端側が接続された円筒形導波管 6 3 Bと、 この円筒形 導波管 6 3 Bの上面に接統された同軸導波変換器 6 3 Cと、 この同 軸導波変換器 6 3 Cの側面に直角に一端側が接続され、 他端側がマ イク 口波電源部 6 1に接続された矩形導波管 6 3 Dとを組み合わせ て構成されている。
ここで、 本発明においては、 UH Fとマイ ク ロ波とを含めて高周 波領域と呼ぶものとする。 すなわち、 高周波電源部よ り供給される 高周波電力は 3 0 O MH z以上の UH Fや 1 GH z以上のマイ ク ロ 波を含む、 3 0 0 MH z以上 2 5 0 0 MH z以下のものと し、 これ らの高周波電力によ り発生されるプラズマを高周波プラズマと呼ぶ ものとする。
前記円筒形導波管 6 3 Bの内部には、 導電性材料からなる軸部 6 2の、 一端側がスロ ッ トプレイ ンアンテナ 6 0の上面のほぼ中央に 接続し、 他端側が円筒形導波管 6 3 Bの上面に接続するよ う に同軸 状に設けられており、 これによ り 当該導波管 6 3 Bは同軸導波管と して構成されている。
また真空容器 5 0内には、 天板 5 4 と対向するよ う にウェハ Wの 載置台 5 2が設けられている。 この载置台 5 2には図示しない温調 部が内蔵されており、 これによ り 当該载置台 5 2は熱板と して機能 するよ うになつている。 更に真空容器 5 0の底部には排気管 5 3の 一端側が接続されており、 この排気管 5 3の他端側は真空ポンプ 5 5に接続されている。
(ス ロ ッ トプレイ ンアンテナの一態様） 図 3は本発明の電子デバイス材料の製造装置に使用可能なスロ ッ トプレイ ンアンテナ 6 0の一例を示す模式平面図である。
この図 3 に示したよ う に、 このス ロ ッ トプレイ ンアンテナ 6 0で は、 表面に複数のス ロ ッ ト 6 0 a 、 6 0 a、 …が同心円状に形成さ れている。 各ス ロ ッ ト 6 0 aは略方形の貫通した溝であり、 隣接す るス ロ ッ トどう しは互いに直交して略アルフ ァベッ トの 「 T」 の文 字を形成するように配設されている。 ス ロ ッ ト 6 0 a の長さや配列 間隔は、 マイク ロ波電源部 6 1 よ り発生したマイ ク ロ波の波長に応 じて決定されている。
(加熱反応炉のー態様）
図 4は本発明の電子デバイス材料の製造装置に使用可能な加熱反 応炉 4 7の一例を示す垂直方向の模式断面図である。
図 4に示すように、 加熱反応炉 4 7の処理室 8 2は、 例えばアル ミニゥム等によ り気密可能な構造に形成されている。 この図 4では 省略されているが、 処理室 8 2内には加熱機構や冷却機構を備えて いる。
図 4に示したよ うに、 処理室 8 2には上部中央にガスを導入する ガス導入管 8 3が接続され、 処理室 8 2内とガス導入管 8 3内とが 連通されている。 また、 ガス導入管 8 3はガス供給源 8 4に接続さ れている。 そして、 ガス供給源 8 4からガス導入管 8 3にガスが供 給され、 ガス導入管 8 3を介して処理室 8 2内にガスが導入されて いる。 このガスと しては、 ゲー ト電極形成の原料となる、 例えばシ ラン等の各種のガス （電極形成ガス） を用いることができ、 必要に 応じて、 不活性ガスをキャリ アガスと して用いることもできる。 処理室 8 2の下部には、 処理室 8 2内のガスを排気するガス排気 管 8 5が接続され、 ガス排気管 8 5は真空ポンプ等からなる排気手 段 （図示せず） に接続されている。 この排気手段によ り、 処理室 8 2内のガスがガス排気管 8 5から排気され、 処理室 8 2内が所望の 圧力に設定されている。
また、 処理室 8 2の下部には、 ウェハ Wを載置する載置台 8 7が 配置されている。
この図 4に示した態様においては、 ウェハ Wと略同径大の図示し ない静電チャックによ り ウェハ Wが載置台 8 7上に載置されている 。 この載置台 8 7には、 図示しない熱源手段が内設されており、 載 置台 8 7上に載置されたウェハ Wの処理面を所望の温度に調整でき る構造に形成されている。
この載置台 8 7は、 必要に応じて、 載置したウェハ Wを回転でき るよ うな機構になっている。
図 4中、 載置台 8 7の右側の処理室 8 2壁面にはウェハ Wを出し 入れするための開口部 8 2 aが設けられており、 この開口部 8 2 a の開閉はグー トバルブ 9 8を図中上下方向に移動することによ り行 われる。 図 4中、 ゲー トバルブ 9 8の更に右側にはウェハ Wを搬送 する搬送アーム （図示せず） が隣設されており、 搬送アームが開口 部 8 2 a を介して処理室 8 2内に出入り して載置台 8 7上にウェハ Wを載置したり、 処理後のウェハ Wを処理室 8 2から搬出するよ う になっている。
載置台 8 7の上方には、 シャヮ一部材と してのシャヮ一へッ ド 8 8が配設されている。 このシャワーへッ ド 8 8は載置台 8 7 とガス 導入管 8 3 との間の空間を区画するように形成されており、 例えば アルミニウム等から形成されている。 シャワーヘッ ド 8 8は、 その 上部中央にガス導入管 8 3のガス出口 8 3 aが位置するよ うに形成 され、 シャワーヘッ ド 8 8下部に設置されたガス供給孔 8 9を通し 、 処理室 8 2内にガスが導入されている。 （酸化膜形成の態様） 次に、 上述した装置を用いて、 ウェハ W (例えば、 シリ コン基材 ) 上に酸化膜を形成する方法の好適な一例について説明する。
図 1 を参照して、 まず、 プラズマ処理ユニッ ト 3 2 (図 1 ) 內の 真空容器 5 0の側壁に設けたゲー トバルブ （図示せず） を開いて、 搬送アーム 3 7、 3 8によ り、 前記シリ コン基板 1表面にフィール ド酸化膜 1 1が形成されたウェハ Wを載置台 5 2 (図 2 ) 上に載置 する。
続いてゲー トバルブを閉じて内部を密閉した後、 真空ポンプ 5 5 によ り排気管 5 3を介して内部雰囲気を排気して所定の真空度まで 真空引き し、 所定の圧力に維持する。 一方マイ ク 口波電源部 6 1 よ り例えば 1 . 8 0 GH z ( 2 2 0 0 W) のマイ ク ロ波を発生させ、 このマイ ク ロ波を導波路によ り案内して S P A 6 0および天板 5 4 を介して真空容器 5 0内に導入し、 これによ り真空容器 5 0内の上 部側のプラズマ領域 Pにて高周波プラズマを発生させる。
ここでマイ ク ロ波は矩形導波管 6 3 D内を矩形モー ドで伝送し、 同軸導波変換器 6 3 Cにて矩形モー ドから円形モー ドに変換され、 円形モー ドで円筒形同軸導波管 6 3 Bを伝送し、 更に円形導波管 6 3 Aにて拡げられた状態で伝送していき、 S P A 6 0のス ロ ッ ト 6 0 a よ り放射され、 天板 5 4を透過して真空容器 5 0に導入される 。 この際マイ ク ロ波を用いているため高密度のプラズマが発生し、 またマイ ク 口波を S P A 6 0の多数のスロ ッ ト 6 0 aから放射して いるため、 このプラズマが高密度なものとなる。
次いで、 載置台 5 2の温度を調節してウェハ Wを例えば 4 0 0 °C に加熱しながら、 ガス供給管 7 2よ り酸化膜形成用の処理ガスであ るク リ プ ト ンやアルゴン等の希ガス と、 O2 ガスと、 H2ガスとを 、 それぞれ 5 0 0 s c c m、 5 s c c m、 および 5 s c c mの流量 で導入して第 1 の工程 （酸化膜の形成） を実施する。
この工程では、 導入された処理ガスはプラズマ処理ュニッ ト 3 2 内にて発生したプラズマ流によ り活性化 （プラズマ化） され、 ゥェ ハ Wの表面が酸化されて酸化膜 （ S i O2膜） 2が形成される。 次に、 ゲー トバルブ （図示せず） を開き、 真空容器 5 0内に搬送 アーム 3 7、 3 8 (図 1 ) を進入させ、 載置台 5 2上のウェハ Wを 受け取る。 この搬送アーム 3 7、 3 8はウェハ Wをプラズマ処理ュ ニッ ト 3 2から取り出した後、 隣接するプラズマ処理ユニッ ト 3 3 内の載置台にセッ 卜する。
実施例
以下、 実施例によ り本発明を更に具体的に説明する。
実施例 1
(酸化膜形成）
本発明の酸化膜形成方法によ り 、 シリ コン基板上に高速で酸化膜 を形成した。
この酸化膜形成においては、 図 1〜 4に示したよ うな S P Aプラズ マチャンバを用いた。
シリ コン基板と しては、 比抵抗 3 Ω · c m、 直径 2 0 0 mmの P 型、 面方位 （ 1 0 0 ) の単結晶シ リ コ ン基板 （ゥェハ） を用いた。 (洗浄）
このシリ コン基板を次の （ 1 ) 〜 （ 6 ) の手順で洗浄した。
( 1 ) アンモニア過水溶液浸漬 1 0分
( 2 ) 純水リ ンス
( 3 ) 塩酸過水溶液浸漬 1 0分
( 4 ) 純水リ ンス
( 5 ) 希沸酸溶液浸漬 3分
( 6 ) 純水リ ンス
上記 （ 7 ) の希釈 H F水溶液洗浄によ り、 シリ コ ン基板表面に存 在する 自然酸化膜が除去され、 シ リ コ ン表面は水素に依り終端化さ れた。 このよ う にして洗浄されたシ リ コ ン基板表面に、 下記のよ う にスロ ッ トプレイ ンアンテナプラズマチャンバを用いて酸化膜を形 成した。 上記 （ 8 ) の純水洗浄が終了してから、 洗浄後のシリ コ ン 基板をスロ ッ トプレイ ンアンテナプラズマ処理室に設置するまで時 間は、 約 1 5分間であった。
(酸化膜形成）
図 2のス ロ ッ ト プレイ ンアンテナプラズマチャ ンバ内の基板ステ ージ （ 4 0 0 °C) に上記洗浄後のシ リ コ ン基板を載せ、 下記の条件 で不活性ガス （A r ) 、 酸素ガスおよび水素ガスを流しつつ、 下記 の条件でプラズマを照射した。 なお、 ス ロ ッ トプレイ ンアンテナプ ラズマアンテナと、 シリ コ ン基板との間の距離は、 6 0であった。 <ガス供給条件〉
不活性ガス （ A r ) 5 0 0 s c c m
酸素ガス （O2) ： 5 s c c m
水素ガス （H2) ： 5 s c c m
チャンバ内の圧力 ： 1 3 3. 3 P a
処理基板温度 ： 4 0 0 °C
<プラズマ照射条件〉
マイク ロ濾出力 ： 3. 5 k w
比較例 1
ガス供給条件を以下のよ うに変化させた以外は、 実施例 1 と同様 にして、 2種類の酸化膜を、 それぞれ実施例 1 で用いたシリ コ ン基 板上に形成した。
<ガス供給条件一 1 〉
不活性ガス （A r ) ： 5 0 0 s c c m
酸素ガス （O2) ： 5 s c c m
くガス供給条件— 2 > 不活性ガス （K r ) ： 5 0 0 s c c m
酸素ガス （O2) ： 5 s c c m
実施例 2
(酸化膜厚の測定）
実施例 1および比較例 1で得たシリ コン基板の酸化速度を、 酸化 処理時間と、 形成された酸化膜厚から求めた。 酸化膜厚は、 光学式 膜厚計 （エリ プソメ ト リ法） または顕微鏡を用いて、 基板の断面観 察に基づき測定した。
上記で得られた酸化膜の光学的膜厚計 （エリ プソメ ト リ法） によ る測定結果を、 図 4のグラフに示す。 このグラフに示すように、 実 施例 1で得られた酸化膜形成速度は、 比較例 （ガス供給条件一 1お よび 2 ) の約 2倍であった。
実施例 3
(化学的特性の確認）
シリ コン酸化膜の代表的なエッチング剤である H F (フッ化水素 酸） に対する化学的な耐性を測定した。
1 %H F水溶液中に、 実施例 1および比較例 1等で成膜した酸化 膜を有するシリ コ ン基板を、 2 3 °Cで静置下に所定の時間浸潰した 。 このよ うにして得られた浸漬後の膜厚を、 浸漬前に同様に測定し ておいた膜厚と比較した。 上記で得られた測定結果を、 図 6のダラ フに示す。 このグラフに示すよ うに、 比較例の （プラズマ +酸素） で成膜した酸化膜と比べて、 実施例 1で得られた酸化膜の化学的耐 性は改善されていた。
実施例 4
(界面特性の確認）
ゲー ト酸化膜の非接触チャージモニター測定装置 （K L A T e n c o r社製、 商品名 ： Q u a n t o x ) を用いて、 下記の条件で S i / S i O2間の界面準位密度を測定した。
上記で得られた測定結果を、 図 7のグラフに示す。 このグラフに 示すよ うに、 比較例 1の （プラズマ +酸素） で成膜した酸化膜と比 ベて、 実施例 1で得られた酸化膜の界面準位密度は約 1ノ 2に改善 されていた。
実施例 5
(化学結合状態の確認）
実施例 1で得た膜厚 1 0 n mの酸化膜 （水素添加酸化膜） と、 従 来の酸化膜とについて、 X P S (X線源 ： M g— K a、 1 0 k V、 3 0 mA) を用いて酸化膜の化学組成評価を行った。
上記で得られた測定結果を、 図 8 ( a ) および （ b ) のグラフに 示す。 このグラフ図 8 ( a ) に示すよ う に、 実施例 1で得られた酸 化膜は、 S i — Oと S i — S i結合ピーク間に見られる不正な S i _ O結合が少なく 、 良質であるこ とが判明した。
実施例 6
(酸化膜表面粗さの測定）
実施例 1 で得た膜厚 1 0 n mの酸化膜 （水素添加酸化膜） と、 従 来の酸化膜とについて、 A FM (原子間顕微鏡） を用いて酸化膜の 表面粗さを測定した。
上記で得られた測定結果を、 図 9 ( a ) および （ b ) のデータに 示す。 この図 9 ( a ) のデータに示すよ う に、 実施例 1で得られた 酸化膜は、 図 9 ( b ) のデータに示す比較例 1 の （プラズマ +酸素 ) で成膜した酸化膜と比べて、 よ り滑らか （表面粗さが小さい） で あった。 これによ り、 実施例 1で得られた酸化膜が、 次工程の下地 酸化膜と して、 よ り適切であるこ とが判明した。
実施例 7
(酸化膜の屈折率測定と相関密度） 実施例 1 で得た膜厚 1 0 n mの酸化膜 （水素添加酸化膜） と、 従 来の酸化膜について、 屈折率の測定と相対する密度に関して評価を 行った。
上記で得られたデータを図 1 0に示す。
実施例 1 で得られた酸化膜は、 高い屈折率を有し、 比較例 1 に較 ベて高い密度を持つことがわかる。
また、 実施例 1で得られた酸化膜は、 熱酸化膜と較べても高い密 度を有することが判明した。
実施例 8
(酸化膜の密度測定）
実施例 7の検証と して、 X線反射率法を用いた密度測定結果を図 1 1に示す。
測定は G I X R法を用い、 シリ コン基板を酸化して得られる酸化 膜に対して、
典型的なモデルである 2層構造を用いて解析を行った。
上記で得られたデータを図 1 1に示す。
実施例 1 で得られた酸化膜は 2層構造を示し、 比較例 1で得られ た酸化膜と較べて高い密度を有することが判明した。
実施例 9
(酸化膜の電気的特性評価）
実施例 1 を用いて M O S半導体構造を試作し、 電気特性評価を行 つた。
本評価は、 一般的に酸化膜の信頼性を評価する際に用いられる手 法で、 一定電流を酸化膜に流した際、 酸化膜の破壊に至るまでの通 過電気量を測定、 比較する。
基板は P型シ リ コ ン、 φ 2 0 0 m mを用い、 酸化膜を形成した後 、 電極と してポリ シ リ コ ンを酸化膜上に堆積させた M O S構造であ る。
上記で得られたデータを図 1 2に示す。
実施例 1 で得られた酸化膜は、 比較例 1、 熱酸化膜と較べ破壊に 至る通過電気量値が大き く 、 信頼性のある酸化膜であるこ とが判明 した。 産業上の利用可能性
上述したよ うに本発明によれば、 被処理物に対する熱的ダメ一ジ を最小限に抑制しつつ、 良質な酸化膜を与え、 しかも膜厚コン ト 口 ールが容易な酸化膜形成方法および酸化膜形成装置、 およびこのよ うな良質な酸化膜を有する電子デバィス材料が提供される。
本発明において、 特に低温 （ 5 0 0 °C以下） の温度を用いて酸化 膜形成する態様は、 大口径 （ 3 0 0 m m ) の電子デバイス用基材 （ 従来においては、 小口径 （ 2 0 0 m m ) のものに比べて、 均一に加 熱 冷却するこ とが格段に困難であった） を用いる場合に特にメ リ ッ トがある。 すなわち、 本発明において低温処理した場合には、 こ のよ うな大口径の電子デバイス用基材 （ウェハ） において発生する 可能性がある欠陥の発生を最小限とするこ とが容易である。

Claims

請 求 の 範 囲
1. 酸素および水素を少なく と も含む処理ガスの存在下で、 酸素 および水素に基づく プラズマを電子デバィス用基材の表面に照射し て、 該電子デバィス用基材の表面に酸化膜を形成するこ とを特徴と する酸化膜形成方法。
2. 前記電子デバイス用基材が、 液晶デバイ ス用基材又はシリ コ ンを主成分とする材料である請求項 1記載の酸化膜形成方法。
3. 前記プラズマが、 均一なプラズマ密度を有するプラズマであ る請求項 1 または 2に記載の酸化膜形成方法。
4. 前記プラズマが、 ス ロ ッ トプレイアンテナに基づく プラズマ である請求項 1〜 3のいずれかに記載の酸化膜形成方法。
5. 前記処理ガスにおける酸素ガスと水素ガスとの比が、 O2Z H2= l / 2〜 2 1である請求項 1〜 4のいずれかに記載の酸化 膜形成方法。
6. 電子デバイス用基材と、
該電子デバィス用基材の一面の少なく と も一部を覆う酸化膜とを 有する電子デバイ ス材料であって、
且つ、 酸化膜形成前の電子デバイス用基材の表面粗さ Rsと、 該 電子デバイス用基材上に形成された酸化膜の表面粗さ Rpとの比 （ Rp/Rs) が 2以下であるこ とを特徴とする電子デバイス材料。
7. 前記電子デバイス用基材が、 シ リ コ ンを主成分とする材料で ある請求項 6に記載の電子デバィス材料。
PCT/JP2003/009111 2002-07-17 2003-07-17 酸化膜形成方法および電子デバイス材料 WO2004008519A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020077017648A KR100930432B1 (ko) 2002-07-17 2003-07-17 산화막 형성 방법 및 전자 디바이스 재료
AU2003252213A AU2003252213A1 (en) 2002-07-17 2003-07-17 Method for forming oxide film and electronic device material
KR1020057000687A KR100783840B1 (ko) 2002-07-17 2003-07-17 산화막 형성 방법 및 전자 디바이스 재료
JP2004521228A JP4401290B2 (ja) 2002-07-17 2003-07-17 酸化膜形成方法および電子デバイス材料の製造方法
US11/036,128 US20050136610A1 (en) 2002-07-17 2005-01-18 Process for forming oxide film, apparatus for forming oxide film and material for electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-208803 2002-07-17
JP2002208803 2002-07-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/036,128 Continuation-In-Part US20050136610A1 (en) 2002-07-17 2005-01-18 Process for forming oxide film, apparatus for forming oxide film and material for electronic device

Publications (1)

Publication Number Publication Date
WO2004008519A1 true WO2004008519A1 (ja) 2004-01-22

Family

ID=30112858

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/009111 WO2004008519A1 (ja) 2002-07-17 2003-07-17 酸化膜形成方法および電子デバイス材料

Country Status (6)

Country Link
US (1) US20050136610A1 (ja)
JP (1) JP4401290B2 (ja)
KR (2) KR100930432B1 (ja)
AU (1) AU2003252213A1 (ja)
TW (1) TWI235433B (ja)
WO (1) WO2004008519A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156995A (ja) * 2004-11-04 2006-06-15 Tokyo Electron Ltd 絶縁膜形成方法およびコンピュータ記録媒体
JP2007173788A (ja) * 2005-11-23 2007-07-05 Semiconductor Energy Lab Co Ltd 半導体素子の作製方法及び半導体素子
WO2008026531A1 (fr) * 2006-08-28 2008-03-06 National University Corporation Nagoya University Procédé de traitement d'oxydation par plasma
WO2008038787A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Method for forming silicon oxide film, plasma processing apparatus and storage medium
JP2008159892A (ja) * 2006-12-25 2008-07-10 Univ Nagoya パターン形成方法、および半導体装置の製造方法
WO2009099254A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
US7972973B2 (en) 2006-09-29 2011-07-05 Tokyo Electron Limited Method for forming silicon oxide film, plasma processing apparatus and storage medium
US8372761B2 (en) 2007-03-30 2013-02-12 Tokyo Electron Limited Plasma oxidation processing method, plasma processing apparatus and storage medium
US8389420B2 (en) 2008-09-30 2013-03-05 Tokyo Electron Limited Method and apparatus for forming silicon oxide film
KR101304954B1 (ko) 2005-11-23 2013-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 반도체 소자의 제작 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4926678B2 (ja) * 2006-12-04 2012-05-09 東京エレクトロン株式会社 液浸露光用洗浄装置および洗浄方法、ならびにコンピュータプログラムおよび記憶媒体
US20080299775A1 (en) * 2007-06-04 2008-12-04 Applied Materials, Inc. Gapfill extension of hdp-cvd integrated process modulation sio2 process
JP5096047B2 (ja) * 2007-06-14 2012-12-12 東京エレクトロン株式会社 マイクロ波プラズマ処理装置およびマイクロ波透過板
US7867921B2 (en) * 2007-09-07 2011-01-11 Applied Materials, Inc. Reduction of etch-rate drift in HDP processes
US7745350B2 (en) * 2007-09-07 2010-06-29 Applied Materials, Inc. Impurity control in HDP-CVD DEP/ETCH/DEP processes
US7767579B2 (en) * 2007-12-12 2010-08-03 International Business Machines Corporation Protection of SiGe during etch and clean operations
KR20090101592A (ko) * 2008-03-24 2009-09-29 삼성전자주식회사 산화막 형성 방법 및 이를 이용한 게이트 형성 방법
US7972968B2 (en) * 2008-08-18 2011-07-05 Applied Materials, Inc. High density plasma gapfill deposition-etch-deposition process etchant
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
CN102939662B (zh) * 2010-05-20 2016-03-23 京瓷株式会社 太阳能电池元件及其制造方法、以及太阳能电池模块
US8497211B2 (en) 2011-06-24 2013-07-30 Applied Materials, Inc. Integrated process modulation for PSG gapfill
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9343291B2 (en) * 2013-05-15 2016-05-17 Tokyo Electron Limited Method for forming an interfacial layer on a semiconductor using hydrogen plasma
JP6671166B2 (ja) * 2015-12-15 2020-03-25 東京エレクトロン株式会社 絶縁膜積層体の製造方法
US11152214B2 (en) * 2016-04-20 2021-10-19 International Business Machines Corporation Structures and methods for equivalent oxide thickness scaling on silicon germanium channel or III-V channel of semiconductor device
US12315724B2 (en) 2021-04-20 2025-05-27 Applied Materials, Inc. Helium-free silicon formation
CN116844939B (zh) * 2023-07-06 2024-08-13 北京屹唐半导体科技股份有限公司 用于半导体工件的低压氧化处理方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150512A (ja) * 1998-04-06 2000-05-30 Tadahiro Omi シリコン窒化膜及びその形成方法並びに半導体装置
JP2000216154A (ja) * 1999-01-25 2000-08-04 Sony Corp 酸化膜の形成方法及びｐ形半導体素子の製造方法
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2003068731A (ja) * 2001-08-29 2003-03-07 Tokyo Electron Ltd 絶縁膜の形成方法および形成システム

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275181A (en) * 1975-12-13 1977-06-23 Sony Corp Formation of oxide film
US4323589A (en) * 1980-05-07 1982-04-06 International Business Machines Corporation Plasma oxidation
US4490733A (en) * 1982-10-15 1984-12-25 Sperry Corporation Josephson device with tunneling barrier having low density of localized states and enhanced figures of merit
US4572841A (en) * 1984-12-28 1986-02-25 Rca Corporation Low temperature method of deposition silicon dioxide
US4880687A (en) * 1986-05-09 1989-11-14 Tdk Corporation Magnetic recording medium
US5156896A (en) * 1989-08-03 1992-10-20 Alps Electric Co., Ltd. Silicon substrate having porous oxidized silicon layers and its production method
US5241122A (en) * 1990-06-13 1993-08-31 Union Camp Corporation Catalysts comprising group IB metals
JPH07118522B2 (ja) * 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
KR0139876B1 (ko) * 1993-09-14 1998-08-17 사토 후미오 금속산화막의 형성방법
US5672539A (en) * 1994-01-14 1997-09-30 Micron Technology, Inc. Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering
US5540959A (en) * 1995-02-21 1996-07-30 Howard J. Greenwald Process for preparing a coated substrate
JP2636783B2 (ja) * 1995-03-17 1997-07-30 日本電気株式会社 半導体装置の製造方法
TW371796B (en) * 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
US5660895A (en) * 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
US6170428B1 (en) * 1996-07-15 2001-01-09 Applied Materials, Inc. Symmetric tunable inductively coupled HDP-CVD reactor
WO2004079826A1 (ja) * 1996-10-22 2004-09-16 Mitsutoshi Miyasaka 薄膜トランジスタの製造方法、及び表示装置と電子機器
JP3276573B2 (ja) * 1996-12-26 2002-04-22 三菱電機株式会社 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法
JP4356117B2 (ja) * 1997-01-29 2009-11-04 財団法人国際科学振興財団 プラズマ装置
CA2284506A1 (en) * 1997-05-30 1998-12-03 Christopher Palmer Chiral phosphorus-based ligands
JP3588994B2 (ja) * 1997-11-27 2004-11-17 ソニー株式会社 酸化膜の形成方法及びｐ形半導体素子の製造方法
JP3193335B2 (ja) * 1997-12-12 2001-07-30 松下電器産業株式会社 半導体装置の製造方法
JP4069966B2 (ja) * 1998-04-10 2008-04-02 東京エレクトロン株式会社 シリコン酸化膜の成膜方法および装置
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US20020177135A1 (en) * 1999-07-27 2002-11-28 Doung Hau H. Devices and methods for biochip multiplexing
JP2000349081A (ja) * 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP4987206B2 (ja) * 2000-03-13 2012-07-25 公益財団法人国際科学振興財団 フラッシュメモリ素子の製造方法
US6790476B1 (en) * 2000-05-23 2004-09-14 Sandia Corporation Method of adhesion between an oxide layer and a metal layer
JP2002170820A (ja) * 2000-11-30 2002-06-14 Sharp Corp 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置
JP3916565B2 (ja) * 2001-01-22 2007-05-16 東京エレクトロン株式会社 電子デバイス材料の製造方法
US6825126B2 (en) * 2002-04-25 2004-11-30 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device and substrate processing apparatus
US7097886B2 (en) * 2002-12-13 2006-08-29 Applied Materials, Inc. Deposition process for high aspect ratio trenches
US7273638B2 (en) * 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
JP4694108B2 (ja) * 2003-05-23 2011-06-08 東京エレクトロン株式会社 酸化膜形成方法、酸化膜形成装置および電子デバイス材料

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150512A (ja) * 1998-04-06 2000-05-30 Tadahiro Omi シリコン窒化膜及びその形成方法並びに半導体装置
JP2000216154A (ja) * 1999-01-25 2000-08-04 Sony Corp 酸化膜の形成方法及びｐ形半導体素子の製造方法
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2003068731A (ja) * 2001-08-29 2003-03-07 Tokyo Electron Ltd 絶縁膜の形成方法および形成システム

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156995A (ja) * 2004-11-04 2006-06-15 Tokyo Electron Ltd 絶縁膜形成方法およびコンピュータ記録媒体
JP2007173788A (ja) * 2005-11-23 2007-07-05 Semiconductor Energy Lab Co Ltd 半導体素子の作製方法及び半導体素子
KR101304954B1 (ko) 2005-11-23 2013-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 반도체 소자의 제작 방법
JPWO2008026531A1 (ja) * 2006-08-28 2010-01-21 国立大学法人名古屋大学 プラズマ酸化処理方法
WO2008026531A1 (fr) * 2006-08-28 2008-03-06 National University Corporation Nagoya University Procédé de traitement d'oxydation par plasma
US7989364B2 (en) 2006-08-28 2011-08-02 National University Corporation Nagoya University Plasma oxidation processing method
US7972973B2 (en) 2006-09-29 2011-07-05 Tokyo Electron Limited Method for forming silicon oxide film, plasma processing apparatus and storage medium
JP2008091409A (ja) * 2006-09-29 2008-04-17 Tokyo Electron Ltd シリコン酸化膜の形成方法
US8003484B2 (en) 2006-09-29 2011-08-23 Tokyo Electron Limited Method for forming silicon oxide film, plasma processing apparatus and storage medium
KR101102690B1 (ko) * 2006-09-29 2012-01-05 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
WO2008038787A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Method for forming silicon oxide film, plasma processing apparatus and storage medium
JP2008159892A (ja) * 2006-12-25 2008-07-10 Univ Nagoya パターン形成方法、および半導体装置の製造方法
US8372761B2 (en) 2007-03-30 2013-02-12 Tokyo Electron Limited Plasma oxidation processing method, plasma processing apparatus and storage medium
WO2009099254A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
US8034179B2 (en) 2008-02-08 2011-10-11 Tokyo Electron Limited Method for insulating film formation, storage medium from which information is readable with computer, and processing system
US8389420B2 (en) 2008-09-30 2013-03-05 Tokyo Electron Limited Method and apparatus for forming silicon oxide film

Also Published As

Publication number Publication date
AU2003252213A1 (en) 2004-02-02
KR20050021475A (ko) 2005-03-07
JPWO2004008519A1 (ja) 2005-11-17
TW200414355A (en) 2004-08-01
KR100783840B1 (ko) 2007-12-10
TWI235433B (en) 2005-07-01
US20050136610A1 (en) 2005-06-23
KR20070095989A (ko) 2007-10-01
JP4401290B2 (ja) 2010-01-20
KR100930432B1 (ko) 2009-12-08

Similar Documents

Publication Publication Date Title
WO2004008519A1 (ja) 酸化膜形成方法および電子デバイス材料
JP4926219B2 (ja) 電子デバイス材料の製造方法
KR100856531B1 (ko) 반도체 제조방법 및 반도체 제조장치
JP4850871B2 (ja) 絶縁膜の形成方法
JP4334225B2 (ja) 電子デバイス材料の製造方法
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP2009278131A (ja) 絶縁体の成膜方法
JP2007027777A (ja) 電子デバイス材料の製造方法
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP4119029B2 (ja) 半導体装置の製造方法
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2003059918A (ja) プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法
JP2008066736A (ja) 半導体装置の製造方法
JPH01239852A (ja) 薄膜形成方法
JP2003324094A (ja) マイクロ波プラズマ処理装置、プラズマ処理方法及び電子部品

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004521228

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020057000687

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11036128

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020057000687

Country of ref document: KR

122 Ep: pct application non-entry in european phase