[go: up one dir, main page]

KR0139876B1 - 금속산화막의 형성방법 - Google Patents

금속산화막의 형성방법

Info

Publication number
KR0139876B1
KR0139876B1 KR1019940023003A KR19940023003A KR0139876B1 KR 0139876 B1 KR0139876 B1 KR 0139876B1 KR 1019940023003 A KR1019940023003 A KR 1019940023003A KR 19940023003 A KR19940023003 A KR 19940023003A KR 0139876 B1 KR0139876 B1 KR 0139876B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
metal oxide
forming
gas
Prior art date
Application number
KR1019940023003A
Other languages
English (en)
Other versions
KR950008733A (ko
Inventor
게이타로 이마이
마사히로 기요토시
하루오 오카노
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5229277A external-priority patent/JPH0786270A/ja
Priority claimed from JP6060400A external-priority patent/JPH07273216A/ja
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950008733A publication Critical patent/KR950008733A/ko
Application granted granted Critical
Publication of KR0139876B1 publication Critical patent/KR0139876B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/408—Oxides of copper or solid solutions thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/725—Process of making or treating high tc, above 30 k, superconducting shaped material, article, or device
    • Y10S505/734—From organometallic precursors, e.g. acetylacetonates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

본 발명은 탄소 및 할로겐으로 이루어진 군에서 선택된 적어도 하나를 갖춘 금속화합물을 함유한 가스를 기판을 수용하는 공정실내로 도입하는 공정과, 수산기를 갖춘 화합물을 함유한 가스를 상기 공정실내로 도입하는 공정, 플라즈마상태로 된 산소를 함유한 가스를 상기 공정실내로 도입하는 공정 및, 상기 금속화합물을 함유한 가스, 상기 수산기를 갖춘 화합물을 함유한 가스 및 상기 플라즈마상태로 된 산소를 함유한 가스를 이용하여 기판상에 금속산화막을 형성하는 공정을 구비한 금속산화막의 형성방법을 제공한다.

Description

금속산화막의 형성방법
제1도는 페로브스카이트형 결정구조를 나타낸 도면,
제2도는 퇴적온도와 불소(F)/스트론듐(Sr)비간의 관계를 나타낸 그래프,
제3도는 CH3OH/O2의 우량비와 막중의 탄소의 양간의 관계를 나타낸 그래프,
제4도는 CH3OH/O2의 유량비와 막중의 탄소의 양간의 관계를 나타낸 그래프,
제5도는 본 발명의 제1실시예에 따른 금속산화막의 성막(成膜)장치의 개략구성을 나타낸 모식도,
제6도 (a)~(c)는 본 발명의 제2실시예에 따른 DRAM의 제조공정을 나타낸 단면도,
제7도 (a)~(c)는 본 발명의 제3실시예에 따른 DRAM의 제조공정을 나타낸 단면도,
제8도는 본 발명의 제4실시예에 따른 금속산화막의 성막장치의 개략 구성을 나타낸 모식도,
제9도 (a)~(c)는 본 발명의 제5실시예에 따른 DRAM의 제조공정을 나타낸 단면도,
제10도 (a)는 전압과 누설전류간의 관계를 나타낸 그래프,
제10도 (b)는 전압과 단위면적당 용량간의 관계를 나타낸 그래프,
제11도 (a)~(e)는 본 발명의 제6실시예에 따른 DRAM의 제조공정을 나타낸 단면도,
제12도 (a)~(c)는 본 발명의 제7실시예에 따른 DRAM의 제조공정을 나타낸 단면도,
제13도는 전력과 불소(F)/스트론듐(Sr)비간의 관계를 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
21, 81 : 공정실 22, 82 : 진공펌프
23, 83 : 탑재테이블 24, 84 : 기판
25, 26, 27, 28, 86, 87 : 원료탱크
29, 30, 31, 32, 34, 35, 89, 90, 91, 92 : 매스플로우 컨트롤러
33, 88 : 탱크 36, 94, 95 : 아르곤(Ar)공급라인
37, 38, 93 : 산소(O2)공급라인 39 : 가스혼합조
40, 41, 43 : 가스노즐 42 : 마이크로파 방전실
51, 101, 121, 141 : 실리콘기판 55, 102, 142 : 소자분리용 절연막
56, 103, 145 : 게이트절연막 57, 104, 127, 147 : 게이트전극
58, 59, 105a, 105b :소오스·드레인확산층
60 : 제1층간절연막(실리콘산화막) 62, 107, 129, 149 : 비트선
63 : 제2층간절연막(실리콘산화막) 65 : n+형 다결정실리콘막
66 : 몰리브덴막 67, 133 : 니오븀첨가 티탄산 스트론듐막
68, 134 : 티탄산 스트론듐막 69 : 니켈막
71 : ITO막 73, 154 : 티탄산 바륨막
74 : 니오븀막 98 : 마이크로파 방전장치
106, 108, 122, 123, 125, 128, 130, 148, 150 : 실리콘산화막
109, 124, 131, 151 : 다결정실리콘막
110, 132 : TiN막 111, 153 : Pt막
112 : SrTio막 113, 135, 155 : 상부전극
123 : 열산화막
126a, 126b, 146a, 146b : 소오스·드레인영역
152 : 텅스텐막.
[산업상의 이용분야]
본 발명은 금속산화막의 형성방법에 관한 것으로, 특히 반도체장치의 절연막으로서 사용되는 금속산화막의 형성방법에 관한 것이다.
[종래의 기술]
DRAM(Dynamic Random Access read write Memory)은 반도체장치의 하나로, 정보를 기억하는 반도체 기억장치로서 알려져 있다. 이 DRAM은 캐패시터와 트랜지스터의 조합으로 이루어진다. 종래의 DRAM의 캐패시터는 한쌍의 전극 사이에 개재된 절연막으로서 실리콘산화막을 갖추고 있다. 캐패시터는 반도체소자의 집적도를 향상시키기 위해 점점 미세화되고 있다. 이러한 캐패시터의 미세화는 각 캐패시터의 용량의 저하를 수반한다. 용량의 저하를 보상하기 위해, 절연막으로서 사용가능한 실리콘산화막의 유전율보다 큰 유전율을 갖는 재료로 형성된 막에 대한 연구가 실시되고 있다. 이러한 절연막을 얻기 위한 시도로서, 예컨대 실리콘질화막과 실리콘산화막으로 형성된 적층막이 실험적으로 사용되고 있다. 보다 고용량의 캐패시터를 실현하기 위해, 절연막으로서 사용 가능한 실리콘질화막과 실리콘산화막의 유전율보다 큰 유전율에 관해서 검토되고 있다. 캐패시터의 더 한층의 미세화에 따른 캐패시터의 고용량화에 대응하기 위해서는, 가능한 한 큰 유전율을 갖는 재료로 형성된 막을 사용하는 것이 매우 중요하다.
이러한 요청으로부터, 유전율이 실리콘산화막에 비해 20~1000배이상 큰 티탄산 스트론듐, 티탄산 바륨, PZT 등의 페로브스카이트(perovskite)형 결정구조를 갖는 고유전체재료로 만들어진 막에 대한 연구가 실시되고 있다. 제1도는 페로브스카이드형 결정구조를 나타낸 것이다. 제1도에 있어서, 참조부호11은 페로브스카이트형 결정구조의 A-사이트(site)원자(ABO3), 예컨대Sr, Ba 및 Pb를 나타내고, 12는 B-사이트원자 예컨대 Ti를 나타내며, 13은 산소원자(O)이다.
페로브스카이트형 결정구조의 금속산화막은, 큰 원자분극을 발생시키고, 그에 따라 높은 유전율을 발현한다는 것이 알려져 있다. 원자분극은 결정격자의 중심원자가 크게 변이(變移)하는 것이 가능하다는 점에 기인하고 있다. 따라서, 금속산화막의 고유전율을 달성하기 위해서는, 페로브스카이트형 결정구조를 흐트러짐없이 형성하는 것이 불가결이다.
한편, 이러한 고유전율을 갖는 금속산화막을 DRAM의 캐패시터절연막에 적용하기 위해서는, 트렌치(trench) 캐패시터, 적층형 캐패시터 등과 같은 3차원 구조를 갖는 캐패시터에 대해서도, 캐패시터를 쉽게 피복하는 막을 생성하는 성막법(film formation method)에 의해 금속산화막을 형성할 필요가 있다. 이러한 성막법에 대해서는, LPCVD(low pressure chemical vapor deposition)법이 적합하다. 일반적으로, LPCVD법 등을 이용하여 높은 유전율을 갖는 금속산화막을 형성하기 위해 원료로서 유기화합물이 적용되고 있다. 유기화합물은 통상 알콜시드기(alkoxide group) 등을 결합시켜서 사용하는 경우가 많기 때문에, 금속산화막은 하나의 금속원자에 다수의 탄소원자와 수소원자를 반드시 함유하게 된다. 그러므로, 금속산화막은 탄소로 오염되게 된다.
Sr, Ba 및 Cu 등의 금속원자는 알콕시드화합물에서는 기화하기 어려우므로, 아세틸 아세톤계의 유기물 등의 분자량이 큰 유기물, 예컨대 β- 디케톤 등을 금속원자로 배위(配位)시켜 금속착체(metal complex) [Sr(dpm)2또는 Ba(dpm)2, 여기에서, dpm은 dipivaloy methanate의 약어]로 하여 금속원자의 기화를 촉진하고 있지반, 이 경우 상기와 마찬가지로 탄소가 금속산화막중에 혼입되게 된다. 또, 이러한 큰 분자량의 유기물을 금속원자로 배위시킨 금속착체를 사용한 경우에도, 실온에서는 CVD( chemical vapor deposition)법에 적용할 수 있는 높은 증기압을 갖는 유기금속이 얻어지지 않는 것이 현상황이다.
더욱이, Sr 또는 Ba등의 주기율표상의 Ⅱa족(이하, Ⅱa족이라 한다)의 금속재료를 기화시키기 위해서는 150℃이상의 고온에 금속재료를 유지하는 것이 요구되는데, 이 온도를 유지하기 위해서는 원료탱크, 공급라인(배관) 및 밸브 등 성막장치의 주요부분을 적어도 150℃이상으로 가열함과 더불어 아주 다량의 기포가스(bubbling gas)를 흘릴 필요가 있다. 그 결과, 성막장치에 대한 부담이 커지게 된다.
Ⅱa족의 금속재료를 사용한 경우에는, 배위자(ligand)의 유기분자중에 F등의 할로겐을 도입함으로써, 비교적 높은 증가압으로 인하여 기화하기 쉬운 유기화합물[Sr(hfa)2, Ba(hfa)2; 여기에서, hfa는 hexafluoro acety1 aceto tane의 약어]을 얻을 수 있다. 한편, SrⅠ2등의 Ⅱa족의 금속할로겐화합물은 할로겐을 함유하지 않는 Ⅱa족의 유기금속화합물에 비해 증기압이 높고, 또 열적으로 안정하다. 그러나, Ⅱa족 금속은 비교적 저온영역에서 산소를 산화제로 이용하여 CVD법을 행하는 경우에, Ⅱa족 금속산화물 대신에 Ⅱa족 금속할로겐화합물 또는 탄산염 등을 함유하는 물질이 형성되어 버린다. 이는, Ⅱa족 금속할로겐화합물이 Ⅱa족 금속산화물보다도 열역학적으로 더 안정하게 존재하기 때문이다.
상술한 문제를 해결하기 위해, H2O와 O2를 산화제로서 이용하는 CVD법에 따른 할로겐을 제거함으로써 금속산화막을 형성하고 있다(L. A. Wills and B. W. Wessels, Mat. Res. Soc. Symp. Proc. Vol. 243, p217, 1992). 그러나, 이 CVD법에서는 막이 800℃이상의 높은 온도에서 형성된다. 그러므로, 이 CVD법은 더 한층의 미세화에 따른 프로세스온도의 저온화에 대한 요구를 만족시키지 못한다. 게다가, 고유전율로 이루어진 막을 캐패시터로서 사용하는 경우에는, 전극중 하나(하부전극)는 산화되지 않도록 백금(Pt) 등의 금속을 사용하는 것이 유력하게 고려되고 있다. 이들 금속은 기판과의 밀착성이 나쁘기 때문에, 800℃이상의 고온에 노출될 경우, 박리되어 버릴 위험성이 크다. 이 때문에, 800℃이상의 고온의 공정은 바람직하지 않다. 고유전율을 갖는 페로브스카이트형 결정구조의 금속산화막을 저온에서 형성하는 경우에는, 할로겐원자가 금속산화막중에 불순물로서 혼입된다.
이러한 불순물에 의한 금속산화막의 오염은 페로브스카이트형 결정구조의 형성을 저해하도록 작용한다. 따라서, 금속산화막의 유전율이나 절연성능이 저하하여 금속산화막의 전하의 축적유지능력이 저하하게 된다. 이 때문에, 캐패시터절연막으로서 페로브스카이트형 결정구조의 금속산화막을 적용하여 상술한 공정에 의해 형성한 종래의 DRAM에서는, 저유전율로 인하여 캐패시터의 전하유지능력이 저하하고, 누설전류가 증가하여 신뢰성이 떨어진다는 문제가 있었다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 이루어진 것으로, 고유전율을 가지며 불순물로 오염시키지 않는 캐패시터절연막으로서의 금속산화막의 형성방법을 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위해 본 발명의 금속산화막의 형성방법은, 탄소 및 할로겐으로 이루어진 군에서 선택된 적어도 하나를 갖춘 금속화합물을 함유한 가스를 기판을 수용하는 공정실내로 도입하는 공정과, 수산기를 갖춘 화합물을 함유한 가스를 상기 공정실내로 도입하는 공정, 플라즈마상태로 된 산소를 함유한 가스를 상기 공정실내로 도입하는 공정 및, 상기 금속화합물을 함유한 가스, 상기 수산기를 갖춘 화합물을 함유한 가스 및 상기 플라즈마상태로 된 산소를 함유한 가스를 이용하여 기판상에 금속산화막을 형성하는 공정을 구비한 것을 특징으로 한다.
또한, 본 발명의 금속산화막의 형성방법은, 탄소 및 할로겐으로 이루어진 군에서 선택된 적어도 하나를 갖춘 금속화합물을 함유한 가스를 기판을 수용하는 공정실내로 도입하는 공정과, 수산기를 갖춘 화합물을 함유한 가스 및 산소를 함유한 가스로 이루어진 혼합가스를 준비하는 공정, 상기 혼합가스를 방전하여 플라즈마화하는 공정, 상기 플라즈마상태로 된 혼합가스를 상기 공정실내로 도입하는 공정 및, 플라즈마를 이용하여 기판상에 금속산화막을 형성하는 공정을 구비한 것을 특징으로 한다.
[실시예]
본 발명은 탄소와 할로겐으로 이루어진 군에서 선택된 적어도 하나를 갖춘 금속화합물(유기금속화합물)을 함유한 가스 및 수산기를 갖춘 화합물을 함유한 가스를 이용하여 저압에서 CVD를 행함으로써 소량의 불순물을 함유하는 금속산화막을 형성하는 것이 가능한 방법을 제공한다.
여기에서, 수산기를 함유한 화함물은 알콜 및/또는 H2O이다. 그리고 금속산화막은 페로브스카이트 결정구조를 갖는 재료, 특히 티탄산 스트론듐, 티탄산 바륨, 티탄산 칼슘 또는 이들 3개의 화합물중에서 선택된 적어도 2개의 화합물의 혼합물로 이루어진다. 더욱이, 금속산화막은 초전도체재료로 형성하는 것이 바람직하다. 금속산화막으로부터 할로겐을 효과적으로 제거하기 위해서는, 수산기를 갖춘 화합물을 함유한 가스를 금속화합물을 함유한 가스보다도 과잉으로 공정실내로 도입하는 것이 바람직하다.
본 발명에 있어서는, 탄소 및/또는 할로겐을 갖춘 금속화합물을 함유한 가스와 수산기를 갖춘 화합물을 함유한 가스를 적용함으로써, 500~800℃의 비교적 저온영역에서 불소(F) 등의 할로겐원자가 금속과 결합하는 것이 억제된다.
그 결과, 금속으로부터 할로겐원자가 효과적으로 제거되어 할로겐원자가 없는 금속산화물이 형성된다.
예컨대, 제3도는 에틸알콜(CH3OH)을 산소가스로 버블링(bubbling)하여 공정실(process chamber)내로 공급하고 Sr(hfa)2가스와 Ti(iso-C3H7O)4가스를 원료가스로 이용하여 티탄산 스트론듐막을 형성한 경우에 에틸알콜가스/산소가스의 유량비와 티탄산 스트론듐막중의 불소(F)원자의 혼입양[스트론듐(Sr)에 대한 비율로 나타냄]의 관계를 나타낸 것이다. 이 제3도는 에틸알콜의 양이 증가함에 따라 불소의 혼입량이 감소한다는 것을 설명한다. 이로부터, 에틸알콜가스의 첨가에 의해 티탄산 스트론듐막으로부터 불소원자를 제거할 수 있음을 알 수 있다. 수산기를 갖춘 유기화합물에서는 모두 불소원자의 제거를 기대할 수 있다. 에틸알콜 이외에, 메틸알콜, n-프로필알콜 등을 이용해도 불소원자가 제거되는 것이 확인되었다.
알콜가스를 이용함으로써 저온의 성막온도에서의 막중에 원료가스에 존재하는 불소원자 등의 할로겐원자가 잔존하는 것을 억제할 수 있다. 그렇지만, 알콜가스만을 이용하여 CVD를 행한 경우에, 알콜의 분해로부터 발생한 탄소(C)가 퇴적한 티탄산 스트론듐막에 다량으로 혼입된다. 특히, 불소원자로 오염되는 것을 방지하기 위해 에틸알콜가스의 유량비를 상승시킴으로써 상술한 재료로부터 티탄산 스트론듐막을 형성한 경우에는, 제4도에 나타낸 바와 같이 막을 오염시키는 탄소원자의 양이 수% 증가하게 된다. 이 경우에서와 같이, 탄소원자가 수% 정도 티탄산 스트론듐막에 혼입될 때, 막의 유전율이 저하한다. 이 경우에 금속산화막이 초전도체막이면, 막의 임계온도(Tc)가 저하한다. 상술한 바와 같이, 알콜가스는 단지 할로겐원자의 제거를 촉진하는 촉진제로서 기능한다. 이 때문에, 알콜가스만이 제공되면, 알콜자신으로부터 분해되는 탄소원자가 반대로 막중에 혼입되어 버린다. 따라서, 산화제로서 기능하는 가스를 공급할 필요가 있다.
본 발명자들이 예의 연구한 결과, 산소가스를 플라즈마 상태로 해 두고 활성의 산소 자유래디컬(oxygen free-radical)의 형태로 공급함으로써, 막에 혼입되는 탄소의 양을 대폭적으로 감소시킬 수 있음을 확인하였다.
더욱이, 본 발명자들은 수산기 또는 OH기를 갖춘 화합물을 함유한 가스로부터 얻어지는 OH 자유래디컬(free-radical)에 의해 탄소원자와 할로겐원자 등의 불순물의 오염을 제거한 금속산화막을 형성할 수 있다는 것을 발견하였다. 수산기 또는 OH 자유래디컬은 수산기를 갖춘 화합물을 함유한 가스를 플라즈마를 일으키도록 방전함으로써 얻을 수 있다. 그들의 분자에 수산기를 갖춘 알콜의 경우, 수산기는 그 알콜로부터 비교적 쉽게 분리할 수 있다. 이러한 수산기는 유기금속과 반응하기 쉽고, 이에 따라 금속원자의 분리가 촉진된다. 이 매카니즘은 Sr 키일레이트화합물(chelate compound)로서의 Sr(hfa)2의 예에 의해 더 상세히 설명될 것이다.
상기한 바와 같이, 수산기는 배위자와 활성적으로 결합함으로써, 금속원자의 분리를 촉진시킨다. 그렇지만, 배위자자신은 분해되지 않는다. Sr(hfa)이외에, Sr(dpm) 또는 다수의 유기금속의 경우에 상기와 유사한 반응을 일으킨다.
수산기 또는 OH 자유래디컬이 할로겐원자와 반응함으로써, 할로겐원자가 효과적으로 제거된다. 더욱이, 수산기 또는 OH 자유래디컬이 유기금속화합물의 분해물과 반응하기 때문에, 분해물도 효과적으로 제거된다. 이 매카니즘에 있어서, 할로겐원자와 탄소원자로의 막의 오염을 성공적으로 억제할 수 있고, 그에 따라 막의 유전율의 감소를 방지할 수 있게 된다.
이하, 도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
[실시예]
제5도는 본 발명의 제1실시예에 따른 초전도체막(Bi-Sr-Ca-Cu-O)의 형성에 사용되는 성막장치(film- forming apparatus)의 개략 구성을 나타낸 모식도이다. 제5도에서 참조부호 21은 공정실을 나타낸다. 이 공정실(21)은 진공펌프(22)등과 같은 배기수단에 의해 배기된다. 공정실(21)의 내부에는 히터 등의 가열수단을 하우징(housing)한 탑재테이블(23)이 위치하고, 이 탑재테이블(23)상에 기판(24)이 탑재되어 가열수단에 의해 가열되도록 되어 있다. 이 실시예에 있어서, 초전도체막은 MOCVD(organometallic chemical vapor deposition)법에 의해 기판(24)상에 형성된다. 기판(24)의 재료로서는, 산화마그네슘(MgO)의 단결정, 티탄산 스트론듐(SrTiO3), 이트리아 안정화 지르코늄(yettria stabilized zirconium : YSZ), 사파이어(Al2O3) 등이 사용된다.
공정실(21)로는 외부로부터 반응가스를 공급하는 공급라인이 복수개 접속되어 있다. 즉, 아르곤(Ar)공급라인(36), 제1산소(O2)공급라인(37) 및 제2산소공급라인(38)이 공정실(21)에 접속되어 있다. 아르곤공급라인(36)은 또한 Bi의 원료인 Bi(C6H5)3를 봉입한 제1원료탱크(25), Sr의 원료인 Sr(hfa)2를 봉입한 제2원료탱크(26), Ca의 원료인 Ca(hfa)2를 봉입한 제3원료탱크(27) 및 Cu의 원료인 Cu(hfa)2를 봉입한 제4원료탱크(28)에 접속되어 있다. 제1산소공급라인(37)은 또한 수산기를 함유한 화합물의 원료인 CH3OH가스를 봉입한 탱크(33)에 접속되어 있다.
아르곤공급라인(36)의 제1~제4원료탱크로서의 가지라인에는 가스의 유량을 제어하기 위한 매스플로우 컨트롤러(mass-flow controller : 29, 30, 31, 32)가 각각 설치되어 있다. 매스플로우 컨트롤러(29, 30, 31, 32)에 의해 유량이 제어된 아르곤(Ar)가스는 제1~제4원료탱크에 도입되어 각 탱크내에서 원료를 기화한다. 이 각각 기화된 원료가스는 밸브를 열고 닫음으로써 가스혼합조(gas mixing vessel : 39)에 모아지고, 그 후 가스노즐(40)을 통해 공정실(21)로 공급된다.
제1산소공급라인(37)에는 매스플로유 컨트롤러(34)가 설치된다. 매스플로우 컨트롤러(34)에 의해 유량이 제어된 산소(O2)가스는 CH3OH로 봉입한 탱크(33)내로 도입되어 CH3OH를 기화한다. 이 기화된 CH3OH가스는 가스노즐(41)을 통해 공정실(21)로 공급된다. 여기에서, 이 산소가스는 CH3OH등의 알콜과 잘 혼합될 수 있기 때문에, 산소가스가 캐리어가스로서 사용된다. 또한, 아르곤가스가 캐리어가스로서 사용될 수도 있다.
제2산소공급라인(38)에는 매스플로우 컨트롤러(35)가 설치된다. 매스플로우 컨트롤러(35)에 의해 유량이 제어된 산소가스는 마이크파 방전실(42)내로 도입되어 산소 자유래디컬을 생성하기 위해 고에너지원으로 방전된다. 이 방전에 의해 생성된 산소 자유래디컬은 가스노즐(43)을 통해 공정실(21)로 공급된다.
다음에는 상기한 개략 구성을 갖는 성막장치를 이용하여 초전도체막(Bi-Sr-Ca-Cu-O)을 형성하는 방법에 대해 설명한다.
먼저, 공정실(21)의 온도를 약 150℃로 설정하고, 공정실(21)의 내부압력을 배기수단에 약 133Pa로 설정한다. 그리고 기판(24)을 히터에 의해 500~800℃의 온도범위로 유지하고, 제1~제4탱크(25, 26, 27, 28)를 각각 120℃, 140℃, 140℃ 및 140℃로 유지한다. 이 상태에서,Bi(C6H5)3,Sr(hfa)2,Ca(hfa)2및 Cu(hfa)2각각 20sccm, 50sccm, 50sccm 및 20sccm의 유량으로 캐리어가스(아르곤가스)과 함께 공정실(21)내로 공급한다.
그리고, 산소공급라인(38)을 통해 산소가스를 50sccm의 유량으로 마이크로파 방전실(42)내로 도입하고, 그 후 주파수 9.45GHz, 전력 150W의 마이크로파 방전을 행하여 산소 자유래디컬을 생성한다. 생성한 산소 자유래디컬의 공정실(21)로의 공급을 유지한 채로, 유기금속화합물원료의 할로겐 원자의 분리를 촉진하는 촉진제로서 메탄올(CH3OH) 가스(유량 250sccm) 및 산화제로서의 산소가스(유량 50sccm)의 혼합가스를 다른 경로를 통해 공정실(21)내로 도입한다. 이와 같이 하여, 기판(24)상에 초전도체막(Bi-Sr-Ca-Cu-O)을 형성한다.
얻어진 초전도체막중에 존재하는 불순물원자의 양을 분석해 보았다. 그 결과 불소원자가 0.1%이하의 양으로 존재하고, 탄소가 0.2%이하의 양으로 존재하였다. 막의 임계온도는 100K였다. 이들 데이터는, 초전도체막이 양호한 특성을 갖는다는 것을 나타낸다. 상기한 데이터로부터 탄소원자가 초전도체막으로부터 효과적으로 제거되고 있음을 알 수 있다. 이것은, 마이크로파 방전에 의해 산소 자유래디컬을 생성하고, 이것이 알콜의 분해생성물과 순간적으로 반응함으로써 분해물을 효과적으로 제거할 수 있기 때문이다. 또, 초전도체막으로부터 불소를 효과적으로 제거할 수 있다. 이것은, 막을 저온에서 형성하는 경우, 메탄올에 의해 막중의 불소원자의 잔존을 억제할 수 있기 때문이다. 더욱이, 높은 증기압을 갖는 Sr(hfa)2등의 재료를 이용함으로써, 성막속도를 종래의 100nm/h로부터 50㎛/h로 증가시킬 수 있다. 또, 공정실의 내부온도를 150℃이하로 성공적으로 제어할 수 있기 때문에, 막형성장치의 부품의 열화를 회피할 수 있다.
본 실시예에서는 Bi, Sr, Ca 및 Cu의 원료로서 예컨대 Bi(C6H5)3, Sr(hfa)2, Ca(haf)2및 Cu(hfa)2를 각각 이용했지만, 다른 원료가스를 이용해도 좋다. 예컨대, Sr의 원료로서 Sr(fod)2(fod는 heptafluoro dimethylactance dionate의 약어)또는 SrI2를 이용할 수 있고, Ca의 원료로서 Ca(fod)2를 이용할 수 있다. 본 실시예에서는 Bi-Sr-Ca-Cu-O계의 초전도체막의 형성에 대해 설명했다. 그렇지만, 다른 Y-Ba-Cu-O계 등의 초전도체막을 형성한 경우는, 100K의 임계온도를 실현할 수 있고, 유기금속화합물원료의 온도를 최대 160℃로 억제할 수 있다. 본 실시예에서는 플라즈마의 발생에 마이크로파 방전을 이용한 경우에 대해 설명했지만, RF( Radio Frequency) 또는 그 밖의 방법으로 형성해도 동일할 효과를 얻을 수 있다.
[제2실시예]
제6도는 (a)~(c)는 본 발명의 제2실시예에 따른 DRAM의 제조공정을 나타낸 단면도이다. 본 실시예에서는, 티탄산 스트론듐막을 DRAM의 캐패시터절연막에 적용한 경우를 예로 들어 설명한다.
먼저, 제6도(a)에 나타낸 바와 같이 비저항이 10Ω·㎝, 주면이 (100)면인 단결정실리콘으로 이루어진 실리콘기판(51)상에 열산화에 의해 소자분리를 위한 소자분리절연막(55)을 형성한다. 다음에, 불산 등에 의해 상기 실리콘열산화막을 박리하고, 열산화에 얇은 게이트절연막(56)을 형성한다. 이어서, 실리콘기판(51)상에 LPCVD에 의해 제1의 n형 다결정실리콘막을 형성하고, 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써 게이트전극(57)을 형성한다.
다음에, 게이트전극(57)을 마스크로 하여 실리콘기판(51)에 이온을 주입함으로써 n형 소오스·드레인확산층(58,59)을 자기정합적으로 형성한다. 실리콘기판(51)의 전면에 CVD법에 의해 제1층간절연막으로서의 두꺼운 실리콘산화막(60)을 형성한 후, 통상의 포토리소그래피 및 애칭에 의해 패터닝함으로써, 소오스·드레인확산층(58)과 연통하는 개구부를 형성한다. 그 후, 실리콘화막(60)및 상기한 개구부의 표면에 텅스텐실리사이드를 퇴적하고, 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써 비트선(62)을 형성한다. 이어서, CVD에 의해 제2층간절연막으로서의 실리콘산화막(63)을 형성한다. 계속해서, 상기 실리콘산화막(60,63)을 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써 소오스·드레인확산층(59)과 연통하는 개구부를 형성한다.
다음에, 제6도(b)에 나타낸 바와 같이 제2의 n+형 다결정실리콘막(65)을 LPCVD법에 의해 실리콘기판의 전면에 퇴적한 후, 에치백(etchback)법에 의해 n+형 다결정실리콘막(65)을 소오스·드레인확산층(59)상의 개구부의 내부에만 남긴다. 이어서, 단결정 실리콘기판의 전면에 스퍼터링법에 의해 몰리브덴막(66)을 퇴적하고, 통상의 포토리소그래피 및 에칭에 의해 패터닝한다. 더욱이, 500℃로 어닐링(annealing)처리를 행하여 몰리브덴막(66)의 표면을 산화시켜 캐패시터 하부전극을 형성한다. 그 후, 실리콘기판의 전면에 나오븀첨가 티탄산 스트론듐막(67)을 CVD법에 의해 형성된다. 여기에서, 니오븀첨가 티탄산 스트론듐막(67)을 형성함에 있어서는, Sr, Ti, Nb의 원료가스로서 각각 Sr(hfa), Ti(iso-OC3H), Nb(OC2H5)5를 100sccm, 40sccm, 전 유량의 1~2%정도의 유량으로 아르곤(Ar)가스로 버블링하여 공정실내로 공급한다. 이 성막공정에서, 공정실의 내부온도 및 압력은 각각 150℃, 133Pa로 설정한다.
다음에, 반응성 이온에칭법에 의해 니오븀첨가 티탄산 스트론듐박(67)을 가공하여 하부전극상에만 남긴다. 그 후, 실리콘기판의 전면에 티탄산 스트론듐막(68)을 CVD법에 의해 형성한다. 여기에서, 티탄산 스트론듐막(68)을 형성함에 있어서는, Sr, Ti의 원료가스로서 각각 Sr(hfa)2, Ti(iso-OC3H7)4를 100sccm, 40sccm의 유량으로 아르곤(Ar)가스로 버블링하여 공정실내로 공급한다. 이 성막공정에서, 공정실의 내부온도 및 압력은 각각 150℃, 133Pa로 설정한다. 또, 유기금속화합물 원료의 할로겐원자의 분리를 촉진하는 촉진제로서 메탄올(C2H5OH)가스(유량 250sccm)를 유기금속화합물 원료와 다른 경로를 통해 공정실내로 공급한다. 더욱이, 산화제로서의 산소가스(유량 50sccm)를 주파수2.45GHz, 전력 50W의 마이크로파 방전에 의해 플라즈마화하여 산소 자유래디컬을 생성한다. 그리고 생성한 산소 자유래디컬을 상기 원료가스와 함께 공정실내로 공급한다.
최후로, 제6도 (c)에 나타낸 바와 같이 실리콘기판의 전면에 니켈막(69)을 형성한 후, 통산의 포토리소그래피 및 에칭에 의해 패터닝함으로써 캐패시터 상부전극을 형성한다. 이와 같이 하여, 메모리셀의 기본구조를 완성한다. 그 후, 통상의 LSI의 제조공정에 따라 패시베이션막의 형성공정, 배선의 형성공정등을 거켜 DRAM을 제조한다. 이렇게 제조한 DRAM에 의하면, 페로브스카이트형 결정구조를 흐트러트리지 않고 캐패지터절연막으로서의 금속산화막을 형성할 수 있으므로, 높은 전하유지능력을 갖고, 그 신뢰성이 높아진다.
본 실시예에서는 캐패시터절연막으로서 티탄산 스트론듐막을 이용하는 경우에 대해 설명했지만, 그 대신에 예컨대 고유전율을 갖는 PZT 등의 재료로 이루어진 고유전체막을 캐패시터절연막으로서 이용할 수도 있다. 또, 전극재료로서도 니오븀첨가 티탄산 스트론듐 또는 니켈에 한정되지 않고, 다른 전극재료를 이용할 수도 있다. 더욱이, 캐패시터구조에 관해서는 적층형 캐패시터구조에 한정되지 않고, 트렌치 캐패시터구조에도 적용할 수 있다.
[제3실시예]
제7도 (a)~(c)는 본 발명의 제3실시예에 따른 DRAM의 제조공정을 나타낸 단면도이다. 본 실시예에서는, 티탄산 바륨막을 DRAM의 캐패시터절연막에 적용한 경우를 예로 들어 설명한다.
제7도 (a)에 나타낸 바와 같이, 소자분리용 절연막(55), 게이티절연막(56), 게이트전극(57), 소오스·드레인확산층(58,59), 제1층간절연막으로서의 실리콘산화막(60), 소오스·드레인확산층(58)과 연통하는 개구부 및 비트선(62)을 제2실시예와 동일한 방법으로 형성한다. 다음에,CVD에 의해 제2층간절연막으로서의 두꺼운 실리콘산화막(63)을 형성한 후, 소오스·드레인확산층(59)과 연통하는 개구부를 형성한다.
다음에, 제7도 (b)에 나타낸 바와 같이 n+다결정실리콘막(65)을 LPCVD법에 의해 형성한 후, 에치백법에 의해 이 n+다결정실리콘막(65)을 소오스·드레인확산층(59)상의 개구부의 내부에만 남긴다. 이어서, 실리콘기판의 전면에 스퍼터링법에 의해 ITO( Indium Tin Oxide) 막(71)을 형성하고, 실리콘산화막(63)상의 일부 돌출시켜 하부전극을 형성한다. 그 후, 실리콘기판의 전면에 CVD법에 의해 티탄산 바륨막(73)을 형성한다. 티탄산 바륨막(73)을 형성할 때, 산소 자유래디컬이 티탄산 바륨막의 산소기포(oxyren void) 등의 결함을 복구하기 때문에, 페로브스카이트형 결정구조를 갖는 티탄산 바륨막을 흐틀러짐없이 형성할 수 있다. 이와 같이 하여, 고유전율을 갖는 티탄산 바륨막을 얻을 수 있게 된다.
다음에는 티탄산 바륨막(73)의 형성방법에 대해 설명한다.
산소 자유래디컬을 50sccm의 유량으로 연속적으로 공급하면서, 유기금속화합물 원료의 할로겐원자의 분리를 촉진하는 촉진제로서 메탄올(CH3H)가스(유량 250sccm) 및 산소가스 (유량 50sccm)의 혼합가스를 공정실내로 도입한다. 계속해서, 유기금속화합물의 원료가스를 아르곤(Ar) 가스로 버블링하여 공정실내로 도입한다. 이 경우, Ba, Ti의 원료가스로서는 각각 Ba(hfa)2(유량 100sccm), Ti(iso- OC3H7)4(유량 100sccm)를 사용한다. 유기금속화합물의 원료에 함유된 탄소원자는 산소 자유래디컬과 반응하여 그 원료로부터 분해됨으로써 효과적으로 제거된다. 한편, 불소원자는 저성막온도에서 메탄올에 의해 효과적으로 제거된다.
최후로, 제7도 (c)에 나타낸 바와 같이 실리콘기판의 전면에 니오븀막(74)을 형성한 후, 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써 상부전극을 형성하다. 이와 같이 하여, 메모리셀의 기본구조를 완성한다. 그 후, 통상의 LSI의 제조공정에 따라 패시베이션막의 형성공정, 배선의 형성공정 등을 거쳐 DRAM을 제조한다. 이렇게 제조한 DRAM에 의하면, 페로브스카이트형 결정구조를 흐트러트리지 않고 캐패시터절연막으로서의 금속산화막을 형성할 수 있으므로, 높은 전하유지능력을 갖고, 그 신뢰성이 높아진다.
본 실시예에서는 캐패시터절연막으로서 티탄산 바륨막을 이용하는 경우에 대해 설명했지만, 그 대신에 예컨대 고유전율을 갖는 PZT 등의 재료로 이루어진 고유전체막을 캐패시터절연막으로서 이용할 수도 있다. 또, 전극재료로서도 니오븀 또는 ITO에 한정되지 않고, 다른 전극재료를 이용할 수도 있다. 더욱이, 캐패시터구조에 관해서는 적층형 캐패시터구조에 한정되지 않고, 트렌치캐패시터구조에도 적용할 수 있다.
[제4실시예]
제8도는 본 발명의 제4실시예에 따른 금속산화막(티탄산 스트론듐막)의 형성에 사용하는 성막장치의 개략 구성을 나타낸 모식도이다. 제8도에서 참조부호 81은 공정실을 나타낸다. 이 공정실(81)은 진공펌프(82) 등과 같은 배기수단에 의해 배기된다. 공정실(81)의 내부에는 히터 등의 가열수단을 하우징하는 탑재테이블(83)이 위치하고, 이 탑재테이블(83)상에 기판(84)이 탑재되어 가열수단에 의해 가열되도록 되어 있다.
공정실(81)로는 외부로부터 반응가스를 공급하는 공급라인이 복수개 접속되어 있다. 즉, Sr의 원료인 Sr(dpm)2를 봉입한 제1원료탱크(87)에 접속되어 있는 제1캐리어(Ar) 공급라인(94), Ti의 원료인 Ti(iso-OC3H7)4를 봉입한 제2원료탱크(86)에 접속되어 있는 제2캐리어(Ar) 공급라인(95), 산수(O2)공급라인(93) 및 H2O공급라인(96)이 공정실(81)에 접속되어 있다. H2O는 히터(도시하지 않음)를 갖춘 탱크(88)내에 형성되어 있다. 제1및 제2원료탱크(87,86)는 항온조(恒溫糟 ; 85)내에 위치되어 일정한 온도로 유지되고 있다. H2O공급라인(96)으로부터 공급되는 산소(O2)가스와 합류하고, 마이크로파 방전장치(98)에서 플라즈마화된 다음 공정실(81)내로 도입된다. 라인(93,94,95,96)에는 각각 가스의 유량을 제어하기 위한 매스플로우 컨트롤러(89,90,91,92)가 설치되어 있다.
다음에는 상기와 같이 구성된 성막장치를 이용하여 티탄산 스트론듐막을 형성하는 방법에 대해 설명한다.
먼저, 공정실(81)의 온도를 히터에 의해 약 600~800℃로 유지하고, 제1 및 제2원료탱크(87,86)의 온도를 항온조에서 각각 220℃, 25℃로 유지한다. 이 상태에서, Sr(dpm)2및 Ti(iso-OC3H7)4를 각각 100sccm 및 40sccm의 유량으로 캐리어가스(아르곤가스)와 함께 공정실(81)내로 공급한다. 이 때, H2O가 봉입되어 있는 탱크(88)는 약 40℃로 유지되고, 공정실(81)의 압력은 1Torr로 설정된다.
그 후, H2O/O2(H2O : 100sccm, O2: 50sccm)의 혼합가스를 마이크로파 방전장치(98)에 30~500W의 전력을 인가함으로써 플라즈마화하여 공정실(81) 내로 도입하고, 실리콘기판(84)상에 티탄산 스트론듐막을 형성한다.
얻어진 티탄산 스트론듐막중에 존재하는 불손물원자의 양을 분석해 보았다. 그 결과, 티탄산 스트론듐막중에 극히 소향의 불순물이 함유되어 있었다. 이 티탄산 스트론듐막이 만족즈러운 높은 고유정율을 가짐을 확인하였다. 이것은, 산소, 수산기, 수소 등의 래디컬이 유기금속화합물 원료의 분해생성물과 반응하여 분해됨으로써 효과적으로 제거되고, 이와 동시에 상기 래디컬이 탄소원자와 효과적으로 반응하여 제거되기 때문이라고 생각된다. 유기금속화합물원료중에 불소를 함유한 Sr(hfa)2및 Ba(hfa)2등을 이용하는 경우에도 상기와 동일한 효과를 얻을 수 있음을 확인하였다. 더욱이, 본 실시예의 방법에 따르면, 수증기(H2O)를 공급하고 있기 때문에, 산화반응이 촉진되어 성막속도가 향상된다.
또한 본 실시예에서는, Sr 및 Ti의 원료로서 각각 Sr(dpm)2및 Ti(iso-OC3H7)4를 애용했지만, 그 이외의 다른 원료를 이용해도 동일한 효과를 얻을 수 있다. 예컨대, Sr의 원료로서 불소를 함유한 Sr(hfa)2를 이용해도 좋다. 더욱이 본 실시예에서는, 플라즈마의 발생에 마이크로파 방전을 이용한 경우에 대해 설명했지만, RF(Radio Frequency) 또는 그 밖의 방법으로 형성해도 동일한 효과를 얻을 수 있다.
[제5실시예]
제9도 (a)~(c)는 본 발명의 제5실시예에 따른 DRAM의 제조공정을 나타낸 단면도이다. 본 실시예에서는, 제4실시예를 이용하여 형성되는 티탄산 스트론듐막을 DRAM의 캐패시터절연막에 적용한 경우를 예로 들어 설명한다.
먼저, 제9도 (a)에 나타낸 바와 같이 비저항 10Ω·㎝, 주면이 (100)면인 단결정실리콘으로 이루어진 p형 실리콘기판(51)상에 열산화막을 형성하고, 이것을 패터닝함으로써 소자분리를 위한 소자분리용 절연막(102) 및 게이터절연막(103)을 형성한다. 다음에 실리콘기판(101)상에 게이트전극(104)으로 되는 제1의 n+형 다결정실리콘막을 형성하고, 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써, 게이트절연막(103)상에 게이트전극(104)을 형성한다.
다음에,게이터전극(104)을 마스크로 하여 실리콘기판(101)에 도우너이온을 주입함으로써 n-형 소오스·드레인확산층(105a, 105b)을 자기정합적으로 형성한다. 이어서, 실리콘 기판(101)의 전면에 CVD법에 의해 제1층간절연막으로서의 두꺼운 실리콘산화막(106)을 형성한 후, 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써, 소오스·드레인확산층(105a)과 연통하는 개구부를 형성한다. 계속해서, 실리콘산화막(106) 및 상기한 개구부의 표면에 텅스텐실리사이드를 퇴적하고, 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써 비트선(107)을 형성한다. 그 후, CVD에 의해 제2층간절연막으로서의 실리콘산화막(108)을 형성한다.
다음에, 제9도 (b)에 나타낸 바와 같이 소오스·드레인확산층(105b)과 연통하는 개구부를 형성한 후, 실리콘기판으리 전면에 제2의 n+형 다결정실리콘막(109)을 형성하고, 에치백법에 의해 이 제2의 n+형 다결정실리콘막(109)을 소오스·드레인확산층(105b)상의 개구부의 내부에만 남긴다.
이어서, 실리콘판의 전면에 TiN막(110)을 형성하고, 통상의 포토리소그래피 및 에칭에 의해 소정의 형상으로 패터닝한다. 더욱이, 예컨대 도금(plating)법에 의해 TiN막(110)상에만 선택적으로 하부전극(스토리지전극)으로서의 Pt막(111)을 형성한다. Pt막(111)은 스퍼터링에 의해 형성한 막을 에칭에 의해 패터닝하여 형성해도 좋다. 그 후, Pt막(111) 및 실리콘산화막(108)의 전면에 캐패시터절연막으로서의 SrTiO3막(112)을 제4실시예에서 나타낸 것과 동일한 방법으로 형성한다.
최후로, 제9도(c)에 나타낸 바와 같이 SrTiO3막(112)상에 스퍼터링법에 의해 상부전극(플레이트전극 : 113)으로 되는 TiN막을 형성한 후, 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써 상부전극(113)을 형성한다. 이와 같이 하여, 메모리셀의 기본구조를 완성한다. 그 후, 통상의 LSI의 제조공정에 따라 패시베이션막의 형성공정, 배선의 형성공정 등을 거쳐 DRAM을 제조한다.
제10도 (a) 및 제10도(b)는 각각 상기한 방법 및 종래의 방법에 의해 형성한 티탄산 스트론듐막을 사용한 캐패시터의 I-V곡선(누설전유와 전압간의 관계) 및 C-V곡선(단위면적당 용량과 전압간의 관계)를 나타낸 것이다. 제10도 (a)로부터 본 실시예의 방법에 따르면, 누설전류를 절감할 수 있음을 알 수 있다. 더욱이, 제10도 (b)에 나타낸 바와 같이, 본 실시예의 방법에 따르면 용량(유전율)을 증가시킬수 있음을 알 수 있다.
본 실시예에서는 캐패시터절연막의 재료로서 티탄산 스트론듐(SrTiO3) 을 이용하는 경우에 대해 설명했지만, 그 대신에 예컨대 고유전율을 갖는 PZT 등의 재료로 이루어진 고유전체막을 캐패시터절연막으로서 이용할 수도 있다. 또, 전극재료로서도 Pt또는 TiN에 한정되지 않고, 다른 전극재료를 이용할 수도 있다. 더욱이, 캐패시터구조에 관해서는 적층형 캐팰시터구조에 한정되지 않고, 트렌치 캐패시터구조에도 적용할 수 있다.
[제6실시예]
제11도 (a)~(e)는 본 발명의 제1실시예에 따른 DRAM의 제조공정을 나타낸 단면도이다.
먼저, 제11도 (a)에 나타낸 바와 같이 비저항 10Ω·㎝, (100)면의 단결정 실리콘으로 이루어진 실리콘기판(121)상에 열산화에 의해 열산화막(123)을 형성한 후, 그 위에 CVD법에 의해 다결정실리콘막(124) 및 실리콘산화막(도시하지 않음)을 퇴적한다. 다음에, 통상의 포토리소그래피 및 에칭에 의해 상기 실기콘산화막을 패터닝하고, 이 실리콘산화막을 마스크로 하여 다결정실리콘막(124), 실리콘산화막(123) 및 실리콘기판(121)을 순차적으로 이방성 에칭함으로써, 소자분리영역으로 되는 홈(groove)을 형성한다. 이어서 마스크로 이용한 실리콘산화막을 제거한 후, 상기 홈내에 소자분리용 절연막으로서의 실리콘산화막(112)을 LPCVD법에 의해 매립한다.
다음에, 제11도 (b)에 나타낸 바와 같이 다결정 실리콘막(124)을 화학적 드라이 에칭법에 의해 박리하고, 계속해서 불산 등에 의해 실리콘산화막(123)을 제거한다. 이 때, 실리콘산화막(122)도 동시에 에칭되어 그 표면은 기판(121)의 표면과 거의 일치하게 된다. 다음에, 게이트산화막으로서의 얇은 실리콘산화막(125)을 열산화에 의해 형성한 후, 실리콘기판(121)의 전면에 LPCVD에 의해 n+형 다결정실리콘막을 형성하고, 통상의 포토리소그래피 및 에치에 의해 패터닝함으로써 게이트전극(127)을 형성한다. 그 후, 게이트전극(127)을 마스크로 하여 실리콘기판(121)에 도우너이온을 주입함으로써 n-형 소오스·드레인확산층(126a,126b)을 자기정합적으로 형성한다.
다음에, 제11도 (c)에 나타낸 바와 같이 실리콘기판(121)의 전면에 CVD법에 의해 두꺼운 실리콘산화막(128)을 형성하고, 통상의 포토리소그래피 빛 에치에 의해 패터닝함으로써,소오스·드레인확산층(126a)과 연통하는 개구부를 형성한다. 그 후, 실리콘산화막(128) 및 개구부의 표면에 텅스텐실리사이드를 형성하고, 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써 비트선(129)을 형성한다. 이어서, 실리콘기판의 전면에 CVD에 의해 실리콘산화막(130)을 형성한 후, 실리콘산화막(128,130) 을 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써 소오스·드레인확산층(126b)과 연통하는개구부를 형성한다.
다음에, 제11도 (d)에 나타낸 바와 같이 n+형 다결정실리콘막(131)을 LPCVD법에 의해 형성한 후, 에치백법에 의해 소오스·드레인확산층(126b)상의 개구부의 내부에만 남긴다. 이어서, 실리콘기판(121)의 전면에 스퍼터링법에 의해 TiN막(132)을 형성하고, 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써, 하부전극을 형성한다. 다음에, 실리콘기판(121)의 전면에 니오븀첨가 티탄산 스트론듐막(133)을 CVD법에 의해 형성한다. 여기에서, 니오븀첨가 티탄산 스트론듐막(133)을 형성함에 있어서는, Sr, Ti, Nb의 원료로서 각각 Sr(hfa)2, Ti(iso-OC3H7)4, Nb(OC2H5)5를 100sccm, 40sccm, 전 유량의 1~2%정도의 유량으로 아르곤(Ar)가스로 버블링하여 공정실내로 공급한다. 이 성막공정에서, 공정실의 내부온도 및 압력은 각각 150℃, 1Torr로 설정한다. 더욱이, 이 공정에서 메탄올(CH3OH)가스를 주파수 2.45GHz, 전력 50W의 마이크로파 방전에 의해 플라즈마화하여 OH 자유래디컬을 생성한다. 그리고 생성한 OH 자유래디컬을 상기 원료가스와 함께 공정실내로 공급한다.
다음에, 반응성 이온에칭법에 의해 니오븀첨가 티탄산스트론듐막(133)을 가공하여 하부전극(132)상에만 남긴다. 그 후, 실리콘기판의 전면에 캐패시터절연막으로서의 티탄산 스트론듐막(134)을 CVD법에 의해 형성한다. 여기에서, 티탄산 스트론듐막(134)을 형성함에 있어서는, Sr, Ti의 원료가스로서 각각 Sr(hfa)2, Ti(iso-OC3H7)4를 100sccm, 40sccm의 유량으로 아르곤(Ar)가스로 버블링하여 공정실내로 공급한다. 이 성막공정에서, 공정싱의 내부온도 및 압력은 각각 150℃, 1Torr로 설정한다. 또, 산소가스(유량 100sccm) 및 수증기 (유량 30sccm)의 혼합가스를 주파수 2.45GHz, 전력 50W의 마이크로파 방전에 의해 플라즈마화하여 상기 원료가스와 함께 공정실내로 공급되는 OH 자유래디컬을 생성한다.
최후로, 제11도 (e)에 나타낸 바와 같이 캐패시터절연막(134)상에 스퍼터링법에 의해 니켈막을 형성한 후, 패터닝함으로써 캐패시터 상부전극(플레이트전극 : 135)을 형성한다. 이와 같이 하여, 메모리셀의 기본구조를 완성한다. 그 후, 통상의 LSI의 제조공정에 따라 패시베이션막의 형성공정, 배선의 형성공정등을 거쳐 DRAM을 제조한다.
이렇게 제조한 DRAM은 불순물로의 오염이 적은 캐패시터절연막을 갖기 때문에 우수하다. 이것은, 불소원자 등의 할로겐원자 및 탄소이온이 OH 자유래디컬에 의해 금속과 결합하는 것이 억제되기 때문이다.
예컨대, 상기 혼합가스를 플라즈마화하여 생성한 OH 자유래디컬을 공정실내로 공급하고, Sr(hfa)2를 원료가스로 하여 티탄산 스트론듐막을 형성한 경우의 성막조건과 불소(F)의 혼입량[스트론듐(Sr)에 대한 비율로 나타냄]의 관게를 제13도에 나타내었다. 제13도에서, 종축에는 수증기/산소를 플라즈마상태로 유지하기 위해 인가한 마이크로파의 전력을 취하고 있다. 이 제13도에 있어서는, 10~100W정도의 전력을 인가하여 혼합가스로부터 플라즈마화된 알콜을 공급함으로써 불소원자가 제거됨을 알 수 있다. 이에 대해, 산소가스를 산화제로서 이용한 종래방법에 의해 형성된 티탄산 스트론듐막에서는 불소원자의 제거효과가 발견되지 않았다.
제13도로부터, 마이크로파의 전력을 크게 함으로써 금속산화막으로부터 불소원자를 완전히 제거할 수 있음을 알았다. 그렇지만, 마이크로파 전력을 너무 크게 하면, 불소원자가 다시 막중에 남는 경향이 나타난다. 이것은, OH 래디컬이 더 분해되어 산소원자와 수소원자로 해리되어 버려 막중으로부터의 불소원자의 제거능력이 저하하는데 기인한다. 이 현상은 OH 래디컬의 존재에 의해 불소원자 등의 할로겐원자의 제거효과가 초래됨을 증명하는 것이다.
이상 설명한 바와 같이 본 발명에 의하면, 페로브스카이트형 결정구조를 흐트러트리지 않고 캐패시터절연막으로서의 금속산화막을 형성할 수 있으므로, 높은 전하유지능력을 갖춘 캐패시터를 얻을 수 있고, 이에 따라 신뢰성이 높은 DRAM을 얻을 수 있게 된다.
[제7실시예]
제12도 (a)~(c)는 본 발명의 제7실시예에 따른 DRAM의 제조공정을 나타낸 단면도이다.
제12도 (a)에 나타낸 바와 같이, 실리콘기판(141)상에 소자분리용 절연막(142), 게이트절연막(145), 게이트전극(147), 소오스·드레인영역(146a, 146b), 제1층간절연막으로서의 실리콘산화막(148), 소오스·드레인영역(146a)과 연통하는 개구부 및 비트선(149)을 제6실시예와 동일한 방법으로 순차적으로 형성한다. 다음에, CVD에 의해 제2층간절연막으로서의 두꺼운 실리콘산화막(150)을 형성한 후, 소오스·드레인영역(146b)과 연통하는 개구부를 형성한다.
다음에, 제12도 (b)에 나타낸 바와 같이 n+형 다결정실리콘막(151)을 LPCVD법에 의해 형성한 후, 에치백법에 의해 이 n+형 다결정실리콘막(151)을 소오스·드레인영역(146b)상의 개구부의 내부에만 남긴다. 이어서, CVD법에 의해 텅스텐막(152)을 n+형 다결정실리콘막(151)상에 선택적으로 성장시키고, 일부 실리콘산화막(150)상에 돌출시킴으로써 하부전극을 형성한다. 다음에, 실리콘기판 의 전면에 스퍼터링법에 의해 Pt막(153)을 형성한 후, 반응성 이온에칭에 의해 이 Pt막(153)을 텅스텐막(152)상에만 남긴다.
그 후, 실리콘기판의 전면에 CVD법에 의해 티탄산 바륨막(154)을 형성한다. 여기에서, 이 티탄산 바륨막(154)을 형성함에 있어서는, Ba, Ti의 원료가스로서 각각 Ba(hfa)2, Ti(iso-OC3H7)4를 100sccm, 40sccm의 유량으로 아르곤(Ar)로 버블링하여 공정실내로 공급한다. 이 성막공정에서, 공정실의 내부온도 및 압력은 각각 220℃, 1Torr로 설정한다.
이 때, 에틸알콜가스(C2H5OH)(유량 30sccm) 및 산소가스(유량 50sccm)의 혼합가스를 주파수 2.45GHz, 전력 200W의 마이크로파 방전에 의해 플라즈마화하여 상기 원료가스와 함께 공정실내로 공급되는 OH 자유래디컬 및 산소원자를 생성한다. 이와 같이 OH 자유래디컬을 공급함으로써 티탄산 바륨막(154)중의 불소원자 및 탄소원자를 제거한다. 또, 산소원자를 공급함으로써 티탄산 바륨막(154) 중의 산소기포 등의 결함이 복구된다. 이와 같이 하여, 고유전율을 갖는 티탄산 바륨막을 얻을 수 있게 된다.
최후로, 제12(c)에 나타낸 바와 같이 실리콘기판의 전면에 스퍼터링법에 의해 니오븀막을 형성한 후, 통상의 포토리소그래피 및 에칭에 의해 패터닝함으로써 상부전극(155)을 형성한다. 이와 같이 하여, 메모리셀의 기본구조를 완성한다. 그 후, 통상의 LSI의 제조공정에 따라 패시베이션막의 형성공정, 배선의 형성공정 등을 거쳐 DRAM을 제조한다.
또한, 본 발명은 상술한 실시예에 한정되지 않는다. 예컨대, 실시예에서는 티탄산 스트론듐막이나 티탄산 바륨막의 성막의 경우에 대해 설명했지만, 본 발명은 높은 유전율을 갖는 다른 금속산화막, 예컨대 티탄산 칼슘막 또는 티탄산 스트론듐, 티탄산 바륨 및 티탄산 칼슘으로 이루어진 금속산화막의 성막에도 적용할 수 있다. 즉, 본 발명은 Sr , Ba, Ca, Y, Cu, Ti, Bi로 이루어진 군에서 선택된 적어도 하나를 함유하는 물질로 형성된 높은 유전율을 갖는 금속산화막에 적용할 수 있다. 또, 본 발명은 PZT, PLZT, 탄탈산화물로 형성된 높은 유전율을 갖는 금속산화막이 형성에도 적용할 수 있다. 더욱이, 본 발명은 페로브스카이트형 결정구조를 갖는 초전도체막으로서의 금속산화막에도 적용할 수 있다.
상기 실시예에서는 에틸알콜이나 메틸알콜을 수산기 또는 OH 자유래디컬의소스(source)로서 사용했지만, 다른 알콜류를 이용해도 좋다. 또, OH를 함유하고 있는 경우에는 알콜 이외의 화합물을 이용할 수도 있다. 더욱이, 상기 실시예에서는 반도체장치로서 DRAM을 예로 들어 설명했지만, 본 발명은 높은 유전율을 갖는 절연막을 필요로 하는 다른 반도체장치에도 적용할 수 있다. 그 밖에 본 발명의 요지를 이탈하지 않는 범위내에서 여러가지로 변형하여 실시할 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명은, 비교적 증기압이 높고 열적으로도 안정한 탄소원자 및 할로겐원자의 적어도 하나를 함유한 금속화합물을 갖춘 가스를 이용하여 CVD법에 의해 금속산화막을 형성하는 방법을 제공한다. 이 방법에 의해, 금속산화막의 탄소원자나 할로겐원자 등의 불순물로의 오염을 억제할 수 있다. 따라서, 양질의 금속산화막, 예컨대 높은 유전율, 양호한 밀봉특성을 수반한 양호한 절연성을 갖춘 페로브스카이트형 결정구조의 막을 CVD법으로 안정하게 형성할 수 있다. 이 막을 접적회로의 캐패시터절연막으로 사용함으로써, 높은 전하유지능력을 갖춘 캐패시터를 얻을수 있고, 그에 따라 신뢰성이 높은 반도체장치를 실현할 수 있게 된다.

Claims (14)

  1. 탄소 및 할로겐으로 이루어진 군에서 선택된 적어도 하나를 갖춘 금속화합물을 함유한 가스를 기판을 수용하는 공정실내로 도입하는 공정과, 수산기를 갖춘 화합물을 함유한 가스를 상기 공정실내로 도입하는 공정, 플라즈마상태로 된 산소를 함유한 가스를 공정실내로 도입하는 공정 및, 상기 금속화합물을 함유한 가스, 상기 수산기를 갖춘 화합물을 함유한 가스 및 상기 플라즈마상태로 된 산소를 함유한 가스를 이용하여 기판산에 금속산화막을 형성하는 공정을 구비한 것을 특징으로 하는 금속산화막의 형성방법.
  2. 제1항에 있어서, 상기 수산기를 갖춘 화합물이 알콜 또는 H2O인 것을 특징으로 하는 금속산화막의 형성방법.
  3. 제1항에 있어서, 상기 수산기를 갖춘 화합물을 함유한 가스가 금속화합물을 함유한 가스보다도 과잉으로 상기 공정실내로 도입되는 것을 특징으로 하는 금속산화막의 형성방법.
  4. 제1항에 있어서, 상기 할로겐이 불소인 것을 특징으로 하는 금속산화막의 형성방법.
  5. 제1항에 있어서, 상기 금속산화막이 페로브스카이트 결정구조를 갖는 재료로 형성된 것을 특징으로 하는 금속산화막의 형성방법.
  6. 제5항에 있어서, 상기 페로브스카이트 결정구조를 갖는 재료가 티탄산스트론듐, 티탄산 바륨, 티탄산 칼슘 및 이들 화합물의 혼합물로 이루어진 군에서 선택된 것을 특징으로 하는 금속산화막의 형성방법.
  7. 제1항에 있어서, 상기 금속산화막이 초전도체재료로 형성된 것을 특징으로 하는 금속산화막의 형성방법.
  8. 탄소 및 할로겐 이루어진 군에서 선택된 적어도 하나를 갖춘 금속화합물을 함유한 가스를 기판을 수용하는 공정실내로 도입하는 공정과, 수산기를 갖춘 화합물을 함유한 가스 및 산소를 함유한 가스로 이루어진 혼합가스를 준비하는 공정, 상기 혼합가스를 방전하여 플라즈마화하는 공정, 상기 플라즈마상태로 된 혼합가스를 상기 공정실내로 도입하는 공정 및, 플라즈마를 이용하여 기판상에 금속산화막을 형성하는 공정을 구비한 것을 특징으로 하는 금속산화막의 형성방법.
  9. 제8항에 있어서, 상기 수산기를 갖춘 화합물이 알콜 또는 H2O인 것을 특징으로하는 금속산화막의 형성방법.
  10. 제8항에 있어서, 상기 수산기를 갖춘 화합물을 함유한 가스가 금속화합물을 함유한 가스보다도 과잉으로 상기 공정실내로 도입되는 것을 특징으로 하는 금속산화막의 형성방법.
  11. 제8항에 있어서, 상기 할로겐이 불소인 것을 특징으로 하는 금속산화막의 형성방법.
  12. 제8항에 있어서, 상기 금속산화막의 페로브스카이트 결정구조를 갖는 재료로 형성된 것을 특징으로 하는 금속산화막의 형성방법.
  13. 제12항에 있어서, 상기 페로브스카이트 결정구조를 갖는 재료가 티탄산 스트론듐,티탄산 바륨, 티탄산 칼슘 및 이들 화합물의 혼합물로 이루어진 군에서 선택된 것을 특징으로 하는 금속산화막의 형성방법.
  14. 제8항에 있어서, 상기 금속산화막이 초전도체재료로 형성된 것을 특징으로 하는 금속산화막의 형성방법.
KR1019940023003A 1993-09-14 1994-09-13 금속산화막의 형성방법 KR0139876B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP5229277A JPH0786270A (ja) 1993-09-14 1993-09-14 金属酸化膜の形成方法
JP93-229277 1993-09-14
JP6060400A JPH07273216A (ja) 1994-03-30 1994-03-30 金属酸化膜の形成方法
JP94-60400 1994-03-30

Publications (2)

Publication Number Publication Date
KR950008733A KR950008733A (ko) 1995-04-19
KR0139876B1 true KR0139876B1 (ko) 1998-08-17

Family

ID=26401469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023003A KR0139876B1 (ko) 1993-09-14 1994-09-13 금속산화막의 형성방법

Country Status (2)

Country Link
US (1) US5686151A (ko)
KR (1) KR0139876B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5885358A (en) * 1996-07-09 1999-03-23 Applied Materials, Inc. Gas injection slit nozzle for a plasma process reactor
KR100537679B1 (ko) * 1996-07-12 2006-04-06 동경 엘렉트론 주식회사 성막장치 및 성막방법
US6143081A (en) 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
JPH10265948A (ja) 1997-03-25 1998-10-06 Rohm Co Ltd 半導体装置用基板およびその製法
US5939334A (en) * 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
DE19730119A1 (de) * 1997-07-14 1999-01-21 Siemens Ag Verfahren zur Herstellung von Dünnfilmen aus oxidischer Keramik
US6262461B1 (en) 1998-06-22 2001-07-17 Motorola, Inc. Method and apparatus for creating a voltage threshold in a FET
DE60042811D1 (de) * 1999-06-04 2009-10-08 Seiko Epson Corp Herstellungsverfahren für eine ferroelektrische Speichervorrichtung
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
JP2002105641A (ja) * 2000-10-03 2002-04-10 Murakami Corp 複合材およびその製造方法
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
US7824955B2 (en) * 2002-08-28 2010-11-02 Moxtronics, Inc. Hybrid beam deposition system and methods for fabricating metal oxide-ZnO films, p-type ZnO films, and ZnO-based II-VI compound semiconductor devices
US20040231798A1 (en) * 2002-09-13 2004-11-25 Applied Materials, Inc. Gas delivery system for semiconductor processing
JP4036452B2 (ja) * 2003-04-18 2008-01-23 日本テトラパック株式会社 包装積層材料の製造方法
TW200506093A (en) * 2003-04-21 2005-02-16 Aviza Tech Inc System and method for forming multi-component films
US20050070126A1 (en) * 2003-04-21 2005-03-31 Yoshihide Senzaki System and method for forming multi-component dielectric films
US7476460B2 (en) * 2003-10-29 2009-01-13 Hewlett-Packard Development Company, L.P. Thin metal oxide film and method of making the same
US7534693B2 (en) * 2006-01-04 2009-05-19 Freescale Semiconductor, Inc. Thin-film capacitor with a field modification layer and methods for forming the same
US20080118731A1 (en) * 2006-11-16 2008-05-22 Micron Technology, Inc. Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor
US7892964B2 (en) * 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate
US8110295B2 (en) * 2007-08-31 2012-02-07 United Technologies Corporation Fluorine extraction process for fluoro-refractory coatings and articles manufactured according to said process
US8298338B2 (en) * 2007-12-26 2012-10-30 Samsung Electronics Co., Ltd. Chemical vapor deposition apparatus
KR100982987B1 (ko) * 2008-04-18 2010-09-17 삼성엘이디 주식회사 화학 기상 증착 장치
KR101004822B1 (ko) * 2008-04-18 2010-12-28 삼성엘이디 주식회사 화학 기상 증착 장치
DE102008056391B4 (de) * 2008-09-26 2021-04-01 Osram Oled Gmbh Organisches elektronisches Bauelement und Verfahren zu dessen Herstellung
US8104493B2 (en) * 2010-03-25 2012-01-31 Ping-Tung Su Two-stage collapsing device for umbrella
JP7166759B2 (ja) * 2015-12-04 2022-11-08 アプライド マテリアルズ インコーポレイテッド Ｈｄｐ－ｃｖｄチャンバのアーク発生を防止するための高度なコーティング方法および材料
US10068184B1 (en) 2017-10-27 2018-09-04 International Business Machines Corporation Vertical superconducting capacitors for transmon qubits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651909B2 (ja) * 1985-12-28 1994-07-06 キヤノン株式会社 薄膜多層構造の形成方法
JPS63178408A (ja) * 1987-01-20 1988-07-22 松下電器産業株式会社 強誘電体薄膜の製造方法
JP2715299B2 (ja) * 1987-05-30 1998-02-18 松下電器産業株式会社 Ｚ▲下ｎ▼Ｏ膜の形成方法
KR910007384B1 (ko) * 1987-09-16 1991-09-25 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 초전도 산화물 형성방법 및 장치
JPH0285370A (ja) * 1988-06-07 1990-03-26 Nissan Motor Co Ltd 酸化物薄膜の製造方法
JPH0337101A (ja) * 1989-07-03 1991-02-18 Chiyoudendou Hatsuden Kanren Kiki Zairyo Gijutsu Kenkyu Kumiai Ｍｏｃｖｄ法による酸化物超電導体の製造方法
JPH03174304A (ja) * 1989-12-01 1991-07-29 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導体薄膜の製造方法
US5124180A (en) * 1991-03-11 1992-06-23 Btu Engineering Corporation Method for the formation of fluorine doped metal oxide films

Also Published As

Publication number Publication date
US5686151A (en) 1997-11-11
KR950008733A (ko) 1995-04-19

Similar Documents

Publication Publication Date Title
KR0139876B1 (ko) 금속산화막의 형성방법
US5618761A (en) Method of manufacturing a perovskite thin film dielectric
KR100629023B1 (ko) 티타늄 함유 유전체막 및 그 제조 방법
US6800521B2 (en) Process for the formation of RuSixOy-containing barrier layers for high-k dielectrics
US6867449B2 (en) Capacitor having RuSixOy-containing adhesion layers
JP2764472B2 (ja) 半導体の成膜方法
US6133051A (en) Amorphously deposited metal oxide ceramic films
US20060246675A1 (en) Methods of forming capacitor constructions comprising perovskite-type dielectric materials
JP3109485B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP2001077108A (ja) 半導体装置及び複合酸化物薄膜の製造方法
KR100550168B1 (ko) 산화 비스무스의 생성 방법, 산화물막의 형성 방법, 및 반도체 소자의 캐패시터 구조의 제작 방법
US6239459B1 (en) Capacitors, methods of forming capacitors and integrated circuitry
JP2001127258A (ja) 半導体装置およびその製造方法
US6297122B1 (en) Method of forming conductive film and capacitor
US6610211B1 (en) Method of processing internal surfaces of a chemical vapor deposition reactor
JP3676004B2 (ja) 酸化ルテニウム膜の形成方法および半導体装置の製造方法
KR20010085328A (ko) 금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치
JPH0786270A (ja) 金属酸化膜の形成方法
JP3598068B2 (ja) 半導体装置の製造方法
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
JPH07273216A (ja) 金属酸化膜の形成方法
KR20010017212A (ko) 반도체 소자의 캐패시터 제조 방법
JP4357146B2 (ja) 酸化物誘電体膜の成膜方法及び半導体装置の製造方法
KR100351247B1 (ko) 반도체 소자의 커패시터 제조 방법
US6716717B2 (en) Method for fabricating capacitor of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940913

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940913

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19971230

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980306

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980306

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010226

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020228

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20030228

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20050111