[go: up one dir, main page]

JPH10265948A - 半導体装置用基板およびその製法 - Google Patents

半導体装置用基板およびその製法

Info

Publication number
JPH10265948A
JPH10265948A JP9071464A JP7146497A JPH10265948A JP H10265948 A JPH10265948 A JP H10265948A JP 9071464 A JP9071464 A JP 9071464A JP 7146497 A JP7146497 A JP 7146497A JP H10265948 A JPH10265948 A JP H10265948A
Authority
JP
Japan
Prior art keywords
substrate
layer
silicon
insulating
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9071464A
Other languages
English (en)
Inventor
Tomonobu Hata
朋延 畑
Koyo Sasaki
公洋 佐々木
Akira Kanzawa
公 神澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP9071464A priority Critical patent/JPH10265948A/ja
Publication of JPH10265948A publication Critical patent/JPH10265948A/ja
Priority to US09/395,983 priority patent/US6232242B1/en
Priority to US09/871,674 priority patent/US20010024885A1/en
Priority to US10/190,520 priority patent/US6683012B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の製造工程で、半導体層上に絶縁
層を介して他の半導体層や強誘電体層などの結晶層を成
長させるのに適し、かつ、そのベースとなるシリコン基
板との電気的絶縁特性を充分に向上させることができる
半導体装置用の基板およびその製法を提供する。 【解決手段】 結晶性のシリコン基板１と、該シリコン
基板上に設けられる絶縁性シリコン化合物層２と、該絶
縁性シリコン化合物層上に設けられる結晶性絶縁層３と
からなっている。これを得るには、結晶性絶縁層を構成
する金属をターゲットから飛散させてシリコン基板上に
成膜すると共に、該金属を前記シリコン基板の周囲の反
応性ガスと化合させて結晶性絶縁物の結晶層を成長し、
前記基板に電圧を印加して前記基板周囲の反応性ガスの
イオンを該基板表面に引き寄せてシリコンと化合させる
ことにより絶縁性シリコン化合物層を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＳＯＩ基板や、ＭＦ
Ｓ構造（金属膜−強誘電体膜−半導体層構造）ＦＥＴの
ように、シリコン基板上に絶縁層を介して半導体層また
は強誘電体層を結晶成長させるのに適した半導体装置用
基板およびその製法に関する。さらに詳しくは、半導体
結晶層や強誘電体結晶層を成長させることができるよう
に、シリコン基板上に絶縁性の優れた絶縁層を介して結
晶性絶縁層が設けられる半導体装置用基板およびその製
法に関する。
【０００２】
【従来の技術】従来、たとえば絶縁層上に半導体結晶層
を形成するＳＯＩ基板としては、たとえば酸化膜が形成
されたシリコン基板２枚を張り合わせて一方の基板を研
磨して薄い半導体層を残すという方法や、シリコン基板
の表面から酸素などをイオン注入により一定深さに打ち
込んでアニール処理を行うことにより、半導体基板中に
絶縁層を埋め込む方法が知られている。
【０００３】一方、強誘電体層を用いる半導体メモリ装
置では、半導体層上または絶縁膜を介して、または白金
などの電極金属などの表面に強誘電体層が積層される。
半導体層上に強誘電体層を積層するＭＦＳ構造では、強
誘電体層と半導体層との間に酸化膜が生じて結晶性やモ
フォロジーが劣化したり、強誘電体層と半導体層との間
の界面準位密度が大きくなる。また、絶縁膜上に強誘電
体層を積層しても非晶質の絶縁膜上では結晶性の優れた
強誘電体層を成長することができない。
【０００４】
【発明が解決しようとする課題】上述のように、半導体
装置の製造工程では、半導体基板上に絶縁層を介して半
導体層や結晶性の誘電体層などをエピタキシャル成長す
る必要のある場合があるが、絶縁層は非晶質になり、そ
の表面に直接結晶性の層を積層することができない。
【０００５】また、前述の張合せにより一方のシリコン
層を研磨して薄くする方法では、シリコン層を薄層状
に、かつ、均一に残存させるのは非常に困難で、作業が
大変であると共に、きれいな結晶面が現れにくい。さら
に、半導体基板の表層部に酸素などを打ち込む方法も、
イオン打込みによる半導体層の表面の劣化が著しく、き
れいな結晶表面が得られない。その結果、その上に積層
する結晶層も結晶性が劣るという問題がある。
【０００６】一方、本発明者らは、シリコン基板上にＹ
ＳＺ薄膜をエピタキシャル成長する方法を発明し、信学
技報（ＥＤ９６−４２、ＣＰＭ９６−２７、１９９６
年、５月）に発表した。この方法により、シリコン基板
上に結晶性の絶縁層が得られ、その表面に半導体層や強
誘電体層をエピタキシャル成長することができる。しか
し、シリコン基板上に設けられるＹＳＺ薄膜は結晶性の
金属酸化物でイオンの移動があり、シリコン酸化膜やシ
リコン窒化膜より電気的絶縁性に劣り、電気特性が若干
低下するという問題がある。
【０００７】本発明はこのような問題を解決するために
なされたもので、半導体装置の製造工程で、半導体層上
に絶縁層を介して他の半導体層や強誘電体層などの結晶
層を成長させるのに適し、かつ、そのベースとなるシリ
コン基板との電気的絶縁特性を充分に向上させることが
できる半導体装置用の基板およびその製法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】本発明による半導体装置
用基板は、結晶性のシリコン基板と、該シリコン基板上
に設けられる絶縁性シリコン化合物層と、該絶縁性シリ
コン化合物層上に設けられる結晶性絶縁層とからなって
いる。
【０００９】ここに半導体装置用基板とは、結晶性の半
導体層や誘電体層を積層し得るベースを意味するもの
で、半導体装置の完全なベースとなるものを意味するも
のではなく、絶縁性シリコン化合物層や結晶性絶縁層が
半導体装置の一部に設けられる場合や、積層される半導
体層上に設けられるものも含む。
【００１０】前記結晶性絶縁層が、ＹＳＺ（イットリア
安定化ジルコニア）、Ａｌ2 Ｏ3 （サファイア）、Ｃｅ
Ｏ2 （セリア）、ＭｇＯ（マグネシア）、およびＺｒＯ
2 （ジルコニア）よりなる群から選ばれた少なくとも１
種からなり、前記絶縁性シリコン化合物層が、シリコン
酸化物、シリコン窒化物、およびシリコン酸化窒化物よ
り選ばれた少なくとも１種からなれば、とくに絶縁性お
よび結晶性の優れた半導体装置用基板が得られる。
【００１１】本発明の半導体装置用基板の製法は、結晶
性絶縁層を構成する金属をターゲットから飛散させてシ
リコン基板上に成膜すると共に、該金属を前記シリコン
基板の周囲の反応性ガスと化合させて結晶性絶縁物の結
晶層を成長し、前記基板に電圧を印加して前記基板周囲
の反応性ガスのイオンを該基板表面に引き寄せてシリコ
ンと化合させることにより絶縁性シリコン化合物層を形
成することを特徴とする。この方法によりシリコン結晶
層上に非晶質の絶縁層を介して結晶性の絶縁層からなる
基板が得られる。
【００１２】具体的には、反応性スパッタ装置内に前記
シリコン基板およびターゲットを対向させて配設し、前
記ターゲット周辺で少なく前記基板周辺で多くなるよう
に前記反応性ガスを前記装置内に供給すると共に、該装
置内に供給する不活性ガスを放電させることにより前記
結晶性絶縁物の結晶層を成長することにより得られる。
さらに具体的には、前記ターゲットがジルコニウム（Ｚ
ｒ）とイットリウム（Ｙ）からなる複合ターゲットまた
は合金ターゲットで、前記反応性ガスが酸素であり、前
記結晶性絶縁層がＹＳＺで、前記絶縁性シリコン化合物
がシリコン酸化物で形成することができる。
【００１３】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体装置用基板およびその製法について説明をす
る。
【００１４】本発明の半導体装置用基板は、図１に示さ
れるように、シリコン基板１と、その上に設けられるＹ
ＳＺなどの結晶性絶縁層３との間にシリコン酸化膜など
の電気的絶縁特性の優れた絶縁性シリコン化合物層２が
設けられている。
【００１５】シリコン基板１はシリコン単結晶層からな
り、その導電型はｎ形層でもｐ形層でも、またはｎ形領
域やｐ形領域が形成されて半導体回路が形成されたもの
でもよく、または他の半導体層などの上にさらにシリコ
ン半導体層が全面または部分的にエピタキシャル成長さ
れたものでもよい。
【００１６】結晶性絶縁層（単結晶絶縁層）３として
は、たとえば金属の酸化物で、結晶構造を形成し得るも
のが用いられ、ＹＳＺ、Ａｌ2 Ｏ3 、ＣｅＯ2 、Ｍｇ
Ｏ、ＺｒＯ2 など、金属を付着させながら基板上で酸化
させたり、フッ化させたり、窒化させるなど、金属と化
合させることができるものであれば、金属化合物の結晶
構造が得られる。また、その厚さは用途により異なる
が、通常は他の半導体層や結晶性誘電体層を成長するた
めの下地となるもので、５〜２０ｎｍ程度あれば充分
で、用途に応じて０.５〜１μｍ程度の厚さに形成され
てもよい。
【００１７】また、絶縁性シリコン化合物２としては、
ＳｉＯ2 などのシリコン酸化物、Ｓｉ3 Ｎ4 などのシリ
コン窒化物、ＳｉＯＮなどのシリコン酸化窒化物などが
用いられる。これらの化合物は、後述するように、結晶
性絶縁層３を成長させながらその結晶性絶縁層３を透過
する酸素や窒素と基板のシリコンとを化合させるもの
で、結晶性絶縁層３を透過する材料との化合物に制約さ
れる。この絶縁性シリコン化合物層２の厚さは、やはり
用途により必要とされる耐圧などにより決定されるが通
常は１０〜６０ｎｍ程度の厚さに形成される。
【００１８】本発明の半導体装置用基板によれば、シリ
コン基板上に非晶質の絶縁膜を介して単結晶絶縁層が設
けられている。そのため、表面は結晶構造になってお
り、その表面にさらに半導体層や単結晶誘電体層をエピ
タキシャル成長することができる。さらに、単結晶絶縁
層とシリコン結晶層との間にはシリコン化合物からなる
非晶質の絶縁膜が形成されているため、絶縁特性が非常
に優れており、結晶性絶縁層の表面に設けられる層とそ
の下のシリコン基板との電気的絶縁が非常に高く保たれ
る。すなわち、単結晶絶縁層は、前述のように金属酸化
物などの金属化合物であるため、イオンの移動が起こり
得ることにより、絶縁特性がやや劣るが、シリコン酸化
物やシリコン窒化物は非常に良好な電気特性が得られ
る。その結果、ＳＯＩ基板としたり、半導体回路が形成
されたシリコン結晶層上にさらに絶縁層を介して半導体
層の形成を繰り返して立体的に回路を形成することもで
き、また強誘電体などの結晶性誘電体層をきれいな結晶
構造で形成して高特性の半導体メモリ装置を形成するこ
とができる。
【００１９】つぎに、本発明の半導体装置用基板の製法
について、シリコン基板上にシリコン酸化膜を介してＹ
ＳＺの結晶を成長する具体例で説明をする。図２はその
製法に用いる装置の一例のエピタキシャル成長用反応性
スパッタ装置の概略図である。
【００２０】まず、スッパタ装置の真空チャンバ１１内
の基板載置台１２に直径が１インチのシリコン半導体結
晶層からなる基板１を取り付け、基板載置台１２と対向
する位置に設けられるターゲット保持台１３にターゲッ
ト４を固定する。ターゲット４は、たとえば図３に示さ
れるように、直径Ｄが１００ｍｍ程度で、厚さが５ｍｍ
程度のＺｒ板４１に一辺Ａが１０ｍｍ程度四方で、厚さ
が１ｍｍ程度のイットリウム（Ｙ）板４２を円周方向に
６個程度張り付けた複合ターゲット、またはＺｒにＹを
８〜１０％添加した合金ターゲットを用いる。ターゲッ
ト４の周囲は、その正面に直径が２０ｍｍ程度の開口部
１４ａが設けられたカバー１４または同等の効果のある
コリメータが設けられ、スパッタさせる金属は開口部１
４ａを介して通過させながら、ターゲット４が酸素雰囲
気に晒されて酸化しないようにされている。このターゲ
ット保持台１３には、電極棒１５が接触して設けられ、
真空チャンバー１１内でプラズマ放電をさせられるよう
に、電極棒１５とアース間に電極棒１５側が負となるよ
うに第１の電源１６が接続されている。真空チャンバー
１１の一側壁には、ガス導入用の管１７が設けられ、Ａ
ｒとＯ2 が真空チャンバー１１内に供給され、真空チャ
ンバー１１の他の側壁にはガス排出口１８が設けられて
いる。さらに本装置では、酸素イオンを基板１側に引き
つけて基板１を陽極酸化させるための第２の電源１９が
基板載置台１２とアースとの間に基板載置台１２側が正
になるように設けられている。なお、２０はターゲット
表面に磁界を発生させるためのソレノイドコイル、２１
はその磁界をターゲット表面に押し付けるためのソレノ
イドコイルである。
【００２１】この装置で、シリコン基板１を基板載置台
１２に取り付け、ターゲット４との距離がたとえば７２
ｍｍになるように設置した。導入ガスは、Ａｒガス圧を
たとえば１０ｍＴｏｒｒで一定として酸素流量比Ｏ2 ／
（Ａｒ＋Ｏ2 ）をたとえば５.８％とし、放電電力を８
０Ｗ、基板温度を６００〜８００℃でＹＳＺのエピタキ
シャル成長を行いながら、第２の電源１９により基板側
に正の５０Ｖ程度の電圧を印加して陽極酸化をさせた。
その結果、ＹＳＺの結晶層が４０ｎｍ／分の割合で成長
し、基板とＹＳＺ結晶層との間にＳｉＯ2 層が１ｎｍ／
分程度の割合で形成された。このＹＳＺ結晶層とＳｉＯ
2 層との厚さの関係は、たとえば第２の電源１９による
印加電圧を低くすればＳｉＯ2 層が薄くなってその割合
が小さくなり、逆に第２の電源１９の電圧を高くするこ
とによりＳｉＯ2 層の割合を大きくすることができる。
また、放電電力（第１の電源１６の電圧）を高くするこ
とにより、ＹＳＺ結晶層を厚くすることができてその割
合が大きくなり、逆に低くすることによりＹＳＺ結晶層
の割合を小さくすることができる。この放電電力は印加
電圧を３００〜５００Ｖ程度の範囲で変化させることが
でき、陽極酸化の電圧（第２の電源１９）は２０〜１０
０Ｖ程度の範囲で変化させることができる。したがっ
て、それぞれの層の厚さを所望の厚さに成長させること
ができる。
【００２２】以上のように、本発明の製法は、結晶性絶
縁層を構成する金属をターゲットから飛散させて基板上
に成長させると共に、金属を基板周囲の反応ガスと反応
させて酸化物などの結晶性絶縁層を形成しながら、基板
表面にシリコン化合物を形成するものである。すなわ
ち、前述のように、本発明者らは信学技報ＥＤ９６−４
２号で、ターゲットを酸化させないようにして金属モー
ドで成長させながら成長時に酸化させることにより、シ
リコン基板上にＹＳＺ薄膜を大きな堆積速度でエピタキ
シャル成長する方法を開示している。本発明はこのＹＳ
Ｚ薄膜などの結晶性絶縁層が酸素イオンなどを透過させ
る性質を利用し、ＹＳＺ薄膜などの結晶性絶縁層をエピ
タキシャル成長しながら、シリコン基板に電圧を印加し
て酸素イオンなどのイオンをを引きつけてシリコンと化
合させることにより、ＹＳＺなどの結晶性絶縁層とシリ
コン結晶層との間に電気的絶縁特性の優れたＳｉＯ2 な
どのシリコン化合物からなる絶縁膜を形成するものであ
る。なお、ＳｉＯ2 などの絶縁膜の形成を結晶性絶縁層
と時間的にずらせて形成することもできる。その結果、
結晶性のシリコン基板と、該シリコン基板上に設けられ
る絶縁性シリコン化合物層と、該絶縁性シリコン化合物
層上に設けられる結晶性絶縁層とからなる半導体装置用
基板が得られる。
【００２３】本発明の製法によれば、シリコンの単結晶
の表面にターゲットが化合しない状態の金属モードによ
り結晶性絶縁層を堆積しているため、結晶構造の優れた
絶縁層を容易に成長することができる。さらに、結晶性
絶縁層が表面に形成された状態でシリコンの表面にシリ
コン化合物からなる絶縁膜を形成するため、結晶性絶縁
膜の結晶性を損うことなくその界面に非晶質の絶縁膜を
形成することができる。しかも、結晶性絶縁層とシリコ
ン化合物とをほぼ同時に形成することができるため、短
時間で形成することができる。
【００２４】前述のスパッタ装置で、ターゲット４の周
囲を開口部１４ａを有するカバー１４で覆ったが、これ
はターゲット４が反応性ガスの酸素により酸化されると
酸化物が飛散されて金属モードによる成膜をすることが
できず、結晶成長をすることができず非晶質となるため
で、ターゲット４の酸化を防止することができれば、こ
のようなカバー１４は不要である。すなわち、前述の例
では、金属をスパッタさせて基板表面に付着すると同時
に金属の活性化を利用して雰囲気の酸素と酸化させるこ
とにより金属酸化物の結晶を成長させるものである。し
たがって、カバーを設けないで、ターゲット４側の酸素
分圧などの反応性ガスの分圧を非常に低くして、基板１
側に酸素などの反応性ガスを吹き付けるなどにより、基
板１側のみの反応性ガスの分圧を高くしてもよい。
【００２５】前述の例では、ターゲットにＺｒとＹとを
用いてＹＳＺの結晶層を成長させたが、ターゲットにＣ
ｅを用いて同様に酸素分圧の低い金属モードの成膜をし
ながら基板表面で酸化させることによりＣｅＯ2 の結晶
層を成長させることができる。さらに、ターゲットにＡ
ｌを用いることにより同様にＡｌ2 Ｏ3 の結晶層を成長
することができ、ＭｇやＺｒをターゲットに用いること
により、ＭｇＯやＺｒＯ2 の結晶層を成長することがで
きる。また、基板表面の雰囲気を酸素ではなく、たとえ
ばフッ素や窒素を吹き付けることにより金属とフッ素ま
たは窒素との化合物からなる絶縁性結晶層が得られる。
【００２６】さらに、前述の例では、絶縁性結晶層とシ
リコン基板との間の絶縁層を酸素イオンを引きつけてシ
リコンと酸化させてシリコン酸化物としたが、たとえば
窒素イオンを引きつけて化合させることによりシリコン
窒化物とすることもでき、また酸素イオンおよび窒素イ
オンの両方を引きつけてシリコン酸化窒化物の層を形成
することもできる。
【００２７】さらに、前述の例では、スパッタリングに
より結晶性絶縁層を成長させたが、ターゲットで化合さ
せないで基板表面に付着する際に化合させれば、レーザ
アブレーションや反応性蒸着などの他の方法でも同様に
製造することができる。
【００２８】
【発明の効果】本発明によれば、シリコン結晶層上に絶
縁特性の優れたシリコン化合物からなる非晶質の絶縁膜
を介して結晶性の絶縁層が設けられる構造が得られるた
め、その表面に他の半導体層や結晶性誘電体層をエピタ
キシャル成長することができ、立体的半導体装置や、複
合半導体装置、高性能の半導体メモリ装置などを形成す
ることができ、新たな高集積化された半導体装置を安価
に得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置用基板の積層構造を示す断
面説明図である。
【図２】本発明の積層構造を得るためのスパッタ装置の
一例の概略図である。
【図３】図２の装置で用いるターゲットの一例を示す図
である。
【符号の説明】
１ シリコン基板 ２ 絶縁性シリコン化合物 ３ 結晶性絶縁層 ４ ターゲット

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 結晶性のシリコン基板と、該シリコン基
    板上に設けられる絶縁性シリコン化合物層と、該絶縁性
    シリコン化合物層上に設けられる結晶性絶縁層とからな
    る半導体装置用基板。
  2. 【請求項２】 前記結晶性絶縁層が、ＹＳＺ、Ａｌ2 Ｏ
    3 、ＣｅＯ2 、ＭｇＯ、およびＺｒＯ2 よりなる群から
    選ばれた少なくとも１種からなり、前記絶縁性シリコン
    化合物層が、シリコン酸化物、シリコン窒化物、および
    シリコン酸化窒化物より選ばれた少なくとも１種からな
    る請求項１記載の半導体装置用基板。
  3. 【請求項３】 結晶性絶縁層を構成する金属をターゲッ
    トから飛散させてシリコン基板上に成膜すると共に、該
    金属を前記シリコン基板の周囲の反応性ガスと化合させ
    て結晶性絶縁物の結晶層を成長し、前記基板に電圧を印
    加して前記基板周囲の反応性ガスのイオンを該基板表面
    に引き寄せてシリコンと化合させることにより絶縁性シ
    リコン化合物層を形成することを特徴とする半導体装置
    用基板の製法。
  4. 【請求項４】 反応性スパッタ装置内に前記シリコン基
    板およびターゲットを対向させて配設し、前記ターゲッ
    ト周辺で少なく前記基板周辺で多くなるように前記反応
    性ガスを前記装置内に供給すると共に、該装置内に供給
    する不活性ガスを放電させることにより前記結晶性絶縁
    物の結晶層を成長する請求項３記載の製法。
  5. 【請求項５】 前記ターゲットがジルコニウムとイット
    リウムからなる複合ターゲットまたは合金ターゲット
    で、前記反応性ガスが酸素であり、前記結晶性絶縁層が
    ＹＳＺで、前記絶縁性シリコン化合物がシリコン酸化物
    である請求項３または４記載の製法。
JP9071464A 1997-03-25 1997-03-25 半導体装置用基板およびその製法 Pending JPH10265948A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9071464A JPH10265948A (ja) 1997-03-25 1997-03-25 半導体装置用基板およびその製法
US09/395,983 US6232242B1 (en) 1997-03-25 1999-09-15 Method of forming a crystalline insulation layer on a silicon substrate
US09/871,674 US20010024885A1 (en) 1997-03-25 2001-06-04 Substrate for semiconductor device and method of manufacturing the same
US10/190,520 US6683012B2 (en) 1997-03-25 2002-07-09 Method for epitaxially growing crystalline insulation layer on crystalline silicon substrate while simultaneously growing silicon oxide, nitride, or oxynitride

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9071464A JPH10265948A (ja) 1997-03-25 1997-03-25 半導体装置用基板およびその製法

Publications (1)

Publication Number Publication Date
JPH10265948A true JPH10265948A (ja) 1998-10-06

Family

ID=13461348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9071464A Pending JPH10265948A (ja) 1997-03-25 1997-03-25 半導体装置用基板およびその製法

Country Status (2)

Country Link
US (3) US6232242B1 (ja)
JP (1) JPH10265948A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653211B2 (en) 2001-02-09 2003-11-25 Canon Kabushiki Kaisha Semiconductor substrate, SOI substrate and manufacturing method therefor
US6960539B2 (en) 2002-09-05 2005-11-01 Seiko Epson Corporation Substrate for electronic devices, manufacturing method therefor, and electronic device
JP2008277783A (ja) * 2007-03-30 2008-11-13 Canon Inc エピタキシャル膜、圧電体素子、強誘電体素子、これらの製造方法及び液体吐出ヘッド
JP2013504095A (ja) * 2009-09-09 2013-02-04 フラオンホファー−ゲゼルシャフト・ツア・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファオ アルミニウム−ケイ素合金または結晶質ケイ素からなる基材、金属鏡、その製造方法およびその使用

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19857038A1 (de) * 1998-12-10 2000-06-29 Siemens Ag FEMFET-Vorrichtung und Verfahren zu deren Herstellung
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
CN1430792A (zh) 2000-05-31 2003-07-16 摩托罗拉公司 半导体器件及方法
AU2001277001A1 (en) 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US7469558B2 (en) * 2001-07-10 2008-12-30 Springworks, Llc As-deposited planar optical waveguides with low scattering loss and methods for their manufacture
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US7019332B2 (en) * 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US7404877B2 (en) * 2001-11-09 2008-07-29 Springworks, Llc Low temperature zirconia based thermal barrier layer by PVD
US7378356B2 (en) * 2002-03-16 2008-05-27 Springworks, Llc Biased pulse DC reactive sputtering of oxide films
US20030175142A1 (en) * 2002-03-16 2003-09-18 Vassiliki Milonopoulou Rare-earth pre-alloyed PVD targets for dielectric planar applications
US6884327B2 (en) 2002-03-16 2005-04-26 Tao Pan Mode size converter for a planar waveguide
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
EP1502285A2 (en) * 2002-05-07 2005-02-02 ASM America, Inc. Silicon-on-insulator structures and methods
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US8404376B2 (en) 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US8021778B2 (en) 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8535396B2 (en) 2002-08-09 2013-09-17 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8236443B2 (en) 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US7826702B2 (en) * 2002-08-27 2010-11-02 Springworks, Llc Optically coupling into highly uniform waveguides
US20040079285A1 (en) * 2002-10-24 2004-04-29 Motorola, Inc. Automation of oxide material growth in molecular beam epitaxy systems
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) * 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6963090B2 (en) * 2003-01-09 2005-11-08 Freescale Semiconductor, Inc. Enhancement mode metal-oxide-semiconductor field effect transistor
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
CN1756856B (zh) 2003-02-27 2011-10-12 希莫菲克斯公司 电介质阻挡层膜
US8728285B2 (en) 2003-05-23 2014-05-20 Demaray, Llc Transparent conductive oxides
US7238628B2 (en) * 2003-05-23 2007-07-03 Symmorphix, Inc. Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides
US7959769B2 (en) 2004-12-08 2011-06-14 Infinite Power Solutions, Inc. Deposition of LiCoO2
DE602005017512D1 (de) 2004-12-08 2009-12-17 Symmorphix Inc Abscheidung von licoo2
JP2006310736A (ja) * 2005-03-30 2006-11-09 Tokyo Electron Ltd ゲート絶縁膜の製造方法および半導体装置の製造方法
US7838133B2 (en) * 2005-09-02 2010-11-23 Springworks, Llc Deposition of perovskite and other compound ceramic films for dielectric applications
FR2894715B1 (fr) * 2005-12-09 2008-02-22 Xbybus Soc Par Actions Simplif Procede de fabrication de composant silicium et/ou germanium sur isolant
KR20090069323A (ko) 2006-09-29 2009-06-30 인피니트 파워 솔루션스, 인크. 가요성 기판의 마스킹 및 가요성 기판에 배터리 층을 증착하기 위한 재료의 구속
US8197781B2 (en) 2006-11-07 2012-06-12 Infinite Power Solutions, Inc. Sputtering target of Li3PO4 and method for producing same
JP5395415B2 (ja) 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7910929B2 (en) * 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20100102180A (ko) 2007-12-21 2010-09-20 인피니트 파워 솔루션스, 인크. 전해질 막을 위한 표적을 스퍼터링하는 방법
US8268488B2 (en) 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
JP5705549B2 (ja) 2008-01-11 2015-04-22 インフィニット パワー ソリューションズ， インコーポレイテッド 薄膜電池および他のデバイスのための薄膜カプセル化
EP2266183B1 (en) 2008-04-02 2018-12-12 Sapurast Research LLC Passive over/under voltage control and protection for energy storage devices associated with energy harvesting
JP2012500610A (ja) 2008-08-11 2012-01-05 インフィニット パワー ソリューションズ， インコーポレイテッド 電磁エネルギー獲得ための統合コレクタ表面を有するエネルギーデバイスおよびその方法
EP2332127A4 (en) 2008-09-12 2011-11-09 Infinite Power Solutions Inc ENERGY DEVICE HAVING AN INTEGRATED CONDUCTIVE SURFACE FOR DATA COMMUNICATION VIA ELECTROMAGNETIC ENERGY AND ASSOCIATED METHOD
WO2010042594A1 (en) 2008-10-08 2010-04-15 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
KR101792287B1 (ko) 2009-09-01 2017-10-31 사푸라스트 리써치 엘엘씨 집적된 박막 배터리를 갖는 인쇄 회로 보드
US8592294B2 (en) * 2010-02-22 2013-11-26 Asm International N.V. High temperature atomic layer deposition of dielectric oxides
JP2013528912A (ja) 2010-06-07 2013-07-11 インフィニット パワー ソリューションズ， インコーポレイテッド 再充電可能高密度電気化学素子
JP2014116443A (ja) * 2012-12-10 2014-06-26 Panasonic Corp 圧電体素子および圧電体素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661176A (en) * 1985-02-27 1987-04-28 The United States Of America As Represented By The Secretary Of The Air Force Process for improving the quality of epitaxial silicon films grown on insulating substrates utilizing oxygen ion conductor substrates
US4906594A (en) 1987-06-12 1990-03-06 Agency Of Industrial Science And Technology Surface smoothing method and method of forming SOI substrate using the surface smoothing method
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5248564A (en) * 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
KR0139876B1 (ko) 1993-09-14 1998-08-17 사토 후미오 금속산화막의 형성방법
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
US5753934A (en) * 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
JP3137880B2 (ja) * 1995-08-25 2001-02-26 ティーディーケイ株式会社 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653211B2 (en) 2001-02-09 2003-11-25 Canon Kabushiki Kaisha Semiconductor substrate, SOI substrate and manufacturing method therefor
US6841490B2 (en) 2001-02-09 2005-01-11 Canon Kabushiki Kaisha Semiconductor substrate, SOI substrate and manufacturing method therefor
US6960539B2 (en) 2002-09-05 2005-11-01 Seiko Epson Corporation Substrate for electronic devices, manufacturing method therefor, and electronic device
JP2008277783A (ja) * 2007-03-30 2008-11-13 Canon Inc エピタキシャル膜、圧電体素子、強誘電体素子、これらの製造方法及び液体吐出ヘッド
JP2013504095A (ja) * 2009-09-09 2013-02-04 フラオンホファー−ゲゼルシャフト・ツア・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファオ アルミニウム−ケイ素合金または結晶質ケイ素からなる基材、金属鏡、その製造方法およびその使用

Also Published As

Publication number Publication date
US20020177328A1 (en) 2002-11-28
US6683012B2 (en) 2004-01-27
US20010024885A1 (en) 2001-09-27
US6232242B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
JPH10265948A (ja) 半導体装置用基板およびその製法
JP3754897B2 (ja) 半導体装置用基板およびｓｏｉ基板の製造方法
KR950014609B1 (ko) 반도체부재 및 반도체부재의 제조방법
JP4228560B2 (ja) キャパシタ素子及びその製造方法
KR20020079498A (ko) 반도체부재의 제조방법 및 반도체장치의 제조방법
JPH0521338A (ja) 半導体部材及び半導体部材の製造方法
JPH11260835A (ja) 電子デバイス用基板
JP2021502701A (ja) 加工基板構造物を使用して実現された電力デバイスおよびｒｆデバイス
CN1315155C (zh) 一种绝缘层上硅结构的制备方法
US6815244B2 (en) Methods for producing a thermoelectric layer structure and components with a thermoelectric layer structure
JPS62173775A (ja) ＭＩＳ型ＺｎＳ青色発光素子
TW202239733A (zh) 壓電膜之沉積
JPH02191320A (ja) 結晶物品及びその形成方法
CN113904645A (zh) 一种氮化铝/碳化硅复合声波谐振器的制备方法及谐振器
US7678633B2 (en) Method for forming substrates for MOS transistor components and its products
EP0312466A1 (fr) Procédé de fabrication d'une structure de silicium sur isolant
JPH01136328A (ja) 半導体基板の製造方法
JP7334869B2 (ja) 窒化物半導体基板及びその製造方法
JP2794833B2 (ja) 薄膜トランジスタの製造方法
Chow et al. The partial pressure effect on the growth of YSZ film and YSZ buffered multilayers on silicon
JPS6358843A (ja) 半導体装置
JPH07166323A (ja) β−ＦｅＳｉ２ 薄膜の製造方法及びβ−ＦｅＳｉ２ 薄膜を有する装置
JPH10275896A (ja) メモリ素子
JP2002289819A (ja) Ｓｉｍｏｘ基板
WO2023047864A1 (ja) 窒化物半導体基板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061031