TWI858981B - 畫素陣列基板以及顯示裝置的製造方法 - Google Patents

Abstract

一種畫素陣列基板，包括第一導電圖案、第一介電層以及第二導電圖案。第一導電圖案包括多條掃描線以及多條第一測試線。第二導電圖案包括多條閘極訊號線、多條資料線、多條第二測試線、第一閘極測試線以及第二閘極測試線。資料線分別電性連接至第二測試線。掃描線分別電性連接至閘極訊號線，而閘極訊號線分別電性連接至第一測試線。第一部分的閘極訊號線電性連接至第一閘極測試線。第二部分的閘極訊號線電性連接至第二閘極測試線。第一部分的閘極訊號線與第二部分的閘極訊號線交替排列。

Description

畫素陣列基板以及顯示裝置的製造方法

本發明是有關於一種畫素陣列基板以及顯示裝置的製造方法。

為了滿足現代人隨時獲取資訊的需求，許多製造商不斷的開發新型的電子顯示裝置。電泳式顯示面板(electrophoretic display，EPD)所應用的電子紙(electronic paper)技術已經引起廣泛關注。利用這種技術所顯示的影像具有近似於墨水在紙張上呈現的效果，讓使用者能夠長時間觀看而不感到眼睛疲勞，因此在許多電子書閱讀裝置上得到廣泛應用。此外，電泳式顯示面板(EPD)還具備極低的能耗特性，這使得它特別適合用於許多便攜式電子設備中。因此，EPD技術不僅在電子書閱讀器上表現出色，還在智能手錶、價格標籤、廣告看板等各種應用中表現出眾。

本發明的至少一實施例提供一種畫素陣列基板及顯示裝置的製造方法，可以在製造過程中利用開路/短路檢測來測試導電圖案的缺陷，以保障生產良率及品質。

本發明的至少一實施例提供一種顯示裝置的製造方法，包括以下步驟。形成第一導電圖案於基板之上，其中第一導電圖案包括多條掃描線以及多條第一測試線，其中掃描線沿著第一方向延伸。對第一導電圖案進行第一開路/短路檢測。形成第一介電層於基板以及第一導電圖案之上。形成第二導電圖案於第一介電層上，其中第二導電圖案包括多條閘極訊號線、多條資料線、多條第二測試線、第一閘極測試線以及第二閘極測試線。資料線以及閘極訊號線沿著不平行於第一方向的第二方向延伸。資料線分別電性連接至第二測試線，且掃描線分別電性連接至閘極訊號線，而閘極訊號線分別電性連接至第一測試線。第一部分的閘極訊號線電性連接至第一閘極測試線，第二部分的閘極訊號線電性連接至第二閘極測試線，且第一部分的閘極訊號線與第二部分的閘極訊號線交替排列。對第二導電圖案進行第二開路/短路檢測。提供顯示介質於基板之上。

本發明的至少一實施例提供一種畫素陣列基板，包括基板、第一導電圖案、第一介電層以及第二導電圖案。第一導電圖案位於基板之上。第一導電圖案包括多條掃描線以及多條第一測試線。掃描線沿著第一方向延伸。第一介電層位於基板以及第一導電圖案上。第二導電圖案位於第一介電層上。第二導電圖案包 括多條閘極訊號線、多條資料線、多條第二測試線、第一閘極測試線以及第二閘極測試線。資料線以及閘極訊號線沿著不平行於第一方向的第二方向延伸。資料線分別電性連接至第二測試線，且掃描線分別電性連接至閘極訊號線。閘極訊號線分別電性連接至第一測試線。第一部分的閘極訊號線電性連接至第一閘極測試線，第二部分的閘極訊號線電性連接至第二閘極測試線。第一部分的閘極訊號線與第二部分的閘極訊號線交替排列。

1:顯示裝置

10,10’,10A,10B:畫素陣列基板

11:導電結構

20:顯示介質膜

21:樹脂基板

22:透明共用電極

23:顯示介質

30:密封環

100:第一導電圖案

110:掃描線

120:資料線加強結構

130:第一共用電極連接線

131:電容電極

133:第一共用電極接墊

134:第一共用訊號測試線

140:第一扇出線

150:閘極訊號接墊

160:第一測試線

171:第一閘極測試線延長部

172:第二閘極測試線延長部

173:第一色測試線延長部

174:第二色測試線延長部

175:第三色測試線延長部

200:第二導電圖案

210:閘極訊號線

211:掃描線加強結構

220:資料線

231:共用電極線

232:第二共用電極連接線

233:第二共用電極接墊

234:第二共用訊號測試線

240:第二扇出線

250:資料線訊號接墊

260:第二測試線

261:第一轉接結構

262:第二轉接結構

264:第二轉接結構

271:第一閘極測試線

272:第二閘極測試線

273:第一色測試線

274:第二色測試線

275:第三色測試線

276:外圍共用訊號測試線

300:第三導電圖案

320:轉接電極

330:共用訊號轉接電極

340:畫素電極

400:導電氧化物圖案

420,440:保護結構

AA:主動區

ATSD:抗靜電二極體

ATSL:抗靜電結構

BA:周邊區

C1:第一接合區

C2:第二接合區

CH:半導體通道

COF1:第一薄膜覆晶封裝結構

COF2:第二薄膜覆晶封裝結構

CP:導電圖案

CT:切割線

D1:第一方向

D2:第二方向

DA:測試訊號

E:邊緣

G:閘極

GI:第一介電層

MCP:微膠囊

PL:平坦層

PV1:第二介電層

PV2:第三介電層

SB:基板

S1:放電感測器

S2:受電感測器

SND:掃描方向

SD1:第一源極/汲極

SD2:第二源極/汲極

T:薄膜電晶體

V1,V2,V3:開口

圖1A至圖1C是依照本發明的一實施例的一種畫素陣列基板的製造方法的上視示意圖。

圖2A是依照本發明的一實施例的一種畫素陣列基板的局部上視示意圖。

圖2B是沿著圖2A的線A-A’的剖面示意圖。

圖3A是依照本發明的一實施例的一種畫素陣列基板的局部上視示意圖。

圖3B是沿著圖3A的線A-A’的剖面示意圖。

圖3C是沿著圖3A的線B-B’的剖面示意圖。

圖4A至圖4E是依照本發明的一實施例的一種顯示裝置的製造方法的上視示意圖。

圖5是依照本發明的一實施例的一種顯示裝置的剖面示意 圖。

圖6是依照本發明的一實施例的一種開路/短路檢測的立體示意圖。

圖1A至圖1C是依照本發明的一實施例的一種畫素陣列基板10A的製造方法的上視示意圖。為了清楚起見，圖1A至圖1C省略繪示了畫素陣列基板的介電層、平坦層以及半導體層。

請參考圖1A，基板SB具有主動區AA以及位於主動區AA的至少一側的周邊區BA。在一些實施例中，周邊區BA中包括第一接合區C1以及第二接合區C2。在一些實施例中，後續欲設置於基板SB之上的電路結構(例如薄膜覆晶封裝結構)將設置於第一接合區C1以及第二接合區C2上方(請參考圖4D)。

基板SB例如為硬質基板(rigid substrate)，且其材質可為玻璃、石英、有機聚合物或不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。然而，本發明不以此為限，在其它實施例中，基板SB也可以是可撓式基板(flexible substrate)或是可拉伸基板。舉例來說，可撓式基板以及可拉伸基板的材料包括聚醯亞胺(polyimide，PI)、聚二甲基矽氧烷(polydimethylsiloxane，PDMS)、聚乙烯對苯二甲酸酯(polyethylene terephthalate，PET)、聚二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚 酯(polyester，PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚碳酸酯(polycarbonate，PC)、聚胺酯(polyurethane PU)或其他合適的材料。

形成第一導電圖案100於基板SB上。第一導電圖案100包括掃描線110以及第一測試線160。在一些實施例中，第一導電圖案100還包括第一共用電極連接線130、第一共用電極接墊133、第一共用訊號測試線134、第一扇出線140以及閘極訊號接墊150。在一些實施例中，第一導電圖案100具有單層或多層結構，且其材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳等金屬、上述金屬的合金、導電氧化物、導電氮化物或上述之組合或其他導電材料。

掃描線110設置於主動區AA之上，並沿著第一方向D1延伸。第一共用電極連接線130、第一共用電極接墊133、第一共用訊號測試線134、第一扇出線140、閘極訊號接墊150以及第一測試線160設置於周邊區BA之上。在一些實施例中，相鄰的掃描線110之間的距離為50微米~550微米。

在一些實施例中，第一共用電極連接線130、第一共用電極接墊133以及第一共用訊號測試線134彼此電性連接，其中第一共用電極接墊133設置於第二接合區C2之上，而第一共用訊號測試線134位於第二接合區C2與基板SB的邊緣E之間。在本實施例中，第一共用電極連接線130包括環形結構，且圍繞主動區AA以及掃描線110。在本實施例中，第一共用電極連接 線130也可稱為內側共用訊號環。本實施例中的整個內側共用訊號環皆屬於第一導電圖案100，但本發明不以此為限。在其他實施例中，部分的內側共用訊號環屬於第一導電圖案100，而另一部分的內側共用訊號環屬於其他導電圖案。

閘極訊號接墊150設置於第一接合區C1之上。每一個閘極訊號接墊150電性連接至對應的一個第一扇出線140以及對應的一個第一測試線160。第一扇出線140位於第一接合區C1與主動區AA之間，而第一測試線160位於第一接合區C1與基板SB的邊緣E之間。

在形成第一導電圖案100之後，對第一導電圖案100進行第一開路/短路檢測(Open/short test，TOS)。舉例來說，對掃描線110進行第一開路/短路檢測。在一些實施例中，第一開路/短路檢測是利用電容進行的非接觸式檢測，關於第一開路/短路檢測的測試方法將在後續的圖6與相關說明中進行討論。

通過第一開路/短路檢測，可以即時確認第一導電圖案100是否有缺陷，並能在確認缺陷後直接針對第一導電圖案100的缺陷進行修復。因此，可以提升第一導電圖案100的良率。

在一些實施例中，除了對第一導電圖案100進行第一開路/短路檢測之外，還會對第一導電圖案100進行自動光學檢查(Automated Optical Inspection，AOI)。

在一些實施例中，在形成第一導電圖案100後，於基板SB以及第一導電圖案100之上形成第一介電層(未示出)，接著 於第一介電層上形成半導體圖案層(未示出)。在一些實施例中，對半導體圖案層執行自動光學檢查以確認半導體圖案層是否有缺陷。在一些實施例中，第一介電層為閘極介電層，其中半導體圖案層包括半導體通道層。第一導電圖案100包括閘極(未示出)。半導體通道層與閘極彼此重疊，且被閘極介電層所隔開。

在一些實施例中，在形成半導體圖案層之後，圖案化第一介電層以於第一介電層中形成開口。這些開口暴露出位於其下方的第一導電圖案100。在一些實施例中，執行自動光學檢查以確認第一介電層(即閘極介電層)的開口是否有缺陷。

請參考圖1B，形成第二導電圖案200於第一介電層上。部分的第二導電圖案200通過第一介電層中的開口而連接至第一導電圖案100。

第二導電圖案200包括閘極訊號線210、資料線220、第二測試線260、第一閘極測試線271以及第二閘極測試線272。在一些實施例中，第二導電圖案200還包括共用電極線231、第二共用電極連接線232、第二共用電極接墊233、第二共用訊號測試線234、第二扇出線240、資料線訊號接墊250、第一色測試線273、第二色測試線274、第三色測試線275以及外圍共用訊號測試線276。在一些實施例中，第二導電圖案200具有單層或多層結構，且其材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳等金屬、上述金屬的合金、導電氧化物、導電氮化物或上述之組合或其他導電材料。

閘極訊號線210、資料線220以及共用電極線231設置於主動區AA之上，並沿著不平行於第一方向D1的第二方向D2延伸。在一些實施例中，相鄰的兩個共用電極線231之間包括兩個資料線220以及夾在兩個資料線220之間的一個閘極訊號線210。

資料線220分別電性連接至第二測試線260。舉例來說，資料線訊號接墊250設置於第二接合區C2之上。每一個資料線訊號接墊250電性連接至對應的一個第二扇出線240以及對應的一個第二測試線260，且每一個第二扇出線240電性連接至對應的一個資料線220。第二扇出線240位於第二接合區C2與主動區AA之間，而第二測試線260位於第二接合區C2與基板SB的邊緣E之間。

在一些實施例中，第二導電圖案200也包括閘極訊號接墊(未示出)，前述第二導電圖案200的閘極訊號接墊重疊於第一導電圖案100的閘極訊號接墊150。

掃描線110分別電性連接至閘極訊號線210，而閘極訊號線210分別電性連接至第一測試線160。舉例來說，每一個閘極訊號線210通過第一介電層中的開口而電性連接至對應的一個掃描線110，且每一個閘極訊號線210通過第一介電層中的開口而電性連接至對應的一個第一扇出線140，進而使掃描線110通過閘極訊號線210、第一扇出線140以及閘極訊號接墊150而電性連接至第一測試線160。

第一閘極測試線271、第二閘極測試線272、第一色測試線273、第二色測試線274、第三色測試線275以及外圍共用訊號測試線276設置於周邊區BA之上，且位於第一接合區C1與基板SB的邊緣E之間以及第二接合區C2與基板SB的邊緣E之間。

第一部分的閘極訊號線210電性連接至第一閘極測試線271，第二部分的閘極訊號線210電性連接至第二閘極測試線272，且第一部分的閘極訊號線210與第二部分的閘極訊號線210交替排列。舉例來說，第一閘極測試線271以及第二閘極測試線272通過第一介電層中的開口而電性連接至第一測試線160，其中第一部分的閘極訊號線210電性連接至第一部分的第一測試線160以及第一閘極測試線271，而第二部分的閘極訊號線210電性連接至第二部分的第一測試線160以及第二閘極測試線272。在一些實施例中，從左到右排序為奇數的閘極訊號線210電性連接至第一閘極測試線271，而從左到右排序為偶數的閘極訊號線210電性連接至第二閘極測試線272。

第一色測試線273、第二色測試線274以及第三色測試線275分離於第二測試線260，且用於後續的畫素電路測試。

在一些實施例中，第二共用電極連接線232、第二共用電極接墊233以及第二共用訊號測試線234彼此電性連接，其中第二共用電極接墊233設置於第二接合區C2之上，而第二共用訊號測試線234位於第二接合區C2與基板SB的邊緣E之間。 在本實施例中，第二共用電極連接線232設置於第一共用電極連接線130的外側，且電性連接至第一共用電極連接線130。第一共用電極連接線130電性連接共用電極線231。在本實施例中，第二共用電極連接線232也可稱為外側共用訊號環。本實施例中的整個外側共用訊號環皆屬於第二導電圖案200，但本發明不以此為限。在其他實施例中，部分的外側共用訊號環屬於第二導電圖案200，而另一部分的外側共用訊號環屬於其他導電圖案。

外圍共用訊號測試線276電性連接至第一共用訊號測試線134。舉例來說，外圍共用訊號測試線276通過第一介電層中的開口而電性連接至第一共用訊號測試線134。

在形成第二導電圖案200之後，對第二導電圖案200進行第二開路/短路檢測。舉例來說，對閘極訊號線210、資料線220以及共用電極線231進行第二開路/短路檢測。在一些實施例中，第二開路/短路檢測是利用電容進行的非接觸式檢測，關於第二開路/短路檢測的測試方法將在後續的圖6與相關說明中進行討論。

在一些實施例中，第一部分的閘極訊號線210通過第一閘極測試線271而彼此電性連接，第二部分的閘極訊號線210通過第二閘極測試線272而彼此電性連接，且共用電極線231通過第一共用電極連接線130而彼此電性連接。相較之下，資料線220彼此之間則沒有透過其他導線或連接線而電性連接。因此，在進行第二開路/短路檢測時，在對應閘極訊號線210處的測試訊 號與對應共用電極線231處的測試訊號會明顯不同於對應資料線220處的測試訊號。舉例來說，在對應閘極訊號線210處的測試訊號與對應共用電極線231處的測試訊號會出現在接近波谷的位置(類似於圖6中出現短路問題的金屬特徵所產生的訊號)，而對應資料線220處的測試訊號則會出現在接近波峰的位置(類似於圖6中正常的金屬特徵所產生的訊號)。

通過這種設置，即使資料線220與閘極訊號線210之間的距離以及資料線220與共用電極線231之間的距離很短，也可以準確的利用測試訊號的差異來判斷資料線220、閘極訊號線210以及共用電極線231是否具有缺陷，並能在確認缺陷後直接針對第二導電圖案200的缺陷進行修復。因此，可以提升第二導電圖案200的良率。

在一些實施例中，資料線220與閘極訊號線210之間的距離小於70微米，例如5微米至80微米。在一些實施例中，資料線220與共用電極線231之間的距離小於70微米，例如4微米至90微米。

在一些實施例中，除了對第二導電圖案200進行第二開路/短路檢測之外，還會對第二導電圖案200進行自動光學檢查。

在一些實施例中，在形成第二導電圖案200後，於第二導電圖案200以及第一介電層(未示出)上形成第二介電層(未示出)，接著於第二介電層上形成平坦層(未示出)。

圖案化平坦層以於平坦層中形成開口。這些開口暴露出 位於其下方的第二介電層。在一些實施例中，執行自動光學檢查以確認平坦層的開口是否有缺陷。

在形成平坦層後，於平坦層上形成第三介電層(未示出)。圖案化第三介電層以於第三介電層中形成開口。在一些實施例中，在被平坦層的開口所暴露的第二介電層的地方，第三介電層中的開口延伸至位於其下方的第二介電層中，並暴露出位於第二介電層下方的第二導電圖案200。在一些實施例中，執行自動光學檢查以確認第三介電層的開口是否有缺陷。

請參考圖1C，形成第三導電圖案300於第二介電層上方。更具體地說，形成第三導電圖案300於第三介電層上。部分的第三導電圖案300通過穿過第二介電層與第三介電層的開口而連接至第二導電圖案200。

在一些實施例中，第三導電圖案300包括多個畫素電極(未示出)、轉接電極320以及共用訊號轉接電極330。在一些實施例中，第三導電圖案300具有單層或多層結構，且其材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳等金屬、上述金屬的合金、導電氧化物、導電氮化物或上述之組合或其他導電材料。

在一些實施例中，主動區AA之上的第一導電圖案100、第二導電圖案200以及半導體圖案構成陣列的薄膜電晶體，每個畫素電極電性連接至對應的薄膜電晶體。

轉接電極320位於周邊區BA之上。每個轉接電極320 電性連接至對應的一個第二測試線260，進而使資料線220電性連接至第一色測試線273、第二色測試線274以及第三色測試線275。舉例來說，使第一色測試線273電性連接至第一部分的資料線220，使第二色測試線274電性連接至第二部分的資料線220，並使第三色測試線275電性連接至第三部分的資料線220。 第一部分的資料線220、第二部分的資料線220以及第三部分的資料線220交錯排列。在一些實施例中，第一部分的資料線220對應於紅色子畫素、綠色子畫素以及藍色子畫素中的一者，第二部分的資料線220對應於紅色子畫素、綠色子畫素以及藍色子畫素中的另一者，而第三部分的資料線220對應於紅色子畫素、綠色子畫素以及藍色子畫素中的又另一者。

共用訊號轉接電極330電性連接第二共用訊號測試線234與外圍共用訊號測試線276。

在一些實施例中，第三導電圖案300也包括閘極訊號接墊(未示出)以及資料線訊號接墊(未示出)，前述第三導電圖案300的閘極訊號接墊以及資料線訊號接墊分別重疊於第一導電圖案100的閘極訊號接墊150以及第二導電圖案200的資料線訊號接墊250。

在一些實施例中，在形成第三導電圖案300之後，對第三導電圖案300進行自動光學檢查，以確認第三導電圖案300是否有缺陷。

在一些實施例中，在形成第三導電圖案300之後，形成 導電氧化物圖案(未示出)於第三導電圖案300上。導電氧化物圖案覆蓋第三導電圖案300的頂面，藉此降低第三導電圖案300被氧化的機率。在一些實施例中，導電氧化物圖案與第三導電圖案300包括相同的垂直投影形狀。

在形成導電氧化物圖案或第三導電圖案300之後，利用第一閘極測試線271、第二閘極測試線272、第一色測試線273、第二色測試線274、第三色測試線275以及外圍共用訊號測試線276進行電路測試。在一些實施例中，在形成導電氧化物圖案之後除了進行電路測試之外，還會執行自動光學檢查以確認導電氧化物圖案是否有缺陷。

至此，畫素陣列基板10A大致完成。在一些實施例中，在完成畫素陣列基板10A之後，沿著切割線CT切割畫素陣列基板10A。在一些實施例中，切割第一測試線160、第二測試線260、第一共用訊號測試線134以及第二共用訊號測試線234，並移除第一閘極測試線271、第二閘極測試線272、第一色測試線273、第二色測試線274、第三色測試線275、外圍共用訊號測試線276、轉接電極320以及共用訊號轉接電極330。在一些實施例中，利用刀片切割畫素陣列基板10A的第一測試線160、第二測試線260、第一共用訊號測試線134以及第二共用訊號測試線234，且不需要額外利用其他雷射切割製程來使測試線斷路。

圖2A是依照本發明的一實施例的一種畫素陣列基板10B的局部上視示意圖。圖2B是沿著圖2A的線A-A’的剖面示 意圖。在此必須說明的是，圖2A與圖2B的實施例沿用圖1A至圖1C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖2A與圖2B，在本實施例中，主動區之上包括多個薄膜電晶體T，每個薄膜電晶體T包括閘極G、第一源極/汲極SD1、第二源極/汲極SD2以及半導體通道CH。閘極G電性連接至掃描線110。半導體通道CH重疊於閘極G，且與閘極G之間隔有第一介電層GI。第一源極/汲極SD1以及第二源極/汲極SD2形成在第一介電層GI上，且電性連接至半導體通道CH。第一源極/汲極SD1電性連接至資料線220。

在一些實施例中，主動區之上還包括電容電極131、資料線加強結構120以及掃描線加強結構211。電容電極131重疊於共用電極線231。資料線加強結構120重疊於資料線220，其中資料線220通過第一介電層GI中的開口V1而電性連接至資料線加強結構120。掃描線加強結構211重疊於掃描線110，其中掃描線加強結構211通過第一介電層GI中的開口V1而電性連接至掃描線110。

第一共用電極連接線130通過第一介電層GI中的開口V1而電性連接至共用電極線231。

在一些實施例中，閘極G、掃描線110、資料線加強結構120、第一共用電極連接線130以及電容電極131皆屬於第一 導電圖案100，而第一源極/汲極SD1、第二源極/汲極SD2、閘極訊號線210、掃描線加強結構211、資料線220以及共用電極線231皆屬於第二導電圖案200。

第二介電層PV1形成於第二導電圖案200上。平坦層PL形成於第二介電層PV1上，並具有重疊於第二源極/汲極SD2的開口V2。第三介電層PV2形成於平坦層PL上，且具有多個開口V3，其中至少部分的開口V3位於平坦層PL的開口V2中，並延伸穿過第二介電層PV1。

第三導電圖案300形成於第三介電層PV2上，並包括畫素電極340。畫素電極340通過開口V3而電性連接至第二源極/汲極SD2。

導電氧化物圖案400形成於第三導電圖案300上，且包括位於畫素電極340上的保護結構440。

在一些實施例中，在周邊區中可選的包括抗靜電結構ATSL以及抗靜電二極體ATSD。抗靜電二極體ATSD電性連接抗靜電結構ATSL與資料線220。

圖3A是依照本發明的一實施例的一種畫素陣列基板10B的局部上視示意圖。圖3B是沿著圖3A的線A-A’的剖面示意圖。圖3C是沿著圖3A的線B-B’的剖面示意圖。圖2A至圖3C皆用於說明畫素陣列基板10B，其中圖2A與圖2B顯示主動區與周邊區的交界位置，而圖3A至圖3C則是顯示周邊區的位置。

請參考圖3A至圖3C，畫素陣列基板10B的第一導電圖案100更包括第一閘極測試線延長部171、第二閘極測試線延長部172、第一色測試線延長部173、第二色測試線延長部174以及第三色測試線延長部175。第一閘極測試線271、第二閘極測試線272、第一色測試線273、第二色測試線274以及第三色測試線275分別透過對應開口V1而電性連接至第一閘極測試線延長部171、第二閘極測試線延長部172、第一色測試線延長部173、第二色測試線延長部174以及第三色測試線延長部175。

畫素陣列基板10B的第二導電圖案200更包括第一轉接結構261、第二轉接結構262以及第二轉接結構264。第一轉接結構261透過對應的開口V1而電性連接第一部分的第一測試線160至第一閘極測試線延長部171，且第二轉接結構262透過對應的開口V1而電性連接第二部分的第一測試線160至第二閘極測試線延長部172。

第一部分的第二轉接結構264通過第一部分的轉接電極320而電性連接至第一部分的第二測試線260，進而電性連接至第一部分的資料線220。第二部分的第二轉接結構264通過第二部分的轉接電極320而電性連接至第二部分的第二測試線260，進而電性連接至第二部分的資料線220。第三部分的第二轉接結構264通過第三部分的轉接電極320而電性連接至第三部分的第二測試線260，進而電性連接至第三部分的資料線220。第一部分的第二轉接結構264、第二部分的第二轉接結構264以及第三 部分的第二轉接結構264分別透過對應開口V1而電性連接至第一色測試線273、第二色測試線274以及第三色測試線275。透過這樣的設置，使第一色測試線273電性連接至第一部分的資料線220，使第二色測試線274電性連接至第二部分的資料線220，並使第三色測試線275電性連接至第三部分的資料線220。

在本實施例中，畫素陣列基板10B的導電氧化物圖案400還包括保護結構420。保護結構420覆蓋轉接電極320。

圖4A至圖4E是依照本發明的一實施例的一種顯示裝置1的製造方法的上視示意圖。首先，提供畫素陣列基板10。畫素陣列基板10的結構與製造方法可以參考圖1A至圖1C的畫素陣列基板10A或圖2A至圖3C的畫素陣列基板10B，於此不再贅述。

沿著切割線CT切割畫素陣列基板10，以移除第一閘極測試線、第二閘極測試線、第一色測試線、第二色測試線、第三色測試線以及外圍共用訊號測試線(請參考圖1C或圖3A)。在一些實施例中，切割畫素陣列基板10以獲得畫素陣列基板10’，接著執行清潔製程以去除畫素陣列基板10’上的殘渣。

請參考圖4B，於畫素陣列基板10’上形成導電結構11。在一些實施例中，導電結構11包括導電膠或其他導電材料，例如銀膠。在一些實施例中，導電結構11電性連接至第二共用訊號測試線234(請參考圖1C)。

請參考圖4C，將顯示介質膜20貼合至畫素陣列基板 10’。舉例來說，利用滾輪將顯示介質膜20壓合在畫素陣列基板10’上。在一些實施例中，在將顯示介質膜20貼合至畫素陣列基板10’之前，會利用紅外線或其他方式預熱畫素陣列基板10’，以使顯示介質膜20更好的貼合至畫素陣列基板10’。

在一些實施例中，顯示介質膜20包括顯示介質、透明共用電極以及樹脂基板，其中透明共用電極電性連接至導電結構11，並透過導電結構11而電性連接至畫素陣列基板10’。在此步驟中，提供顯示介質、透明共用電極以及樹脂基板於畫素陣列基板10’的基板之上。

在一些實施例中，在將顯示介質膜20貼合至畫素陣列基板10’之後，將保護膜及/或阻障膜貼合至顯示介質膜20上。

請參考圖4D，將第一薄膜覆晶封裝結構COF1與第二薄膜覆晶封裝結構COF2接合至畫素陣列基板10’上。第一薄膜覆晶封裝結構COF1與第二薄膜覆晶封裝結構COF2例如分別設置於第一接合區C1(請參考圖1C)以及第二接合區C2(請參考圖1C)上。第一薄膜覆晶封裝結構COF1電性連接至閘極訊號接墊150(請參考圖1C)，而第二薄膜覆晶封裝結構COF2電性連接至至資料線訊號接墊250。在一些實施例中，第二薄膜覆晶封裝結構COF2還電性連接至第一共用電極接墊133以及第二共用電極接墊233。接著，對畫素陣列基板10’以及顯示介質膜20進行功能測試。

在一些實施例中，除了將第一薄膜覆晶封裝結構COF1 與第二薄膜覆晶封裝結構COF2接合至畫素陣列基板10’上之外，還會將其他晶片接合至畫素陣列基板10’上。在一些實施例中，由於不需要利用雷射切割製程來使畫素陣列基板外圍的測試線路斷線，因此畫素陣列基板10’上不會出現因為雷射切割製程而產生的噴濺碎屑，進而減少了第一薄膜覆晶封裝結構COF1與第二薄膜覆晶封裝結構COF2的短路風險。此外，由於測試用線路設置於第一接合區C1(請參考圖1C)與基板SB(請參考圖1C)的邊緣之間以及第二接合區C2(請參考圖1C)與基板SB(請參考圖1C)的邊緣之間，且測試用線路在切割製程後已被移除，因此，可以使第一接合區C1周圍以及第二接合區C2周圍具有較平坦的地形，進而避免了第一薄膜覆晶封裝結構COF1與第二薄膜覆晶封裝結構COF2在接合製程中產生的溢膠問題。

請參考圖4E，形成密封環30於顯示介質膜20的周圍，以提升畫素陣列基板10’以及顯示介質膜20之間的穩固性。密封環30例如包括光固化高分子材料。舉例來說，將光固化高分子材料施加於顯示介質膜20的周圍，接著透過紫外光固化前述光固化高分子材料。

最後，將驅動母板(或系統板)電性連接至畫素陣列基板10’。舉例來說，驅動母板(或系統板)通過第一薄膜覆晶封裝結構COF1及/或第二薄膜覆晶封裝結構COF2而電性連接至畫素陣列基板10’。

圖5是依照本發明的一實施例的一種顯示裝置1的剖面 示意圖。在此必須說明的是，圖5的實施例沿用圖2A至圖2B以及圖4A至圖4E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖5，在本實施例中，顯示介質膜20包括顯示介質23、透明共用電極22以及樹脂基板21。顯示介質23例如包括微膠囊MCP。微膠囊MCP中具有附帶不同顏色的微粒子以及透明液體，其中微粒子帶有電荷/亞電荷。在本實施例中，通過透明共用電極22與畫素電極340之間的電場可以控制微膠囊MCP中的粒子的排列，藉此產生不同的影像。

圖6是依照本發明的一實施例的一種開路/短路檢測的立體示意圖。請參考圖6，通過放電感測器S1以及受電感測器S2掃描導電圖案CP。導電圖案CP中包括在掃描方向SND上排列的多個導電特徵。

提供交流電訊號，放電感測器S1與導電圖案CP中的導電特徵之間相隔一距離，且受電感測器S2亦與導電圖案CP中的導電特徵之間相隔一距離。藉由這樣的配置形成以空氣為介質的電容器。通過此電容器，可以實現電流訊號的放電和受電。一邊使放電感測器S1與受電感測器S2進行放電/受電，一邊沿著掃描方向SND移動放電感測器S1與受電感測器S2以掃描導電圖案CP，藉此獲得包含一系列波峰與波谷的測試訊號DA。測試訊 號DA出現異常的波型時，可以判斷出導電圖案CP在對應位置處具有開路缺線或短路缺線。

綜上所述，在製作顯示裝置的畫素陣列基板的過程中，通過開路/短路檢測，可以即時確認導電圖案是否有缺陷，並能在確認缺陷後直接針對導電圖案的缺陷進行修復。因此，可以提升導電圖案的良率。

10A:畫素陣列基板

110:掃描線

130:第一共用電極連接線

133:第一共用電極接墊

134:第一共用訊號測試線

140:第一扇出線

150:閘極訊號接墊

160:第一測試線

210:閘極訊號線

220:資料線

231:共用電極線

232:第二共用電極連接線

233:第二共用電極接墊

234:第二共用訊號測試線

240:第二扇出線

260:第二測試線

271:第一閘極測試線

272:第二閘極測試線

273:第一色測試線

274:第二色測試線

275:第三色測試線

276:外圍共用訊號測試線

300:第三導電圖案

320:轉接電極

330:共用訊號轉接電極

AA:主動區

BA:周邊區

C1:第一接合區

C2:第二接合區

CT:切割線

D1:第一方向

D2:第二方向

E:邊緣

SB:基板

Claims (10)

1. 一種顯示裝置的製造方法，包括： 形成一第一導電圖案於一基板之上，其中該第一導電圖案包括多條掃描線以及多條第一測試線，其中該些掃描線沿著一第一方向延伸； 對該第一導電圖案進行一第一開路/短路檢測； 形成一第一介電層於該基板以及該第一導電圖案之上； 形成一第二導電圖案於該第一介電層上，其中該第二導電圖案包括多條閘極訊號線、多條資料線、多條第二測試線、一第一閘極測試線以及一第二閘極測試線，其中該些資料線以及該些閘極訊號線沿著不平行於該第一方向的一第二方向延伸，其中該些資料線分別電性連接至該些第二測試線，且該些掃描線分別電性連接至該些閘極訊號線，而該些閘極訊號線分別電性連接至該些第一測試線，其中第一部分的該些閘極訊號線電性連接至該第一閘極測試線，第二部分的該些閘極訊號線電性連接至該第二閘極測試線，且該第一部分的該些閘極訊號線與該第二部分的該些閘極訊號線交替排列； 對該第二導電圖案進行一第二開路/短路檢測；以及 提供一顯示介質於該基板之上。
2. 如請求項1所述的顯示裝置的製造方法，其中該第二導電圖案更包括沿著該第二方向延伸的多條共用電極線，其中相鄰的兩個共用電極線之間包括該些資料線中的對應的兩個以及夾在該些資料線中的該對應的兩個之間的該些閘極訊號線中的對應的一個。
3. 如請求項2所述的顯示裝置的製造方法，其中該第一導電圖案更包括： 一第一共用電極連接線，電性連接至該些共用電極線。
4. 如請求項1所述的顯示裝置的製造方法，更包括： 切割該些第一測試線、該些第二測試線，並移除該第一閘極測試線以及該第二閘極測試線。
5. 如請求項1所述的顯示裝置的製造方法，其中該第一開路/短路檢測以及該第二開路/短路檢測是利用電容進行的非接觸式檢測。
6. 如請求項1所述的顯示裝置的製造方法，其中該第二導電圖案更包括一第一色測試線、一第二色測試線以及一第三色測試線，且所述顯示裝置的製造方法更包括： 形成一第二介電層於該第二導電圖案上； 形成一第三導電圖案於該第二介電層上方，使該第一色測試線電性連接至第一部分的該些資料線，使該第二色測試線電性連接至第二部分的該些資料線，並使該第三色測試線電性連接至第三部分的該些資料線；以及 利用該第一色測試線、該第二色測試線、該第三色測試線、該第一閘極測試線以及該第二閘極測試線進行電路測試。
7. 一種畫素陣列基板，包括： 一基板； 一第一導電圖案，位於該基板之上，其中該第一導電圖案包括多條掃描線以及多條第一測試線，其中該些掃描線沿著一第一方向延伸； 一第一介電層，位於該基板以及該第一導電圖案上； 一第二導電圖案，位於該第一介電層上，其中該第二導電圖案包括多條閘極訊號線、多條資料線、多條第二測試線、一第一閘極測試線以及一第二閘極測試線，其中該些資料線以及該些閘極訊號線沿著不平行於該第一方向的一第二方向延伸，其中該些資料線分別電性連接至該些第二測試線，且該些掃描線分別電性連接至該些閘極訊號線，而該些閘極訊號線分別電性連接至該些第一測試線，其中第一部分的該些閘極訊號線電性連接至該第一閘極測試線，第二部分的該些閘極訊號線電性連接至該第二閘極測試線，且該第一部分的該些閘極訊號線與該第二部分的該些閘極訊號線交替排列。
8. 如請求項7所述的畫素陣列基板，其中該第二導電圖案更包括沿著該第二方向延伸的多條共用電極線，其中相鄰的兩個共用電極線之間包括該些資料線中的對應的兩個以及夾在該些資料線中的該對應的兩個之間的該些閘極訊號線中的對應的一個。
9. 如請求項8所述的畫素陣列基板，其中該第一導電圖案更包括： 一第一共用電極環，電性連接至該些共用電極線。
10. 如請求項7所述的畫素陣列基板，其中該第二導電圖案更包括一第一色測試線、一第二色測試線以及一第三色測試線，且該畫素陣列基板更包括： 一第二介電層，位於該第二導電圖案上；以及 一第三導電圖案，位於該第二介電層上方，其中該第一色測試線電性連接至第一部分的該些資料線，該第二色測試線電性連接至第二部分的該些資料線，且該第三色測試線電性連接至第三部分的該些資料線。