[go: up one dir, main page]

JP7354296B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7354296B2
JP7354296B2 JP2021570675A JP2021570675A JP7354296B2 JP 7354296 B2 JP7354296 B2 JP 7354296B2 JP 2021570675 A JP2021570675 A JP 2021570675A JP 2021570675 A JP2021570675 A JP 2021570675A JP 7354296 B2 JP7354296 B2 JP 7354296B2
Authority
JP
Japan
Prior art keywords
display device
protrusion
region
resist
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021570675A
Other languages
English (en)
Other versions
JPWO2021145091A1 (ja
Inventor
勝己 山之口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2021145091A1 publication Critical patent/JPWO2021145091A1/ja
Application granted granted Critical
Publication of JP7354296B2 publication Critical patent/JP7354296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本開示は、表示装置に関する。
従来技術の一例は、特許文献1に記載されている。
特開2017-009725号公報
本開示の表示装置は、第1面に絶縁層積層体がある基板であって前記絶縁層積層体の上面の中心領域であるとともに表示領域である第1領域と、前記第1領域を取り囲む、前記絶縁層積層体の上面の周縁領域であるとともに額縁領域である第2領域と、を有する基板と、
前記第1領域内に、マトリクス状に配列された複数の画素であって、各々が、電極パッド、および前記電極パッドに接続された発光ダイオード素子を有する複数の画素と、
平面視で前記第1領域上における中心よりも前記第2領域寄りの位置に配置され、前記基板から離隔する方向において、前記電極パッドよりも突出した突出部と、を備え
前記第1領域は、平面視で矩形状であり、
前記突出部は、平面視において、前記第1領域の4つの角部にそれぞれ配置されることによって、前記複数の画素の全体を囲んでいる構成である。
実施形態に係る表示装置の一例を概略的に示すブロック回路図である。 実施形態に係る表示装置の一例の一部を概略的に示す断面図である。 実施形態に係る表示装置の一例の一部を概略的に示す断面図である。 実施形態に係る表示装置の一例の一部を概略的に示す平面図である。 図4の切断面線A1-A2で切断した断面図である。 図4に示した表示装置の要部拡大平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。 実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。
本開示の表示装置の基礎となる表示装置の構成として、発光ダイオード等の発光素子および該発光素子に接続された電極パターンを含む画素を複数備えてなる表示装置が知られている。そのような表示装置では、基板の一方主面における表示領域に、画素がマトリクス状に配列されているとともに、表示領域を取り囲む額縁領域に、各画素の駆動に用いられる複数の接続パッドが配置されている。
本開示の表示装置の基礎となる表示装置は、その製造工程において、表示領域の中央部に位置する画素の電極パターンと、表示領域の外周部に位置する画素の電極パターンとを同一パターンに形成できないことがあった。例えば、ガラス基板等の基板上に、絶縁層を複数積層して構成されるとともに層間に配線等を配置した絶縁層積層体を、フォトリソグラフィ法によって形成する。この絶縁層積層体の上面が表示領域となる。製造工程において、上面に表示領域を有する絶縁層積層体が積みあがることによって、表示領域と非表示領域との段差が高くなっていく。故に、絶縁層積層体の上面にフォトレジストを塗布すると、フォトレジストの厚みが不均一となる。即ち、絶縁層積層体の上面の中央部におけるフォトレジストの厚みよりも、絶縁層積層体の上面の周縁部におけるフォトレジストの厚みが薄くなる。その結果、表示領域の外周部に位置する画素の電極パターンの形状が変形したり歪む、という問題点があった。それ故、表示装置を製造するにあたっての歩留りが低下する、あるいは複数の画素に電源電圧が均等に印加されず、表示装置の表示品質が悪化することがあった。
以下、図面を用いて本開示の実施形態に係る表示装置について説明する。なお、以下で参照する各図は、本開示の実施形態に係る表示装置の主要な構成部材等を示している。したがって、本開示の実施形態に係る表示装置は、図示されていない回路基板、配線導体、制御IC,LSI等の周知の構成を備えていてもよい。なお、表示装置は、いずれの方向が上方または下方とされて使用されてもよいものであるが、本明細書では、便宜的に、直交座標系(X,Y,Z)を定義するとともに、Z軸方向の正方向を上方として、上面または下面等の語を用いるものとする。
図1は本開示の一実施形態に係る表示装置のブロック回路図であり、図2は、本開示の一実施形態に係る表示装置の概略構成を示す断面図であり、図3は、本開示の一実施形態に係る表示装置の概略構成を示す断面図である。
本実施形態の表示装置1は、基板2と、複数の画素3と、突出部9とを備えている。
基板2は、例えば、透明または不透明なガラス基板、プラスチック基板、セラミック基板等である。基板2は、例えば矩形板状であり、第1面2a、第1面2aとは反対側の第2面2bおよび第1面2aと第2面2bとを接続する側面2cを有している。
第1面2aは、第1領域(所謂、表示領域)2dおよび第2領域(所謂、額縁領域)2eを有している。第1領域2dは、第1面2aの中心を含んでいる。本実施形態では、例えば図1に示すように、第1領域2dは矩形状の領域とされている。第2領域2eは、第1面2aの周縁を含み、第1領域2dを取り囲んでいる。第1領域2dは、SiO2、Si34、SiON、アクリル樹脂、ポリカーボネート等から成る絶縁層を複数積層して構成されるとともに層間に配線等を配置した絶縁層積層体の上面に相当する。絶縁層積層体は、フォトレジストを用いるフォトリソグラフィ法によって作製するが、作製の最終段階の絶縁層積層体の上面に、各画素3の電極パッド31が形成される。
複数の画素3は、第1領域2dに配置されている。複数の画素3は、第1領域2dの全体にわたって、マトリクス状に配列されている。
各画素3は、電極パッド31と、電極パッド31に接続された発光ダイオード(Light Emitting Diode;LED)素子32を含んでいる。
電極パッド31は、正電極311および負電極312を有している。正電極311および負電極312は、例えば、Al、Al/Ti、Ti/Al/Ti、Mo、Mo/Al/Mo、MoNd/AlNd/MoNd、Cu、Cr、Ni、Ag等から成る。ここで、「Al/Ti」は、Al層上にTi層が積層された積層構造を示す。その他についても同様である。正電極311および負電極312の表面は、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)等から成る透明導電層34によって被覆されていてもよい。また、例えば図2に示すように、正電極311および負電極312の周囲には、SiO、Si、ポリマー材料等から成る絶縁層334が配置されていてもよい。
LED素子32は、アノード電極321およびカソード電極322を有している。アノード電極321は、正電極311に接続され、カソード電極322は、負電極312に接続されている。LED素子32としては、例えば、マイクロLED素子を用いることができる。マイクロLED素子は、平面視において、矩形状の形状であってもよい。この場合、マイクロLED素子は、平面視における一辺の長さが、1μm程度以上100μm程度以下であってもよく、3μm程度以上10μm程度以下であってもよい。
各画素3は、複数の正電極311と、負電極312と、複数のLED素子32とを有していてもよい。複数のLED素子32は、発光波長が互いに異なっていてもよい。複数のLED素子32は、例えば、赤色光を発光するLED素子、緑色光を発光するLED素子および青色光を発光するLED素子を含んでいてもよい。複数のLED素子32のそれぞれのアノード電極321は、正電極311にそれぞれ接続される。複数のLED素子32のそれぞれのカソード電極322は、負電極312に接続される。
各画素3は、例えば図2に示すように、第1面2a上に配置された絶縁層積層体33を有している。絶縁層積層体33は、絶縁層331,332,333が積層されて成る。絶縁層331,332,333は、SiO、Si、SiON、ポリマー材料等の絶縁材料から成る。
各画素3は、図示しないが、2つの薄膜トランジスタ(Thin Film Transistor:TFT)および容量素子等を含んでいる。2つのTFTは、例えば、一方がスイッチ素子として機能するTFTであり、他方が駆動素子として機能するTFTである。TFTは、基板2と絶縁層331との間に配置されていてもよい。駆動素子として機能するTFTは、後述するVDD配線導体54またはVSS配線導体55の途中に配置されていてもよい。TFTは、例えば、アモルファスシリコン、低温多結晶シリコン等からなる半導体膜を有し、ゲート電極、ソース電極およびドレイン電極である3端子を有している。基板2がガラス基板であり、かつTFTが低温多結晶シリコンから成る半導体膜を有する場合、基板2上にTFTをCVD(Chemical Vapor Deposition)法等の薄膜形成法によって直接的に形成することができる。
表示装置1は、複数の画素3に印加する高電位電源電圧(以下、単に、VDDという)および低電位電源電圧VSS(以下、単に、VSSという)を生成するための電源回路4を有している。電源回路4は、例えば、基板2の第2面2b上に配置されている。電源回路4は、例えば図1に示すように、第2面2bにおける、平面視で第1領域2dと一致する領域上に配置されていてもよい。
電源回路4は、LED素子32の発光、非発光、発光強度等を制御するための制御回路を含んでいる。制御回路は、ICチップを有していてもよい。電源回路4は、例えば、基板2の第2面2b上に形成された薄膜回路であってもよい。この場合、薄膜回路を構成する半導体層は、例えば、CVD法等の薄膜形成方法によって直接的に形成された低温多結晶シリコンから成る半導体層であってもよい。
表示装置1は、図3に示すように、電源回路4と画素3とを接続するための配線導体5を有している。配線導体5は、複数の配線パッド51、複数の裏面配線パッド52、複数の側面導体53、VDD配線導体54およびVSS配線導体55を有している。
複数の配線パッド51は、例えば図1に示すように、第1面2aの第2領域2e上に配置されている。複数の配線パッド51は、一部がVDD配線導体54に接続され、一部を除いた残部がVSS配線導体55に接続されている。図3に示すように、裏面配線パッド52は、第2面2b上に配置されている。裏面配線パッド52は、裏面配線導体56を介して、電源回路4に接続されている。裏面配線パッド52は、第2面2bにおける平面視で第2領域2eと一致する領域上に配置されていてもよい。複数の配線パッド51と複数の裏面配線パッド52とは、平面視において、それぞれ重なっていてもよい。側面導体53は、側面2c上から第1面2a上および第2面2b上にかけて配置されている。側面導体53は、複数の配線パッド51と複数の裏面配線パッド52とをそれぞれ接続している。複数の裏面配線パッド52のうちVDD配線導体54に電気的に接続されている裏面配線パッド52は、裏面配線導体56を介して、電源回路4のVDD端子に接続されている。また、複数の裏面配線パッド52のうちVSS配線導体55に電気的に接続されている裏面配線パッド52は、裏面配線導体56を介して、電源回路4のVSS端子に接続されている。
配線パッド51および裏面配線パッド52は、導電性材料から成る。配線パッド51および裏面配線パッド52は、単一の金属層であってもよく、複数の金属層が積層されていてもよい。配線パッド51および裏面配線パッド52は、例えば、Al、Al/Ti、Ti/Al/Ti、Mo、Mo/Al/Mo、MoNd/AlNd/MoNd、Cu、Cr、Ni、Ag等から成る。図3では、配線パッド51および裏面配線パッド52が単一の金属層から成る例を示している。
側面導体53は、Ag、Cu、Al、ステンレススチール等の導電性粒子、未硬化の樹脂成分、アルコール溶媒および水等を含む導電性ペーストを、側面2cから第1面2aおよび第2面2bにかけての所望の部位に塗布した後、加熱法、紫外線等の光照射によって硬化させる光硬化法、光硬化加熱法等の方法によって形成することができる。側面導体53は、メッキ法、蒸着法、CVD法等の薄膜形成方法によっても形成することができる。また、側面2cにおける側面導体53を形成する部位に、溝を予め設けておいてもよい。これにより、側面導体53と成る導電性ペーストが、側面2cにおける所望の部位に配置されやすくなる。
表示装置1は、図示しないが、第1面2aの第2領域2eに配置され、複数本のゲート信号線および複数本のソース信号線にそれぞれ接続される複数の接続パッドを有している。複数の接続パッドは、第1面2a上から側面2c上および第2面2b上にかけて配置される側面導体、第2面2b上に配置される裏面接続パッド等を介して、電源回路4に含まれる制御回路に接続されている。
突出部9は、例えば図1に示すように、平面視で第1領域2d上における中心よりも第2領域2e寄りの位置に配置されている。具体的には、突出部9は第1領域2dの周縁部の上に配置される。より好適には、第1領域2dが矩形状である場合、突出部9は第1領域2dの4つの角部の上に配置される。突出部9は、基板2から離隔する方向(Z軸の正方向)において、電極パッド31よりも突出している。具体的には、突出部9の第1領域2dからの高さが、電極パッド31の第1領域2dからの高さよりも高い構成である。本実施形態では、突出部9は、絶縁層積層体33における基板2側とは反対側の上面33aに配置され、突出部9における基板2とは反対側の頂面が、電極パッド31における基板2とは反対側の表面よりも、第1面2aから離隔した位置にある。突出部9は、例えば、PFA(四フッ化エチレン-パーフルオロアルコキシエチレン共重合樹脂)等の樹脂材料、MoAl等の金属材料から成る。
さらに、突出部9の樹脂材料は、アクリル樹脂、ポリカーボネート樹脂、エポキシ樹脂、ポリエチレンテレフタレート(PET)樹脂等であってもよい。突出部9の金属材料は、Al、Al/Ti、Ti/Al/Ti、Mo、Mo/Al、Mo/Al/Mo、MoNd/AlNd/MoNd、Cu、Cr、Ni、Ag等であってもよい。ここで、「MoNd」はMoとNdの合金であることを意味する。
ここで、表示装置1の製造工程は、絶縁層積層体33の上面33aに電極パッド31を形成する電極パッド形成工程を含んでいる。突出部9は、電極パッド形成工程を行う前に、絶縁層積層体33の上面33aに形成される。突出部9は、例えば、突出部9となる樹脂材料を、上面33aにおける所望の部位に塗布することによって形成されてもよい。突出部9は、樹脂材料または金属材料を用いて所望の形状に予め形成した突出部9の前駆体を、上面33aにおける所望の部位に接合することによって形成されてもよい。
電極パッド形成工程では、先ず、絶縁層積層体33の上面33aにおける露出した部位に、例えばスパッタリング法、CVD法等の薄膜形成法を用いて、電極パッド31となる導体層を形成する。次に、上面33aが鉛直方向上方を向くように配置した状態で、導体層の表面に、例えばスピンコート法等を用いて、フォトレジスト(以下、単に、レジストともいう)を塗布し、塗布したレジストを乾燥させる。次に、フォトマスクを用いて露光および現像を行い、導体層の不要部分が露出したレジストパターンを形成した後、導体層の不要部分をエッチングによって除去することによって、上面33aに電極パッド31のパターンを形成する。
ここで、絶縁層積層体33の上面33aに突出部9が配置されていない場合、上面33aにレジストを塗布し、レジストを乾燥させる過程で、上面33aにおける周縁寄りの部位に塗布されたレジストが上面33aから第2領域2eに流出する。このため、上面33aの周縁寄りの部位に形成されるレジストパターンの厚さが、上面33aの中心寄りの部位に形成されるレジストパターンの厚さよりも薄くなりやすい。その結果、導体層の不要部分を除去するための電極パターン露光処理後のレジスト現像処理が均一に進行せず、電極パッドの所望のパターンが形成できないことがある。
従って、突出部9が、基板2から離隔する方向において、電極パッド31よりも突出している場合、以下の効果を奏する。絶縁層積層体33の上面33aにレジストを塗布し、レジストを乾燥させる過程で、上面33aにおける周縁寄りの部位に塗布されたレジストが上面33aから第2領域2eに流出することを、より効果的に抑えることができる。その結果、上面33aの周縁寄りの部位に形成されるレジストパターンの厚さが、上面33aの中心寄りの部位に形成されるレジストパターンの厚さと同じになりやすい。従って、導体層の不要部分を除去するための電極パターン露光処理後のレジスト現像処理が均一に進行し、所望のパターン電極パッドを形成することができる。また、電極パッド31に発光ダイオード素子32のアノード電極321およびカソード電極322を位置合わせして接続する際に、発光ダイオード素子32を保持した板状の治具の下面を、突出部9に当接させて位置合わせすることが容易になる。即ち、突出部9は発光ダイオード素子32を電極パッド31に接続する際の位置合わせ用マーカとしても機能し得る。なお、板状の治具は、発光ダイオード素子32を保持するための、開口、粘着シート等の粘着部、電磁石、真空吸引部等の吸着部を備えていてもよい。
本実施形態の表示装置1では、平面視で第1領域2d上における中心よりも第2領域2e寄りの位置に突出部9が配置され、突出部9は、基板2から離れる方向において、電極パッド31よりも突出している。突出部9は、レジストが上面33aから第2領域2eに流出することを抑制できる。それゆえ、電極パッド形成工程において、絶縁層積層体33の上面33aに形成されるレジストパターンの厚さを均等に近づけることができる。これにより、導電層に対する電極パターン露光処理後のレジスト現像処理を均一に進行させることができ、ひいては、電極パッド31の所望のパターンを形成することができる。すなわち、電極パッド31のパターン不良を抑制し、表示装置1の製造の歩留りを向上させることができる。また、電極パッド31のパターン不良が抑制できることから、複数のLED素子32に印加される電源電圧を均等にすることができるため、表示装置1の表示品質を向上させることができる。
次に、図4~6を参照して、突出部9の作用および効果について、さらに説明する。図4は、本開示の一実施形態に係る表示装置の概略構成を示す平面図であり、図5は、図4の切断面線A1-A2で切断した断面図であり、図6は、図4に示した表示装置の要部拡大平面図である。図4~6では、電極パッド31およびLED素子32、画素3の詳細を省略して図示している。また、図6では、突出部9としての突起体8にハッチングを付すとともに、レジストの流動方向を矢符で示している。
表示装置1では、図2に示したような画素3が第1領域2dの全体にわたって複数配列されている。複数の画素3の、電極パッド31およびLED素子32を除く部分(以下、画素構造体ともいう)6は、概略、矩形平板状であり、その一方主面が基板2の第1面2aに接している。画素構造体6の他方主面(以下、実装面ともいう)6a上に電極パッド31が形成され、電極パッド31上にLED素子32が実装される。画素構造体6および画素構造体6の実装面6aは、絶縁層積層体33および絶縁層積層体33の上面33aにそれぞれ対応する。
また、表示装置1では、配線パッド51は、単一または複数の金属層から成る配線構造体7として形成されている。配線構造体7の、第1面2aに接している側とは反対側の上面7aは、画素構造体6の実装面6aよりも下方の、第1面2a寄りの位置にある。このため、表示装置1は、例えば図4,5に示すように、基板2の第1面2aに、画素構造体6と配線構造体7とから成る略四角錐台形状の構造体が配置された構成を有する。
表示装置1では、図6に示すように、実装面6aにおける配線構造体7寄りの位置に、電極パッド31よりも上方に突出する、四角柱等の形状の、突出部9としての突起体8が配置されている。このため、前述したように、電極パッド形成工程において、実装面6aにおける配線構造体7寄りの部位に塗布されたレジストが、実装面6aから配線構造体7の上面7a(以下、単に、外部ともいう)に流出することを抑制できる。ひいては、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることができる。
突出部9は、4つの突起体8を含んでいてもよい。4つの突起体8は、例えば図4に示すように、平面視において、第1領域2dの4つの角部2f、すなわち実装面6aの4つの角部6bにそれぞれ配置されていてもよい。各突起体8は、柱状、錐体状、錐台状等の形状であってもよく、その他の形状であってもよい。各突起体8は、その形状が、三角柱、三角錐体、三角錐台、四角柱、四角錐体、四角錐台、円柱、円錐、円錐台、楕円柱、楕円錐、楕円錐台、長円柱、長円錐または長円錐台であってもよい。各突起体8は、例えば、実装面6aに立設された壁状部であってもよい。各突起体8は、例えば、平面視で略L字状の形状を有する壁状部であってもよい。
電極パッド形成工程において、実装面6aに塗布されたレジストは、スピンコートを行う際の基板2の運動によって生じる遠心力およびレジストの自重により、例えば図6において矢符で示すように、平面視したときに、実装面6aの中央部6cから、実装面6aの第1辺部6d、第2辺部6eおよび角部6bに向かう方向に流動する。なお、実装面6aに塗布されたレジストは、実装面6aに平行な方向だけでなく、実装面6aに交差する方向にも流動するが、以下においては、レジストの流動方向を、平面視したときのレジストの流動方向で表すものとする。
ここで、第1辺部6d近傍におけるレジストの流動方向は、第1辺部6dに対して略直交する方向であり、第2辺部6e近傍におけるレジストの流動方向は、第2辺部6eに対して略直交する方向である。このため、中央部6cから第1辺部6dまたは第2辺部6eに向かう方向に流動するレジストは、その表面張力によって、外部への流出が抑制される。これに対して、角部6b近傍におけるレジストの流動方向は、第1辺部6dおよび第2辺部6eに対して傾斜した方向である。このため、中央部6cから角部6bに向かう方向に流動するレジストに対しては、表面張力による流出抑制作用が働きにくいため、中央部6cから角部6bに向かう方向に流動するレジストは外部へ流出しやすい。本実施形態の表示装置1のように、実装面6aの4つの角部6bに突起体8をそれぞれ配置することによって、レジストの外部への流出を効果的に抑制できる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることができる。
図7Aに示すように、突出部9としての突起体8は、それと第1領域2dとしての実装面6aの中心6oを結ぶ仮想線liに略直交する壁面8sを有しており、壁面8sは、実装面6aの中心6oの側に臨んでいることがよい。この場合、角部6bに向かって流動するレジストが外部へ流出することを、壁面8sによって抑えることができる。仮想線liと壁面8sとのなす角度は、90°に限らず、80°~100°程度の範囲内であればよい。
なお、80°~100°の「~」は「乃至」を意味し、以下同様とする。
突起体8の壁面8sは、平面視で上端が下端よりも基板2の端に近い位置にある傾斜面(図示せず)、すなわち上側が基板2の端の側に傾斜した傾斜面であってもよい。この場合、電極パッド形成工程において、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、余分なレジストが壁面8sを乗り越えやすくなる。その結果、余分なレジストを突起体8の周囲に滞留させずに外部に流出させることができる。傾斜面の傾斜角度は、基板2の第1面2aに垂直な面である場合を0°としたとき、0°を超え20°程度以下であってもよく、5°~15°程度であってもよい。
図13Aに示すように、図7Aの構成において、突起体8の壁面8sは実装面6aの中心6oの側に凸の曲面状であってもよい。この場合、電極パッド形成工程において、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、余分なレジストを、突起体8の周囲に滞留させず、外部に流出させることが容易になる。壁面8sを成す曲面は、部分球面状、部分円筒状等の形状であってもよい。また壁面8sを成す曲面は、中心部が平坦面であり、残余の周辺部が曲面であってもよい。この場合、壁面8sの中心部でレジストをある程度滞留させ、壁面8sの周辺部で余分なレジストを外部に流出させやすくすることができる。すなわち、レジストの粘性等の特性に合わせて、レジストの滞留の具合および流出量が最適になるように調整することが容易になる。
図13Bに示すように、図7Aの構成において、突起体8の壁面8sは実装面6aの中心6oの側に突出する突出部8spがあってもよい。この場合、電極パッド形成工程において、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、余分なレジストを、突起体8の周囲に滞留させず、外部に流出させることが容易になる。また、突出部8spは、実装面6aの中心6oの側に尖った尖塔部を有していてもよい。この場合、電極パッド形成工程において、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、レジストを、突起体8の周囲に滞留させず、外部に流出させることがより容易になる。
突起体8は、下端(基板2側の端)の太さが上端(基板2と反対側の端)の太さよりも太い構成であってもよい。すなわち、突出部9は、根元部の太さが先端部の太さよりも太い構成であってもよい。なお、太さは、横断面における断面積または周回方向の長さで規定してもよい。この場合、電極パッド形成工程において、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、余分なレジストを、突起体8の周囲に滞留させず、外部に流出させることができる。この場合の突起体8の形状は、上述した各種の錐体状、錐台状等の形状であってもよい。
なお、突起体8が柱状または錐台状の形状を有する場合、突起体8は、基板2側とは反対側の頂面が、上方に向かって凸に湾曲した曲面状とされていてもよい。これにより、電極パッド形成工程において、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、レジストを、突起体8の周囲に滞留させず、外部に流出させることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制できるため、導電層に対する電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることができる。
突起体8は、図7Bに示すように、互いに間隔を空けて配置された複数の突起片80から構成されていてもよい。この場合、レジストが、実装面6aから外部に流出することを効果的に抑制できるとともに、電極パッド形成工程において、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、余分なレジストを、突起体8の周囲に滞留させず、外部に流出させることができる。すなわち、余分なレジストは、隣接する突起片80間の間隔の部位から外部に容易に流出する。
突起体8は、図14に示すように、互いに間隔を空けて配置された複数の突起片80から構成されており、さらに複数の突起片80は、突起体8と第1領域2dとしての実装面6aの中心6oを結ぶ仮想線liに略直交する方向に3つ以上配列されており、配列の中心部に位置する突起片80が残余の突起片80よりも実装面6aの中心6oに近い位置にある構成であってもよい。この場合、レジストが、実装面6aから外部に流出することを効果的に抑制できるとともに、電極パッド形成工程において、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、余分なレジストを、突起体8の周囲に滞留させず、外部に流出させることができる。すなわち、余分なレジストは、配列の中心部に位置する突起片80から残余の突起片80の側に導かれるとともに、隣接する突起片80間の間隔の部位から外部に容易に流出する。図14において、符号のlipは、仮想線liに略直交する方向に平行な線分を示す。仮想線liと線分lipとのなす角度は、90°に限らず、80°~100°程度の範囲内であればよい。
図14の構成において、突起体80は4つ以上配列されていてもよく、配列の中心部に位置し実装面6aの中心6oに近い位置にある突起片80は複数あってもよい。
表示装置1は、4つの突起体8と離隔した複数の突条部89を含んでいてもよい。複数の突条部89は、平面視において、第1領域2dの周縁に沿って延びていてもよい。この場合、中央部6cから第1辺部6dおよび第2辺部6eに向かう方向に流動するレジストが外部に流出することを効果的に抑えることができ、レジストの、第1辺部6dおよび第2辺部6eを介した外部への流出を効果的に抑制できる。ひいては、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることができる。
具体的には、第1領域2dは平面視で矩形状であり、突条部89は第1領域2dの4つの辺部のそれぞれに配置されていてもよい。この場合、レジストが第1領域2dの4つの辺部から外部に流出することを抑えることができる。
なお、突条部89は、基板2側とは反対側の頂面が、上方に向かって凸に湾曲した曲面状とされていてもよい。これにより、電極パッド形成工程において、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、レジストを、突条部89の周囲に滞留させず、外部に流出させることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制できるため、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
以下、本開示の実施形態に係る表示装置の変形例について説明する。
図7Aは、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図7Aに示す平面図は、図6に示した平面図に対応する。
突起体8は、三角柱、三角錐または三角錐台の形状を有していてもよい。突起体8は、その底面が実装面6aに接していてもよい。また、例えば図7Aに示すように、突起体8は、実装面6aに平行な断面(以下、横断面ともいう)の形状が、斜辺8aが実装面6aの中央部6cに臨む直角三角形であってもよい。これにより、中央部6cから角部6bに向かうレジストの流動の外部への流出を、突起体8における中央部6cに臨む壁面8sで効果的に抑えることができる。
突起体8の横断面は、直角二等辺三角形の外形を有していてもよい。突起体8の横断面は、直角部分8bを挟む2辺が第1辺部6dおよび第2辺部6eにそれぞれ平行であってもよい。これにより、突起体8近傍におけるレジストの流動を、第1辺部6d側と第2辺部6e側とで均等にすることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制できるため、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
図7Bは、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図7Bに示す平面図は、図7Aに示した平面図に対応する。
突起体8は、例えば図7Bに示すように、互いに間隔を空けて配置された複数の突起片から構成されていてもよい。複数の突起片は、第1辺部6dに平行に配列された複数の突起片80、および第2辺部6eに平行に配列された複数の突起片80であってもよい。各突起片80は、三角柱、三角錐または三角錐台の形状を有してもよい。また、各突起片80は、その底面が実装面6aに接していてもよい。例えば図8Aに示すように、各突起片80の横断面の形状は、斜辺80aが実装面6aの中央部6cに臨む直角三角形であってもよい。これにより、中央部6cから第1辺部6d、第2辺部6eおよび角部6bに向かうレジストの流動を、各突起片80における中央部6cに臨む壁面で効果的に抑えることができる。
第1辺部6dに平行な方向における突起体8の長さL1、および第2辺部6eに平行な方向における突起体8の長さL2は、例えば、100μm~500μm程度であってもよい。長さL1と長さL2とは互いに等しくてもよい。これにより、突起体8近傍におけるレジストの流動を、第1辺部6d側と第2辺部6e側とで均等にすることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制できるため、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
隣り合う突起片80同士の間隔は、レジストの表面張力によって、突起片80同士の間隙を介したレジストの流出を抑制できる間隔であればよい。すなわち、隣り合う突起片80同士の間隔は、レジストが毛細管現象によって突起片80同士の間隙を通って流出しない間隔であればよい。隣り合う突起片80同士の間隔は、例えば、100μm程度以下であってもよく、1μm~50μm程度であってもよい。
図8Aは、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図8Aに示す平面図は、図6に示した平面図に対応する。
突起体8は、四角柱、四角錐または四角錐台の形状を有していてもよい。突起体8は、その底面が実装面6aに接していてもよい。また、例えば図8Aに示すように、突起体8の横断面の形状は、一辺8cが実装面6aの中央部6cに臨む正方形であってもよい。これにより、中央部6cから角部6bに向かう方向に流動するレジストの外部への流出を、突起体8における中央部6cに臨む壁面で効果的に抑えることができる。
突起体8の横断面は、角部が曲線状に丸められた正方形の外形を有していてもよい。この場合、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、レジストを、突起体8の周囲に滞留させず、外部に流出させることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制できるため、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
図8Bは、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図8Bに示す平面図は、図8Aに示した平面図に対応する。
突起体8は、四角柱、四角錐または四角錐台の形状を有していてもよい。突起体8は、その底面が実装面6aに接していてもよい。また、例えば図8Bに示すように、突起体8の横断面の形状は、一方の長辺8dが中央部6cに臨む長方形であってもよい。これにより、中央部6cから角部6bに向かう方向に流動するレジストの外部への流出を、突起体8における中央部6cに臨む壁面で効果的に抑えることができる。
突起体8の横断面は、角部が曲線状に丸められた長方形の外形を有していてもよい。この場合、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、レジストを、突起体8の周囲に滞留させず、外部に流出させることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制できるため、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
図9Aは、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図9Aに示す平面図は、図6に示した平面図に対応する。
突起体8は、第1壁状部81および第2壁状部82を有していてもよい。第1壁状部81は、平面視において、長手方向が第1辺部6dに平行である長方形状を有していてもよい。第2壁状部82は、平面視において、長手方向が第2辺部6eに平行である長方形状であってもよい。例えば図9Aに示すように、突起体8は、第1壁状部81の一端部と第2壁状部82の一端部とが接続されてなるL字状の形状を有していてもよい。これにより、中央部6cから第1辺部6d、第2辺部6eおよび角部6bに向かう方向に流動するレジストの外部への流出を、第1壁状部81における中央部6cに臨む壁面と第2壁状部82における中央部6cに臨む壁面とで効果的に抑えることができる。
第1辺部6dに平行な方向における第1壁状部81の長さL1、および第2辺部6eに平行な方向における第2壁状部82の長さL2は、例えば、100μm~500μm程度である。第1壁状部81の長さL1と第2壁状部82の長さL2とは、互いに異なっていてもよく、互いに等しくてもよい。第1壁状部81の長さL1と第2壁状部82の長さL2とが互いに等しい場合には、突起体8近傍におけるレジストの流動を、第1辺部6d側と第2辺部6e側とで均等にすることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制できるため、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
図9Bは、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図9Bに示す平面図は、図9Aに示した平面図に対応する。
突起体8は、平面視において、変形L字状の形状を有していてもよい。突起体8は、例えば図9Bに示すように、第1壁状部81、第2壁状部82および第3壁状部83を有していてもよい。第1壁状部81は、平面視において、長手方向が第1辺部6dに平行である長方形状の外形を有していてもよい。第2壁状部82は、平面視において、長手方向が第2辺部6eに平行である長方形状の外形を有していてもよい。第3壁状部83は、平面視において、長手方向が第1辺部6dおよび第2辺部6eの両方と非平行である略長方形状の外形を有し、第1壁状部81の一端部と第2壁状部82の一端部とを接続していてもよい。この場合、中央部6cから第1辺部6dに向かう方向に流動するレジストの外部への流出を、第1壁状部81における中央部6cに臨む壁面で抑え、中央部6cから第2辺部6eに向かう方向に流動するレジストの外部への流出を、第2壁状部82の中央部6cに臨む壁面で抑えることができる。さらに、中央部6cから角部6bに向かう方向に流動するレジストの外部への流出を、第3壁状部83における中央部6cに臨む壁面で抑えることができる。それゆえ、図9Bに示す突起体8によれば、中央部6cから第1辺部6d、第2辺部6eおよび角部6bに向かう方向に流動するレジストが外部に流出することを効果的に抑制でき、故に表示部のレジスト膜厚を均一化することができる。
第1辺部6dに平行な方向における第1壁状部81の長さL1、および第2辺部6eに平行な方向における第2壁状部82の長さL2は、例えば、100μm~200μm程度である。第1壁状部81の一端部と第2壁状部82の一端部とを結ぶ方向における第3壁状部83の長さL3は、例えば、100μm~400μm程度である。平面視において、第1壁状部81の長手方向と第3壁状部83の長手方向とが成す角度θ1は、例えば、120°~150°程度であってもよく、130°~140°程度であってもよく、135°程度であってもよい。また、平面視において、第2壁状部82の長手方向と第3壁状部83の長手方向とが成す角度θ2は、例えば、120°~150°程度であってもよく、130°~140°程度であってもよく、135°程度であってもよい。
図10は、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図10に示す平面図は、図6に示した平面図に対応する。
突起体8は、第1壁状部81および第2壁状部82を有していてもよい。突起体8は、第1壁状部81の一端部と第2壁状部82の一端部とが互いに接続されていてもよい。第1壁状部81は、平面視において、長手方向が第1辺部6dおよび第2辺部6eと非平行である長方形状の外形を有していてもよい。第2壁状部82は、平面視において、長手方向が第1辺部6dおよび第2辺部6eと非平行な第2方向に延びる長方形状の外形を有していてもよい。平面視において、第1壁状部81の長手方向と第2壁状部82の長手方向とが成す角度θ3は、例えば、90°を超え、かつ180°未満であってもよい。これにより、中央部6cから第1辺部6d、第2辺部6eおよび角部6bに向かう方向に流動するレジストの外部への流出を、第1壁状部81における中央部6cに臨む壁面と第2壁状部82における中央部6cに臨む壁面とで効果的に抑えられ、故に表示部のレジスト膜厚を均一化することができる。
また、図10に示す突起体8によれば、第1壁状部81および第2壁状部82は、中央部6cから角部6bに向かう方向に流動してくるレジストの流動方向を、第1辺部6d側または第2辺部6e側に向けて偏向することができる。これにより、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、レジストの、角部6bを介した外部への流出を効果的に抑制できる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
突起体8は、横断面の角部が曲線状に丸められていてもよい。この場合、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎるとき、レジストを、突起体8の周囲に滞留させず、外部に流出させることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制できるため、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
図11A,11B,11Cは、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図11A,11B,11Cに示す平面図は、図6に示した平面図に対応する。
突起体8は、複数の突起片80から構成されていてもよい。複数の突起片80は、例えば図11Aに示すように、全体として矩形状に配置されていてもよい。この場合、中央部6cから角部6bに向かう方向に流動するレジストを阻止し、外部への流出を抑制することができる。その結果、電極パッド形成工程において、レジストパターンの厚さを実装面6a全体にわたって同等にし、導電層に対する電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
また、図11Aに示す突起体8によれば、中央部6cから角部6bに向かう方向に流動するレジストの量が多すぎる場合に、レジストを、突起体8の周囲に滞留させず、突起片80同士の間隙を介して外部に流出させることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制し、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
図11Bは、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図11Bに示す平面図は、図6に示した平面図に対応する。
突起体8は、例えば図11Bに示すように、第1辺部6dに平行に配列された複数の第1突起片84と、第2辺部6eに平行に配列された複数の第2突起片85とから構成されていてもよい。複数の第1突起片84および複数の第2突起片85は、全体としてL字状に配列されていてもよい。この場合、実装面6aの中央部6cから、実装面6aの第1辺部6d、第2辺部6eおよび角部6bに向かうレジストの外部への流出を、抑えることができる。その結果、レジストパターンの厚さを実装面6a全体にわたって同等にし、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
また、図11Bに示す突起体8によれば、中央部6cから第1辺部6d、第2辺部6eおよび角部6bに向かう方向に流動するレジストの量が多すぎる場合に、レジストを、突起体8の周囲に滞留させず、突起片84,85同士の間隙を介して外部に流出させることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制し、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
図11Cは、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図11Cに示す平面図は、図6に示した平面図に対応する。
突起体8は、例えば図11Cに示すように、第1辺部6dに平行に配列された複数の第1突起片84と、第2辺部6eに平行に配列された複数の第2突起片85と、複数の第3突起片86とから構成されていてもよい。複数の第3突起片86は、複数の第1突起片84のうち角部6bに最も近接する突起片84と、複数の第2突起片85のうち角部6b塗布されるに最も近接する突起片85との間に、第1辺部6dおよび第2辺部6eの両方に非平行に配列されていてもよい。この場合、実装面6aの中央部6cから、実装面6aの第1辺部6d、第2辺部6eおよび角部6bに向かう方向に流動するレジストの外部への流出を、各突起片80における中央部6cに臨む壁面で効果的に抑えられ、故に表示部のレジスト膜厚を均一化することができる。
また、図11Cに示す突起体8によれば、中央部6cから第1辺部6d、第2辺部6eおよび角部6bに向かう方向に流動するレジストの量が多すぎる場合に、レジストを、突起体8の周囲に滞留させず、突起片84,85,86同士の間隙を介して外部に流出させることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制し、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
なお、図11A,11B,11Cでは、突起片80、第1突起片84、第2突起片85および第3突起片86が、四角柱、四角錐または四角錐台の形状を有する場合を示したが、突起片80、第1突起片84、第2突起片85および第3突起片86は、その形状が、三角柱、三角錐体、三角錐台、円柱、円錐、円錐台、楕円柱、楕円錐、楕円錐台、長円柱、長円錐または長円錐台であってもよい。
図12は、実施形態に係る表示装置の変形例の一部を概略的に示す平面図である。図12に示す平面図は、図6に示した平面図に対応する。
突起体8は、複数の突起片から構成されていてもよい。複数の突起片は、例えば図12に示すように、第1辺部6dと非平行に配列された複数の第4突起片87、および第2辺部6eと非平行に配列された複数の第5突起片88であってもよい。複数の第4突起片87および複数の第5突起片88は、全体として、図10に示したような、変形L字状に配列されていてもよい。この場合、実装面6aの中央部6cから、実装面6aの第1辺部6d、第2辺部6eおよび角部6bに向かうレジストの外部への流出を、各突起片87,88における中央部6cに臨む壁面で効果的に抑えられ、故に表示部のレジスト膜厚を均一化することができる。
また、図12に示す突起体8によれば、実装面6aの中央部6cから、実装面6aの第1辺部6d、第2辺部6eおよび角部6bに向かう方向に流動するレジストの量が多すぎる場合に、レジストを、突起体8の周囲に滞留させず、突起片80同士の間隙を介して外部に流出させることができる。その結果、レジストパターンの表面に凹凸等の変形が生じることを抑制し、電極パターン露光処理後のレジスト現像処理を均一に進行させることができる。ひいては、電極パッド31の所望のパターンを形成することができ、表示装置1の表示品質および表示装置1の製造の歩留りを効果的に向上させることが可能になる。
なお、図12では、第4突起片87および第5突起片88が、四角柱、四角錐または四角錐台の形状を有する場合を示したが、第4突起片87および第5突起片88は、その形状が、三角柱、三角錐体、三角錐台、円柱、円錐、円錐台、楕円柱、楕円錐、楕円錐台、長円柱、長円錐または長円錐台であってもよい。
本開示は次の実施の形態が可能である。
本開示の表示装置は、第1面に、第1領域および前記第1領域を取り囲む第2領域を有する基板と、
前記第1領域内に、マトリクス状に配列された複数の画素であって、各々が、電極パッド、および前記電極パッドに接続された発光ダイオード素子を有する複数の画素と、
平面視で前記第1領域上における中心よりも前記第2領域寄りの位置に配置され、前記基板から離隔する方向において、前記電極パッドよりも突出した突出部と、を備える構成である。
本開示の表示装置によれば、表示領域の中央部に位置する画素の電極パッドと、表示領域の外周部に位置する画素の電極パッドとを同一パターンに形成することができる。即ち、ガラス基板等の基板上に、表示領域となる絶縁層積層体をフォトリソグラフィ法によって形成する際に、絶縁層積層体の上面に塗布されるフォトレジストの厚みを均一化することができる。その結果、表示領域の中央部に位置する画素の電極パッドと外周部に位置する画素の電極パターンとを、同一パターンに形成することができる。それ故、表示装置の製造の歩留りを向上させることが可能になるとともに、表示装置の表示品質を向上させることが可能になる。
本開示は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本開示の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本開示の範囲内のものである。
以上、本開示の実施形態について詳細に説明したが、本開示は上述の実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において、種々の変更、改良等が可能である。上記各実施形態をそれぞれ構成する全部または一部を、適宜、矛盾しない範囲で組み合わせ可能であることは、言うまでもない。また、本開示の表示装置は、各種の電子機器に適用できる。その電子機器としては、例えば、複合型かつ大型の表示装置(マルチディスプレイ)、自動車経路誘導システム(カーナビゲーションシステム)、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント(PDA)、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、商業用のプリグラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機(ATM)、自動販売機、デジタル表示式腕時計、スマートウォッチ、駅および空港等に設置される案内表示装置などがある。
1 表示装置
2 基板
2a 第1面
2b 第2面
2c 側面
2d 第1領域
2e 第2領域
2f 角部
3 画素
31 電極パッド
311 正電極
312 負電極
32 発光ダイオード素子
321 アノード電極
322 カソード電極
33 絶縁層積層体
33a 上面
331,332,333,334 絶縁層
34 透明導電層
4 電源回路
5 配線導体
51 配線パッド
52 裏面配線パッド
53 側面導体
54 VDD配線導体
55 VSS配線導体
56 裏面配線導体
6 画素構造体
6a 実装面
6b 角部
6c 中央部
6d 第1辺部
6e 第2辺部
7 配線構造体
7a 上面
8 突起体
8a 斜辺
8b 直角部分
8c 一辺
8d 長辺
9 突出部
80 突起片
80a 斜辺
81 第1壁状部
82 第2壁状部
83 第3壁状部
84 第1突起片
85 第2突起片
86 第3突起片
87 第4突起片
88 第5突起片
89 突条部

Claims (14)

  1. 第1面に絶縁層積層体がある基板であって前記絶縁層積層体の上面の中心領域であるとともに表示領域である第1領域と、前記第1領域を取り囲む、前記絶縁層積層体の上面の周縁領域であるとともに額縁領域である第2領域と、を有する基板と、
    前記第1領域内に、マトリクス状に配列された複数の画素であって、各々が、電極パッド、および前記電極パッドに接続された発光ダイオード素子を有する複数の画素と、
    平面視で前記第1領域上における中心よりも前記第2領域寄りの位置に配置され、前記基板から離隔する方向において、前記電極パッドよりも突出した突出部と、を備え
    前記第1領域は、平面視で矩形状であり、
    前記突出部は、平面視において、前記第1領域の4つの角部にそれぞれ配置されることによって、前記複数の画素の全体を囲んでいる表示装置。
  2. 前記突出部は、前記基板から離隔する方向において、前記電極パッドよりも突出している請求項1に記載の表示装置。
  3. 前記突出部は、前記突出部と前記第1領域の中心を結ぶ仮想線に略直交する壁面を有しており、
    前記壁面は、前記第1領域の中心の側に臨んでいる、請求項1または2に記載の表示装置。
  4. 前記壁面は、上端が下端よりも前記基板の端に近い位置にある傾斜面である、請求項3に記載の表示装置。
  5. 前記壁面は、前記第1領域の中心の側に凸の曲面状である、請求項3に記載の表示装置。
  6. 前記壁面は、前記第1領域の中心の側に突出する突出部がある、請求項3に記載の表示装置。
  7. 前記突出部は、下端の太さが上端の太さよりも太い、請求項1~6のいずれか1項に記載の表示装置。
  8. 前記突出部は、頂面が上方に向かって凸の曲面状である、請求項1~7のいずれか1項に記載の表示装置。
  9. 前記突出部は、平面視において、前記第1領域の隣接する2辺に沿って延びるL字状の形状である、請求項1~8のいずれか1項に記載の表示装置。
  10. 前記突出部は、互いに間隔を空けて配置された複数の突起片からなる、請求項1~9のいずれか1項に記載の表示装置。
  11. 前記複数の突起片は、前記突出部と前記第1領域の中心を結ぶ仮想線に略直交する方向に3つ以上配列されており、配列の中心部に位置する前記突起片が残余の前記突起片よりも前記第1領域の中心に近い位置にある請求項10に記載の表示装置。
  12. 前記突出部と離隔して前記第1領域に配置されている突条部を含み、
    前記突条部は、平面視において、前記第1領域の周縁に沿って延びている、請求項1~11のいずれか1項に記載の表示装置。
  13. 記突条部は、前記第1領域の4つの辺部のそれぞれに配置されている、請求項12に記載の表示装置。
  14. 前記発光ダイオード素子は、マイクロ発光ダイオードを含む、請求項1~13のいずれか1項に記載の表示装置。
JP2021570675A 2020-01-17 2020-12-04 表示装置 Active JP7354296B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020005880 2020-01-17
JP2020005880 2020-01-17
PCT/JP2020/045333 WO2021145091A1 (ja) 2020-01-17 2020-12-04 表示装置

Publications (2)

Publication Number Publication Date
JPWO2021145091A1 JPWO2021145091A1 (ja) 2021-07-22
JP7354296B2 true JP7354296B2 (ja) 2023-10-02

Family

ID=76864196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021570675A Active JP7354296B2 (ja) 2020-01-17 2020-12-04 表示装置

Country Status (2)

Country Link
JP (1) JP7354296B2 (ja)
WO (1) WO2021145091A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003994A (ja) 2008-06-23 2010-01-07 Sharp Corp 照明装置、バックライト装置および照明装置の製造方法
JP2013183042A (ja) 2012-03-02 2013-09-12 Stanley Electric Co Ltd 光源装置
JP2018182282A (ja) 2017-04-21 2018-11-15 ルーメンス カンパニー リミテッド マイクロledディスプレイ装置及びその製造方法
WO2019111610A1 (ja) 2017-12-04 2019-06-13 株式会社ブイ・テクノロジー Led表示パネルの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199829A (ja) * 1993-12-28 1995-08-04 Harrison Denki Kk 発光ユニットおよび表示装置ならびに照明装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003994A (ja) 2008-06-23 2010-01-07 Sharp Corp 照明装置、バックライト装置および照明装置の製造方法
JP2013183042A (ja) 2012-03-02 2013-09-12 Stanley Electric Co Ltd 光源装置
JP2018182282A (ja) 2017-04-21 2018-11-15 ルーメンス カンパニー リミテッド マイクロledディスプレイ装置及びその製造方法
WO2019111610A1 (ja) 2017-12-04 2019-06-13 株式会社ブイ・テクノロジー Led表示パネルの製造方法

Also Published As

Publication number Publication date
WO2021145091A1 (ja) 2021-07-22
JPWO2021145091A1 (ja) 2021-07-22

Similar Documents

Publication Publication Date Title
US11056630B2 (en) Display module having glass substrate on which side wirings are formed and manufacturing method of the same
CN107564923B (zh) 一种阵列基板及其制备方法、柔性显示装置
US11758799B2 (en) Display device and method of manufacturing the same
JP5311531B2 (ja) 半導体チップの実装された表示パネル
CN105047686B (zh) 阵列基板、显示面板和显示装置
JP5189573B2 (ja) 電気泳動表示素子及びその製造方法
CN103337500B (zh) 主动元件阵列基板及其制造方法
US20160313478A1 (en) Flexible substrate and display device including the same
US11289512B2 (en) Substrate and manufacturing method thereof, display panel and display device
JP6324098B2 (ja) 表示装置及びその製造方法
JPWO2014103915A1 (ja) 表示素子
WO2020192347A1 (zh) 驱动背板、其制作方法及显示面板
CN104465672B (zh) 阵列基板和显示装置
CN105070743B (zh) 阵列基板及其制作方法、显示面板、显示装置
CN115101534B (zh) 显示基板及其制备方法、显示装置
CN111129105B (zh) 一种阵列基板、其制作方法、显示面板及显示装置
JP7354296B2 (ja) 表示装置
US20240258477A1 (en) Display panel and manufacturing method thereof, display device and splicing display device
CN112436033A (zh) 显示装置和印刷电路板
WO2023159567A1 (zh) 显示基板、封装基板及显示装置
US20240427183A1 (en) Liquid crystal writing screen and preparation method thereof
US20220208941A1 (en) Display device and method of manufacturing the same
US20080179759A1 (en) Method for manufacturing semiconductor device, semiconductor device, electro-optical device, and electronic apparatus
US20250056980A1 (en) Display Panel and Preparation Method Therefor, and Display Device
US11825600B2 (en) Printed circuit board, display device, and manufacturing method of display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230920

R150 Certificate of patent or registration of utility model

Ref document number: 7354296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150