[go: up one dir, main page]

TWI836771B - 影像感測器及用於形成其的方法 - Google Patents

影像感測器及用於形成其的方法 Download PDF

Info

Publication number
TWI836771B
TWI836771B TW111146592A TW111146592A TWI836771B TW I836771 B TWI836771 B TW I836771B TW 111146592 A TW111146592 A TW 111146592A TW 111146592 A TW111146592 A TW 111146592A TW I836771 B TWI836771 B TW I836771B
Authority
TW
Taiwan
Prior art keywords
gate dielectric
dielectric structure
gate
semiconductor substrate
disposed
Prior art date
Application number
TW111146592A
Other languages
English (en)
Other versions
TW202335269A (zh
Inventor
王子睿
楊敦年
王銓中
徐銘杰
徐偉誠
山下雄一郎
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202335269A publication Critical patent/TW202335269A/zh
Application granted granted Critical
Publication of TWI836771B publication Critical patent/TWI836771B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/812—Arrangements for transferring the charges in the image sensor perpendicular to the imaging plane, e.g. buried regions used to transfer generated charges to circuitry under the photosensitive region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本揭露的各種實施例是有關於一種影像感測器及用於形 成其的方法。所述影像感測器包括設置於基底中的深溝渠隔離(DTI)結構。基底的畫素區設置於深溝渠隔離結構的內周界內。光偵測器設置於基底的畫素區中。閘極電極結構至少部分地上覆於基底的畫素區上方。第一閘極介電結構部分地上覆於基底的畫素區上方。第二閘極介電結構部分地上覆於基底的畫素區上方。閘極電極結構上覆於第一閘極介電結構的一部分及第二閘極介電結構的一部分兩者上方。第一閘極介電結構具有第一厚度。第二閘極介電結構具有大於第一厚度的第二厚度。

Description

影像感測器及用於形成其的方法
本發明的實施例是有關於一種影像感測器及用於形成其的方法。
許多現代電子裝置(例如，智慧型電話、數位相機、生物醫學成像裝置、汽車成像裝置等)包括影像感測器。所述影像感測器包括被配置成吸收入射輻射並輸出對應於所述入射輻射的電性訊號的一或多個光偵測器(例如，光二極體、光電晶體、光敏電阻器等)。一些類型的影像感測器包括電荷耦合裝置(charge-coupled device，CCD)影像感測器及互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)影像感測器。相較於CCD影像感測器，CMOS影像感測器因低功耗、小尺寸、快速資料處理、資料的直接輸出及低製造成本而受到青睞。一些類型的CMOS影像感測器包括正面照明(front-side illuminated，FSI)影像感測器及背面照明(backside illuminated，BSI)影像感測器。
本發明實施例的一種影像感測器，包括：深溝渠隔離(DTI)結構，設置於半導體基底中，其中所述深溝渠隔離結構以閉環路徑在側向上延伸穿過所述半導體基底，並且其中所述半導體基底的畫素區設置於所述深溝渠隔離結構的內周界內；光偵測器，設置於所述半導體基底的所述畫素區中；閘極電極結構，部分地上覆於所述半導體基底的所述畫素區上方；第一閘極介電結構，部分地上覆於所述半導體基底的所述畫素區上方；以及第二閘極介電結構，部分地上覆於所述半導體基底的所述畫素區上方，其中所述閘極電極結構上覆於所述第一閘極介電結構的一部分及所述第二閘極介電結構的一部分兩者上方，並且其中所述第二閘極介電結構的一部分的厚度大於所述第一閘極介電結構的一部分的厚度。
本發明實施例的一種影像感測器，包括：隔離結構，設置於半導體基底中，其中所述隔離結構自所述半導體基底的第一表面穿過所述半導體基底垂直延伸至與所述半導體基底的所述第一表面相對的所述半導體基底的第二表面；浮動擴散節點，設置於所述半導體基底中並且位於所述隔離結構的一側上；光偵測器，設置於所述半導體基底中並且在側向上位於所述浮動擴散節點與所述隔離結構之間；閘極電極結構，設置於所述半導體基底上方並且在側向上位於所述浮動擴散節點與所述光偵測器之間，其中所述半導體基底的所述第一表面垂直設置於所述閘極電極結構與所述半導體基底的所述第二表面之間；第一閘極介電結構， 設置於所述半導體基底的所述第一表面上方；以及第二閘極介電結構，設置於所述半導體基底的所述第一表面上方且位於所述第一閘極介電結構的一側上，其中所述第二閘極介電結構的厚度大於所述第一閘極介電結構的厚度，其中所述第二閘極介電結構上覆於所述隔離結構上方，並且其中所述閘極電極結構部分地上覆於所述第一閘極介電結構及所述第二閘極介電結構兩者上方。
本發明實施例的一種用於形成影像感測器的方法，所述方法包括：在半導體基底中形成光偵測器；在所述半導體基底的第一側上方形成第一閘極介電結構；在所述半導體基底的所述第一側上方形成第二閘極介電結構，其中所述第二閘極介電結構被形成為具有較所述第一閘極介電結構的厚度大的厚度；部分地在所述第一閘極介電結構上方且部分地在所述第二閘極介電結構上方形成閘極電極結構；在所述半導體基底中形成暴露出所述第二閘極介電結構的一部分的溝渠，其中所述溝渠自與所述半導體基底的所述第一側相對的所述半導體基底的第二側形成；以及在所述溝渠中形成背面深溝渠隔離(BDTI)結構。
100a、200a:視圖/剖視圖
100b、200b:視圖/佈局圖
102、808、822:基底
102b:背面
102f:正面
104:光偵測器
106、506:浮動擴散節點
108:摻雜井
110、510:閘極電極結構
112、116、508:閘極介電結構
114、118、1304、1404:厚度
120、122、512、514:部分
124、516:轉移閘極
126、814、826:層間介電結構/ILD結構
128、816、828:內連結構
128a、128a1、128a2、128a3、128a4:導電接觸窗
128b:導通孔
128c:導線
130:深溝渠隔離結構/DTI結構
132、504:畫素區
133、502、502a、502b、502c、502d:畫素
134、136、202、204:周界
138、140、142、144、206、208、210、212、214:側壁
216、218:表面
300、400、500、600、900:佈局圖
700、800、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400:剖視圖
702:側壁間隔件
704:接觸蝕刻終止層/CESL
706:介電層
708:光透射結構
710:介電柵格
712:金屬柵格
714:電磁輻射濾波器/EMR濾波器
716:微透鏡
802、804、806:晶片
810、810a、810b、810c:讀出電晶體
812、825:隔離結構
818、830:導電特徵
820、832:導電焊墊
824:邏輯電晶體
902a、902b、902c:閘極堆疊
904、906、908:源極/汲極區
1000、1100:電路圖
1002:畫素內電路
1004:特殊應用積體電路/ASIC
1102、1104、1106、1108:光偵測器
1110、1112、1114、1116:轉移閘極
1302、1402:閘極介電層
1306、1904:遮罩層
1902:溝渠
1906:蝕刻製程
2500:流程圖
2502、2504、2506、2508、2510、2512、2514、2516:步驟
A-A:線
藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A至圖1B示出影像感測器的一些實施例的各種視圖，所 述影像感測器包括具有第一厚度的第一閘極介電結構及具有大於第一厚度的第二厚度的第二閘極介電結構。
圖2A至圖2B示出圖1A至圖1B的影像感測器的一些其他實施例的各種視圖。
圖3示出圖2A至圖2B的影像感測器的一些其他實施例的佈局圖。
圖4示出圖2A至圖2B的影像感測器的一些其他實施例的佈局圖。
圖5示出圖3的影像感測器的一些其他實施例的佈局圖。
圖6示出圖5的影像感測器的一些其他實施例的佈局圖。
圖7示出圖1A至圖1B的影像感測器的一些其他實施例的剖視圖。
圖8示出圖7的影像感測器的一些其他實施例的剖視圖。
圖9示出圖8的影像感測器的第二晶片的一些實施例的佈局圖。
圖10示出圖8的影像感測器的一些實施例的電路圖。
圖11示出圖10的電路圖的一些其他實施例的電路圖。
圖12至圖24示出一種用於形成影像感測器的方法的一些實施例的一系列剖視圖，所述影像感測器包括具有第一厚度的第一閘極介電結構及具有大於第一厚度的第二厚度的第二閘極介電結構。
圖25示出一種用於形成影像感測器的方法的一些實施例的 流程圖，所述影像感測器包括具有第一厚度的第一閘極介電結構及具有大於第一厚度的第二厚度的第二閘極介電結構。
以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵上方或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
許多可攜式電子裝置(例如，相機、蜂巢式電話等)包 括用於捕捉影像的影像感測器。此種影像感測器的一個實例是具有畫素感測器陣列的互補金屬氧化物半導體(CMOS)影像感測器(CMOS image sensor，CIS)。所述畫素感測器中的每一者包括設置於基底中的光偵測器。所述畫素感測器中的每一者包括轉移閘極(transfer gate)，所述轉移閘極被配置成將累積的電荷自光偵測器轉移至浮動擴散節點。背面深溝渠隔離(back-side deep trench isolation，BDTI)結構設置於基底中，並且在側向上圍繞光偵測器。BDTI結構在光偵測器之間提供良好的電性絕緣。
通常，需要淺溝渠隔離(shallow trench isolation，STI)結構及/或接觸蝕刻終止層(contact etch stop layer，CESL)來形成BDTI結構。STI結構設置於基底中。CESL設置於基底的正面上方及轉移閘極上方。由於BDTI結構是自基底的背面形成的，因此需要STI結構及/或CESL來確保BDTI結構形成製程具有安全的著陸區域(例如，位於基底的正面附近/正面上的區域，所述區域可供用於形成BDTI結構的蝕刻製程著陸/停止而不會對例如轉移閘極、導電接觸窗等其他結構造成損壞)。依靠STI結構及/或CESL來提供安全著陸區域可能會對CIS的效能產生負面影響(例如，不良暗電流效能、不良白畫素效能、不良滿井容量(full well capacity)等)。
舉例而言，為使STI結構提供安全的著陸區域，STI必須相對為大(例如，由於在BDTI結構形成製程中在對上覆進行控制方面存在困難)。因此，STI消耗CIS的大的面積。因此，可能必 須減小光偵測器的大小(例如，覆蓋面積)，此可能對CIS的效能產生負面影響(例如，降低滿井容量效能)。此外，用於形成STI結構的製程(例如，基底的蝕刻)可能會對基底造成損壞，此可能會進一步降低CIS的效能(例如，所述損壞可能對暗電流及/或白色畫素效能產生負面影響)。此外，保護井區(例如，p井)常常與STI結構結合使用來保護STI結構及/或確保STI/基底介面的適當鈍化，此可能會進一步降低CIS的效能(例如，保護井區消耗更大的面積，此可能會進一步降低滿井容量效能)。
在另一實例中，可依賴CESL作為安全著陸區域(例如，在無STI結構的情形中)。在此種情況下，必須在BDTI結構與自轉移閘極(垂直地)延伸的導電接觸窗(例如，金屬接觸窗)之間保留大的面積(例如，大的側向間隔)。需要大的面積以確保BDTI結構形成製程不會損壞導電接觸窗(及/或轉移閘極)，此可能對CIS的效能產生負面影響及/或降低良率(例如，由於在製造期間破壞了CIS的功能)。舉例而言，由於CESL設置於轉移閘極上方並且導電接觸窗穿透CESL，因此若BDTI形成製程的蝕刻製程無意中發生在導電接觸窗下方(例如，由於在對上覆進行控制方面存在困難)，則BDTI形成製程的蝕刻製程可能會不期望地蝕刻透過轉移閘極並進入導電接觸窗，從而損壞導電接觸窗(及/或轉移閘極)。大的面積限制了導電接觸窗的位置及後段製程(back end of line，BEOL)佈線(例如，金屬層1佈線)。因此，利用CESL來獲得安全著陸區域可能會限制按比例縮小CIS的尺寸的能 力(例如，限制極小畫素節距CIS的發展)。
本揭露的各種實施例是有關於一種影像感測器(例如，CIS)。所述影像感測器包括設置於半導體基底中的深溝渠隔離(DTI)結構。半導體基底的畫素區設置於DTI結構的內周界內。光偵測器設置於半導體基底的畫素區中。閘極電極結構至少部分地上覆於半導體基底的畫素區上方。第一閘極介電結構部分地上覆於半導體基底的畫素區上方。第二閘極介電結構部分地上覆於半導體基底的畫素區上方。閘極電極結構上覆於第一閘極介電結構的一部分及第二閘極介電結構的一部分兩者上方。第一閘極介電結構具有第一厚度。第二閘極介電結構具有大於第一厚度的第二厚度。介電結構設置於半導體基底上方。導電接觸窗設置於介電結構中，並自閘極電極結構垂直延伸。導電接觸窗上覆於第二閘極介電結構的一部分上方。
由於第二閘極介電結構具有第二厚度，因此第二閘極介電結構可用於為形成DTI結構的製程提供安全著陸區域。因此，相較於典型的CIS，閘極電極(例如，轉移閘極的閘極電極)的大小可增加及/或閘極電極可設置成更靠近(在側向方向上)DTI。因此，相較於典型的CIS，導電接觸窗亦可設置成更靠近DTI(並且在一些情況下與DTI交疊)。此外，由於閘極電極結構上覆於第一閘極介電結構的所述一部分及第二閘極介電結構的所述一部分兩者上方，因此光偵測器中累積的電荷可高效地自光偵測器轉移至浮動擴散節點(例如，若轉移閘極在浮動擴散節點附近具有太 厚的閘極介電質，則轉移閘極控制電荷自光偵測器轉移至浮動擴散節點的能力可能受到負面影響)。因此，影像感測器可提高按比例縮小CIS的尺寸的能力。
圖1A至圖1B示出影像感測器的一些實施例的各種視圖100a至100b，所述影像感測器包括具有第一厚度114的第一閘極介電結構112及具有大於第一厚度114的第二厚度118的第二閘極介電結構116。更具體而言，圖1A示出影像感測器的一些實施例的剖視圖100a，所述影像感測器包括具有第一厚度的第一閘極介電結構及具有大於第一厚度的第二厚度的第二閘極介電結構。圖1B示出圖1A所示的影像感測器的佈局圖100b。圖1A的剖視圖100a是沿圖1B的線A-A截取的。
如圖1A至圖1B的各種視圖100a至100b所示，影像感測器包括基底102(例如，半導體基底)。基底102具有正面102f及與正面102f相對的背面102b。在一些實施例中，基底102的正面102f由第一表面(例如，正面表面)界定，且基底102的背面102b由與第一表面相對的第二表面(例如，背面表面)界定。基底102可包括任何類型的半導體主體(例如，單晶矽/CMOS塊、矽鍺(SiGe)、絕緣體上矽(silicon on insulator，SOI)等)。在一些實施例中，影像感測器(例如，背面照明影像感測器)被配置成記錄穿過基底102的背面102b的入射輻射(例如，光子)。
光偵測器104(例如，光二極體)設置於基底102中。光偵測器104包括基底102的具有第一摻雜類型(例如，n型/p型) 的一部分。在一些實施例中，基底102的鄰接光偵測器104的一些部分具有與第一摻雜類型相反的第二摻雜類型(例如，p型/n型)，或者所述部分可為固有的。光偵測器104被配置成吸收入射輻射(例如，光)並產生對應於入射輻射的電性訊號。
浮動擴散節點106設置於基底102中，並在側向上與光偵測器104隔開。浮動擴散節點106是基底102的具有第一摻雜類型的區。在一些實施例中，摻雜井108設置於基底102中。在又一些實施例中，浮動擴散節點106可設置於摻雜井108中。摻雜井108是基底102的具有第二摻雜類型的區。
閘極電極結構110設置於基底102的正面102f上方。基底102的正面102f垂直設置於閘極電極結構110與基底102的背面102b之間。在一些實施例中，舉例而言，閘極電極結構110為以下材料或包含以下材料：複晶矽、金屬(例如，鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鈷(Co)或類似金屬)、某種其他導電材料或前述材料的組合。
第一閘極介電結構112設置於基底102的正面102f上方。第一閘極介電結構112具有第一厚度114。在一些實施例中，舉例而言，第一閘極介電結構112為以下材料或包含以下材料：氧化物(例如，二氧化矽(SiO2))、高介電常數介電材料(例如，氧化鉿(HfO2)、氧化鉭(Ta2O5)、氧化矽鉿(HfSixOy)、氧化鉭鉿(HfTaO)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、介電常數大於約3.9的某種其他介電材料)、某種其他介電材料或前述材料的組合。
第二閘極介電結構116設置於基底102的正面102f上方。在一些實施例中，第二閘極介電結構116設置於第一閘極介電結構112的一側上，如圖1A的剖視圖100a所示。第二閘極介電結構116具有大於第一厚度114的第二厚度118。在一些實施例中，舉例而言，第二閘極介電結構116為以下材料或包含以下材料：氧化物(例如，二氧化矽(SiO2))、高介電常數介電材料(例如，氧化鉿(HfO2)、氧化鉭(Ta2O5)、氧化矽鉿(HfSixOy)、氧化鉭鉿(HfTaO)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、介電常數大於約3.9的某種其他介電材料)、某種其他介電材料或前述材料的組合。在一些實施例中，第二閘極介電結構116及第一閘極介電結構112具有相同的化學組成物(例如，SiO2)。在其他實施例中，第一閘極介電結構112及第二閘極介電結構116可具有不同的化學組成物。在一些實施例中，第二閘極介電結構116在側向上圍繞第一閘極介電結構112。
在一些實施例中，閘極電極結構110是複晶矽或包含複晶矽。在此類實施例中，舉例而言，第一閘極介電結構112及/或第二閘極介電結構116可為或者可包含氧化物(例如，SiO2)。在其他實施例中，閘極電極結構110可為或者可包含金屬，例如鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鈷(Co)或類似金屬。在此類實施例中，第一閘極介電結構112及/或第二閘極介電結構116可為或者可包含高介電常數介電材料，例如氧化鉿(HfO2)、氧化鉭(Ta2O5)、氧化鉿矽(HfSixOy)、氧化鉿鉭 (HfTaO)、氧化鋁(Al2O3)、氧化鋯(ZrO2)或類似介電材料。
閘極電極結構110至少部分地上覆於第一閘極介電結構112上方。閘極電極結構110至少部分地上覆於第二閘極介電結構116上方。閘極電極結構110上覆於第一閘極介電結構112的一部分120及第二閘極介電結構116的一部分122兩者上方。在一些實施例中，閘極電極結構110的上覆於第一閘極介電結構112的部分120上方的部分具有第一高度(例如，上表面與下表面之間的垂直距離)。在又一些實施例中，閘極電極結構110的上覆於第二閘極介電結構116的部分122上方的部分具有較第一高度小的第二高度。在一些實施例中，閘極電極結構110的上覆於第一閘極介電結構112的部分120上方的部分被稱為閘極電極結構110的第一部分；且閘極電極結構110的上覆於第二閘極介電結構116的部分122上方的部分被稱為閘極電極結構110的第二部分。
閘極電極結構110、第一閘極介電結構112的上覆有閘極電極結構110的部分、以及第二閘極介電結構116的上覆有閘極電極結構110的部分界定轉移閘極124。舉例而言，閘極電極結構110、第一閘極介電結構112的部分120及第二閘極介電結構116的部分122界定轉移閘極124。轉移閘極124設置於基底102的正面102f上。轉移閘極124被配置成選擇性地在光偵測器104與浮動擴散節點106之間形成導電通道，使得光偵測器104中(例如，經由吸收入射輻射)累積的電荷可轉移至浮動擴散節點106。
層間介電(interlayer dielectric，ILD)結構126設置於基 底102的正面102f上方。ILD結構126設置於第一閘極介電結構112、第二閘極介電結構116及閘極電極結構110(且因此轉移閘極124)上方。在一些實施例中，ILD結構126包括一或多個堆疊的ILD層，所述堆疊的ILD層可分別包含低介電常數介電質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，SiO2)或類似材料。在一些實施例中，ILD結構126被稱為介電結構。
內連結構128(例如，銅內連線)設置於ILD結構126中並且位於基底102的正面102f上方。內連結構128包括多個導電接觸窗128a(例如，金屬接觸窗)、多個導通孔128b(例如，金屬通孔)及多條導線128c(例如，金屬線)。在一些實施例中，舉例而言，內連結構128可為或者可包含銅(Cu)、鋁(Al)、鎢(W)、金(Au)、某種其他導電材料或前述材料的組合。在又一些實施例中，所述多個導電接觸窗128a可包含第一導電材料(例如，W)，並且所述多個導通孔128b及所述多條導線128c可包含不同於第一導電材料的第二導電材料(例如，Cu)。
所述多個導電接觸窗128a包括第一導電接觸窗128a1及第二導電接觸窗128a2。第一導電接觸窗128a1自閘極電極結構110垂直延伸至所述多條導線128c中的第一條導線。第一導電接觸窗128a1將閘極電極結構110電性耦合至所述多條導線128c中的所述第一條導線。第一導電接觸窗128a1上覆於第二閘極介電結構116上方。在一些實施例中，第一導電接觸窗128a1上覆於第二閘極介電結構116的部分122上方。
第二導電接觸窗128a2自浮動擴散節點106垂直延伸至所述多條導線128c中的第二條導線。第二導電接觸窗128a2將浮動擴散節點106電性耦合至所述多條導線128c中的所述第二條導線。
深溝渠隔離(DTI)結構130設置於基底102中。DTI結構130自基底102的背面102b延伸至基底102中。在一些實施例中，DTI結構130自基底102的背面102b(例如，背面表面)穿過基底102垂直延伸至基底102的至少正面102f(例如，正面表面)(例如，DTI結構130完全穿過基底102延伸)。在一些實施例中，DTI結構130接觸(例如，直接接觸)第二閘極介電結構116。在又一些實施例中，DTI結構130可垂直延伸穿過基底102(例如，自基底102的背面102b延伸並穿過基底102的正面102f)以接觸第二閘極介電結構116。在一些實施例中，DTI結構130被稱為隔離結構。在其他實施例中，DTI結構130可被稱為背面深溝渠隔離(BDTI)結構。
由於第二閘極介電結構116具有第二厚度118，因此第二閘極介電結構116可用作用於形成DTI結構130的製程的安全著陸區域，此將在下文中更詳細地進行描述。因此，相較於典型的影像感測器(例如，具有轉移閘極的影像感測器，所述轉移閘極的閘極介電質具有始終相同的厚度)，閘極電極結構110的大小可增加及/或閘極電極結構110可設置成更靠近(在側向方向上)DTI結構130。因此，相較於典型的影像感測器，第一導電接觸窗128a1 亦可設置成更靠近DTI結構130。此外，由於閘極電極結構110上覆於第一閘極介電結構112的部分120及第二閘極介電結構116的部分122兩者上方，因此光偵測器104中累積的電荷可高效地自光偵測器104轉移至浮動擴散節點106(例如，若轉移閘極124在浮動擴散節點106附近具有太厚的閘極介電質，則轉移閘極124控制電荷自光偵測器104轉移至浮動擴散節點106的能力可能受到負面影響)。因此，影像感測器的尺寸可較典型的影像感測器小(例如，較典型的影像感測器按比例縮小得更多)(例如，由於閘極電極結構110上覆於第一閘極介電結構112的部分120及第二閘極介電結構116的部分122兩者上方，影像感測器可提高按比例縮小影像感測器的尺寸的能力)。
在圖1A至圖1B的各種視圖100a至100b中還示出DTI結構130在側向上延伸穿過基底102。在一些實施例中，DTI結構130以閉環路徑在側向上延伸穿過基底102。在一些實施例中，DTI結構130可在側向上圍繞光偵測器104。在又一些實施例中，DTI結構130在側向上圍繞浮動擴散節點106(及摻雜井108)。基底102的畫素區132設置於DTI結構130的第一周界134(例如，內周界)內。DTI結構130的第一周界134由DTI結構130的側壁(例如，內側壁)界定。
在一些實施例中，畫素區132、設置於畫素區132內的特徵(例如，結構特徵)(例如，光偵測器104、浮動擴散節點106及摻雜井108)、以及轉移閘極124是影像感測器的畫素133的一 部分。舉例而言，畫素133包括畫素區132、光偵測器104、浮動擴散節點106(及摻雜井108)及轉移閘極124(其包括閘極電極結構110、第一閘極介電結構112的部分120及第二閘極介電結構116的部分122)。
閘極電極結構110部分地上覆於基底102的畫素區132上方。在一些實施例中，閘極電極結構110在側向上設置於DTI結構130的第一周界134內(例如，在側向上完全設置於其中)。第一閘極介電結構112部分地上覆於基底102的畫素區132上方。在一些實施例中，第一閘極介電結構112在側向上設置於DTI結構130的第一周界134內(例如，在側向上完全設置於其中)。第二閘極介電結構116部分地上覆於基底102的畫素區132上方。第二閘極介電結構116至少部分地上覆於DTI結構130上方。在一些實施例中，第二閘極介電結構116上覆(例如，完全上覆)於DTI結構130上方。在一些實施例中，第一導電接觸窗128a1在側向上設置於DTI結構130的第一周界134內。
第一閘極介電結構112具有周界136(例如，外周界)。第一閘極介電結構112的周界136由第一閘極介電結構112的側壁(例如，外側壁)界定。在一些實施例中，第一閘極介電結構112的周界136在側向上設置於DTI結構130的第一周界134內。
在一些實施例中，第二閘極介電結構116具有在側向上設置於閘極電極結構110的第一側壁140與閘極電極結構110的第二側壁142之間的側壁138。在一些實施例中，第二閘極介電結 構116的側壁138在閘極電極結構110的第一側壁140與閘極電極結構110的第二側壁142之間在側向上鄰接(例如，直接接觸)第一閘極介電結構112的側壁。在一些實施例中，第二閘極介電結構116的側壁138面向第一閘極介電結構112。閘極電極結構110的第一側壁140與閘極電極結構110的第二側壁142相對。閘極電極結構110的第一側壁140面向DTI結構130的第一側壁144。在一些實施例中，第一導電接觸窗128a1在側向上設置於閘極電極結構110的第二側壁142與DTI結構130的第一側壁144之間。在一些實施例中，閘極電極結構110的第一側壁140具有第一長度；且閘極電極結構110的第二側壁142具有大於第一長度的第二長度。
在一些實施例中，浮動擴散節點106(及摻雜井108)設置於基底102的畫素區132中。浮動擴散節點106(及摻雜井108)設置於DTI結構130的一側(例如，DTI結構130的第一側壁144的一側)上。光偵測器104在側向上設置於浮動擴散節點106與DTI結構130(例如，DTI結構130的第一側壁144)之間。
在一些實施例中，浮動擴散節點106(及摻雜井108)在側向上設置於第一閘極介電結構112的周界136內。在一些實施例中，第二導電接觸窗128a2在側向上設置於DTI結構130的第一周界134內。在又一些實施例中，第二導電接觸窗128a2在側向上設置於第一閘極介電結構112的周界136內。
在一些實施例中，第一厚度114小於或等於約70埃(Å) (例如，約70埃包括由於製造製程引起的小變化)。在又一些實施例中，第一厚度114在約60埃與約70埃之間。在一些實施例中，若第一厚度114大於約70埃，則轉移閘極124可能無法控制光偵測器104與浮動擴散節點106之間的電荷流動。
在一些實施例中，第二厚度118在約80埃與約3000埃之間。在一些實施例中，第二厚度118為約150埃。在一些實施例中，若第二厚度118大於約3000埃，則轉移閘極124可能無法控制光偵測器104與浮動擴散節點106之間的電荷流動(例如，由於閘極電極結構110的有效高度降低)。在又一些實施例中，若第二厚度118小於約80埃，則第二閘極介電結構116的部分122可能無法用作安全著陸區域(例如，由於用於形成DTI結構130的蝕刻製程能夠輕易地完全蝕刻透過第二閘極介電結構116)。
圖2A至圖2B示出圖1A至圖1B的影像感測器的一些其他實施例的各種視圖200a至圖200b。更具體而言，圖2A示出圖1A至圖1B的影像感測器的一些其他實施例的剖視圖200a。圖2B示出圖2A所示影像感測器的佈局圖200b。圖2A的剖視圖200a是沿圖2B的線A-A截取的。
如圖2A至圖2B的各種視圖200a至200b所示，在一些實施例中，閘極電極結構110上覆於DTI結構130上方。在又一些實施例中，DTI結構130的第一周界134部分地設置於閘極電極結構110的周界202(例如，外周界)內。閘極電極結構110的周界202由閘極電極結構110的側壁(例如，外側壁)界定。在 一些實施例中，DTI結構130的第二周界204部分地設置於閘極電極結構110的周界202內。DTI結構130的第二周界204由DTI結構130的側壁(例如，外側壁)界定。
在一些實施例中，DTI結構130的第一側壁144在側向上設置於閘極電極結構110的第一側壁140與閘極電極結構110的第二側壁142之間。在又一些實施例中，DTI結構130的第二側壁206在側向上設置於閘極電極結構110的第一側壁140與閘極電極結構110的第二側壁142之間。在一些實施例中，DTI結構130的第三側壁208在側向上設置於閘極電極結構110的第三側壁210與閘極電極結構110的第四側壁212之間。閘極電極結構110的第三側壁210與閘極電極結構110的第四側壁212相對。在又一些實施例中，DTI結構130的第四側壁214在側向上設置於閘極電極結構110的第三側壁210與閘極電極結構110的第四側壁212之間。在一些實施例中，DTI結構130在側向上設置於第二閘極介電結構116的側壁138與閘極電極結構110的第一側壁140之間。
在圖2A至圖2B的各種視圖200a至200b中還示出，在一些實施例中，第一導電接觸窗128a1上覆於DTI結構130上方。在此類實施例中，第一導電接觸窗128a1至少部分地在側向上設置於DTI結構130的第一周界134與DTI結構130的第二周界204之間。在又一些實施例中，DTI結構130的第一周界134及/或DTI結構130的第二周界204可部分地設置於第一導電接觸窗128a1 的周界內。由於第一導電接觸窗128a1上覆於DTI結構130上方，因此相較於典型的影像感測器，所述影像感測器的尺寸可按比例縮小得更多。
在圖2A至圖2B的各種視圖200a至200b中還示出，在一些實施例中，基底102的正面102f(例如，正面表面)垂直設置於DTI結構130的表面216(例如，上表面)與基底102的背面102b(例如，背面表面)之間。在此類實施例中，第二閘極介電結構116的表面218垂直設置於DTI結構130的表面216與基底102的正面102f(例如，正面表面)之間。在又一些此類實施例中，第二閘極介電結構116的表面218可鄰接(例如，直接接觸)基底102的正面102f。
圖3示出圖2A至圖2B的影像感測器的一些其他實施例的佈局圖300。
如圖3的佈局圖300所示，在一些實施例中，第一導電接觸窗128a1設置於(例如，完全設置於)DTI結構130的第二周界204內。在一些實施例中，第一導電接觸窗128a1在側向上設置於DTI結構130的第二周界204與DTI結構的第一周界134之間。在一些實施例中，第一導電接觸窗128a1設置於DTI結構130的第一周界134的外部(例如，完全設置於其外部)。
圖4示出圖2A至圖2B的影像感測器的一些其他實施例的佈局圖400。
如圖4的佈局圖400所示，在一些實施例中，閘極電極 結構110的一或多個側壁可實質上與DTI結構130的一或多個側壁對齊(例如，實質上對齊包括由於製造製程引起的小變化)。舉例而言，在一些實施例中，閘極電極結構110的第一側壁140實質上與DTI結構130的第一側壁144對齊。在一些實施例中，閘極電極結構110的第三側壁210實質上與DTI結構130的第三側壁208對齊。在此類實施例中，第一導電接觸窗128a1可在側向上設置於DTI結構130的第一周界134內。
圖5示出圖3的影像感測器的一些其他實施例的佈局圖500。
如圖5的佈局圖500所示，影像感測器包括多個畫素502。舉例而言，影像感測器包括第一畫素502a、第二畫素502b、第三畫素502c及第四畫素502d。所述多個畫素502設置於包括列及行的陣列中。在一些實施例中，所述多個畫素502的每個畫素包括與本文中描述的畫素133實質上類似的特徵(例如，結構特徵/組件)。在又一些實施例中，所述多個畫素502的每個畫素具有實質上類似的佈局。
舉例而言，如圖5的佈局圖500所示，第一畫素502a包括轉移閘極124(其包括閘極電極結構110、第一閘極介電結構112的部分120及第二閘極介電結構116的部分122)、第一閘極介電結構112、浮動擴散節點106及畫素區132。儘管在圖5中未示出，但應理解，第一畫素502a包括光偵測器104(及摻雜井108)以及可設置於畫素區132中的任何其他特徵(例如，參見圖1A至圖 1B)。第一導電接觸窗128a1自閘極電極結構110垂直延伸(至所述多條導線128c中的第一條導線(例如，參見圖1A至圖1B))。第二導電接觸窗128a2自浮動擴散節點106垂直延伸(至所述多條導線128c中的第二條導線(例如，參見圖1A至圖1B))。
第二畫素502b、第三畫素502c及第四畫素502d包括與第一畫素502a實質上類似的特徵。此外，第一畫素502a、第二畫素502b、第三畫素502c及第四畫素502d具有實質上類似的佈局。舉例而言，第二畫素502b包括設置於基底102(圖中未示出)中的畫素區504，其實質上類似於畫素區132。光偵測器(圖中未示出)及浮動擴散節點506(以及摻雜井(圖中未示出))設置於畫素區504中。設置於畫素區504中的光偵測器實質上與光偵測器104相同。設置於畫素區504中的浮動擴散節點506(及摻雜井)實質上與浮動擴散節點106(及摻雜井108)相同。
第二閘極介電結構116部分地上覆於畫素區504上方。第三閘極介電結構508部分地上覆於畫素區504上方。第三閘極介電結構508實質上與第一閘極介電結構112相同。閘極電極結構510至少部分地上覆於第三閘極介電結構508上方。閘極電極結構510至少部分地上覆於第二閘極介電結構116上方。閘極電極結構510上覆於第三閘極介電結構508的一部分512及第二閘極介電結構116的一部分514兩者上方。閘極電極結構510實質上與閘極電極結構110相同。
閘極電極結構510、第三閘極介電結構508的部分512 及第二閘極介電結構116的部分514界定轉移閘極516。轉移閘極516實質上與轉移閘極124相同。所述多個導電接觸窗128a的第三導電接觸窗128a3(參見圖1A至圖1B)自閘極電極結構510垂直延伸至所述多條導線128c的第三條導線(參見圖1A至圖1B)。第三導電接觸窗128a3將閘極電極結構510電性耦合至所述多條導線128c中的所述第三條導線。第三導電接觸窗128a3實質上與第一導電接觸窗128a1相同。所述多個導電接觸窗128a的第四導電接觸窗128a4(參見圖1A至圖1B)自浮動擴散節點506垂直延伸至所述多條導線128c的第四條導線(參見圖1A至圖1B)。第四導電接觸窗128a4將浮動擴散節點506電性耦合至所述多條導線128c的所述第四條導線。第四導電接觸窗128a4實質上與第二導電接觸窗128a2相同。
DTI結構130在側向上延伸穿過基底102，並且在側向上圍繞所述多個畫素502的畫素區中的每一者。舉例而言，如圖5的佈局圖500所示，DTI結構130在側向上延伸穿過基底102，並且在側向上圍繞畫素區132、畫素區504等。第二閘極介電結構116在側向上在基底102上方延伸，並且在側向上圍繞所述多個畫素502的其他閘極介電結構。舉例而言，如圖5的佈局圖500所示，第二閘極介電結構116在側向上在基底102上方延伸，並且在側向上圍繞第一閘極介電結構112、第三閘極介電結構508等。儘管圖5示出四(4)個畫素，但應理解，圖5的影像感測器可包括任何數目的畫素(例如，1、2、4、8、16、32、64個等)。
圖6示出圖5的影像感測器的一些其他實施例的佈局圖600。
如圖6的佈局圖600所示，在一些實施例中，畫素502的轉移閘極上覆於DTI結構130上方。舉例而言，如圖6的佈局圖600所示，轉移閘極124上覆於DTI結構130上方，轉移閘極516上覆於DTI結構130上方，等等。在又一些實施例中，所述多個導電接觸窗128a的自所述多個畫素502的閘極電極垂直延伸的導電接觸窗上覆於DTI結構130上方。舉例而言，如圖6的佈局圖600所示，第一導電接觸窗128a1上覆於DTI結構130上方，第三導電接觸窗128a3上覆於DTI結構130上方，等等。儘管圖6示出四(4)個畫素，但應理解，圖6的影像感測器可包括任何數目的畫素(例如，1、2、4、8、16、32、64個等)。
圖7示出圖1A至圖1B的影像感測器的一些其他實施例的剖視圖700。
如圖7的剖視圖700所示，影像感測器可包括設置於基底102上方並沿著閘極電極結構110設置的側壁的側壁間隔件702。在一些實施例中，側壁間隔件702設置於第一閘極介電結構112及第二閘極介電結構116兩者上方。側壁間隔件702可以閉環路徑在側向上圍繞閘極電極結構110延伸。
側壁間隔件702在第一閘極介電結構112上方具有第一高度，且在第二閘極介電結構116上方具有較第一高度小的第二高度。舉例而言，側壁間隔件702具有上覆於第一閘極介電結構 112上方的第一部分及上覆於第二閘極介電結構116上方的第二部分。如圖7的剖視圖700所示，側壁間隔件702的第一部分具有第一高度，且側壁間隔件的第二部分具有較第一高度小的第二高度。在一些實施例中，舉例而言，側壁間隔件702可為或者可包含例如氧化物(例如，SiO2)、氮化物(例如，Si3N4)、氮氧化物(例如，SiOxNy)、某種其他介電質或前述材料的組合(例如，ONO側壁間隔件)。
接觸蝕刻終止層(CESL)704可設置於基底102、第一閘極介電結構112、第二閘極介電結構116、閘極電極結構110及側壁間隔件702上方。在一些實施例中，CESL 704襯在第一閘極介電結構112、第二閘極介電結構116、閘極電極結構110及側壁間隔件702上。所述多個導電接觸窗128a穿透CESL 704。舉例而言，第一導電接觸窗128a1穿透CESL 704以接觸閘極電極結構110，且第二導電接觸窗128a2穿透CESL 704以接觸浮動擴散節點106。舉例而言，CESL 704可為或者可包含氧化物(例如，SiO2)、氮化物(例如，Si3N4)、氮氧化物(例如，SiOxNy)、某種其他介電材料或前述材料的組合。
在一些實施例中，介電層706襯在基底的背面102b(例如，背面表面)及DTI結構130上。介電層706自背面102b沿著DTI結構130的側壁延伸至基底102中。在一些實施例中，介電層706被稱為介電襯墊層。
在一些實施例中，如圖7的剖視圖700所示，介電層706 穿透基底102的正面102f(例如，正面表面)並且部分地穿透第二閘極介電結構116。在一些實施例中，介電層706亦襯在DTI結構130的上表面上，使得介電層706垂直設置於DTI結構130與第二閘極介電結構116之間(例如，直接垂直設置於其間)。在一些實施例中，舉例而言，介電層706可為或者可包含氧化物(例如，SiO2)、氮化物(例如，Si3N4)、氮氧化物(例如，SiOxNy)、碳化物(例如，碳化矽(SiC))、高介電常數介電質(例如，HfO2、Ta2O5等)、某種其他介電材料或前述材料的組合。在一些實施例中，舉例而言，DTI結構130可為或者可包含氧化物(例如，SiO2)、氮化物(例如，Si3N4)、氮氧化物(例如，SiOxNy)、四乙氧基矽烷(tetraethoxysilane，TEOS)、某種其他介電材料或前述材料的組合。在一些實施例中，DTI結構130具有第一化學組成物(例如，TEOS)，並且介電層706具有不同於第一化學組成物的第二化學組成物(例如，高介電常數介電質)。在影像感測器包括介電層706及DTI結構130的實施例中，DTI結構130及襯在DTI結構的表面(例如，側壁、上表面等)上的介電層706的部分可統稱為DTI結構(例如，BDTI結構)。
在一些實施例中，光透射結構708沿著介電層706及DTI結構130設置。在一些實施例中，介電層706將光透射結構708與基底102的背面102b垂直分離。在一些實施例中，光透射結構708是抗反射層(例如，抗反射塗層(anti-reflective coating，ARC))。在一些實施例中，舉例而言，光透射結構708為以下材 料或包含以下材料：氧化物(例如，SiO2)、氮化物(例如，Si3N4)、碳化物(例如，SiC)、高介電常數介電質(例如，HfO2、Ta2O5等)或類似材料。
在一些實施例中，介電柵格710沿著光透射結構708設置。光透射結構708可將介電柵格710與基底102的背面102b垂直分離。舉例而言，介電柵格710可為或者可包含氧化物(例如，SiO2)、氮化物(例如，Si3N4)、碳化物(例如，SiC)、高介電常數介電質(例如，HfO2、Ta2O5等)、低介電常數介電質、某種其他介電質或前述材料的組合。
在一些實施例中，金屬柵格712嵌入在介電柵格710中。金屬柵格712被配置成將入射輻射遠離基底102的背面102b進行反射。光透射結構708可將金屬柵格712與基底102的背面102b垂直分離。在一些實施例中，舉例而言，金屬柵格712為以下材料或包含以下材料：鋁(Al)、鈷(Co)、銅(Cu)、銀(Ag)、金(Au)、鎢(W)、某種其他金屬或前述金屬的組合。
在一些實施例中，電磁輻射(electromagnetic radiation，EMR)濾波器714(例如，紅外濾波器、彩色濾波器等)沿著光透射結構708設置於介電柵格710內。光透射結構708可將EMR濾波器714與基底102的背面102b垂直分離。EMR濾波器714被配置成透射特定波長(或特定波長範圍)的入射輻射。應理解，EMR濾波器714可為設置於介電柵格710內的多個EMR濾波器中的一個EMR濾波器。
在一些實施例中，微透鏡716沿著EMR濾波器714設置。在一些實施例中，EMR濾波器714將微透鏡716與基底102的背面102b垂直分離。在一些實施例中，微透鏡716實質上位於畫素區132的中心上。微透鏡716被配置成將入射輻射朝向光偵測器104聚焦。應理解，微透鏡716可為沿著所述多個EMR濾波器設置的多個微透鏡中的一個微透鏡。
圖8示出圖7的影像感測器的一些其他實施例的剖視圖800。
如圖8的剖視圖800所示，在一些實施例中，積體電路(integrated circuit，IC)包括第一晶片802、第二晶片804及第三晶片806。第一晶片802、第二晶片804及第三晶片806結合在一起。第一晶片802、第二晶片804及第三晶片806垂直堆疊並電性耦合在一起。在此類實施例中，影像感測器可被稱為三(3)晶片影像感測器(例如，3晶片CIS)。
第一晶片802包括基底102、光偵測器104、浮動擴散節點106、摻雜井108、第一閘極介電結構112、第二閘極介電結構116、閘極電極結構110、轉移閘極124、側壁間隔件702、ILD結構126、第一導電接觸窗128a1及第二導電接觸窗128a2。儘管圖8中未示出，但應理解，第一晶片802可包括圖1至圖7所示的影像感測器的任何特徵(例如，結構特徵)。
第二晶片804包括基底808(例如，半導體基底)。一或多個讀出電晶體810(例如，重置電晶體、源極隨耦電晶體、列選 擇電晶體、防高光溢出電晶體(anti-bloom transistor)等)設置於基底808上/中。在一些實施例中，隔離結構812(例如，淺溝渠隔離(STI)結構)設置於基底808中，並且在側向上圍繞所述一或多個讀出電晶體810。
ILD結構814設置於基底808及所述一或多個讀出電晶體810上方。內連結構816(例如，銅內連結構)嵌入在ILD結構814中。內連結構816以預定方式將所述一或多個讀出電晶體810電性耦合在一起。內連結構816包括多個導電特徵818(例如，金屬線、通孔及/或接觸窗)及多個導電焊墊820。在一些實施例中，第一導電接觸窗128a1及第二導電接觸窗128a2自第一晶片802垂直延伸至所述多個導電特徵818中的相應導電特徵，藉此將第一晶片802電性耦合至第二晶片804。
第三晶片806包括基底822(例如，半導體基底)。一或多個邏輯電晶體824設置於基底822上/中。在一些實施例中，隔離結構825(例如，STI結構)設置於基底822中，並且在側向上圍繞所述一或多個邏輯電晶體824。
ILD結構826垂直設置於基底822與ILD結構814之間。內連結構828(例如，銅內連結構)嵌入在ILD結構826中。內連結構828以預定方式將所述一或多個邏輯電晶體824電性耦合在一起。內連結構828包括多個導電特徵830(例如，金屬線、通孔及/或接觸窗)及多個導電焊墊832。導電焊墊832電性耦合至導電焊墊820，藉此將第二晶片804電性耦合至第三晶片806。
在一些實施例中，第一晶片802僅包括轉移閘極(例如，轉移閘極124)，而不包括所述一或多個讀出電晶體810中的任一者或所述一或多個邏輯電晶體824中的任一者。在此類實施例中，第二晶片804可僅包括所述一或多個讀出電晶體810，而不包括所述一或多個邏輯電晶體824中的任一者或轉移閘極中的任一者。在一些此類實施例中，第三晶片806可僅包括所述一或多個邏輯電晶體824，而不包括所述一或多個讀出電晶體810中的任一者或轉移閘極中的任一者。
在其他實施例中，第一晶片802僅包括轉移閘極(例如，轉移閘極124)，而不包括所述一或多個讀出電晶體810中的任一者或所述一或多個邏輯電晶體824中的任一者。在此類實施例中，第二晶片804可僅包括所述一或多個讀出電晶體810及所述一或多個邏輯電晶體824，而不包括轉移閘極中的任一者。在一些此類實施例中，影像感測器可僅包括第一晶片802及第二晶片804(例如，2晶片CIS)。
在其他實施例中，第一晶片802僅包括轉移閘極(例如，轉移閘極124)及所述一或多個讀出電晶體810，而不包括所述一或多個邏輯電晶體824中的任一者。在此類實施例中，第二晶片804可僅包括所述一或多個邏輯電晶體824，而不包括轉移閘極中的任一者或所述一或多個讀出電晶體810。在一些此類實施例中，影像感測器可僅包括第一晶片802及第二晶片804(例如，2晶片CIS)。
在其他實施例中，第一晶片802僅包括轉移閘極(例如，轉移閘極124)及所述一或多個邏輯電晶體824，而不包括所述一或多個讀出電晶體810中的任一者。在此類實施例中，第二晶片804可僅包括所述一或多個讀出電晶體810，而不包括轉移閘極中的任一者或所述一或多個邏輯電晶體824。在一些此類實施例中，影像感測器可僅包括第一晶片802及第二晶片804(例如，2晶片CIS)。
在其他實施例中，第一晶片802可包括轉移閘極、所述一或多個讀出電晶體810及所述一或多個邏輯電晶體824。在此類實施例中，影像感測器可僅包括第一晶片802(例如，單晶片CIS)。
圖9示出圖8的影像感測器的第二晶片的一些實施例的佈局圖900。
如圖9的佈局圖900所示，第二晶片804包括所述一或多個讀出電晶體810。所述一或多個讀出電晶體810包括第一讀出電晶體810a、第二讀出電晶體810b及第三讀出電晶體810c。所述讀出電晶體中的每一者包括閘極堆疊，所述閘極堆疊具有上覆於閘極介電結構上方的閘極電極結構。舉例而言，第一讀出電晶體810a包括第一閘極堆疊902a，第二讀出電晶體810b包括第二閘極堆疊902b，且第三讀出電晶體810c包括第三閘極堆疊902c。第一閘極堆疊902a包括上覆於第一閘極介電結構上方的第一閘極電極結構，第二閘極堆疊902b包括上覆於第二閘極介電結構上方的第二閘極電極結構，且第三閘極堆疊902c包括上覆於第三閘極 介電結構上方的第三閘極電極結構。
所述讀出電晶體中的每一者包括設置於相應閘極堆疊的相對側上的一對源極/汲極區。舉例而言，第一讀出電晶體810a包括設置於第一閘極堆疊902a的相對側上的第一對源極/汲極區904。第二讀出電晶體810b包括設置於第二閘極堆疊902b的相對側上的第二對源極/汲極區906。第三讀出電晶體810c包括設置於第三閘極堆疊902c的相對側上的第三對源極/汲極區908。
在一些實施例中，第一讀出電晶體810a是重置電晶體，第二讀出電晶體810b是列選擇電晶體，且第三讀出電晶體810c是源極隨耦電晶體。在一些實施例中，圖9的佈局圖900直接上覆於圖1B的佈局圖100b、圖2B的佈局圖200b、圖3的佈局圖300、圖4的佈局圖400、圖5的佈局圖500或圖6的佈局圖600上方。儘管圖9僅示出三(3)個讀出電晶體，但應理解，第二晶片804可包括任何數目的讀出電晶體(例如，1、2、4、5、6、10、20個等)，所述讀出電晶體被配置成操作第一晶片802的畫素(例如，畫素133)(例如，防高光溢出電晶體、或向畫素133提供專門功能的其他類型的電晶體)。
圖10示出圖8的影像感測器的一些實施例的電路圖1000。
如圖10的電路圖1000所示，轉移閘極124控制電荷流入(及流出)光偵測器104。舉例而言，轉移閘極124控制光偵測器104中累積的電荷流至浮動擴散節點106。第三讀出電晶體810c 的閘極電極及第一讀出電晶體810a的源極/汲極可電性耦合至浮動擴散節點106。第二讀出電晶體810b的第一源極/汲極區可電性耦合至第三讀出電晶體810c的源極/汲極區。第二讀出電晶體810b的第二源極/汲極區可電性耦合至畫素內電路1002(例如，包括一或多個畫素內電晶體的電路)。畫素內電路1002可電性耦合至特殊應用積體電路(application-specific integiated circuit，ASIC)1004(例如，包括邏輯電晶體824的電路)。
在一些實施例中，第一晶片包括光偵測器104、轉移閘極124及浮動擴散節點106。在一些實施例中，第二晶片804包括第一讀出電晶體810a、第二讀出電晶體810b、第三讀出電晶體810c及畫素內電路1002(例如，畫素內電晶體)。在一些實施例中，第三晶片806包括ASIC 1004。
圖11示出圖10的電路圖的一些其他實施例的電路圖1100。
如圖11的電路圖1100所示，第一晶片802可包括多個光偵測器。舉例而言，第一晶片802可包括第一光偵測器1102、第二光偵測器1104、第三光偵測器1106及第四光偵測器1108。所述多個光偵測器中的每一者可實質上與光偵測器104相同(例如，參見圖1A至圖1B)。儘管電路圖1100示出第一晶片802包括四(4)個光偵測器，但應理解，第一晶片802可包括任意數目的光偵測器(例如，1、2、4、8、16、32、64個等)。
第一晶片802還包括多個轉移閘極。舉例而言，第一晶 片802可包括第一轉移閘極1110、第二轉移閘極1112、第三轉移閘極1114及第四轉移閘極1116。所述多個轉移閘極中的每一者可實質上與轉移閘極124相同(例如，參見圖1A至圖1B)。儘管電路圖1100示出第一晶片802包括四(4)個轉移閘極，但應理解，第一晶片802可針對第一晶片802的光偵測器中的每一者包括一個轉移閘極(例如，1、2、4、8、16、32、64個等)。所述多個轉移閘極分別控制電荷流入(及流出)所述多個光偵測器。舉例而言，第一轉移閘極1110控制第一光偵測器1102中累積的電荷流至浮動擴散節點106，第二轉移閘極1112控制第二光偵測器1104中累積的電荷流至浮動擴散節點106，第三轉移閘極1114控制第三光偵測器1106中累積的電荷流至浮動擴散節點106，且第四轉移閘極1116控制第四光偵測器1108中累積的電荷流至浮動擴散節點106。
圖12至圖24示出一種用於形成影像感測器的方法的一些實施例的一系列剖視圖1200至2400，所述影像感測器包括具有第一厚度的第一閘極介電結構及具有大於第一厚度的第二厚度的第二閘極介電結構。
如圖12的剖視圖1200所示，於基底102中形成光偵測器104。光偵測器104包括基底102的具有與第二摻雜類型(例如，p型/n型)相反的第一摻雜類型(例如，n型/p型)的區。在一些實施例中，可在基底102的正面102f上藉由利用遮罩層(圖中未示出)(例如，正/負型光阻、硬罩幕等)的摻雜製程(例如，藉由 離子注入、擴散等)形成光偵測器104，以選擇性地將第一摻雜類型的摻雜劑(例如，n型摻雜劑)注入至基底102中。隨後，在一些實施例中，剝除遮罩層(例如，藉由電漿灰化製程)。
圖12的剖視圖1200還示出，在一些實施例中，於基底102中形成摻雜井108。摻雜井108是基底102的具有第二摻雜類型的區。在一些實施例中，摻雜井108被形成為與光偵測器104在側向上隔開。在一些實施例中，可在基底102的正面102f上藉由利用遮罩層(圖中未示出)(例如，正/負型光阻、硬罩幕等)的摻雜製程(例如，藉由離子注入、擴散等)形成摻雜井108，以選擇性地將第二摻雜類型的摻雜劑(例如，p型摻雜劑)注入至基底102中。隨後，在一些實施例中，剝除遮罩層。
如圖13的剖視圖1300所示，於基底102的正面102f上方形成第一閘極介電層1302。在一些實施例中，第一閘極介電層1302形成於基底102的正面102f上。第一閘極介電層1302以第三厚度1304形成。舉例而言，第一閘極介電層1302可為或者可包含氧化物(例如，SiO2)、高介電常數介電材料(例如，氧化鉿(HfO2)、氧化鉭(Ta2O5)、氧化鉿矽(HfSixOy)、氧化鉿鉭(HfTaO)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、介電常數大於約3.9的某種其他介電材料)、某種其他介電材料或前述材料的組合。
在一些實施例中，用於形成第一閘極介電層1302的製程包括在基底102的正面102f上沉積或生長(例如，毯覆式沉積/生長)介電材料。舉例而言，所述介電材料可為或者可包含氧化 物(例如，SiO2)、高介電常數介電材料(例如，氧化鉿(HfO2)、氧化鉭(Ta2O5)、氧化鉿矽(HfSixOy)、氧化鉿鉭(HfTaO)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、介電常數大於約3.9的某種其他介電材料)、某種其他介電材料或前述材料的組合。可藉由例如化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、熱氧化、濺鍍、某種其他沉積或生長製程或前述製程的組合來沉積或生長所述介電材料。
此後，於介電材料上方形成經圖案化的遮罩層1306(例如，正/負型光阻、硬罩幕等)。在一些實施例中，用於形成經圖案化的遮罩層1306的製程包括在介電材料上沉積遮罩層(圖中未示出)。可藉由例如CVD、PVD、ALD、旋塗製程、某種其他沉積製程或前述製程的組合來沉積所述遮罩層。此後，將所述遮罩層暴露於圖案(例如，藉由例如微影、極紫外光刻或類似製程等光刻製程)並顯影，藉此在介電材料上方形成經圖案化的遮罩層1306。
在經圖案化的遮罩層1306在介電材料上方處於恰當位置的情況下，然後對介電材料實行蝕刻製程。所述蝕刻製程移除介電材料的未被遮罩部分，藉此在基底102的正面102f上方形成第一閘極介電層1302。舉例而言，所述蝕刻製程可為或者可包括濕法蝕刻製程、乾法蝕刻製程、反應離子蝕刻(reactive ion etching，RIE)製程、某種其他蝕刻製程或前述製程的組合。隨後，在一些實施例中，剝除經圖案化的遮罩層1306。
如圖14的剖視圖1400所示，於基底102的正面102f及第一閘極介電層1302上方形成第二閘極介電層1402。第二閘極介電層1402以第四厚度1404形成。在一些實施例中，第四厚度1404實質上與第三厚度1304相同。在其他實施例中，第四厚度1404不同於(例如，大於或小於)第三厚度1304。第四厚度1404與第一厚度114(參見圖1A至圖1B)相同。第三厚度1304(參見圖13)與第四厚度1404之和與第二厚度118相同。
舉例而言，第二閘極介電層1402可為或者可包含氧化物(例如，SiO2)、高介電常數介電材料(例如，氧化鉿(HfO2)、氧化鉭(Ta2O5)、氧化鉿矽(HfSixOy)、氧化鉿鉭(HfTaO)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、介電常數大於約3.9的某種其他介電材料)、某種其他介電材料或前述材料的組合。在一些實施例中，第二閘極介電層1402具有與第一閘極介電層1302相同的化學組成物。在其他實施例中，第二閘極介電層1402具有與第一閘極介電層1302不同的化學組成物。
在一些實施例中，用於形成第二閘極介電層1402的製程包括在基底102的正面102f上及第一閘極介電層1302上沉積(例如，毯覆式沉積)第二閘極介電層1402。可藉由例如CVD、PVD、ALD、濺鍍、某種其他沉積製程或前述製程的組合來沉積第二閘極介電層1402。
在一些實施例中，藉由形成第一閘極介電層1302及第二閘極介電層1402，在基底102的正面102f上方形成第一閘極介電 結構112及第二閘極介電結構116。換言之，在一些實施例中，藉由形成第一閘極介電層1302及第二閘極介電層1402來形成第一閘極介電結構112及第二閘極介電結構116。在一些實施例中，如圖14的剖視圖1400所示，第二閘極介電結構116包括第一閘極介電層1302及第二閘極介電層1402的第一部分。在一些實施例中，如圖14的剖視圖1400所示，第一閘極介電結構112包括第二閘極介電層1402的第二部分。第一閘極介電結構112以第一厚度114形成。第二閘極介電結構116以第二厚度118形成。
儘管圖13至圖14示出用於形成第一閘極介電結構112及第二閘極介電結構116的可能製程，但應理解，第一閘極介電結構112及第二閘極介電結構116可藉由一或多種其他製程形成。舉例而言，在一些實施例中，第一閘極介電結構112(或第二閘極介電結構116)可藉由第一形成製程(例如，生長/沉積製程)及圖案化製程形成；且然後在形成第一閘極介電結構112(或第二閘極介電結構116)之後，藉由第二形成製程(例如，對第一閘極介電結構112進行遮罩且然後實行另一生長/沉積製程)來形成第二閘極介電結構116(或第一閘極介電結構112)。
如圖15的剖視圖1500所示，在基底102的正面102f上方、第一閘極介電結構112上方及第二閘極介電結構116上方形成閘極電極結構110。閘極電極結構110被形成為部分地上覆於第一閘極介電結構112上方。閘極電極結構110被形成為部分地上覆於第二閘極介電結構116上方。
在一些實施例中，用於形成閘極電極結構110的製程包括在第一閘極介電結構112及第二閘極介電結構116兩者上方形成閘極電極層(圖中未示出)。此後，在閘極電極層上方形成經圖案化的遮罩層。可藉由以下方式來形成所述經圖案化的遮罩層：在第一閘極介電結構112及第二閘極介電結構116兩者上沉積遮罩層(圖中未示出)(例如，藉由旋塗製程)，將所述遮罩層暴露於圖案(例如，藉由例如微影、極紫外光刻或類似製程等光刻製程)，並對所述遮罩層進行顯影以形成經圖案化的遮罩層。此後，在經圖案化的遮罩層處於恰當位置的情況下，對閘極電極層實行蝕刻製程，以根據經圖案化的遮罩層選擇性地蝕刻閘極電極層。所述蝕刻製程會移除閘極電極層的未被遮罩的部分，藉此形成閘極電極結構110。在一些實施例中，舉例而言，蝕刻製程可為或者可包含濕法蝕刻製程、乾法蝕刻製程、RIE製程、某種其他蝕刻製程或前述製程的組合。隨後，剝除經圖案化的遮罩層。在一些實施例中，在形成閘極電極結構110之後，轉移閘極124的形成完成。
圖15的剖視圖1500還示出，於基底102中形成浮動擴散節點106。浮動擴散節點106是基底102的具有第一摻雜類型的區。在一些實施例中，可在基底102的正面102f上藉由利用遮罩層(圖中未示出)(例如，正/負型光阻、硬罩幕等)的摻雜製程(例如，藉由(成角度的)離子注入、擴散等)形成浮動擴散節點106，以選擇性地將第一摻雜類型的摻雜劑(例如，n型摻雜劑)注入至 基底102中。在一些實施例中，閘極電極結構110至少部分地用作遮罩層。隨後，在一些實施例中，剝除遮罩層。
如圖16的剖視圖1600所示，沿著閘極電極結構110的側壁形成側壁間隔件702。側壁間隔件702形成於第一閘極介電結構112及第二閘極介電結構116兩者上方。在一些實施例中，用於形成側壁間隔件702的製程包括在第一閘極介電結構112、第二閘極介電結構116及閘極電極結構110上方沉積間隔層(圖中未示出)。可藉由例如CVD、PVD、ALD、某種其他沉積製程或前述製程的組合來沉積所述間隔層。此後，(例如藉由非等向性蝕刻製程)蝕刻掉間隔層的水平部分，藉此使間隔層的垂直部分處於適當位置作為側壁間隔件702。
如圖17的剖視圖1700所示，於第一閘極介電結構112、第二閘極介電結構116、閘極電極結構110及側壁間隔件702上方形成接觸蝕刻終止層(CESL)704。在一些實施例中，用於形成CESL 704的製程包括在第一閘極介電結構112、第二閘極介電結構116、閘極電極結構110及側壁間隔件702上沉積CESL 704。可藉由例如CVD、PVD、ALD、某種其他沉積製程或前述製程的組合來沉積CESL 704。
如圖18的剖視圖1800所示，於基底102的正面102f上方形成ILD結構126。ILD結構126亦形成於第一閘極介電結構112、第二閘極介電結構116、閘極電極結構110、側壁間隔件702及CESL 704上方。圖18的剖視圖1800還示出，於ILD結構126 中及基底102的正面102f上方形成內連結構128。在一些實施例中，內連結構128包括多個導電接觸窗128a、多個導通孔128b及多條導線128c。所述多個導電接觸窗128a可包括第一導電接觸窗128a1及第二導電接觸窗128a2。
在一些實施例中，用於形成ILD結構126及內連結構128的製程包括在基底102的正面102f上方形成第一ILD層。此後，在第一ILD層中形成接觸開口。然後在第一ILD層上及接觸開口中形成導電材料(例如，鎢(W))。此後，對導電材料實行平坦化製程(例如，化學機械平坦化(chemical-mechanical planarization，CMP))以在第一ILD層中形成所述多個導電接觸窗128a。然後在第一ILD層及所述多個導電接觸窗128a上方形成第二ILD層。然後在第二ILD層中形成多個溝渠。於第二ILD層上及溝渠中形成導電材料(例如，銅(Cu))。此後，對導電材料實行平坦化製程(例如，CMP)以形成所述多條導線128c的第一組導線(例如，第一層導線(例如，金屬層1)的導線)。
此後，可藉由重複鑲嵌製程(例如，單鑲嵌製程或雙鑲嵌製程)來形成內連結構128的所述多個導通孔128b及所述多條導線128c中的剩餘導線，直至在ILD結構126中形成預定數目的導通孔及導線。所述鑲嵌製程可藉由以下方式來實行：在第二ILD層及所述多條導線128c的第一組導線上方沉積後續的ILD層，對後續的ILD層進行蝕刻以在後續的ILD層中形成一或多個介層窗孔及/或一或多個溝渠，並用導電材料(例如，銅(Cu))填充所 述一或多個介層窗孔及/或所述一或多個溝渠。此後，對導電材料實行平坦化製程(例如，CMP)，藉此形成所述多條導線128c中的第二組導線(例如，第二層導線(例如，金屬層2)的導線)及/或所述多個導通孔128b的在第一組導線與第二組導線之間垂直延伸的導通孔。重複此鑲嵌製程，直至內連結構128的所述多個導通孔128b中的每一者及所述多條導線128c中的每一者被形成於ILD結構126中。可藉由例如CVD、PVD、ALD、某種其他沉積製程或前述製程的組合來形成所述ILD層。可利用沉積製程(例如，CVD、PVD、濺鍍等)及/或鍍覆製程(例如，電化學鍍覆、無電鍍覆等)來形成所述導電材料(例如，鎢(W)、銅(Cu)等)。
如圖19的剖視圖1900所示，於基底102中形成溝渠1902。溝渠1902自基底102的背面102b延伸至基底102中。溝渠1902形成於第二閘極介電結構116上方(例如，直接形成於其上方)。
在一些實施例中，溝渠1902自基底102的背面102b(例如，背面表面)垂直穿過基底102延伸至基底102的至少正面102f(例如，正面表面)(例如，溝渠1902完全延伸穿過基底102)。在一些實施例中，如圖19的剖視圖1900所示，溝渠1902被形成為穿透第二閘極介電結構116(例如，形成為至少部分地垂直延伸穿過第二閘極介電結構116)。在此類實施例中，溝渠1902暴露出第二閘極介電結構116的一部分。在一些實施例中，第二閘極電極的由溝渠1902暴露出的部分在側向上設置於閘極電極結構110 的相對側之間(例如，參見圖2A至圖2B)。
溝渠1902被形成為在側向上延伸穿過基底102。在一些實施例中，溝渠1902被形成為以閉環路徑在側向上延伸穿過基底102。在一些實施例中，溝渠1902被形成為在側向上圍繞光偵測器104。在一些實施例中，溝渠1902被形成為在側向上圍繞浮動擴散節點106(及摻雜井108)。
在一些實施例中，用於形成溝渠1902的製程包括在基底102的背面102b上方形成經圖案化的遮罩層1904。在一些實施例中，用於形成經圖案化的遮罩層1904的製程包括對圖18所示的結構進行翻轉(例如，旋轉180度)，使得基底102的背面102b朝上。此後，於基底102的背面102b上沉積遮罩層(圖中未示出)。可藉由例如CVD、PVD、ALD、旋塗製程、某種其他沉積製程或前述製程的組合來沉積所述遮罩層。此後，將所述遮罩層暴露於圖案(例如，藉由例如微影、極紫外光刻或類似製程等光刻製程)並顯影，藉此在基底102的背面102b上方形成經圖案化的遮罩層1904。
在經圖案化的遮罩層1904在基底102的背面102b上方處於恰當位置的情況下，然後對基底102實行蝕刻製程1906。蝕刻製程1906移除基底102的未被遮罩的部分，藉此在基底102中形成溝渠1902。舉例而言，所述蝕刻製程可為或者可包括濕法蝕刻製程、乾法蝕刻製程、RIE製程、某種其他蝕刻製程或前述製程的組合。隨後，在一些實施例中，剝除經圖案化的遮罩層1904。
由於第二閘極介電結構116具有第二厚度118，並且由於溝渠1902形成於第二閘極介電結構116上方(例如，直接形成於其上方)，因此蝕刻製程1906可能不會不期望地蝕刻透過(例如，完全穿過)第二閘極介電結構116並損壞設置於基底102的正面102f上的特徵(例如，閘極電極結構110、內連結構128等)。換言之，第二閘極介電結構116可用於提供用於形成溝渠1902的安全著陸區域。因此，影像感測器的尺寸可較典型的影像感測器小(例如，按比例縮小得更多)(例如，由於第二閘極介電結構116是用於形成溝渠1902的安全著陸區域，因此影像感測器可提高按比例縮小影像感測器的尺寸的能力)。
如圖20的剖視圖2000所示，在溝渠1902中及基底102的背面102b上方形成介電層706。介電層706被形成為襯在溝渠1902的表面(例如，側壁及下表面)上。在一些實施例中，如圖20的剖視圖2000所示，介電層706被形成為接觸(例如，直接接觸)第二閘極介電結構116。更具體而言，介電層706被形成為與第二閘極介電結構116的被溝渠1902暴露出的部分接觸(參見圖19)。在其他實施例中，省略介電層706。在一些實施例中，用於形成介電層706的製程包括在基底102的背面102b上並沿著溝渠1902的表面來沉積介電層706。可藉由例如CVD、PVD、ALD、某種其他沉積製程或前述製程的組合來沉積介電層706。
圖20的剖視圖2000還示出，於溝渠1902中形成DTI結構130。DTI結構130被形成為自基底102的背面102b延伸至 基底102中。DTI結構130形成於第二閘極介電結構116上方(例如，直接形成於其上方)。
在一些實施例中，DTI結構130自基底102的背面102b(例如，背面表面)垂直穿過基底102延伸至基底102的至少正面102f(例如，正面表面)(例如，DTI結構130完全延伸穿過基底102)。在一些實施例中，DTI結構130可被形成為穿透第二閘極介電結構116(例如，至少部分地垂直延伸至第二閘極介電結構116中)。
DTI結構130被形成為在側向上延伸穿過基底102。在一些實施例中，DTI結構130被形成為以閉環路徑在側向上延伸穿過基底102。在一些實施例中，DTI結構130被形成為在側向上圍繞光偵測器104。在一些實施例中，DTI結構130被形成為在側向上圍繞浮動擴散節點106(及摻雜井108)。
在一些實施例中，用於形成DTI結構130的製程包括在介電層706上沉積介電材料並填充溝渠1902。在一些實施例中，所述介電材料亦形成於介電層706上方及基底102的背面102b上方。在一些實施例中，舉例而言，所述介電材料可為或者可包含氧化物(例如，SiO2)、氮化物(例如，Si3N4)、氮氧化物(例如，SiOxNy)、四乙氧基矽烷(TEOS)、某種其他介電材料或前述材料的組合。在一些實施例中，所述介電材料具有與介電層706不同的化學組成物。此後，對介電材料實行平坦化製程(例如，CMP)以移除介電材料的上部部分，藉此在溝渠1902中留下介電材料的 下部部分作為DTI結構130。
如圖21的剖視圖2100所示，沿著介電層706及DTI結構130/在介電層706及DTI結構130上方形成光透射結構708。在一些實施例中，用於形成光透射結構708的製程包括在介電層706及DTI結構130上沉積光透射結構708。可藉由例如CVD、PVD、ALD、旋塗製程、濺鍍、某種其他沉積製程或前述製程的組合來沉積光透射結構708。
如圖22的剖視圖2200所示，於光透射結構708上/上方形成金屬柵格712。在一些實施例中，用於形成金屬柵格712的製程包括在光透射結構708上形成其中設置有溝渠的經圖案化的遮罩層(圖中未示出)。此後，在經圖案化的遮罩層上及溝渠中沉積金屬材料。舉例而言，所述金屬材料可為或者可包含鋁(Al)、鈷(Co)、銅(Cu)、銀(Ag)、金(Au)、鎢(W)、某種其他金屬或前述金屬的組合。此後，對所述金屬材料實行平坦化製程(例如，CMP回蝕製程等)以移除所述金屬材料的上部部分，藉此在溝渠中留下所述金屬材料的下部部分作為金屬柵格712。隨後，在一些實施例中，剝除遮罩層。
圖22的剖視圖2200還示出，於光透射結構708上方及金屬柵格712上方形成介電柵格710。介電柵格710被形成為上覆於金屬柵格712上方。在一些實施例中，用於形成介電柵格710的製程包括在光透射結構708上/上方以及金屬柵格712上/上方沉積介電材料。舉例而言，所述介電材料可為或者可包含氧化物(例 如，SiO2)、氮化物(例如，Si3N4)、碳化物(例如，SiC)、高介電常數介電質(例如，HfO2、Ta2O5等)、低介電常數介電質、某種其他介電質或前述介電材料的組合。
此後，於介電材料上方形成經圖案化的遮罩層。然後對介電材料實行蝕刻製程，以移除介電材料的未被遮罩的部分，藉此使介電材料的被遮罩部分處於恰當位置作為介電柵格。舉例而言，所述蝕刻製程可為或者可包括濕法蝕刻製程、乾法蝕刻製程、RIE製程、某種其他蝕刻製程或前述製程的組合。隨後，在一些實施例中，剝除經圖案化的遮罩層。
如圖23的剖視圖2300所示，於光透射結構708上/上方及介電柵格710內形成電磁輻射(EMR)濾波器714(例如，紅外濾波器、彩色濾波器等)。在一些實施例中，用於形成EMR濾波器714的製程包括將一或多種濾光材料沉積(例如，藉由CVD、PVD、ALD、濺鍍、旋塗製程等)至光透射結構708上及介電柵格710內。所述一或多種濾光材料是一種允許具有特定波長範圍的輻射(例如，光)透射而阻擋所述特定範圍之外的波長的光的材料。隨後，在一些實施例中，可對EMR濾波器714實行平坦化製程(例如，CMP)以對EMR濾波器714的上表面進行平坦化。
如圖24的剖視圖2400所示，於EMR濾波器714上/上方形成微透鏡716。在一些實施例中，可藉由在EMR濾波器714及介電柵格710上沉積微透鏡材料(例如，藉由CVD、PVD、ALD、濺鍍、旋塗製程等)來形成微透鏡716。在所述微透鏡材料上方對 具有彎曲上表面的微透鏡模板(圖中未示出)進行圖案化。在一些實施例中，所述微透鏡模板可包括被使用分佈式曝光劑量(distributing exposing light dose)曝光(例如，對於負型光阻，在彎曲的底部進行更多曝光，且在彎曲的頂部進行更少曝光)、顯影並烘烤以形成圓形形狀的光阻材料。然後藉由根據微透鏡模板選擇性地蝕刻微透鏡材料來形成微透鏡716。在一些實施例中，在形成微透鏡716之後，影像感測器的形成(例如，參見圖1A至圖1B)完成。
為清楚起見，應理解，本文中用來闡述圖中所示結構的空間相對性術語(例如，上方、下方、上部、下部等)通常是基於此類結構在其各自的圖中所示的定向。舉例而言，在描述圖24所示的結構時，可以講微透鏡716形成於EMR濾波器714上方。另一方面，在描述圖7所示的結構時，可以講EMR濾波器714上覆於微透鏡716上方。
圖25示出一種用於形成影像感測器的方法的一些實施例的流程圖2500，所述影像感測器包括具有第一厚度的第一閘極介電結構及具有大於第一厚度的第二厚度的第二閘極介電結構。儘管圖25的流程圖2500在本文中被示出並描述為一系列步驟或事件，但應理解，此類步驟或事件的所示順序不應被解釋為限制性的。舉例而言，一些步驟可以不同的順序發生及/或與除了在本文中示出及/或描述的步驟或事件之外的其他步驟或事件同時發生。此外，可能並非所有示出的步驟皆為實施本文中描述的一或 多個態樣或實施例所需要的，並且本文中所繪示的步驟中的一或多者可在一或多個單獨的步驟及/或階段中執行。
在步驟2502處，於基底中形成光偵測器。圖12示出與步驟2502對應的一些實施例的剖視圖1200。
在步驟2504處，於基底上方形成第一閘極介電結構。圖13至圖14示出與步驟2504對應的一些實施例的一系列剖視圖1300至1400。
在步驟2506處，於基底上方形成第二閘極介電結構。圖13至圖14示出與步驟2506對應的一些實施例的一系列剖視圖1300至1400。
在步驟2508處，形成至少部分地上覆於第一閘極介電結構及第二閘極介電結構兩者上方的閘極電極結構。圖15示出與步驟2508對應的一些實施例的剖視圖1500。
在步驟2510處，於基底、閘極電極結構、第一閘極介電結構及第二閘極介電結構上方形成層間介電(ILD)結構。圖16至圖18示出與步驟2510對應的一些實施例的一系列剖視圖1600至1800。
在步驟2512處，於基底中形成溝渠。圖19示出與步驟2512對應的一些實施例的剖視圖1900。
在步驟2514處，於溝渠中形成深溝渠隔離(DTI)結構。圖20示出與步驟2514對應的一些實施例的剖視圖2000。
在步驟2516處，於基底的一側上形成微透鏡。圖21至 圖24示出與步驟2516對應的一些實施例的一系列剖視圖2100至2400。
在一些實施例中，本申請案提供一種影像感測器。所述影像感測器包括：深溝渠隔離(DTI)結構，設置於半導體基底中，其中所述深溝渠隔離結構以閉環路徑在側向上延伸穿過所述半導體基底，並且其中所述半導體基底的畫素區設置於所述深溝渠隔離結構的內周界內。光偵測器設置於所述半導體基底的所述畫素區中。閘極電極結構部分地上覆於所述半導體基底的所述畫素區上方。第一閘極介電結構部分地上覆於所述半導體基底的所述畫素區上方。第二閘極介電結構部分地上覆於所述半導體基底的所述畫素區上方，其中所述閘極電極結構上覆於所述第一閘極介電結構的一部分及所述第二閘極介電結構的一部分兩者上方，並且其中所述第二閘極介電結構的所述一部分的厚度大於所述第一閘極介電結構的所述一部分的厚度。
在一些實施例中，介電結構設置於所述半導體基底、所述第一閘極介電結構、所述第二閘極介電結構及所述閘極電極結構上方。導電接觸窗設置於所述介電結構中並電性耦合至所述閘極電極結構，其中所述導電接觸窗上覆於所述第二閘極介電結構的所述一部分上方。
在一些實施例中，所述導電接觸窗設置於所述深溝渠隔離結構的所述內周界內。
在一些實施例中，所述導電接觸窗至少部分地上覆於所 述深溝渠隔離結構上方。
在一些實施例中，所述第二閘極介電結構具有在側向上設置於所述閘極電極結構的第一側壁與所述閘極電極結構的第二側壁之間的側壁。所述閘極電極結構的所述第一側壁與所述閘極電極結構的所述第二側壁相對。所述閘極電極結構的所述第一側壁面向所述深溝渠隔離結構的側壁。所述導電接觸窗在側向上設置於所述第二閘極介電結構的所述側壁與所述深溝渠隔離結構的所述側壁之間。
在一些實施例中，所述第二閘極介電結構在側向上圍繞所述第一閘極介電結構。
在一些實施例中，所述第一閘極介電結構的外周界設置於所述深溝渠隔離結構的所述內周界內。
在一些實施例中，浮動擴散節點設置於所述半導體基底的所述畫素區中，其中所述浮動擴散節點設置於所述第一閘極介電結構的外周界內。
在一些實施例中，所述閘極電極結構具有上覆於所述第一閘極介電結構的所述一部分上方的第一部分。所述閘極電極結構具有上覆於所述第二閘極介電結構的所述一部分上方的第二部分。所述閘極電極結構的所述第一部分的高度大於所述閘極電極結構的所述第二部分的高度。
在一些實施例中，側壁間隔件沿著所述閘極電極結構的側壁設置，其中所述側壁間隔件的第一部分上覆於所述第一閘極 介電結構上方，其中所述側壁間隔件的第二部分上覆於所述第二閘極介電結構上方，並且其中所述側壁間隔件的所述第一部分的高度大於所述側壁間隔件的所述第二部分的高度。
在一些實施例中，所述半導體基底具有第一表面及與所述第一表面相對的第二表面。所述半導體基底的所述第一表面垂直設置於所述閘極電極結構與所述半導體基底的所述第二表面之間。所述半導體基底的所述第一表面垂直設置於所述深溝渠隔離結構的表面與所述半導體基底的所述第二表面之間。
在一些實施例中，所述深溝渠隔離結構自所述半導體基底的所述第一表面穿過所述半導體基底垂直延伸至所述半導體基底的所述第二表面。
在一些實施例中，本申請案提供一種影像感測器。所述影像感測器包括：隔離結構，設置於半導體基底中，其中所述隔離結構自所述半導體基底的第一表面穿過所述半導體基底垂直延伸至與所述半導體基底的所述第一表面相對的所述半導體基底的第二表面。浮動擴散節點設置於所述半導體基底中並且位於所述隔離結構的一側上。光偵測器設置於所述半導體基底中並且在側向上位於所述浮動擴散節點與所述隔離結構之間。閘極電極結構設置於所述半導體基底上方並且在側向上位於所述浮動擴散節點與所述光偵測器之間，其中所述半導體基底的所述第一表面垂直設置於所述閘極電極結構與所述半導體基底的所述第二表面之間。第一閘極介電結構設置於所述半導體基底的所述第一表面上 方。第二閘極介電結構設置於所述半導體基底的所述第一表面上方且位於所述第一閘極介電結構的一側上，其中所述第二閘極介電結構的厚度大於所述第一閘極介電結構的厚度，其中所述第二閘極介電結構上覆於所述隔離結構上方，並且其中所述閘極電極結構部分地上覆於所述第一閘極介電結構及所述第二閘極介電結構兩者上方。
在一些實施例中，介電結構設置於所述半導體基底、所述第一閘極介電結構、所述第二閘極介電結構及所述閘極電極結構上方。導電接觸窗設置於所述介電結構中並電性耦合至所述閘極電極結構，其中所述導電接觸窗在側向上設置於所述第二閘極介電結構的側壁與所述隔離結構的側壁之間。
在一些實施例中，所述閘極電極結構的第一側壁實質上與所述隔離結構的所述側壁對齊。
在一些實施例中，所述閘極電極結構的所述第一側壁與所述閘極電極結構的第二側壁相對。所述閘極電極結構的所述第一側壁具有第一長度。所述閘極電極結構的所述第二側壁具有大於所述第一長度的第二長度。
在一些實施例中，介電結構設置於所述半導體基底、所述第一閘極介電結構、所述第二閘極介電結構及所述閘極電極結構上方。導電接觸窗設置於所述介電結構中並電性耦合至所述閘極電極結構，其中所述導電接觸窗部分地上覆於所述隔離結構上方。
在一些實施例中，所述第二閘極介電結構的側壁在側向上設置於所述閘極電極結構的第一側壁與所述閘極電極結構的第二側壁之間。所述閘極電極結構的所述第一側壁與所述閘極電極結構的所述第二側壁相對。所述隔離結構在側向上設置於所述第二閘極介電結構的所述側壁與所述閘極電極結構的所述第一側壁之間。
在一些實施例中，本申請案提供一種用於形成影像感測器的方法。所述方法包括在半導體基底中形成光偵測器。在所述半導體基底的第一側上方形成第一閘極介電結構。在所述半導體基底的所述第一側上方形成第二閘極介電結構，其中所述第二閘極介電結構被形成為具有較所述第一閘極介電結構的厚度大的厚度。部分地在所述第一閘極介電結構上方且部分地在所述第二閘極介電結構上方形成閘極電極結構。在所述半導體基底中形成暴露出所述第二閘極介電結構的一部分的溝渠，其中所述溝渠自與所述半導體基底的所述第一側相對的所述半導體基底的第二側形成。在所述溝渠中形成背面深溝渠隔離(BDTI)結構。
在一些實施例中，在所述半導體基底、所述第一閘極介電結構、所述第二閘極介電結構及所述閘極電極結構上方形成層間介電(ILD)結構。形成位於所述層間介電結構中並電性耦合至所述閘極電極結構的導電接觸窗，其中所述閘極電極結構具有相對的側壁，其中所述導電接觸窗在側向上形成於所述閘極電極結構的所述相對的側壁中的第一側壁與所述第二閘極介電結構的側 壁之間，並且其中所述第二閘極介電結構的所述側壁面向所述第一閘極介電結構。
上文概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、取代及變更。
100a:視圖/剖視圖
102:基底
102b:背面
102f:正面
104:光偵測器
106:浮動擴散節點
108:摻雜井
110:閘極電極結構
112、116:閘極介電結構
114、118:厚度
120、122:部分
124:轉移閘極
126:層間介電結構/ILD結構
128:內連結構
128a、128a1、128a2:導電接觸窗
128b:導通孔
128c:導線
130:深溝渠隔離結構/DTI結構
132:畫素區
133:畫素
138、140、142、144:側壁
A-A:線

Claims (10)

  1. 一種影像感測器，包括：深溝渠隔離(DTI)結構，設置於半導體基底中，其中所述深溝渠隔離結構以閉環路徑在側向上延伸穿過所述半導體基底，並且其中所述半導體基底的畫素區設置於所述深溝渠隔離結構的內周界內；光偵測器，設置於所述半導體基底的所述畫素區中；閘極電極結構，部分地上覆於所述半導體基底的所述畫素區上方；第一閘極介電結構，部分地上覆於所述半導體基底的所述畫素區上方；以及第二閘極介電結構，部分地上覆於所述半導體基底的所述畫素區上方，其中所述閘極電極結構上覆於所述第一閘極介電結構的一部分及所述第二閘極介電結構的一部分兩者上方，並且其中所述第二閘極介電結構的一部分的厚度大於所述第一閘極介電結構的一部分的厚度。
  2. 如請求項1所述的影像感測器，更包括：介電結構，設置於所述半導體基底、所述第一閘極介電結構、所述第二閘極介電結構及所述閘極電極結構上方；以及導電接觸窗，設置於所述介電結構中並電性耦合至所述閘極電極結構，其中所述導電接觸窗上覆於所述第二閘極介電結構的一部分上方。
  3. 如請求項1所述的影像感測器，其中所述第一閘極介電結構的外周界設置於所述深溝渠隔離結構的所述內周界內。
  4. 如請求項1所述的影像感測器，其中：所述閘極電極結構具有上覆於所述第一閘極介電結構的一部分上方的第一部分；所述閘極電極結構具有上覆於所述第二閘極介電結構的一部分上方的第二部分；且所述閘極電極結構的所述第一部分的高度大於所述閘極電極結構的所述第二部分的高度。
  5. 如請求項1所述的影像感測器，更包括：側壁間隔件，沿著所述閘極電極結構的側壁設置，其中所述側壁間隔件的第一部分上覆於所述第一閘極介電結構上方，其中所述側壁間隔件的第二部分上覆於所述第二閘極介電結構上方，並且其中所述側壁間隔件的所述第一部分的高度大於所述側壁間隔件的所述第二部分的高度。
  6. 一種影像感測器，包括：隔離結構，設置於半導體基底中，其中所述隔離結構自所述半導體基底的第一表面穿過所述半導體基底垂直延伸至與所述半導體基底的所述第一表面相對的所述半導體基底的第二表面；浮動擴散節點，設置於所述半導體基底中並且位於所述隔離結構的一側上；光偵測器，設置於所述半導體基底中並且在側向上位於所述 浮動擴散節點與所述隔離結構之間；閘極電極結構，設置於所述半導體基底上方並且在側向上位於所述浮動擴散節點與所述光偵測器之間，其中所述半導體基底的所述第一表面垂直設置於所述閘極電極結構與所述半導體基底的所述第二表面之間；第一閘極介電結構，設置於所述半導體基底的所述第一表面上方；以及第二閘極介電結構，設置於所述半導體基底的所述第一表面上方且位於所述第一閘極介電結構的一側上，其中所述第二閘極介電結構的厚度大於所述第一閘極介電結構的厚度，其中所述第二閘極介電結構上覆於所述隔離結構上方，並且其中所述閘極電極結構部分地上覆於所述第一閘極介電結構及所述第二閘極介電結構兩者上方。
  7. 如請求項6所述的影像感測器，更包括：介電結構，設置於所述半導體基底、所述第一閘極介電結構、所述第二閘極介電結構及所述閘極電極結構上方；以及導電接觸窗，設置於所述介電結構中並電性耦合至所述閘極電極結構，其中所述導電接觸窗在側向上設置於所述第二閘極介電結構的側壁與所述隔離結構的側壁之間。
  8. 如請求項6所述的影像感測器，更包括：介電結構，設置於所述半導體基底、所述第一閘極介電結構、所述第二閘極介電結構及所述閘極電極結構上方；以及 導電接觸窗，設置於所述介電結構中並電性耦合至所述閘極電極結構，其中所述導電接觸窗部分地上覆於所述隔離結構上方。
  9. 一種用於形成影像感測器的方法，所述方法包括：在半導體基底中形成光偵測器；在所述半導體基底的第一側上方形成第一閘極介電結構；在所述半導體基底的所述第一側上方形成第二閘極介電結構，其中所述第二閘極介電結構被形成為具有較所述第一閘極介電結構的厚度大的厚度；部分地在所述第一閘極介電結構上方且部分地在所述第二閘極介電結構上方形成閘極電極結構；在所述半導體基底中形成暴露出所述第二閘極介電結構的一部分的溝渠，其中所述溝渠自與所述半導體基底的所述第一側相對的所述半導體基底的第二側形成；以及在所述溝渠中形成背面深溝渠隔離(BDTI)結構。
  10. 如請求項9所述的方法，更包括：在所述半導體基底、所述第一閘極介電結構、所述第二閘極介電結構及所述閘極電極結構上方形成層間介電(ILD)結構；以及形成位於所述層間介電結構中並電性耦合至所述閘極電極結構的導電接觸窗，其中所述閘極電極結構具有相對的側壁，其中所述導電接觸窗在側向上形成於所述閘極電極結構的所述相對的側壁中的第一側壁與所述第二閘極介電結構的側壁之間，並且其 中所述第二閘極介電結構的所述側壁面向所述第一閘極介電結構。
TW111146592A 2022-02-15 2022-12-05 影像感測器及用於形成其的方法 TWI836771B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263310402P 2022-02-15 2022-02-15
US63/310,402 2022-02-15
US17/750,784 2022-05-23
US17/750,784 US12191336B2 (en) 2022-02-15 2022-05-23 Image sensor having a gate dielectric structure for improved device scaling

Publications (2)

Publication Number Publication Date
TW202335269A TW202335269A (zh) 2023-09-01
TWI836771B true TWI836771B (zh) 2024-03-21

Family

ID=86782394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111146592A TWI836771B (zh) 2022-02-15 2022-12-05 影像感測器及用於形成其的方法

Country Status (5)

Country Link
US (2) US12191336B2 (zh)
KR (1) KR102700876B1 (zh)
CN (1) CN116314221A (zh)
DE (1) DE102023100492A1 (zh)
TW (1) TWI836771B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190115382A1 (en) * 2013-07-23 2019-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Phototdiode gate dielectric protection layer
US20200266229A1 (en) * 2019-02-15 2020-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise image sensor having stacked semiconductor substrates
TWI717795B (zh) * 2019-05-07 2021-02-01 台灣積體電路製造股份有限公司 影像感測器及其形成方法
TWI723662B (zh) * 2019-02-15 2021-04-01 台灣積體電路製造股份有限公司 影像感測器、像素感測器與其形成方法
US20210272989A1 (en) * 2019-05-29 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated global shutter image sensor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016042557A (ja) * 2014-08-19 2016-03-31 ソニー株式会社 固体撮像素子および電子機器
US10790326B2 (en) * 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor
US20230317757A1 (en) * 2022-03-30 2023-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure to increase image sensor performance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190115382A1 (en) * 2013-07-23 2019-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Phototdiode gate dielectric protection layer
US20200266229A1 (en) * 2019-02-15 2020-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise image sensor having stacked semiconductor substrates
TWI723662B (zh) * 2019-02-15 2021-04-01 台灣積體電路製造股份有限公司 影像感測器、像素感測器與其形成方法
TWI717795B (zh) * 2019-05-07 2021-02-01 台灣積體電路製造股份有限公司 影像感測器及其形成方法
US20210272989A1 (en) * 2019-05-29 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated global shutter image sensor

Also Published As

Publication number Publication date
DE102023100492A1 (de) 2023-08-17
US20230261021A1 (en) 2023-08-17
KR102700876B1 (ko) 2024-08-29
US20250098353A1 (en) 2025-03-20
US12191336B2 (en) 2025-01-07
TW202335269A (zh) 2023-09-01
CN116314221A (zh) 2023-06-23
KR20230122962A (ko) 2023-08-22

Similar Documents

Publication Publication Date Title
CN111584528B (zh) 图像传感器及形成图像传感器的方法
CN102074563B (zh) 具有增强的背面照明量子效率的图像传感器
TWI691066B (zh) 像素感測器、其形成方法及影像感測器
CN111261645B (zh) 图像传感器及其形成方法
TWI553842B (zh) 影像感測器裝置及其形成方法
TWI723662B (zh) 影像感測器、像素感測器與其形成方法
JP2022169429A (ja) イメージセンサ及びその形成方法
US20230361147A1 (en) Band-pass filter for stacked sensor
TWI850961B (zh) 影像感測器及形成影像感測器的方法
US20240313010A1 (en) Semiconductor imaging device having improved dark current performance
TWI710126B (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
TWI717795B (zh) 影像感測器及其形成方法
TWI836771B (zh) 影像感測器及用於形成其的方法
CN117012794A (zh) 图像传感器及其形成方法
JP2006024934A (ja) Ｃｍｏｓイメージセンサーの製造方法
TWI871587B (zh) 影像感測器以及用於形成影像感測器的方法
TWI839066B (zh) 影像感測器與其形成方法
JP7543484B2 (ja) 小画素設計のための誘電体構造
TWI840125B (zh) 影像感測器積體晶片以及其形成方法
CN112018134A (zh) 图像传感器及其形成方法