[go: up one dir, main page]

TWI710126B - 影像感測器、用於影像感測器的半導體結構及其製造方法 - Google Patents

影像感測器、用於影像感測器的半導體結構及其製造方法 Download PDF

Info

Publication number
TWI710126B
TWI710126B TW108137847A TW108137847A TWI710126B TW I710126 B TWI710126 B TW I710126B TW 108137847 A TW108137847 A TW 108137847A TW 108137847 A TW108137847 A TW 108137847A TW I710126 B TWI710126 B TW I710126B
Authority
TW
Taiwan
Prior art keywords
layer
charge release
semiconductor substrate
release layer
dielectric
Prior art date
Application number
TW108137847A
Other languages
English (en)
Other versions
TW202105699A (zh
Inventor
蘇慶忠
盧玠甫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI710126B publication Critical patent/TWI710126B/zh
Publication of TW202105699A publication Critical patent/TW202105699A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/812—Arrangements for transferring the charges in the image sensor perpendicular to the imaging plane, e.g. buried regions used to transfer generated charges to circuitry under the photosensitive region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/021—Manufacture or treatment of image sensors covered by group H10F39/12 of image sensors having active layers comprising only Group III-V materials, e.g. GaAs, AlGaAs or InP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公開的各種實施例涉及一種包括電荷釋放層的影像感測器。光偵測器設置在半導體基底內。蝕刻停止層上覆在光偵測器上。濾色片上覆在蝕刻停止層上。介電柵格結構環繞濾色片。電荷釋放層夾置在介電柵格結構與蝕刻停止層之間。電荷釋放層環繞濾色片且包含導電材料。電荷釋放層直接接觸濾色片。

Description

影像感測器、用於影像感測器的半導體結構及其製造方法
本發明實施例是有關於一種影像感測器、用於影像感測器的半導體結構及其製造方法。
具有影像感測器的積體電路(Integrated Circuit，IC)用於各種各樣的現代電子元件(例如，照相機及手機)中。互補金屬氧化物半導體(Complementary metal-oxide semiconductor，CMOS)元件已成為普及的IC影像感測器。與電荷耦合元件(charge-coupled device，CCD)相比，CMOS影像感測器因功耗低、尺寸小、資料處理迅速、直接輸出資料及製造成本低而越來越受歡迎。一些類型的CMOS影像感測器包括前側照明式(front-side illuminated，FSI)影像感測器及後側照明式(back-side illuminated，BSI)影像感測器。
本申請的一些實施例提供一種影像感測器，包括：半導體基底；光偵測器，設置在所述半導體基底內；蝕刻停止層，上覆在所述光偵測器上；濾色片，上覆在所述蝕刻停止層上；介電柵格結構，環繞所述濾色片；以及電荷釋放層，夾置在所述介電柵格結構與所述蝕刻停止層之間，其中所述電荷釋放層環繞所述濾色片且包含導電材料，且其中所述電荷釋放層直接接觸所述濾色片。
此外，本申請的其他實施例提供一種用於影像感測器的半導體結構，包括：積體電路，包括載體基底、半導體基底及內連結構，其中所述內連結構設置在所述半導體基底與所述載體基底之間，且其中光偵測器設置在所述半導體基底中；介電柵格結構，上覆在所述半導體基底上；濾色片，凹陷到所述介電柵格結構中且分別上覆在所述光偵測器上，其中所述濾色片具有比所述介電柵格結構的折射率大的折射率；以及電荷釋放層，設置在所述介電柵格結構與所述半導體基底之間，其中所述電荷釋放層在橫向上環繞所述濾色片，其中所述電荷釋放層的頂表面位於所述半導體基底的頂表面上方且所述電荷釋放層的底表面在垂直方向上位於所述內連結構與所述半導體基底的所述頂表面之間。
另外，本申請的其他實施例提供一種製造用於影像感測器的半導體結構的方法，所述方法包括：在半導體基底內形成光偵測器；在所述半導體基底上形成內連結構，其中所述內連結構 具有導電配線層；對所述半導體基底進行蝕刻，以在所述半導體基底中界定第一開口；在所述半導體基底及所述內連結構之上沉積蝕刻停止層及電荷釋放層，其中所述電荷釋放層上覆在所述蝕刻停止層上，且其中所述電荷釋放層及所述蝕刻停止層對所述第一開口的至少一部分進行襯墊；在所述第一開口中形成導電接觸件，其中所述導電接觸件延伸穿過所述電荷釋放層及所述半導體基底以接觸所述導電配線層；在所述光偵測器之上沉積柵格介電層；對所述柵格介電層及所述電荷釋放層進行蝕刻，直到到達所述蝕刻停止層的上表面，其中對所述柵格介電層進行蝕刻界定介電柵格結構及上覆在所述光偵測器上的多個濾色片開口；以及在所述多個濾色片開口中沉積多個濾色片。
100、200a、200b、200c、200d:影像感測器
102:半導體基底
102bs:後側表面
102fs:前側表面
104:光偵測器
106:地
108:堆疊的介電層
108a:第一介電層
108b:第二介電層
108c:第三介電層
110:蝕刻停止層
111:電荷載子
112:電荷釋放層
114:介電柵格結構
114ls:下表面
114us、218us:上表面
116:濾色片
118:電磁輻射
202:載體基底
204:內連介電結構
205:內連結構
206:導電配線
206a:上部配線層
208:導電通孔
209:第一絕緣層
210:第二絕緣層
212:介電金屬保護層
214:第一柵格介電層
216:第二柵格介電層
218:第一導電接觸件
218a:導電本體
218b:導電襯墊
218sw:側壁
220:第二導電接觸件
222:區
224:結合結構
226:結合墊
228:焊點凸塊
230:隔離結構
232:微透鏡
240:半導體元件
242:光阻
300a:俯視圖
400、500、600、700、800、900、1000、1100、1200、1300、1400a、1400b、1500:剖視圖
502:第一開口
702:接觸開口
802:導電接觸件層
902:虛線
1102:第一區
1104:第二區
1402:濾色片開口
1404:光阻開口
1406:線
1600:方法
1602、1604、1606、1608、1610、1612、1614、1616、1618、1620:動作
α:角度
h1:高度
t1:第一厚度
t2:第二厚度
w1:第一寬度
w2:第二寬度
結合附圖閱讀以下詳細說明，會最好地理解本公開的實施例的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A是包括設置在濾色片周圍的電荷釋放層的影像感測器的一些實施例的剖視圖。
圖1B是如由圖1A及圖1B中的切割線所指示的圖1A的影像感測器的一些實施例的俯視圖。
圖2A、圖2B、圖2C及圖2D是包括設置在多個濾色片周圍 的電荷釋放層的影像感測器的一些實施例的剖視圖。
圖3A是如由圖2A中的虛線所指示的圖2A的電荷釋放層的一些替代實施例的俯視圖。
圖3B及圖3C是如由圖2A中的虛線框所指示的圖2A的影像感測器的一部分的替代實施例的剖視圖。
圖3D是如由圖2D中的虛線框所指示的圖2D的影像感測器的一部分的替代實施例的剖視圖。
圖3E是如由圖2A中的虛線框所指示的圖2A的影像感測器的一部分的替代實施例的剖視圖。
圖4到圖15是用於形成影像感測器的方法的一些實施例的一系列剖視圖，所述影像感測器包括設置在多個濾色片周圍的電荷釋放層。
圖16是圖4到圖15的方法的一些實施例的方塊圖。
本公開提供用於實施本公開的不同特徵的許多不同的實施例或實例。以下闡述元件及佈置的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開的實施例可能 在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
影像感測器包括光偵測器陣列。一些影像感測器包括半導體基底，在半導體基底內佈置有光偵測器，且在半導體基底下面佈置有像素元件結構。像素元件結構包括設置在半導體基底的前側表面上的內連結構及像素元件(例如，源極隨耦電晶體(source follower transistor)、重置電晶體(reset transistor)、電荷釋放電晶體等)。像素元件可通過內連結構電耦合到光偵測器。濾色片及介電柵格結構分別設置在半導體基底的後側表面上且上覆在光偵測器上。介電柵格結構在橫向上環繞濾色片。介電柵格結構通過介電柵格結構的全內反射(total internal reflection)來增加靈敏度(例如，量子效率(quantum efficiency，QE))並減少串擾(cross-talk)。然而，根據介電柵 格結構的形成方式而定，介電柵格結構也可降低從影像感測器產生的黑色影像和/或暗色影像的品質。
在一些實施例中，可通過向上覆在光偵測器上的一個或多個介電層中執行蝕刻製程(例如，乾式蝕刻製程)來形成介電柵格結構。這會暴露出蝕刻停止層的上表面且界定上覆在光偵測器上的多個濾色片開口。執行沉積製程以在蝕刻停止層的上表面之上在所述多個濾色片開口中沉積濾色片。然而，在執行蝕刻製程之後，電荷載子(例如，電子)可能陷獲在介電柵格結構中。這部分地可能是由於蝕刻製程和/或沉積製程而造成。陷獲的電荷載子保留在介電柵格結構中，且可降低從影像感測器產生的影像的可靠性和/或精確度。舉例來說，如果從影像感測器產生的影像被認為是黑色影像和/或暗色影像，那麼陷獲的電荷載子可能導致在黑色影像和/或暗色影像中出現灰色。此外，陷獲的電荷載子可增加影像感測器中的暗電流(dark current)和/或白色像素的數目。此外，紫外光(UV)固化製程不能從介電柵格結構移除陷獲的電荷載子。
在一些替代實施例中，本申請涉及一種防止陷獲的電荷載子累積在介電柵格結構中的介電柵格結構。舉例來說，為移除影像感測器中的陷獲的電荷載子，電荷釋放層可位於介電柵格結構下面。電荷釋放層形成在介電柵格結構與蝕刻停止層之間。對介電柵格結構及電荷釋放層執行蝕刻製程，直到暴露出蝕刻停止層的上表面，從而界定多個濾色片開口。執行沉積製程以在所述 多個濾色片開口中沉積濾色片，從而使得電荷釋放層及介電柵格結構在橫向上環繞濾色片。在執行沉積製程期間和/或在執行沉積製程之後，通過電荷釋放層將可能陷獲在介電柵格結構中的電荷載子(例如，電子)釋放。舉例來說，電荷釋放層可電耦合到地，從而使得電荷載子從介電柵格結構行進(travel)到地。這會部分地增加從影像感測器產生的影像的可靠性和/或精確度、從自影像感測器產生的暗色影像(例如，黑色影像)去除灰色、減少影像感測器中的暗電流、和/或減少影像感測器中的白色像素的數目。
參照圖1A，提供包括環繞濾色片116的電荷釋放層112的影像感測器100的一些實施例的剖視圖。
在半導體基底102內設置有光偵測器104。在一些實施例中，半導體基底102包含任何類型的半導體本體(例如，單晶矽/CMOS塊、矽鍺(silicon-germanium，SeGe)、絕緣體上矽(silicon on insulator，SOI)等)和/或具有第一摻雜類型(例如，p型摻雜)。光偵測器104被配置成將電磁輻射118(例如，光子)轉換成電信號。舉例來說，光偵測器104可從電磁輻射118產生電子-電洞(electron-hole)對。光偵測器104包含與第一摻雜類型相反的第二摻雜類型(例如，n型摻雜)。在一些實施例中，第一摻雜類型是p型且第二摻雜類型是n型，反之亦然。在半導體基底102的後側表面102bs上上覆有堆疊的介電層108。堆疊的介電層108可包括一個或多個氧化層，且被配置成 保護半導體基底102的後側表面102bs。
在堆疊的介電層108上上覆有蝕刻停止層110且在蝕刻停止層110上上覆有電荷釋放層112。在電荷釋放層112上上覆有介電柵格結構(dielectric grid structure)114。電荷釋放層112可包含導電材料，例如氮化鈦。介電柵格結構114及電荷釋放層112環繞濾色片116。介電柵格結構114是折射率小於濾色片116的折射率的介電材料。由於較低的折射率，介電柵格結構114用作輻射導向器(radiation guide)，以將電磁輻射118引導到對應的光偵測器104。舉例來說，濾色片116內的射向濾色片116與介電柵格結構114之間的邊界的電磁輻射118通常會經歷全內反射。因此，介電柵格結構114被配置成增加影像感測器100的靈敏度(例如，量子效率(QE))，同時減少相鄰的光偵測器之間的串擾。此外，濾色片116被配置成阻擋第一頻率範圍的電磁輻射118，同時將第二頻率範圍的電磁輻射118傳遞到下伏光偵測器104。
在形成影像感測器100期間，可對介電柵格結構114執行一種或多種蝕刻製程，以界定濾色片116的開口。在所述一種或多種蝕刻製程期間，電荷載子111(例如，電子)可能積聚和/或陷獲在介電柵格結構114中。陷獲的電荷載子111可降低從影像感測器100產生的影像的可靠性和/或精確度。因此，電荷釋放層112電耦合到地106，從而使得電荷載子111通過電荷釋放層112從介電柵格結構114行進到地106。因此，電荷釋放層112 被配置成有助於從介電柵格結構114和/或其他鄰近的結構/層(例如，蝕刻停止層110和/或堆疊的介電層108)移除積聚的電荷載子111。通過移除電荷載子111，會增加從影像感測器100產生的影像的可靠性及精確度、減少影像感測器100中的暗電流、和/或減少影像感測器100中的白色像素的數目。在又一些實施例中，電荷釋放層112直接電耦合到被配置成從介電柵格結構114移除陷獲的電荷載子111的電荷釋放電路(例如，包括微控制器)(未示出)。
參照圖1B，提供圖1A的影像感測器100的一些實施例的俯視圖。
電荷釋放層112封住(enclose)濾色片116的外周邊。當從上方看時，濾色片116可具有例如正方形形狀、矩形形狀、圓形形狀或橢圓形狀。在一些實施例中，電荷釋放層112直接接觸濾色片116的外周邊。光偵測器104在電荷釋放層112的內側壁之間在橫向上間隔開。
參照圖2A，提供影像感測器200a的一些實施例的剖視圖，影像感測器200a包括在橫向上與結合結構224(在一些實施例中，被稱為接地墊或接地端子)偏置開的介電柵格結構114。
在載體基底202上上覆有半導體基底102。在一些實施例中，半導體基底102和/或載體基底202可例如為塊狀基底(例如，塊狀矽基底)、絕緣體上矽(SOI)基底、或一些其他合適的基底。在半導體基底102內設置有多個光偵測器104。在一些實 施例中，光偵測器104分別從半導體基底102的後側表面102bs延伸到後側表面102bs下方的點。在又一些實施例中，所述點位於與半導體基底102的後側表面102bs相對的半導體基底102的前側表面102fs處。沿半導體基底102的前側表面102fs設置有內連結構205。內連結構205包括內連介電結構204、多根導電配線206及多個導電通孔208。半導體基底102通過內連結構205結合到載體基底202。在一些實施例中，導電配線206和/或導電通孔208分別可例如為或包含鋁、銅、鋁銅、鎢等。在一些實施例中，內連結構205可例如包括一個或多個介電層(例如，二氧化矽)。
在半導體基底102的後側表面102bs上上覆有堆疊的介電層108。在一些實施例中，堆疊的介電層108包括一個或多個介電層，例如第一介電層108a、第二介電層108b及第三介電層108c。在一些實施例中，第一介電層108a可例如為或包含氧化物、金屬氧化物、氧化鋁等，和/或可具有40埃(angstrom)或介於約30埃到約50埃的範圍內的厚度。在一些實施例中，第二介電層108b可例如為或包含氧化物、金屬氧化物、氧化鉿等，和/或可具有60埃或介於約50埃到約70埃的範圍內的厚度。在又一些實施例中，第三介電層108c可例如為或包含氧化物、金屬氧化物、氧化鉭等，和/或可具有520埃或介於約470埃到約570埃的範圍內的厚度。堆疊的介電層108可被配置成保護半導體基底102的後側表面102bs。在堆疊的介電層108上上覆有第 一絕緣層209(例如，二氧化矽)。在一些實施例中，第一絕緣層209在半導體基底102的後側表面102bs之上延伸到半導體基底102的側壁。第一絕緣層209的底表面可在半導體基底102的前側表面102fs下方延伸到內連介電結構204中。
在第一絕緣層209上上覆有蝕刻停止層110。在一些實施例中，蝕刻停止層110可例如為或包含氮化物(例如，氮化矽(Si3N4))、碳化物(例如，碳化矽)等，和/或可具有1500埃或介於約1000埃到約1500埃的範圍內的厚度。蝕刻停止層110在第一絕緣層209的上表面之上延伸到半導體基底102的前側表面102fs與後側表面102bs之間的點。在蝕刻停止層110上上覆有電荷釋放層112，且電荷釋放層112從半導體基底102之上延伸到半導體基底102的前側表面102fs與後側表面102bs之間的點。在一些實施例中，電荷釋放層112可例如為或包含導電材料，例如氮化鈦、氮化鉭、鈦等。在電荷釋放層112上上覆有第二絕緣層210，且第二絕緣層210可例如為或包含氧化物(例如，二氧化矽)或另一種合適的介電材料。在所述多根導電配線206的上部配線層206a上上覆有第一導電接觸件218(在一些實施例中，被稱為接地接觸件)。在一些實施例中，第一導電接觸件218穿過半導體基底102在半導體基底102的前側表面102fs之上延伸以接觸上部配線層206a。在上部配線層206a上上覆有第二導電接觸件220，且第二導電接觸件220延伸穿過半導體基底102到達上部配線層206a。在又一些實施例中，第一導電接觸 件218和/或第二導電接觸件220可例如為或包含鋁、銅、鋁銅、鎢、氮化鉭等。在一些實施例中，第一導電接觸件218和/或第二導電接觸件220可包含與所述多根導電配線206和/或所述多個導電通孔208相同的材料。在再一些實施例中，第一導電接觸件218及第二導電接觸件220包含與電荷釋放層112不同的材料。在替代實施例中，第一導電接觸件218在橫向上與第二導電接觸件220偏置開和/或與第二導電接觸件220電隔離。在又一些實施例中，在第二導電接觸件220處執行晶片驗收測試(wafer acceptance test，WAT)，在晶片驗收測試中，晶片偵測器(未示出)向設置在半導體基底102上和/或半導體基底102內的元件(例如，像素電晶體)(未示出)發送電測試信號。舉例來說，電測試信號檢查上述元件的功能且識別不符合設計規範的元件。
第一絕緣層209可被配置成將半導體基底102與延伸穿過半導體基底102到達內連結構205的導電層電隔離。因此，設置在半導體基底102內、半導體基底102之上和/或半導體基底102之下的元件(例如，光偵測器104)與延伸穿過半導體基底102的後側表面102bs的導電層(例如，電荷釋放層112、第一導電接觸件218和/或第二導電接觸件220)電隔離。
在第一導電接觸件218及第二導電接觸件220上上覆有介電金屬保護層212。在介電金屬保護層212上上覆有第一柵格介電層214。在第一柵格介電層214上上覆有第二柵格介電層216。第一柵格介電層214可例如為或包含氧化物，例如二氧化 矽，和/或可具有5600埃或介於約5400埃到約5800埃的範圍內的厚度。第二柵格介電層216可例如為或包含氮氧化矽(silicon-oxy-nitride)等，和/或可具有1500埃或介於約1300埃到約1700埃的範圍內的厚度。在第一導電接觸件218上上覆有結合結構224，且結合結構224被配置成將第一導電接觸件218電耦合到另一積體電路(integrated circuit，IC)(未示出)或一些其他外部元件。在一些實施例中，結合結構224電耦合到地。在一些實施例中，結合結構224包括接觸第一導電接觸件218的結合墊226。此外，在結合墊226上可上覆有焊點凸塊(solder bump)228。在又一些實施例中，結合配線(未示出)通過焊點凸塊228電耦合到結合墊226，其中結合配線直接接觸焊點凸塊228。在再一些實施例中，在第一導電接觸件218上上覆有光阻242，且光阻242可例如為被配置成用於將結合結構224電耦合到另一IC的對齊區的藍色光阻。在此種實施例中，對齊標記(未示出)可位於光阻242下面。
介電柵格結構114在橫向上與結合結構224偏置開。介電柵格結構114包括區222中的第一柵格介電層214的一段及第二柵格介電層216的一段。區222在橫向上與第一導電接觸件218偏置開，且上覆在光偵測器104上。介電柵格結構114在橫向上位於光偵測器104周圍且位於光偵測器104之間以界定多個濾色片開口。在所述多個濾色片開口內佈置有多個濾色片116，且所述多個濾色片116上覆在相應的多個光偵測器104上。電荷 釋放層112設置在介電柵格結構114與蝕刻停止層110之間，從而使得電荷釋放層112在橫向上位於光偵測器104周圍且位於光偵測器104之間。濾色片116穿過第一柵格介電層214及第二柵格介電層216以及電荷釋放層112從介電柵格結構114的上表面延伸到蝕刻停止層110的上表面。因此，在一些實施例中，電荷釋放層112在每一光偵測器104的正上方是不連續的，且在橫向上環繞濾色片116。
電荷釋放層112在蝕刻停止層110的上表面之上延伸到第一導電接觸件218的側壁218sw。在一些實施例中，設置在前側表面102fs與後側表面102bs之間的電荷釋放層112的側壁直接接觸第一導電接觸件218的側壁218sw。在又一些實施例中，第一導電接觸件218電耦合到地(例如，通過結合結構224)，從而使得電荷釋放層112可將介電柵格結構114中的積聚的所陷獲的電荷載子(例如，電子)移除到地。這會部分地增加從影像感測器200a產生的影像的可靠性和/或精確度。
在一些實施例中，電荷釋放層112具有第一厚度t1及第二厚度t2。第一厚度t1被界定在區222內的介電柵格結構114與蝕刻停止層110的上表面之間。第二厚度t2被界定在區222的外部的蝕刻停止層110的上表面與第二絕緣層210的下表面之間。在又一些實施例中，第一厚度t1小於第二厚度t2，或者第一厚度t1近似等於第二厚度t2。在一些實施例中，第一厚度t1小於第二厚度t2，這是因為在形成介電柵格結構114期間對電荷釋放層 112執行了過蝕刻製程(over etch process)。第二厚度t2可例如介於約500埃到約1,000埃的範圍內。在一些實施例中，如果第二厚度t2小於500埃，那麼在過蝕刻製程期間，可在區222中移除電荷釋放層112，從而降低從影像感測器200a產生的影像的可靠性和/或精確度。在此種實施例中，可降低和/或消除電荷釋放層112從介電柵格結構114移除陷獲的電荷載子的能力。在又一些實施例中，如果第二厚度t2大於1,000埃，那麼將會增加與形成影像感測器200a相關的時間及成本。在一些實施例中，電荷釋放層112的底表面在垂直方向上位於第一導電接觸件218的上表面218us上方。
參照圖2B，提供根據圖1的影像感測器100的一些替代實施例的影像感測器200b的剖視圖。
如圖2B中所示，在半導體基底102內設置有隔離結構230。第一導電接觸件218及第二導電接觸件220延伸穿過隔離結構230以接觸上部配線層206a。在一些實施例中，隔離結構230可為介電材料(例如，二氧化矽)和/或可被配置成淺溝槽隔離(shallow trench isolation，STI)結構。第一絕緣層209的底表面接觸隔離結構230的上表面。在又一些實施例中，隔離結構230的底表面接觸內連介電結構204的上表面。隔離結構230被配置成進一步增大延伸穿過半導體基底102的後側表面102bs的導電層和/或結構(例如，第一導電接觸件218及第二導電接觸件220和/或電荷釋放層112)與設置在半導體基底102內和/或半導 體基底102上的元件(例如，光偵測器104)之間的電隔離。
參照圖2C，提供根據圖1的影像感測器100的一些替代實施例的影像感測器200c的剖視圖。
如圖2C中所示，在區222中的介電柵格結構114之上設置多個微透鏡232。微透鏡232分別上覆在對應的光偵測器104上，且分別被配置成朝向對應的光偵測器104聚焦電磁輻射(例如，光子)。此外，延伸穿過半導體基底102的第一導電接觸件218的側壁218sw實質上是直的。舉例來說，側壁218sw可沿與半導體基底102的前側表面102fs正交的實質上垂直的線設置。在一些實施例中，電荷釋放層112的側壁和/或蝕刻停止層110的側壁直接接觸側壁218sw。
參照圖2D，提供根據圖1的影像感測器100的一些替代實施例的影像感測器200d的剖視圖。
如圖2D中所示，可在半導體基底102的前側表面102fs上和/或半導體基底102的前側表面102fs內設置多個半導體元件240。所述多個半導體元件240電耦合到導電配線206及導電通孔208。在一些實施例中，半導體元件240可例如為金屬氧化物半導體場效應電晶體(metal-oxide semiconductor field-effect transistor，MOSFET)。在此種實施例中，半導體元件240可對應於像素元件，例如源極隨耦電晶體、重置電晶體、電荷釋放電晶體等。
儘管圖2A、圖2B及圖2C示出前側表面102fs上未設 置有半導體元件240的半導體基底102，然而應理解，圖2A、圖2B及圖2C的影像感測器並不限於此種配置。相反，在替代實施例中，圖2A、圖2B及圖2C的影像感測器可被配置成在圖2D的剖視圖中示出及闡述的影像感測器200d。舉例來說，半導體元件240可設置在圖2A、圖2B及圖2C的半導體基底102的前側表面102fs上。
參照圖3A，提供根據圖2A中的虛線的圖2A的區222的一些實施例的俯視圖300a。
如圖3A中所示，所述多個光偵測器104被佈置成包括列及行的陣列。此外，濾色片116被佈置成包括列及行的陣列，且分別位於光偵測器104之上。在一些實施例中，當從上方看時，濾色片116分別具有矩形形狀/正方形形狀和/或圓形形狀/橢圓形狀(未示出)。電荷釋放層112在橫向上環繞每一濾色片116的外周邊，其中電荷釋放層112具有對應於每一濾色片116的形狀的內側壁。在一些實施例中，電荷釋放層112直接接觸每一濾色片116的外側壁。此外，介電柵格結構(圖2A的114)直接上覆在電荷釋放層112上，且當從上方看時，介電柵格結構具有與電荷釋放層112相同的形狀和/或佈局(未示出)。
參照圖3B，提供根據圖2A中的虛線框的圖2A的影像感測器200a的一部分的一些實施例的剖視圖。
如圖3B中所示，電荷釋放層112沿蝕刻停止層110的上表面延伸且接觸第一導電接觸件218的側壁218sw。電荷釋放 層112包括上覆在水平段上的垂直段，其中水平段的側壁接觸側壁218sw。在一些實施例中，電荷釋放層112的垂直段通過第二絕緣層210與第一導電接觸件218分隔。
參照圖3C，提供根據圖2A中的虛線框的圖2A的影像感測器200a的一部分的一些替代實施例的剖視圖。
如圖3C中所示，第一導電接觸件218包括被導電襯墊218b環繞的導電本體218a。在一些實施例中，導電本體218a包含第一材料，且導電襯墊218b包含與第一材料不同的第二材料。在一些實施例中，第一材料可例如為或包含鋁、銅、鋁銅等，和/或第二材料可例如為或包含氮化鉭等。在一些實施例中，電荷釋放層112包含與導電襯墊218b相同的材料(例如，氮化鉭)。在又一些實施例中，電荷釋放層112直接接觸導電襯墊218b，且通過導電襯墊218b電耦合到導電本體218a。
參照圖3D，提供根據圖2D中的虛線框的圖2D的影像感測器200d的一部分的一些替代實施例的剖視圖。
如圖3D中所示，結合結構224可在橫向上與第一導電接觸件218的側壁、介電金屬保護層212的側壁和/或第一柵格介電層214的側壁偏置開。此外，結合結構224的上表面可在垂直方向上位於第一導電接觸件218的頂表面下方。
參照圖3E，提供根據圖2A中的虛線框的圖2A的影像感測器200a的區222的一些替代實施例的剖視圖。如圖3E中所示，電荷釋放層112設置在介電柵格結構114與蝕刻停止層110 之間。在一些實施例中，區222中的電荷釋放層112和/或介電柵格結構114各自包括如圖14B中示出和/或闡述的側壁輪廓。
圖4到圖15是根據本公開的實施例的方面的形成包括電荷釋放層的影像感測器的方法的一些實施例的剖視圖400到剖視圖1500。儘管參照方法闡述圖4到圖15中所示的剖視圖400到剖視圖1500，然而應理解，圖4到圖15中所示的結構並不限於所述方法，而是可單獨地獨立於所述方法。儘管圖4到圖15被闡述為一系列動作，然而應理解，這些動作並不限於在其他實施例中可改變的動作的次序，且所公開的方法也適用於其他結構。在其他實施例中，可全部或部分地省略示出和/或闡述的一些動作。在一些實施例中，可例如採用圖4到圖15來形成圖2C的影像感測器200c。
如圖4的剖視圖400中所示，設置半導體基底102，且通過內連結構205將半導體基底102結合到載體基底202。在執行結合製程之前，將基底102旋轉180度，其中半導體基底102的前側表面102fs位於半導體基底102的後側表面102bs上方。在半導體基底102的前側表面102fs上形成隔離結構230。在一些實施例中，半導體基底102可例如為塊狀基底(例如，塊狀矽基底)、絕緣體上矽(SOI)基底或一些其他合適的基底。在一些實施例中，在形成隔離結構230之前，執行植入製程(implant process)以用第一摻雜類型(例如，p型)來對半導體基底102進行摻雜。在一些實施例中，用於形成隔離結構230的製程可包 括：1)選擇性地對半導體基底102進行蝕刻以在半導體基底102中形成從半導體基底102的前側表面102fs延伸到半導體基底102中的溝槽；以及2)用介電材料(例如，二氧化矽)填充溝槽(例如，通過化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、熱氧化等)。在半導體基底102中形成多個光偵測器104。光偵測器104分別是包含與第一摻雜類型相反的第二摻雜類型(例如，n型)的半導體基底102的區。在一些實施例中，可通過選擇性離子植入製程形成光偵測器104，選擇性離子植入製程利用半導體基底102的前側表面102fs上的遮蔽層(masking layer)(未示出)來選擇性地將離子植入到半導體基底102中。
圖4的剖視圖400中還示出，在半導體基底102的前側表面102fs之上形成內連結構205。內連結構205包括內連介電結構204、多根導電配線206及多個導電通孔208。在一些實施例中，內連介電結構204可為或可包括一個或多個層間介電(inter-level dielectric，ILD)層。所述一個或多個ILD層可例如為或包含氧化物(例如，二氧化矽)或另一種合適的氧化物。在一些實施例中，用於形成內連結構205的製程包括通過單鑲嵌製程(single damascene process)或雙鑲嵌製程(double damascene process)形成導電通孔208及導電配線206。舉例來說，可通過單鑲嵌製程分別形成導電通孔208的第一層及導電配線206的第 一層。此外，所述製程包括通過重複執行雙鑲嵌製程來形成導電配線206及導電通孔208的剩餘的層。
在一些實施例中，單鑲嵌製程包括：1)沉積介電層；2)將介電層圖案化以具有用於單層導電特徵(例如，一層通孔或配線)的開口；以及3)用導電材料(例如，鋁、銅、鋁銅等)填充開口以形成單層導電特徵。介電層可例如對應於內連介電結構204中的所述一個或多個ILD層。在一些實施例中，雙鑲嵌製程包括：1)沉積介電層；2)將介電層圖案化以具有用於兩層導電特徵(例如，一層通孔及一層配線)的開口；以及3)用導電材料(例如，鋁、銅、鋁銅等)填充開口以形成所述兩層導電特徵。在一些實施例中，在用導電材料填充開口之後，可對導電材料執行平坦化製程(例如，化學機械拋光(chemical-mechanical polishing，CMP))直到到達介電層的上表面。在一些實施例中，導電配線206和/或導電通孔208可分別例如為或包含鋁、銅、鋁銅等。
此外，如圖4的剖視圖400中所示，將半導體基底102定向成使得前側表面102fs位於後側表面102bs下方，且將內連結構205結合到載體基底202。在一些實施例中，結合製程可為例如熔融結合製程(fusion bonding process)或者另一種合適的結合製程。可在半導體基底102的後側表面102bs之上形成堆疊的介電層108。後側表面102bs與前側表面102fs相對。在一些實施例中，堆疊的介電層108包括第一介電層108a、第二介電層 108b及第三介電層108c。在一些實施例中，可通過CVD、PVD、ALD、熱氧化或另一種合適的沉積製程分別形成第一介電層108a、第二介電層108b和/或第三介電層108c。在又一些實施例中，第一介電層108a、第二介電層108b及第三介電層108c可各自包含彼此不同的介電材料。舉例來說，第一介電層108a可包含氧化鋁，第二介電層108b可包含氧化鉿，且第三介電層108c可包含氧化鉭。
如圖5的剖視圖500中所示，對堆疊的介電層108及半導體基底102執行第一蝕刻製程，從而界定第一開口502。第一蝕刻製程暴露出隔離結構230的上表面。在一些實施例中，第一蝕刻製程包括：1)在堆疊的介電層108之上形成遮蔽層(未示出)；2)將堆疊的介電層108的未被遮蔽的區及半導體基底102暴露到一種或多種蝕刻劑；以及3)執行移除製程以移除遮蔽層。在一些實施例中，第一蝕刻製程可包括濕式蝕刻製程、乾式蝕刻製程或另一種合適的蝕刻製程。
如圖6的剖視圖600中所示，在堆疊的介電層108之上形成第一絕緣層209，且對第一開口(圖5的502)進行襯墊。在第一絕緣層209的上表面之上形成蝕刻停止層110。在蝕刻停止層110的上表面之上形成電荷釋放層112，且在電荷釋放層112的上表面之上形成第二絕緣層210。在一些實施例中，可通過CVD、PVD、ALD、或另一種合適的沉積製程分別形成第一絕緣層209及第二絕緣層210、蝕刻停止層110和/或電荷釋放層 112。在一些實施例中，電荷釋放層112可例如為或包含導電材料，例如氮化鈦、氮化鉭、鈦、鉭等。在一些實施例中，可將電荷釋放層112形成為具有第二厚度t2，第二厚度t2可例如介於約500埃到約1,000埃的範圍內。
如圖7的剖視圖700中所示，對圖6的結構執行第二蝕刻製程，從而界定接觸開口702。第二蝕刻製程暴露出所述多根導電配線206的上部配線層206a的上表面。在一些實施例中，第二蝕刻製程包括：1)在第二絕緣層210之上形成遮蔽層(未示出)；2)將第二絕緣層210的未被遮蔽的區及相應的下伏層暴露到一種或多種蝕刻劑，直到到達上部配線層206a的上表面；以及3)執行移除製程以移除遮蔽層。在一些實施例中，第二蝕刻製程可包括濕式蝕刻製程、乾式蝕刻製程、或另一種合適的蝕刻製程。
如圖8的剖視圖800中所示，在第二絕緣層210的上表面之上形成導電接觸件層802，且導電接觸件層802至少部分地填充接觸開口(圖7的702)。在一些實施例中，導電接觸件層802可例如為或包含鋁、銅、鋁銅、氮化鉭等。在一些實施例中，導電接觸件層802可包括上覆在導電襯墊(未示出)(例如，圖3C的218a及218b)上的導電本體(未示出)，其中導電本體通過導電襯墊與第二絕緣層210分隔。在又一些實施例中，可例如通過PVD、CVD、無電鍍覆、濺鍍、電鍍或另一種合適的沉積製程形成導電接觸件層802。在再一些實施例中，以電荷釋 放層112直接接觸導電接觸件層802和/或電耦合到導電接觸件層802的方式形成導電接觸件層802。
如圖9的剖視圖900中所示，對導電接觸件層(圖8的802)執行第三蝕刻製程，從而界定第一導電接觸件218及第二導電接觸件220。在一些實施例中，以第一導電接觸件218在橫向上與第二導電接觸件220分隔開非零距離的方式執行第三蝕刻製程，其中第一導電接觸件218與第二導電接觸件220不彼此接觸。在一些實施例中，第三蝕刻製程包括：1)在導電接觸件層(圖8的802)之上形成遮蔽層(未示出)；2)將導電接觸件層(圖8的802)的未被遮蔽的區暴露到一種或多種蝕刻劑；以及3)執行移除製程以移除遮蔽層。在一些實施例中，第三蝕刻製程可包括執行濕式蝕刻製程、乾式蝕刻製程或另一種合適的蝕刻製程。在又一些實施例中，第三蝕刻製程可對第二絕緣層210的部分進行過蝕刻並移除第二絕緣層210的部分，如圖9中的虛線902所示。
如圖10的剖視圖1000中所示，在第一導電接觸件218及第二導電接觸件220以及第二絕緣層210之上形成介電金屬保護層212。在一些實施例中，介電金屬保護層212被配置成在隨後的處理步驟期間保護第一導電接觸件218的頂表面及第二導電接觸件220的頂表面。
如圖11的剖視圖1100中所示，對圖10的結構執行第四蝕刻製程，從而從第一區1102及第二區1104移除介電金屬保 護層212及第二絕緣層210。第一區1102上覆在所述多個光偵測器104上，且第二區1104在橫向上位於第一導電接觸件218與第二導電接觸件220之間。在一些實施例中，第四蝕刻製程包括：1)在介電金屬保護層212之上形成遮蔽層(未示出)；2)將介電金屬保護層212的未被遮蔽的區及第二絕緣層210暴露到一種或多種蝕刻劑；以及3)執行移除製程以移除遮蔽層。在一些實施例中，第四蝕刻製程可包括執行濕式蝕刻、乾式蝕刻或另一種合適的蝕刻製程。此外，在一些實施例中，第四蝕刻製程可對第一區1102及第二區1104中的電荷釋放層112的一部分進行過蝕刻並移除第一區1102及第二區1104中的電荷釋放層112的一部分，其中電荷釋放層112在第一區1102及第二區1104中具有第一厚度t1。在一些實施例中，第一厚度t1小於第二厚度t2。
如圖12的剖視圖1200中所示，對第二區1104中的電荷釋放層112執行第五蝕刻製程，從而將第一導電接觸件218與第二導電接觸件220電隔離。在一些實施例中，第五蝕刻製程包括：1)在電荷釋放層112及介電金屬保護層212之上形成遮蔽層(未示出)；2)將電荷釋放層112的未被遮蔽的區暴露到一種或多種蝕刻劑，直到到達蝕刻停止層110的上表面；以及3)執行移除製程以移除遮蔽層。在一些實施例中，第五蝕刻製程可包括執行濕式蝕刻、乾式蝕刻或另一種合適的蝕刻製程。在又一些實施例中，第五蝕刻製程從第二區1104完全移除電荷釋放層112。
如圖13的剖視圖1300中所示，在圖12的結構之上形成第一柵格介電層214。在第一柵格介電層214之上形成第二柵格介電層216。在一些實施例中，第一柵格介電層214包含第一介電材料(例如，二氧化矽)，且第二柵格介電層216包含與第一介電材料不同的第二介電材料(例如，氮氧化矽)。在一些實施例中，可通過CVD、PVD、ALD或另一種合適的沉積製程分別形成第一柵格介電層214和/或第二柵格介電層216。
如圖14A的剖視圖1400a中所示，對第一柵格介電層214及第二柵格介電層216以及電荷釋放層112執行第六蝕刻製程。這在光偵測器104之上界定多個濾色片開口1402且在第一導電接觸件218之上界定光阻開口1404。第六蝕刻製程在蝕刻停止層110上停止，從而使得蝕刻停止層110成為第六蝕刻製程的蝕刻停止件。在一些實施例中，第六蝕刻製程包括：1)在第二柵格介電層216之上形成遮蔽層(未示出)；2)將第一柵格介電層214及第二柵格介電層216以及電荷釋放層112的未被遮蔽的區暴露到一種或多種蝕刻劑；以及3)執行移除製程以移除遮蔽層。在一些實施例中，第六蝕刻製程可包括執行濕式蝕刻、乾式蝕刻或另一種合適的蝕刻製程。在一些實施例中，第六蝕刻製程移除上覆在每一光偵測器104上的電荷釋放層112的一部分，從而暴露出蝕刻停止層110的上表面。因此，在此種實施例中，電荷釋放層112具有如圖3A的俯視圖300a中闡述及示出的佈局。
此外，第六蝕刻製程在上覆在光偵測器104上的區222 中界定介電柵格結構114。在區222中，介電柵格結構114包括第一柵格介電層214的一段及第二柵格介電層216的一段。在一些實施例中，第六蝕刻製程可包括執行乾式蝕刻和/或可將電荷載子111(例如，電子)沉積在介電柵格結構114中的等離子體蝕刻。
圖14B是圖14A的區222的特寫的一些替代實施例的剖視圖1400b。在一些實施例中，圖14B示出執行第六蝕刻製程之後的區222。在此種實施例中，為易於說明，從剖視圖1400b省略電荷載子(圖14A的111)。
介電柵格結構114及電荷釋放層112各自可具有界定濾色片開口1402的傾斜的側壁。在一些實施例中，在電荷釋放層112的側壁與實質上直的線1406之間界定角度α。實質上直的線1406可垂直於電荷釋放層112的底表面和/或蝕刻停止層110的頂表面。此外，實質上直的線1406鄰近電荷釋放層112的側壁。在一些實施例中，角度α可例如介於約1度到約5度的範圍內。在又一些實施例中，可在介電柵格結構114的側壁與鄰近介電柵格結構114的實質上直的線之間界定柵格結構角度。柵格結構角度可介於1度到15度的範圍內。
在一些實施例中，介電柵格結構114的下表面114ls具有第一寬度w1，且介電柵格結構114的上表面114us具有第二寬度w2。在一些實施例中，第一寬度w1介於約250奈米到約490奈米的範圍內。在又一些實施例中，第二寬度w2介於約200奈 米到400奈米的範圍內。在此種實施例中，第一寬度w1與第二寬度w2之間的差介於約50奈米到約90奈米的範圍內。此外，介電柵格結構114的高度h1可介於約600奈米到約800奈米的範圍內。
如圖15的剖視圖1500中所示，在所述多個濾色片開口(圖14A的1402)中形成多個濾色片116，其中濾色片116分別上覆在對應的光偵測器104上。可通過CVD、PVD、ALD或另一種合適的沉積製程形成濾色片116。此外，在光阻開口(圖14A的1404)中形成光阻242，且光阻242可例如為被配置成對齊區的藍色光阻。在此種實施例中，對齊標記(未示出)可位於光阻242下面和/或設置在光阻242上。此外，在第一導電接觸件218之上形成結合結構224，其中結合結構224包括上覆在結合墊226上的焊點凸塊228。在一些實施例中，用於形成結合結構224的製程可包括：1)將第一柵格介電層214及第二柵格介電層216以及介電金屬保護層212圖案化，以暴露出第一導電接觸件218的頂表面；2)在第一導電接觸件218之上選擇性地形成結合墊226，其中在一些實施例中，結合墊226的側壁在橫向上與第一柵格介電層214的側壁及第二柵格介電層216的側壁偏置開非零距離；以及3)在結合墊226之上形成焊點凸塊228。在一些實施例中，前述製程中的步驟2)可通過在第一導電接觸件218之上形成結合墊226，且隨後通過遮蔽層(未示出)選擇性地對結合墊226進行蝕刻來實現。在一些實施例中，介電柵格結構 114及電荷釋放層112可各自包括傾斜的側壁，如圖14B的剖視圖1400b中示出和/或闡述。
此外，如圖15中所示，在所述多個濾色片116之上形成多個微透鏡232。可通過在濾色片116上沉積微透鏡材料(例如，通過旋塗方法或沉積製程)來形成微透鏡232。在微透鏡材料上方將具有彎曲的上表面的微透鏡範本(未示出)圖案化。然後通過根據微透鏡範本選擇性地對微透鏡材料進行蝕刻來形成微透鏡。
在一些實施例中，在形成濾色片116之後，將電荷釋放層112電耦合到地，從而可從介電柵格結構114移除電荷載子(圖14A的111)。這會部分地增加從光偵測器104產生的影像的可靠性和/或精確度，和/或從自光偵測器104產生的暗色影像(例如，黑色影像)去除灰色。可通過第一導電接觸件218和/或結合結構224將電荷釋放層112電耦合到地。在一些實施例中，在形成結合結構224之後將電荷釋放層112電耦合到地。
圖16示出根據本公開的實施例的形成影像感測器的方法1600。儘管方法1600被示出和/或闡述為一系列動作或事件，然而應理解，所述方法並不限於所示次序或動作。因此，在一些實施例中，這些動作可採用與所示不同的次序來施行，和/或可同時施行。此外，在一些實施例中，所示動作或事件可被細分成多個動作或事件，所述多個動作或事件可在單獨的時間施行或與其他動作或子動作同時施行。在一些實施例中，一些示出的動作或 事件可被省略，且還可包括其他未示出的動作或事件。
在動作1602處，在半導體基底中形成隔離結構及多個光偵測器。圖4示出對應於動作1602的一些實施例的剖視圖400。
在動作1604處，通過內連結構將半導體基底結合到載體基底。圖4示出對應於動作1604的一些實施例的剖視圖400。
在動作1606處，將半導體基底圖案化以在半導體基底中界定第一開口，從而暴露出隔離結構的上表面。圖5示出對應於動作1606的一些實施例的剖視圖500。
在動作1608處，在半導體基底之上形成蝕刻停止層，且在蝕刻停止層之上形成電荷釋放層。蝕刻停止層及電荷釋放層填充第一開口的一部分。圖6示出對應於動作1608的一些實施例的剖視圖600。
在動作1610處，將第一導電接觸件及第二導電接觸件形成為在橫向上與光偵測器偏置開。第一導電接觸件及第二導電接觸件分別延伸穿過半導體基底並接觸內連結構的上部配線層。圖7到圖9示出對應於動作1610的一些實施例的剖視圖700到剖視圖900。
在動作1612處，將電荷釋放層的在橫向上位於第一導電接觸件與第二導電接觸件之間的一部分圖案化。因此，第一導電接觸件與第二導電接觸件電隔離。圖12示出對應於動作1612的一些實施例的剖視圖1200。
在動作1614處，在光偵測器之上形成第一柵格介電層及第二柵格介電層。圖13示出對應於動作1614的一些實施例的剖視圖1300。
在動作1616處，將第一柵格介電層及第二柵格介電層以及電荷釋放層圖案化。這會界定多個濾色片開口，界定柵格介電結構，且暴露出蝕刻停止層的上表面。在執行圖案化製程之後，使電荷載子(例如，電子)陷獲在柵格介電結構中。圖14A示出對應於動作1616的一些實施例的剖視圖1400a。
在動作1618處，在濾色片開口中形成多個濾色片。圖15示出對應於動作1618的一些實施例的剖視圖1500。
在動作1620處，通過第一導電接觸件將電荷釋放層電耦合到地，從而從柵格介電結構移除電荷載子。圖15示出對應於動作1620的一些實施例的剖視圖1500。
因此，在一些實施例中，本公開涉及一種包括設置在介電柵格結構與多個光偵測器之間的電荷釋放層的影像感測器。電荷釋放層電耦合到地，且被配置成從介電柵格結構移除陷獲的電荷載子(例如，電子)。
在一些實施例中，本申請提供一種影像感測器，所述影像感測器包括：半導體基底；光偵測器，設置在所述半導體基底內；蝕刻停止層，上覆在所述光偵測器上；濾色片，上覆在所述蝕刻停止層上；介電柵格結構，環繞所述濾色片；以及電荷釋放層，夾置在所述介電柵格結構與所述蝕刻停止層之間，其中所述 電荷釋放層環繞所述濾色片且包含導電材料，且其中所述電荷釋放層直接接觸所述濾色片。
根據本發明的一些實施例，其中所述電荷釋放層電耦合到接地墊。
根據本發明的一些實施例，其中所述導電材料是氮化鈦，且其中所述蝕刻停止層包含氮化矽且所述介電柵格結構包含氧化矽。
根據本發明的一些實施例，其中所述濾色片的底表面直接接觸所述蝕刻停止層的頂表面，且其中所述介電柵格結構直接接觸所述濾色片的相對的側壁。
根據本發明的一些實施例，其中當從上方看時，所述電荷釋放層具有環形狀，所述環形狀直接接觸所述濾色片的外周邊。
根據本發明的一些實施例，其中所述光偵測器的外側壁在所述電荷釋放層的內側壁之間在橫向上間隔開。
根據本發明的一些實施例，其中所述介電柵格結構的內側壁與所述電荷釋放層的內側壁對齊。
根據本發明的一些實施例，其中所述電荷釋放層的上表面直接接觸所述介電柵格結構的底表面。
在一些實施例中，本申請提供一種用於影像感測器的半導體結構，所述半導體結構包括：積體電路，包括載體基底、半導體基底及內連結構，其中所述內連結構設置在所述半導體基底 與所述載體基底之間，且其中光偵測器設置在所述半導體基底中；介電柵格結構，上覆在所述半導體基底上；濾色片，凹陷到所述介電柵格結構中且分別上覆在所述光偵測器上，其中所述濾色片具有比所述介電柵格結構的折射率大的折射率；以及電荷釋放層，設置在所述介電柵格結構與所述半導體基底之間，其中所述電荷釋放層在橫向上環繞所述濾色片，其中所述電荷釋放層的頂表面位於所述半導體基底的頂表面上方且所述電荷釋放層的底表面在垂直方向上位於所述內連結構與所述半導體基底的所述頂表面之間。
根據本發明的一些實施例，所述的半導體結構，還包括：導電接觸件，從所述半導體基底的所述頂表面上方延伸到所述內連結構中的導電配線層，其中所述電荷釋放層從所述光偵測器之上連續地延伸以直接接觸所述導電接觸件的側壁。
根據本發明的一些實施例，其中所述電荷釋放層通過所述導電接觸件電耦合到接地墊。
根據本發明的一些實施例，其中所述電荷釋放層具有第一水平段、垂直段及第二水平段，所述第一水平段上覆在所述半導體基底的所述頂表面上，所述垂直段從所述第一水平段延伸經過所述半導體基底的所述頂表面到達位於所述半導體基底的所述頂表面下方的點，且所述第二水平段從所述垂直段延伸到所述導電接觸件的所述側壁。
根據本發明的一些實施例，其中所述點在垂直方向上位 於所述導電接觸件的上表面上方。
根據本發明的一些實施例，所述的半導體結構，還包括：蝕刻停止層，上覆在所述半導體基底的所述頂表面上且沿所述電荷釋放層的下表面連續地延伸，其中所述蝕刻停止層接觸所述導電接觸件的所述側壁。
根據本發明的一些實施例，其中所述電荷釋放層包含第一導電材料且所述導電接觸件包含與所述第一導電材料不同的第二導電材料，且其中所述導電配線層包含所述第二導電材料。
根據本發明的一些實施例，其中所述電荷釋放層具有在所述介電柵格結構的正下方界定的第一厚度及在橫向上與所述介電柵格結構偏置開的第二厚度，且其中所述第一厚度小於所述第二厚度。
在一些實施例中，本申請提供一種製造用於影像感測器的半導體結構的方法，所述方法包括：在半導體基底內形成光偵測器；在所述半導體基底上形成內連結構，其中所述內連結構具有導電配線層；對所述半導體基底進行蝕刻，以在所述半導體基底中界定第一開口；在所述半導體基底及所述內連結構之上沉積蝕刻停止層及電荷釋放層，其中所述電荷釋放層上覆在所述蝕刻停止層上，且其中所述電荷釋放層及所述蝕刻停止層對所述第一開口的至少一部分進行襯墊；在所述第一開口中形成導電接觸件，其中所述導電接觸件延伸穿過所述電荷釋放層及所述半導體基底以接觸所述導電配線層；在所述光偵測器之上沉積柵格介電 層；對所述柵格介電層及所述電荷釋放層進行蝕刻，直到到達所述蝕刻停止層的上表面，其中對所述柵格介電層進行蝕刻界定介電柵格結構及上覆在所述光偵測器上的多個濾色片開口；以及在所述多個濾色片開口中沉積多個濾色片。
根據本發明的一些實施例，其中對所述柵格介電層進行蝕刻在所述介電柵格結構中形成電荷載子的積聚，且其中所述電荷釋放層電耦合到地以從所述介電柵格結構移除所述電荷載子。
根據本發明的一些實施例，其中形成所述導電接觸件包括：對所述蝕刻停止層及所述電荷釋放層進行蝕刻，其中所述對所述蝕刻停止層及所述電荷釋放層進行蝕刻暴露出所述導電配線層的頂表面；在所述半導體基底之上沉積導電接觸件層，其中所述導電接觸件層填充所述第一開口的至少一部分；以及對所述導電接觸件層進行蝕刻，其中所述對所述導電接觸件層進行蝕刻界定所述導電接觸件，且其中所述導電接觸件在橫向上與所述光偵測器偏置開非零距離。
根據本發明的一些實施例，其中在沉積所述導電接觸件層之後，所述電荷釋放層直接接觸所述導電接觸件層的側壁。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的實施例的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開的實施例作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中 的技術人員還應認識到，這些等效構造並不背離本公開的實施例的精神及範圍，而且他們可在不背離本公開的實施例的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:影像感測器
102:半導體基底
102bs:後側表面
104:光偵測器
106:地
108:堆疊的介電層
110:蝕刻停止層
111:電荷載子
112:電荷釋放層
114:介電柵格結構
116:濾色片
118:電磁輻射

Claims (10)

  1. 一種影像感測器，包括：半導體基底；光偵測器，設置在所述半導體基底內；蝕刻停止層，上覆在所述光偵測器上；濾色片，上覆在所述蝕刻停止層上；介電柵格結構，環繞所述濾色片；以及電荷釋放層，夾置在所述介電柵格結構與所述蝕刻停止層之間，其中所述電荷釋放層環繞所述濾色片且包含導電材料，且其中所述電荷釋放層直接接觸所述濾色片。
  2. 如申請專利範圍第1項所述的影像感測器，其中所述電荷釋放層電耦合到接地墊。
  3. 如申請專利範圍第1項所述的影像感測器，其中所述濾色片的底表面直接接觸所述蝕刻停止層的頂表面，且其中所述介電柵格結構直接接觸所述濾色片的相對的側壁。
  4. 如申請專利範圍第1項所述的影像感測器，其中當從上方看時，所述電荷釋放層具有環形狀，所述環形狀直接接觸所述濾色片的外周邊。
  5. 一種用於影像感測器的半導體結構，包括：積體電路，包括載體基底、半導體基底及內連結構，其中所述內連結構設置在所述半導體基底與所述載體基底之間，且其中光偵測器設置在所述半導體基底中； 介電柵格結構，上覆在所述半導體基底上；濾色片，凹陷到所述介電柵格結構中且分別上覆在所述光偵測器上，其中所述濾色片具有比所述介電柵格結構的折射率大的折射率；以及電荷釋放層，設置在所述介電柵格結構與所述半導體基底之間，其中所述電荷釋放層在橫向上環繞所述濾色片，其中所述電荷釋放層的頂表面位於所述半導體基底的頂表面上方且所述電荷釋放層的底表面在垂直方向上位於所述內連結構與所述半導體基底的所述頂表面之間。
  6. 如申請專利範圍第5項所述的半導體結構，還包括：導電接觸件，從所述半導體基底的所述頂表面上方延伸到所述內連結構中的導電配線層，其中所述電荷釋放層從所述光偵測器之上連續地延伸以直接接觸所述導電接觸件的側壁。
  7. 如申請專利範圍第5項所述的半導體結構，其中所述電荷釋放層具有在所述介電柵格結構的正下方界定的第一厚度及在橫向上與所述介電柵格結構偏置開的第二厚度，且其中所述第一厚度小於所述第二厚度。
  8. 一種製造用於影像感測器的半導體結構的方法，所述方法包括：在半導體基底內形成光偵測器； 在所述半導體基底上形成內連結構，其中所述內連結構具有導電配線層；對所述半導體基底進行蝕刻，以在所述半導體基底中界定第一開口；在所述半導體基底及所述內連結構之上沉積蝕刻停止層及電荷釋放層，其中所述電荷釋放層上覆在所述蝕刻停止層上，且其中所述電荷釋放層及所述蝕刻停止層對所述第一開口的至少一部分進行襯墊；在所述第一開口中形成導電接觸件，其中所述導電接觸件延伸穿過所述電荷釋放層及所述半導體基底以接觸所述導電配線層；在所述光偵測器之上沉積柵格介電層；對所述柵格介電層及所述電荷釋放層進行蝕刻，直到到達所述蝕刻停止層的上表面，其中對所述柵格介電層進行蝕刻界定介電柵格結構及上覆在所述光偵測器上的多個濾色片開口；以及在所述多個濾色片開口中沉積多個濾色片。
  9. 如申請專利範圍第8項所述的方法，其中對所述柵格介電層進行蝕刻在所述介電柵格結構中形成電荷載子的積聚，且其中所述電荷釋放層電耦合到地以從所述介電柵格結構移除所述電荷載子。
  10. 如申請專利範圍第8項所述的方法，其中形成所述導電接觸件包括： 對所述蝕刻停止層及所述電荷釋放層進行蝕刻，其中所述對所述蝕刻停止層及所述電荷釋放層進行蝕刻暴露出所述導電配線層的頂表面；在所述半導體基底之上沉積導電接觸件層，其中所述導電接觸件層填充所述第一開口的至少一部分；以及對所述導電接觸件層進行蝕刻，其中所述對所述導電接觸件層進行蝕刻界定所述導電接觸件，且其中所述導電接觸件在橫向上與所述光偵測器偏置開非零距離。
TW108137847A 2019-07-24 2019-10-21 影像感測器、用於影像感測器的半導體結構及其製造方法 TWI710126B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/520,742 US10847564B1 (en) 2019-07-24 2019-07-24 Charge release layer to remove charge carriers from dielectric grid structures in image sensors
US16/520,742 2019-07-24

Publications (2)

Publication Number Publication Date
TWI710126B true TWI710126B (zh) 2020-11-11
TW202105699A TW202105699A (zh) 2021-02-01

Family

ID=73462182

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137847A TWI710126B (zh) 2019-07-24 2019-10-21 影像感測器、用於影像感測器的半導體結構及其製造方法

Country Status (3)

Country Link
US (3) US10847564B1 (zh)
CN (1) CN112310128A (zh)
TW (1) TWI710126B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12176370B2 (en) * 2021-01-27 2024-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked structure for CMOS image sensors including through-substrate-via contacting negative bias circuit
CN117832240A (zh) * 2021-08-06 2024-04-05 武汉新芯集成电路制造有限公司 背照式图像传感器及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642541B2 (en) * 2000-03-07 2003-11-04 Sharp Kabushikikaisha Image sensor having dual-gate transistors
TW200610141A (en) * 2004-09-09 2006-03-16 Magnachip Semiconductor Ltd Cmos image sensor and method for fabricating the same
TW200727466A (en) * 2005-08-12 2007-07-16 Tessera Inc Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
CN101996261A (zh) * 2009-08-20 2011-03-30 中芯国际集成电路制造(上海)有限公司 优化cmos图像传感器版图的方法及刻蚀方法
TW201119019A (en) * 2009-04-30 2011-06-01 Corning Inc CMOS image sensor on stacked semiconductor-on-insulator substrate and process for making same
US8054371B2 (en) * 2007-02-19 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Color filter for image sensor
US9683890B2 (en) * 2015-06-30 2017-06-20 Semiconductor Components Industries, Llc Image sensor pixels with conductive bias grids
US9818776B2 (en) * 2015-04-08 2017-11-14 Semiconductor Components Industries, Llc Integrating bond pad structures with light shielding structures on an image sensor
TWI617016B (zh) * 2013-08-02 2018-03-01 索尼半導體解決方案公司 成像裝置
TW201813067A (zh) * 2016-06-30 2018-04-01 豪威科技股份有限公司 用於前照式紅外線影像感測器的光電閘及其製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982270B1 (ko) * 2008-08-08 2010-09-15 삼성전기주식회사 카메라 모듈 및 이의 제조 방법
US8269264B2 (en) * 2009-11-09 2012-09-18 Omnivision Technologies, Inc. Image sensor having waveguides formed in color filters
US9373732B2 (en) * 2012-02-07 2016-06-21 Semiconductor Components Industries, Llc Image sensors with reflective optical cavity pixels
KR101968351B1 (ko) * 2013-01-28 2019-08-13 서울대학교산학협력단 반도체 장치 및 그 제조 방법
US8736006B1 (en) * 2013-03-14 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for a BSI image sensor device
US9543343B2 (en) * 2013-11-29 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image sensor device
JP2015195235A (ja) * 2014-03-31 2015-11-05 ソニー株式会社 固体撮像素子、電子機器、および撮像方法
US9553118B2 (en) * 2014-06-18 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of buried color filters in a back side illuminated image sensor using an etching-stop layer
US9754984B2 (en) * 2014-09-26 2017-09-05 Visera Technologies Company Limited Image-sensor structures
US9564468B2 (en) * 2015-03-20 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Composite grid structure to reduce crosstalk in back side illumination image sensors
US9853076B2 (en) * 2015-04-16 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked grid for more uniform optical input
US20160307942A1 (en) * 2015-04-16 2016-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Deeply buried color filter array (cfa) by stacked grid structure
US10002899B2 (en) * 2015-09-16 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Microlens for a phase detection auto focus (PDAF) pixel of a composite grid structure
US9905605B2 (en) * 2015-10-15 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Phase detection autofocus techniques
US9871070B2 (en) 2016-02-05 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage biased metal shielding and deep trench isolation for backside illuminated (BSI) image sensors
US9799702B2 (en) * 2016-03-24 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structure and method of forming same
US9985072B1 (en) * 2016-11-29 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor with dual damascene grid design having absorption enhancement structure
KR102401583B1 (ko) * 2017-03-29 2022-05-24 삼성전자주식회사 이미지 센서
US10164156B2 (en) * 2017-03-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of image sensor structure with grid structure
US10269844B2 (en) * 2017-06-27 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of light sensing device
US10319768B2 (en) * 2017-08-28 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor scheme for optical and electrical improvement
KR102498582B1 (ko) * 2018-02-26 2023-02-14 에스케이하이닉스 주식회사 파티션 패턴들을 가진 이미지 센서
US11233081B2 (en) * 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Wave guide filter for semiconductor imaging devices
KR102558828B1 (ko) * 2018-10-10 2023-07-24 삼성전자주식회사 차광 패턴을 포함하는 이미지 센서

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642541B2 (en) * 2000-03-07 2003-11-04 Sharp Kabushikikaisha Image sensor having dual-gate transistors
TW200610141A (en) * 2004-09-09 2006-03-16 Magnachip Semiconductor Ltd Cmos image sensor and method for fabricating the same
TW200727466A (en) * 2005-08-12 2007-07-16 Tessera Inc Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
US8054371B2 (en) * 2007-02-19 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Color filter for image sensor
TW201119019A (en) * 2009-04-30 2011-06-01 Corning Inc CMOS image sensor on stacked semiconductor-on-insulator substrate and process for making same
CN101996261A (zh) * 2009-08-20 2011-03-30 中芯国际集成电路制造(上海)有限公司 优化cmos图像传感器版图的方法及刻蚀方法
TWI617016B (zh) * 2013-08-02 2018-03-01 索尼半導體解決方案公司 成像裝置
US9818776B2 (en) * 2015-04-08 2017-11-14 Semiconductor Components Industries, Llc Integrating bond pad structures with light shielding structures on an image sensor
US9683890B2 (en) * 2015-06-30 2017-06-20 Semiconductor Components Industries, Llc Image sensor pixels with conductive bias grids
TW201813067A (zh) * 2016-06-30 2018-04-01 豪威科技股份有限公司 用於前照式紅外線影像感測器的光電閘及其製造方法

Also Published As

Publication number Publication date
US11380728B2 (en) 2022-07-05
US20210028220A1 (en) 2021-01-28
TW202105699A (zh) 2021-02-01
CN112310128A (zh) 2021-02-02
US10847564B1 (en) 2020-11-24
US20220310692A1 (en) 2022-09-29
US11948962B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
US10998364B2 (en) Image sensor scheme for optical and electrical improvement
US10062720B2 (en) Deep trench isolation fabrication for BSI image sensor
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
TWI749682B (zh) 用於接合墊結構的隔離結構及其製造方法
CN111261645B (zh) 图像传感器及其形成方法
US11217547B2 (en) Bond pad structure with reduced step height and increased electrical isolation
CN113224091B (zh) 影像感测装置以及其制造方法
TWI540711B (zh) 背照式影像感測裝置與其形成方法及背照式影像感測元件
US20220359590A1 (en) Electromagnetic radiation detection method
US20180122844A1 (en) Selective deposition and planarization for a cmos image sensor
US11948962B2 (en) Charge release layer to remove charge carriers from dielectric grid structures in image sensors
TWI850961B (zh) 影像感測器及形成影像感測器的方法
TWI717795B (zh) 影像感測器及其形成方法
US20210313383A1 (en) Metal reflector grounding for noise reduction in light detector
US20240222407A1 (en) Stacked structure for cmos image sensors
TW202404062A (zh) 影像感測器以及用於形成影像感測器的方法
TW202335269A (zh) 影像感測器及用於形成其的方法