TWI540711B - 背照式影像感測裝置與其形成方法及背照式影像感測元件 - Google Patents

Description

背照式影像感測裝置與其形成方法及背照式影像感測元件

本發明係關於半導體元件，更特別關於背照式影像感測器與其形成方法。

隨著科技進步，互補式金氧半(CMOS)影像感測器已逐漸取代習知的電荷耦合元件(CCD)。CMOS影像感測器具有多種優點，特別是高影像截取速度、低操作電壓、低耗電、與高雜訊抗力。此外，CMOS影像感測器的製程，可與用於製作邏輯記憶元件的大規模晶圓生產線相同。如此一來，CMOS影像晶片可包含影像感測器與所需的邏輯元件如放大器、類比/數位轉換器、與類似元件。

CMOS影像感測器為畫素化的金氧半元件。CMOS影像感測器通常包含感光圖像單元(畫素)之陣列，每一單元可具有電晶體(開關電晶體與重置電晶體)、電容、與感光單元(比如光二極體)。CMOS影像感測器以感光CMOS電路將光子轉換為電子。感光CMOS電路一般具有光二極體形成於矽基板中。光二極體照光時，將誘發電荷於光二極體中。當物體的光線入射畫素，每一畫素產生的電子量與其照光量成正比。此外，畫素中由電子轉換的電壓訊號，可由類比/數位轉換器進一步轉 換為數位訊號。多個周邊電路將接收並處理數位訊號，以顯示物體影像。

CMOS影像感測器可包含多個額外層狀物(如介電層與內連線金屬層)形成於基板頂部上，其中內連線層係用以耦接光二極體與周邊電路。CMOS影像感測器中具有額外層狀物的一側通常稱作正面，而具有基板的一側則稱作背面。基於光徑差異，CMOS影像感測器可進一步分類為兩種主要類型，一者稱作正照式(Front-side illumination，FSI)影像感測器，且另一者稱作背照式(BSI)影像感測器。

在FSI影像感測器中，來自物體的光將入射至CMOS影像感測器的正面上，並在穿過介電層與內連線層後到達光二極體。光徑中的額外層狀物(如不透明與反射性的金屬層)會降低光二極體的吸光量，並降低量子效率。相反地，BSI影像感測器不具有任何額外層(如金屬層)阻礙光徑。光線將入射至CMOS影像感測器的背面上。如此一來，光線可直接撞擊光二極體，進而增加可轉換為電子的光子量。

本發明一實施例提供一種裝置，包括：影像感測器，與半導體基板之第一側相鄰，其中內連線層係位於半導體基板之第一側上；背照膜，形成於半導體基板之第二側上；金屬遮罩層，形成於背照膜上；以及通孔，埋置於背照膜中，且通孔耦接於金屬遮罩層與半導體基板之間。

本發明一實施例提供一種裝置的形成方法，包括：形成影像感測器，且影像感測器與基板之第一側相鄰；形 成背照層於基板之第二側上；圖案化背照層，以形成通孔；形成金屬層於背照層上；以及圖案化金屬層，以形成金屬遮罩層，其中金屬遮罩層經由通孔連接至基板。

本發明一實施例提供一種元件，包括：多個光二極體的陣列，且每一光二極體與半導體基板之第一側相鄰；多個隔離區，且每一隔離區形成於兩個相鄰的光二極體之間；以及黑度調校區，包括：金屬遮罩層；以及第一通孔，具有第一末端接觸金屬遮罩層，及第二末端接觸半導體基板之第二側。

100‧‧‧背照式影像感測器

101‧‧‧影像感測畫素陣列

102‧‧‧金屬內連線層

103‧‧‧黑度調校區

104‧‧‧介電層

106‧‧‧半導體基板

107、109‧‧‧光二極體

108‧‧‧抗反射塗層

110‧‧‧介電層

111‧‧‧隔離區

112‧‧‧金屬遮罩層

113‧‧‧邏輯電路區

114、116‧‧‧通孔

120‧‧‧金屬線路

132、134‧‧‧格狀物

702、704‧‧‧開口

802‧‧‧金屬層

902‧‧‧光阻層

第1圖係本發明多種實施例中，背照式影像感測器的簡化上視圖；第2圖係本發明多種實施例中，第1圖的背照式影像感測器的剖視圖；第3圖係本發明多種實施例中，半導體基板的剖視圖；第4圖係本發明多種實施例中，薄化第3圖中的半導體元件其基板背面後的剖視圖；第5圖係本發明多種實施例中，沉積抗反射塗層(ARC)於第4圖中的半導體元件其基板背面上後的剖視圖；第6圖係本發明多種實施例中，形成介電層於第5圖中的半導體元件其抗反射塗層上後的剖視圖；第7圖係本發明多種實施例中，圖案化第6圖中的半導體元件其背照膜後的剖視圖；第8圖係本發明多種實施例中，沉積金屬層於第7圖中的半 導體元件其背照膜上後的剖視圖；第9圖係本發明多種實施例中，以光阻對第8圖之半導體元件進行背面金屬格之微影製程後的剖視圖；以及第10圖係本發明多種實施例中，蝕刻第9圖之半導體元件後的剖視圖。

如何製作與使用本發明實施例的方法將詳述於下。可以理解的是，本發明提供多種發明概念以實施於多種特定方向，但這些特定實施例僅用以舉例而非侷限本發明範疇。

本發明之特定實施例係有關用於背照式影像感測器的金屬遮罩層結構。本發明實施例可應用於多種影像感測器。下述內容的多種實施例將搭配圖式進行說明。

第1圖係本發明多種實施例中，背照式影像感測器之簡化上視圖。背照式影像感測器100包含影像感測畫素陣列101、黑度調校區103、與邏輯電路區113。影像感測畫素陣列101可具有多個光二極體(未圖示於第1圖，請參考第2圖)。每一光二極體可包含光敏p-n接面，與用以接收光敏p-n接面的訊號之相關電晶體。當光二極體照射光線時，光二極體產生的電子訊號將正比於落在光二極體上的光量。

邏輯電路區113可與影像感測器畫素陣列101相鄰。邏輯電路區113可具有操作影像感測器畫素陣列101的邏輯電路，以及將感測到的光訊號傳遞至外部元件的電路。

黑度調校區103可包含多個黑色參考感測器(未圖示)形成於金屬遮罩層下。如此一來，撞擊影像感測器畫素陣 列101的光線將不會撞擊黑色參考感測器。黑色參考感測器可提供參考訊號，以校正影像感測畫素陣列101中的主動影像感測器。

第1圖更包括多個通孔(如通孔114與116)形成於黑度調校區103中。在特定實施例中，通孔114與116係形成於金屬遮罩層與半導體基板之間。換言之，通孔114與116耦接金屬遮罩層與其下的半導體基板。金屬遮罩層的完整結構將搭配第2圖說明如下。

在製作背照式影像感測器100的多種步驟中，可能會累積電荷於背照式影像感測器100的表面上。在特定實施例中，電荷會累積於黑度調校區103的金屬遮罩層其頂部上。這些累積電荷會造成雜訊、黑電流、混色、與類似問題。通孔114與116可作為金屬遮罩層與半導體基板的接地層之間的放電路徑。上述放電路徑可減少累積電荷，進而改善元件的關鍵性質如雜訊、黑電流、混色、與類似問題。

第2圖係本發明多種實施例中，第1圖之背照式影像感測器的剖視圖。為簡化說明，第2圖只顯示背照式影像感測器100的影像感測器畫素陣列101與黑度調校區103。

影像感測器畫素陣列101可包含多個光二極體(如光二極體107與109)與半導體基板106的第一側相鄰。兩個相鄰的光二極體之間隔有隔離區111。光二極體107與109係用以將感測的光轉換為電子訊號。如第2圖所示，格狀物132與134係形成於半導體基板106的第二側上。光二極體(比如光二極體107)係形成於兩個相鄰的格狀物132與134之間。換言之，兩個 相鄰的格狀物(如格狀物132與134)定義影像感測器畫素陣列101的畫素區。格狀物132與134可由多種合適材料組成，比如鎢、鋁、銅、上述之合金或複合材料、上述之組合、及/或類似物。

黑度調校區103可包含黑色參考感測器(未圖示)，以產生參考的黑度訊號。如第2圖所示，金屬遮罩層112遮罩黑度調校區103中的黑色參考感測器。如此一來，光線將不會撞擊黑色參考感測器。在未接收光線的情況下，黑色參考感測器可提供黑色參考訊號至影像感測器畫素陣列101。在後續說明中，黑度調校區103亦可稱為金屬遮罩區。

如第1圖所示，黑度調校區103的金屬遮罩層112經由多個通孔(如通孔114與116)，耦接至半導體基板106之上表面。此外，通孔114與116作為接地通孔。換言之，通孔114與116可連接至半導體基板106的接地平面。通孔114與116係埋置於背照膜中，而背照膜包含抗反射塗層108與介電層110。關於背照式影像感測器100之製程將搭配第3至10圖詳述於下。

第3至10圖係本發明多種實施例中，製作背照式影像感測器100的方法。第3圖係本發明多種實施例中，半導體基板的剖視圖。半導體基板106可具有第一導電性。在一實施例中，半導體基板106為高掺雜的p型基板。半導體基板106之組成可為矽、鍺、鍺矽化物、組成漸變式的鍺矽化物、絕緣層上半導體、碳、石英、藍寶石、玻璃、類似物、或上述之多層結構(比如應力層)。淡掺雜的p型磊晶層(未圖示)可成長於高掺雜之p型半導體基板106上。

半導體基板106可包含多個光主動區，其包含的光二極體(比如光二極體107)之形成方法可為佈植雜質至磊晶層中。此外，光主動區可為PN接面光二極體、PNP光電晶體、NPN光電晶體、或類似物。在一實施例中，光主動區可包含p型層形成於n型區上，其中n型區又形成於磊晶層上，且磊晶層自p型半導體基板成長而成。

在一實施例中，n型雜質離子可佈植至p型磊晶層中，以形成n型光二極體區(未圖示)。此外，p型雜質離子可佈植至n型光二極體區中，以形成p型光二極體區(未圖示)。n型光二極體區與p型光二極體區更形成光二極體區(如光二極體107與109)。

半導體基板106可包含多個畫素，且每一畫素包含光二極體區(如光二極體107)。為了避免相鄰畫素之間的串音，隔離區111可用以隔開兩個相鄰的光二極體。在某些實施例中，隔離區111可為淺溝槽隔離(STI)結構。STI結構之形成方法可為蝕刻部份半導體基板106以形成溝槽，再將氧化物及/或其他介電材料填入溝槽中。

一般而言，可形成介電層104於半導體基板106的第一側上。在一實施例中，介電層可為低介電常數之介電材料，比如氧化矽、硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、氟化矽酸鹽玻璃(FSG)、掺雜碳之氧化矽、或類似物。介電層104的形成方法可為任何合適技術，比如化學氣相沉積(CVD)技術或類似技術。

金屬內連線層102可形成於介電層104上。金屬內 連線層102可包含多個金屬線路120。金屬內連線層102的圖案化方法可為電漿蝕刻或雙鑲嵌製程，其組成可為適用於特定應用的任何導電材料。上述導電材料可為鋁、銅、掺雜的多晶矽、或類似物。接點及通孔(未圖示)可用以提供金屬內連線層102與其下的電路(未圖示)之間的電性連接。

必需注意的是為了簡化說明，背照式影像感測器100具有額外層狀物(如介電層104)的一側將稱作正面，而具有半導體基板106之一側將稱作背面。

第4圖係本發明多種實施例中，薄化第3圖中的半導體元件其基板背面後的剖視圖。在薄化製程前，半導體基板106的厚度介於約700μm至約800μm之間。在背照式影像感測器的製程中，半導體基板106的背面將薄化至移除高掺雜的p型之半導體基板106，並露出淡掺雜的p型磊晶層。在特定實施例中，背照式影像感測器100之半導體基板106其背面將薄化至厚度介於約3μm至約4μm之間。光線可穿過薄化後的基板再撞擊埋置於基板中的光二極體(如光二極體107與109)，且不會被基板吸收。薄化製程可採用合適技術實施，比如研磨、拋光、及/或化學蝕刻。

第5圖係本發明多種實施例中，沉積抗反射塗層(ARC)於第4圖中的半導體元件其基板背面上後的剖視圖。抗反射塗層108係形成於半導體基板106的背面上。抗反射塗層108之組成可為氮化物材料、有機材料、氧化物材料、或類似物。抗反射塗層108之形成方法可為合適技術如CVD或類似技術。

第6圖係本發明多種實施例中，形成介電層於第5 圖中的半導體元件其抗反射塗層上後的剖視圖。介電層110之組成可為氧化物。在特定實施例中，介電層110可包含第一氧化物層、第二氧化物層、與緩衝氧化物層(未個別圖示)。

在某些實施例中，第一氧化物層為電漿增強式氧化物(Plasma enhanced oxide，PEOX)，其厚度為約1100Å。在某些實施例中，第二氧化物層為低沉積速率之電阻保護氧化物(Low deposited rate resistor protection oxide，LRPO)，其厚度為約4200Å。在某些實施例中，緩衝氧化物層為電漿增強式氧化物(PEOX)，其厚度為約500Å。如此一來，介電層110之總厚度為約5800Å。必需注意的是，說明書中的抗反射塗層108與介電層110可統稱為背照膜。

第7圖係本發明多種實施例中，圖案化第6圖中的半導體元件其背照膜後的剖視圖。依據第2圖中的通孔114與116之位置與形狀，以合適的半導體蝕刻技術選擇性地移除部份介電層110與抗反射塗層108以形成開口702與704。

第8圖係本發明多種實施例中，沉積金屬層於第7圖中的半導體元件其背照膜上後的剖視圖。如第8圖所示，將金屬材料填入開口中以形成通孔114與116。金屬層802係形成於介電層110上。在一實施例中，填入開口並沉積於介電層110上的金屬材料可為銅、鋁、鉭、氮化鈦、上述之組合、及/或類似物。金屬層802之厚度介於約50nm至約200nm之間。

在一實施例中，將金屬材料填入開口的方法包括合適的沉積製程如CVD、電漿增強式CVD(PECVD)、原子層沉積(ALD)、電鍍、及/或類似方法。

必需注意的是，晶種層(未圖示)可形成於通孔的下表面與半導體基板106之上表面之間。晶種層之組成可為鈦、鉭、鈦矽複合材料、鉭矽複合材料、上述之組合、及/或類似物。晶種層之形成方法可為合適的沉積技術如物理氣相沉積(PVD)、CVD、及/或類似方法。晶種層之厚度可介於約40Å至約100Å之間。晶種層可改善金屬層802與通孔114及116的黏著性。

可以理解的是，金屬矽化物層(未圖示)可形成於半導體基板106的上表面上。金屬矽化物層之形成方法可為一般用於半導體製程的多重熱製程。在另一實施例中，金屬矽化物的形成方法可為基板表面處理製程，比如矽烷預處理。

第9圖係本發明多種實施例中，以光阻對第8圖之半導體元件進行背面金屬格之微影製程後的剖視圖。沉積光阻材料於金屬層802上以形成光阻層902。依據第2圖之格狀物與金屬遮罩層的位置與形狀曝光光阻層902。第9圖中的圖案化製程係本技術領域中具有通常知識者所熟知，在此不贅述。

第10圖係本發明多種實施例中，蝕刻第9圖之半導體元件後的剖視圖。藉由蝕刻製程(如非等向乾蝕刻製程)可移除部份金屬層802，以形成格狀物132及134與金屬遮罩層112。

本發明一實施例之裝置包括：影像感測器，與半導體基板之第一側相鄰，其中內連線層係位於半導體基板之第一側上；背照膜，形成於半導體基板之第二側上；金屬遮罩層，形成於背照膜上；以及通孔，埋置於背照膜中，且通孔耦接於金屬遮罩層與半導體基板之間。

本發明另一實施例之裝置的形成方法包括：形成影像感測器，且影像感測器與基板之第一側相鄰；形成背照層於基板之第二側上；圖案化背照層，以形成通孔；形成金屬層於背照層上；以及圖案化金屬層，以形成金屬遮罩層，其中金屬遮罩層經由通孔連接至基板。

本發明又一實施例之元件包括：多個光二極體的陣列，且每一光二極體與半導體基板之第一側相鄰；多個隔離區，且每一隔離區形成於兩個相鄰的光二極體之間；以及黑度調校區。黑度調校區包括金屬遮罩層與第一通孔。第一通孔具有第一末端接觸金屬遮罩層，及第二末端接觸半導體基板之第二側。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

此外，本申請案的範疇並不限於特定實施例中的製程、機器、製造、材料組成、裝置、方法、與步驟。本技術領域中具有通常知識者自可依據本發明，採用現有或未來發展中與上述實施例具有實質上相同功能或達到實質上相同結果的製程、機器、製造、材料組成、裝置、方法、與步驟。綜上所述，所附申請專利範圍意在將這樣的製程、機器、製造、材料組成、裝置、方法、與步驟包括在內。

101‧‧‧影像感測畫素陣列

102‧‧‧金屬內連線層

103‧‧‧黑度調校區

104‧‧‧介電層

106‧‧‧半導體基板

107、109‧‧‧光二極體

110‧‧‧介電層

111‧‧‧隔離區

112‧‧‧金屬遮罩層

114、116‧‧‧通孔

120‧‧‧金屬線路

132、134‧‧‧格狀物

Claims (9)

1. 一種背照式影像感測裝置，包括：一影像感測器，與一半導體基板之一第一側相鄰，其中一內連線層係位於該半導體基板之該第一側上；一磊晶層，成長於該半導體基板中並由該半導體基板之一第二側露出，其中該影像感測器埋置於該磊晶層中；一背照膜，形成於該半導體基板之該第二側上；一金屬遮罩層，形成於該背照膜上；以及一通孔，埋置於該背照膜中，且該通孔耦接於該金屬遮罩層與該半導體基板之間。
2. 如申請專利範圍第1項所述之背照式影像感測裝置，更包括：一抗反射塗層，形成於該半導體基板之該第二側上；以及一介電層，形成於該抗反射塗層上。
3. 如申請專利範圍第1項所述之背照式影像感測裝置，更包括：一隔離區，埋置於該磊晶層中，其中該隔離區包圍該影像感測器。
4. 如申請專利範圍第1項所述之背照式影像感測裝置，其中該通孔係連接至該半導體基板之一接地平面之一接地通孔。
5. 一種背照式影像感測裝置的形成方法，包括：成長一磊晶層於一基板之一第一側上；佈植離子至該磊晶層中，以形成一影像感測器與該基板之第一側相鄰；以及 薄化該基板之第二側直到露出該磊晶層；形成一背照層於該基板之一第二側上；圖案化該背照層，以形成一通孔；形成一金屬層於該背照層上；以及圖案化該金屬層，以形成一金屬遮罩層，其中該金屬遮罩層經由該通孔連接至該基板。
6. 如申請專利範圍第5項所述之背照式影像感測裝置的形成方法，更包括：沉積一抗反射塗層於該基板之該第二側上；以及沉積一介電層於該抗反射塗層上。
7. 如申請專利範圍第5項所述之背照式影像感測裝置的形成方法，更包括：形成一隔離區於該磊晶層中，其中該隔離區包圍該影像感測器。
8. 一種背照式影像感測元件，包括：多個光二極體的一陣列形成於一磊晶層中，且每一該些光二極體與一半導體基板之一第一側相鄰，且該磊晶層由該半導體基板之一第二側露出；多個隔離區形成於該磊晶層中，且每一該些隔離區形成於兩個相鄰的該些光二極體之間；以及一黑度調校區，包括：一金屬遮罩層；以及一第一通孔，具有一第一末端接觸該金屬遮罩層，及一第二末端接觸該半導體基板之該第二側。
9. 如申請專利範圍第8項所述之背照式影像感測元件，更包括：一背照膜，形成於該半導體基板之該第二側上；以及多個格狀物，形成於該背照膜上，其中該背照膜包括：一抗反射塗層，形成於該半導體基板之該第二側上；以及一介電層，形成於該抗反射塗層上。