TWI683292B

TWI683292B - 畫素陣列基板

Info

Publication number: TWI683292B
Application number: TW107133265A
Authority: TW
Inventors: 陳志成; 劉貴文; 楊偉權
Original assignee: 友達光電股份有限公司
Priority date: 2018-09-20
Filing date: 2018-09-20
Publication date: 2020-01-21
Also published as: CN109521615A; TW202013334A

Abstract

一種畫素陣列基板包括基底、多條掃描線及多條資料線、多個畫素結構、共用電極、第一絕緣層、觸控訊號線、閘極驅動電路及輔助電極。基底具有顯示區及顯示區外的周邊區。多個畫素結構設置於顯示區，且分別與多條掃描線及多條資料線電性連接。每一畫素結構包括主動元件及電性連接至主動元件的畫素電極。觸控訊號線與共用電極電性連接。閘極驅動電路設置於周邊區，且與至少一條掃描線電性連接。輔助電極設置於周邊區，且與至少部分的閘極驅動電路重疊。輔助電極與鄰近於閘極驅動電路的共用電極電性連接，以形成邊緣觸控感測墊。

Description

畫素陣列基板

本發明是有關於一種基板，且特別是有關於一種畫素陣列基板。

顯示器的應用日益廣泛，舉凡家用的視聽娛樂、公共場合的訊息顯示看板、電競用的顯示器及可攜式電子產品都可見其蹤跡。近幾年來，顯示器在車用領域或穿戴式電子產品的應用也逐漸拓展開來，例如：車用後視鏡、車用儀表板、多功能電子錶/手環等。這類電子裝置所搭載的顯示器大多為異形（Free form）顯示器，其外觀可能為橢圓形、圓形或其他非矩形，且大多具有觸控功能。

內嵌式觸控（In-cell touch）技術具有易薄型化的優勢，因此在近幾年逐漸成為觸控顯示器的主流。為了滿足異形顯示的需求，觸控顯示器在鄰近顯示區之異形邊緣的觸控感測墊具有順應異形顯示邊緣的非直線邊緣。然而，具有非直線邊緣的觸控感測墊與遠離顯示區之異形邊緣的觸控感測墊的等效電容存在差異，進而影響觸控顯示器在顯示區邊緣的觸控性能。因此，如何在滿足異形顯示需求下，同時提升顯示區之異形邊緣的觸控效能，是相關廠商所亟欲解決的問題之一。

本發明提供一種畫素陣列基板，採用此畫素陣列基板的觸控顯示器的觸控性能佳。

本發明的一種畫素陣列基板包括基底、多條掃描線及多條資料線、多個畫素結構、共用電極、第一絕緣層、觸控訊號線、閘極驅動電路及輔助電極。基底具有顯示區以及顯示區外的周邊區。多條掃描線及多條資料線設置於基底上。多個畫素結構設置於顯示區，且分別與多條掃描線及多條資料線電性連接。每一畫素結構包括主動元件以及電性連接至主動元件的畫素電極。共用電極重疊於多個畫素結構的多個畫素電極。第一絕緣層設置於多個畫素電極與共用電極之間。觸控訊號線與共用電極電性連接。閘極驅動電路設置於基底的周邊區，且與至少一條掃描線電性連接，其中共用電極鄰近於閘極驅動電路。輔助電極設置於基底的周邊區，且與至少部分的閘極驅動電路重疊。輔助電極與共用電極電性連接，以形成邊緣觸控感測墊。

在本發明的一實施例中，上述的畫素陣列基板更包括第一屏蔽電極，電性隔離於輔助電極及閘極驅動電路，且設置於輔助電極與至少部分的閘極驅動電路之間。

在本發明的一實施例中，上述的畫素陣列基板的第一屏蔽電極具有電容抑制訊號，觸控訊號線具有觸控驅動訊號，電容抑制訊號與觸控驅動訊號於時序上同步，且電容抑制訊號與觸控驅動訊號的電壓波形實質上相同。

在本發明的一實施例中，上述的畫素陣列基板的第一絕緣層覆蓋共用電極，多個畫素電極設置於第一絕緣層上，第一屏蔽電極與共用電極形成於同一第一透明導電層，而輔助電極與多個畫素電極形成於同一第二透明導電層。

在本發明的一實施例中，上述的畫素陣列基板的第一絕緣層覆蓋多個畫素電極，共用電極設置於第一絕緣層上，第一屏蔽電極與多個畫素電極形成於同一第一透明導電層，而輔助電極與共用電極形成於同一第二透明導電層。

在本發明的一實施例中，上述的畫素陣列基板更包括第二屏蔽電極，設置於第一屏蔽電極與閘極驅動電路之間，其中第二屏蔽電極係接地。

在本發明的一實施例中，上述的畫素陣列基板的第一絕緣層覆蓋共用電極，每一畫素結構的畫素電極設置於第一絕緣層上且具有與共用電極重疊的多個狹縫。

在本發明的一實施例中，上述的畫素陣列基板更包括第二絕緣層，覆蓋多個畫素結構的多個主動元件、多條掃描線、多條資料線以及觸控訊號線，且觸控訊號線與多條資料線形成於同一膜層。

在本發明的一實施例中，上述的畫素陣列基板更包括第二絕緣層及第三絕緣層。第二絕緣層覆蓋多個畫素結構的多個主動元件、多條掃描線以及多條資料線，其中觸控訊號線設置於第二絕緣層上。第三絕緣層覆蓋觸控訊號線，其中共用電極設置於第三絕緣層上。

在本發明的一實施例中，上述的畫素陣列基板的第一絕緣層覆蓋多個畫素電極，共用電極設置於第一絕緣層上且具有與多個畫素電極重疊的多個狹縫。

在本發明的一實施例中，上述的畫素陣列基板更包括第二絕緣層以及第三絕緣層。第二絕緣層覆蓋多個畫素結構的多個主動元件、多條掃描線以及多條資料線，其中多個畫素電極設置於第二絕緣層上。第三絕緣層設置於第一絕緣層上且覆蓋觸控訊號線，其中共用電極設置於第三絕緣層上。

在本發明的一實施例中，上述的畫素陣列基板的顯示區為非矩形。

在本發明的一實施例中，上述的畫素陣列基板的共用電極具有非直線邊緣。

基於上述，在本發明之實施例的畫素陣列基板中，鄰近顯示區邊緣的共用電極與設置在周邊區的輔助電極電性連接，以形成邊緣觸控感測墊。利用設置在周邊區的輔助電極，邊緣觸控感測墊的感測面積能增加，進而縮小邊緣觸控感測墊之感測面積與內部觸控感測墊之感測面積的差異。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於所附圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

圖1為本發明之第一實施例的畫素陣列基板10以及配置於畫素陣列基板10上之周邊遮光圖案20的上視示意圖。圖2為圖1之畫素陣列基板10的區域I的放大示意圖。圖3為本發明之第一實施例的畫素陣列基板10的剖面示意圖。特別是，圖3之畫素陣列基板10的剖面對應於圖2的剖線A-A’及剖線B-B’。需說明的是，為清楚示出起見，圖1繪示周邊遮光圖案20以及圖2之畫素陣列基板10的基底100、共用電極410、觸控走線TL及接觸窗450a，而省略圖2之畫素陣列基板10的其它構件。

請參照圖1，畫素陣列基板10包括基底100、多個共用電極410以及多條觸控訊號線TL。基底100具有顯示區AA以及顯示區AA外的周邊區PA。在本實施例中，周邊區PA可指基底100之被周邊遮光圖案20遮蔽的區域，顯示區AA可指基底100之未被周邊遮光圖案20遮蔽的區域；也就是說，周邊區PA與顯示區AA的邊界可由周邊遮光圖案20之邊緣20a的垂直投影所定義。在本實施例中，各觸控訊號線TL與對應的一個共用電極410電性連接。於觸控感測時段，共用電極410係做為觸控感測墊使用，而觸控訊號線TL用以傳輸觸控訊號。在本實施例中，觸控訊號線TL大致上在方向Y上延伸且沿著方向X排列於基底100上。在本實施例中，方向Y與方向X可實質上互相垂直，但本發明不以此為限。

共用電極410設置於顯示區AA內。在本實施例中，顯示區AA為非矩形。舉例而言，畫素陣列基板10之顯示區AA具有非直線邊界AAa，部分的非直線邊界AAa非平行於方向Y的直線段也非平行於方向X的橫線段，顯示區AA之非直線邊界AAa例如是階梯狀邊緣AAa-1、AAa-2，但本發明不以此為限。根據其他的實施例，顯示區AA的非直線邊界AAa也可以是弧形邊緣。在本實施例中，緊鄰於顯示區AA之非直線邊界AAa的共用電極410-1具有非直線邊緣410a。舉例而言，在本實施例中，緊鄰於顯示區AA的非直線邊界AAa之共用電極410-1的非直線邊緣410a為階梯狀邊緣，而遠離顯示區AA之非直線邊界AAa的另一共用電極410-2可具有直線邊緣410b；也就是說，在本實施例中，緊鄰於顯示區AA之非直線邊界AAa的一共用電極410-1的形狀可不同於遠離顯示區AA之非直線邊界AAa的另一共用電極410-2的形狀，緊鄰於顯示區AA之非直線邊界AAa的共用電極410-1的面積可小於遠離顯示區AA之非直線邊界AAa的另一共用電極410-2的面積，但本發明不以此為限。根據其他的實施例，緊鄰於顯示區AA之非直線邊界AAa之共用電極410-1的非直線邊緣410a也可以是弧狀邊緣。

請參照圖2，在本實施例中，畫素陣列基板10包括多條掃描線SL、多條資料線DL及多個畫素結構PX。多條掃描線SL及多條資料線DL設置於基底100上。在本實施例中，資料線DL大致上在方向Y上延伸且沿著方向X排列於基底100上，掃描線SL大致上在方向X上延伸且沿著方向Y排列於基底100上。多個畫素結構PX設置於顯示區AA，且分別與多條掃描線SL及多條資料線DL電性連接。舉例而言，在本實施例中，多個畫素結構PX可陣列排列於顯示區AA內，且每一畫素結構PX與對應的一條資料線DL及對應的一條掃描線SL電性連接，但本發明不以此為限。

請參照圖2及圖3，在本實施例中，每一畫素結構PX具有主動元件T。主動元件T包括薄膜電晶體，薄膜電晶體具有閘極G、源極S、汲極D及半導體圖案CH。閘極G設置於基底100上，且與對應的一條掃描線SL電性連接。源極S設置於基底100上，且與對應的一條資料線DL電性連接。源極S與汲極D分別與半導體圖案CH的不同兩區電性連接。舉例而言，在本實施例中，半導體圖案CH的結構可為單層或多層；半導體圖案CH的材質可包括非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物、或是其它合適的材料、或上述之組合）、或其他合適的材料、或含有摻雜物（dopant）於上述材料中、或上述之組合。

在本實施例中，閘極G及多條掃描線SL的材質可選擇性地相同；也就是說，閘極G及多條掃描線SL可選擇性地形成於同一膜層。此外，在本實施例中，源極S、汲極D及多條資料線DL的材質可選擇性地相同；也就是說，源極S、汲極D及多條資料線DL可選擇性地形成於同一膜層。舉例而言，在本實施例中，基於導電性的考量，閘極G、源極S、汲極D、多條掃描線SL及多條資料線DL的材料一般是使用金屬材料。然而，本發明不以此為限，根據其他的實施例，閘極G、源極S、汲極D、多條掃描線SL及多條資料線DL也可使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。

在本實施例中，每一畫素結構PX更包括電性連接於主動元件T的畫素電極520。畫素電極520設置在第一絕緣層450上，且透過接觸窗250b、280b、450b與主動元件T的汲極D電性連接。在本實施例中，每一共用電極410可重疊於多個畫素結構PX的多個畫素電極520，所述重疊係指於垂直基底100方向（即方向Z）上重疊。在本實施例中，每一畫素結構PX的畫素電極520具有與共用電極410重疊的多個狹縫520a （繪示於圖2）。舉例而言，在本實施例中，畫素電極520可選擇性地為穿透式電極。穿透式電極的材質包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、或其它合適的氧化物、或者是上述至少兩者之堆疊層。

請參照圖3，在本實施例中，畫素陣列基板10更包括絕緣層150，設置於閘極G與半導體圖案CH之間。在本實施例中，半導體圖案CH可以選擇性地設置在閘極G上方，進而形成底部閘極型薄膜電晶體（bottom-gate TFT）。然而，本發明不以此為限，根據其他的實施例，主動元件T也可是頂部閘極型薄膜電晶體（top-gate TFT）或其它適當型式的薄膜電晶體。在本實施例中，絕緣層150的材質可包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少兩種材料的堆疊層）、有機材料、或其它合適的材料、或上述之組合。

在本實施例中，觸控訊號線TL設置在絕緣層150上，且觸控訊號線TL及多條資料線DL的材質可相同；也就是說，觸控訊號線TL及多條資料線DL可形成於同一膜層。舉例而言，在本實施例中，基於導電性的考量，觸控訊號線TL及多條資料線DL的材料一般是使用金屬材料。然而，本發明不以此為限，根據其他的實施例，觸控訊號線TL及多條資料線DL也可使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。

請參照圖2及圖3，在本實施例中，畫素陣列基板10更包括第二絕緣層300。第二絕緣層300覆蓋多個畫素結構PX的多個主動元件T、多條掃描線SL、多條資料線DL以及觸控訊號線TL。在本實施例中，第二絕緣層300的材質包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少兩種材料的堆疊層）、有機材料、或其它合適的材料、或上述之組合。

舉例而言，在本實施例中，第二絕緣層300可選擇性地包括絕緣子層250及平坦子層280。然而，本發明不限於此，在其他實施中，第二絕緣層300也可由單一膜層或由三個以上的膜層所組成。在本實施例中，絕緣子層250具有重疊於觸控走線TL的接觸窗250a及重疊於主動元件T之汲極D的接觸窗250b。平坦子層280覆蓋在絕緣子層250上，且平坦子層280具有重疊於觸控走線TL的接觸窗280a以及重疊於主動元件T的汲極D的接觸窗280b。

舉例而言，在本實施例中，接觸窗250a與接觸窗280a可切齊，也就是說，接觸窗250a與接觸窗280a可利用同一遮罩且於同一蝕刻製程中同時形成；接觸窗250b與接觸窗280b可切齊，也就是說，接觸窗250b與接觸窗280b可利用同一遮罩且於同一蝕刻製程中同時形成，但本發明不以為限。

在本實施例中，畫素陣列基板10更包括閘極驅動電路GC。閘極驅動電路GC設置於基底100的周邊區PA，且與至少一條掃描線SL電性連接。在本實施例中，閘極驅動電路GC包括至少一主動元件（未繪示）與靜電防護元件T2。靜電防護元件T2包括閘極G2、源極S2、汲極D2及半導體圖案CH2。閘極G2設置於基底100上。源極S2設置於基底100上。源極S2與汲極D2分別與半導體圖案CH2的不同兩區電性連接。舉例而言，在本實施例中，位於顯示區AA之畫素結構PX的主動元件T與位於周邊區PA之閘極驅動電路GC可於製程中同時形成；也就是說，閘極驅動電路GC為整合型閘極驅動電路（gate driver-on-array；GOA），但本發明不以此為限。在本實施例中，畫素陣列基板10更包括第一屏蔽電極420。第一屏蔽電極420設置在平坦子層280上，且與至少部分的閘極驅動電路GC重疊。透過第一屏蔽電極420的設置，可抑制閘極驅動電路GC的電場對周圍元件之電性的影響。

在本實施例中，共用電極410設置在平坦子層280上，且與第一屏蔽電極420隔開。舉例而言，在本實施例中，第一屏蔽電極420與共用電極410可形成於同一膜層，但本發明不以此為限。第一屏蔽電極420與共用電極410可以選擇性地皆為穿透式電極。穿透式電極的材質包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、或其它合適的氧化物、或者是上述至少兩者之堆疊層。也就是說，在本實施例中，第一屏蔽電極420與共用電極410可由第一透明導電層400形成，但本發明不以此為限。

在本實施例中，畫素陣列基板10更包括第一絕緣層450，覆蓋共用電極410及第一屏蔽電極420。第一絕緣層450具有重疊於觸控走線TL的接觸窗450a以及重疊於主動元件T的汲極D的接觸窗450b。舉例而言，在本實施例中，接觸窗450a與接觸窗250a、280a可切齊，也就是說，接觸窗450a與接觸窗250a、280a可利用同一遮罩且於同一蝕刻製程中同時形成；接觸窗450b與接觸窗250b、280b可切齊，也就是說，接觸窗450b與接觸窗250b、280b可利用同一遮罩且於同一蝕刻製程中同時形成，但本發明不以此為限。

在本實施例中，畫素陣列基板10更包括輔助電極510。輔助電極510設置於基底100的周邊區PA，且設置在第一絕緣層450上，並透過接觸窗450a、280a、250a電性連接至觸控訊號線TL。在本實施例中，輔助電極510與至少部分的閘極驅動電路GC於垂直基底100方向（即方向Z）上重疊。第一屏蔽電極420設置於輔助電極510與至少部分的閘極驅動電路GC之間。也就是說，第一屏蔽電極420電性隔離於輔助電極510及閘極驅動電路GC。特別一提的是，在本實施例中，輔助電極510設置在緊鄰顯示區AA之非直線邊界AAa（例如是階梯狀邊緣AAa-1、AAa-2）的周邊區PA，而輔助電極510不設置在緊鄰直線邊緣410b的周邊區PA，但本發明不以此為限。

在本實施例中，畫素陣列基板10更包括第一轉接圖案530。第一轉接圖案530與輔助電極510形成於同一膜層，第一轉接圖案530與輔助電極510直接連接且由輔助電極510向顯示區AA延伸。第一轉接圖案530設置在第一絕緣層450上，且透過第一絕緣層450的接觸窗450c與共用電極410電性連接。舉例而言，在本實施例中，輔助電極510及第一轉接圖案530可選擇性地皆為穿透式電極。穿透式電極的材質包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、或其它合適的氧化物、或者是上述至少兩者之堆疊層。特別是，在本實施例中，輔助電極510、畫素電極520以及第一轉接圖案530可由第二透明導電層500形成，但本發明不以此為限。

在本實施例中，輔助電極510可選擇性地透過第一轉接圖案530電性連接至鄰近於閘極驅動電路GC的共用電極410-1，彼此電性連接的共用電極410-1與輔助電極510形成邊緣觸控感測墊ESP。然而，本發明不限於此，在其它實施例中，與閘極驅動電路GC重疊的輔助電極510也可採用其它適當方式電性連接至鄰近顯示區AA之非直線邊界AAa的共用電極410-1，以形成邊緣觸控感測墊ESP。

在本實施例中，利用設置於周邊區PA的輔助電極510，邊緣觸控感測墊ESP的感測面積能增加，進而縮小邊緣觸控感測墊ESP之感測面積與內部觸控感測墊（即遠離顯示區AA邊界的另一共用電極410-2，繪示於圖1）之感測面積的差異。也就是說，藉由輔助電極510的設置，位於顯示區AA之非直線邊界AAa及其附近區域之邊緣觸控感測墊ESP的等效電容與遠離顯示區AA非直線邊界AAa之內部觸控感測墊（即遠離顯示區AA邊界的另一共用電極410-2）的等效電容的差異得以縮小，而有助於觸控性能的提升。

圖4為圖2之畫素陣列基板的觸控訊號線TL及第一屏蔽電極420於各時序的輸入訊號的示意圖。請參照圖4，在本實施例中，於顯示時段T _d內，畫素電極520具有顯示驅動電位，電性連接至觸控訊號線TL的共用電極410具有共用電位V _com，顯示驅動電位與共用電位V _com之間的電壓差用以施加至採用畫素陣列基板10之觸控顯示器的顯示介質（例如：液晶），進而使畫素結構PX所在的畫素區具有對應的亮度，此時（即顯示時段T _d內），第一屏蔽電極420可以選擇性地接地（Ground，GND），以抑制閘極驅動電路GC的電場對周圍元件之電性的影響。

在本實施例中，於觸控時段T _t內，觸控訊號線TL可具有觸控驅動訊號DS1，而第一屏蔽電極420可具有電容抑制訊號DS2。電容抑制訊號DS2與觸控驅動訊號DS1可於時序上同步，且電容抑制訊號DS2與觸控驅動訊號DS1的電壓波形實質上相同。藉由第一屏蔽電極420之電容抑制訊號DS2與觸控訊號線TL之觸控驅動訊號DS1的同步化，能降低邊緣觸控感測墊ESP與第一屏蔽電極420之間所產生的寄生電容，進而優化顯示區AA邊緣的觸控特性。

圖5為圖1之區域I的第二實施例之畫素陣列基板10A的放大示意圖。圖6為本發明之第二實施例的畫素陣列基板10A的剖面示意圖。特別是，圖6之畫素陣列基板10A的剖面對應於圖5的剖線C-C’及剖線D-D’。此外，為清楚繪示起見，圖5省略圖6之第二屏蔽電極600的繪示。

請參照圖5及圖6，本實施例的畫素陣列基板10A與圖2及圖3的畫素陣列基板10類似，兩者的差異在於：本實施例的觸控訊號線TL設置在第二絕緣層300上，而畫素陣列基板10A更包括第二屏蔽電極600。第二屏蔽電極600設置於第一屏蔽電極420與閘極驅動電路GC之間。第二屏蔽電極600係接地。舉例而言，在本實施例中，第二屏蔽電極600與觸控訊號線TL的材質可相同；也就是說，第二屏蔽電極600與觸控訊號線TL可形成於同一膜層，但本發明不以此為限。

請參照圖6，在本實施例中，畫素陣列基板10A更包括第三絕緣層650，覆蓋觸控訊號線TL及第二屏蔽電極600。共用電極410及第一屏蔽電極420設置於第三絕緣層650上，且共用電極410與畫素陣列基板10A的觸控訊號線TL電性連接。舉例而言，在本實施例中，於顯示時段及觸控時段，第二屏蔽電極600可選擇性地接地或接共用電位，以抑制閘極驅動電路GC的電場對周圍元件的電性的影響。

在本實施例中，第三絕緣層650具有重疊於觸控走線TL的接觸窗650a及重疊於主動元件T的汲極D的接觸窗650b。舉例而言，在本實施例中，接觸窗650a與接觸窗450a可切齊，也就是說，接觸窗650a與接觸窗450a可利用同一遮罩且於同一蝕刻製程中同時形成；接觸窗650b與接觸窗450b可切齊，也就是說，接觸窗650b與接觸窗450b可利用同一遮罩且於同一蝕刻製程中同時形成，但本發明不以此為限。在本實施例中，輔助電極510可透過接觸窗450a、650a電性連接至觸控訊號線TL，畫素電極520可透過接觸窗450b、650b、280b、250b電性連接至主動元件T的汲極D。

圖7為本發明之第三實施例的畫素陣列基板10B的剖面示意圖。請參照圖7，本實施例的畫素陣列基板10B與圖6的畫素陣列基板10A類似，兩者的差異在於：本實施例的觸控訊號線TL及第二屏蔽電極600設置在第一絕緣層450上，且第二屏蔽電極600設置在輔助電極510及第一屏蔽電極420之間；第三絕緣層650設置於第一絕緣層450上。也就是說，圖7的畫素陣列基板10B與圖6的畫素陣列基板10A的差異在於，觸控訊號線TL（及第二屏蔽電極600）所屬之膜層（例如：第三金屬層）與共用電極410所屬之膜層（例如：第一透明導電層）的形成順序不同。圖7之畫素陣列基板10B的上視示意圖與圖5之畫素陣列基板10A的上視示意圖相同，於此便不再重複繪示。

圖8為本發明之第四實施例的畫素陣列基板10C的剖面示意圖。請參照圖8，本實施例的畫素陣列基板10C與圖3的畫素陣列基板10類似，兩者差異在於：本實施例的第一絕緣層450覆蓋畫素結構PX的畫素電極430，共用電極560設置於第一絕緣層450上，且具有與畫素電極430重疊的多個狹縫560a。簡言之，畫素陣列基板10C之畫素結構PX為共用電極在上（top common electrode）的型式。

舉例而言，在本實施例中，輔助電極510與共用電極560可形成於同一第二透明導電層500，且輔助電極510可直接連接於共用電極560，也就是說，輔助電極510不需要透過第一轉接圖案530（繪示於圖3）與鄰近於閘極驅動電路GC的共用電極560電性連接；第一屏蔽電極420與畫素電極430可形成於同一第一透明導電層400，但本發明不以此為限。

圖9為本發明之第五實施例的畫素陣列基板10D的剖面示意圖。請參照圖9，本實施例的畫素陣列基板10D與圖7的畫素陣列基板10B的差異在於：本實施例的第一絕緣層450覆蓋畫素結構PX的畫素電極430，共用電極560設置於第三絕緣層650上，且具有與畫素電極430重疊的多個狹縫560a。簡言之，畫素陣列基板10D之畫素結構PX為共用電極在上（top common electrode）的型式。舉例而言，在本實施例中，輔助電極510與共用電極560可形成於同一第二透明導電層500，且輔助電極510可直接連接於共用電極560；第一屏蔽電極420與畫素電極430可形成於同一第一透明導電層400，但本發明不以此為限。

綜上所述，在本發明之實施例的畫素陣列基板中，鄰近顯示區邊緣的共用電極與設置在周邊區的輔助電極電性連接，以形成邊緣觸控感測墊。利用設置於周邊區的輔助電極，邊緣觸控感測墊的感測面積能增加，進而縮小邊緣觸控感測墊之感測面積與內部觸控感測墊之感測面積的差異。也就是說，藉由輔助電極的設置，位於顯示區邊緣及其附近區域之邊緣觸控感測墊的等效電容與遠離顯示區邊緣之內部觸控感測墊的等效電容的差異得以縮小，而有助於觸控性能的提升。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、10A~10D‧‧‧畫素陣列基板

20‧‧‧周邊遮光圖案

20a‧‧‧邊緣

100‧‧‧基底

150‧‧‧絕緣層

250‧‧‧絕緣子層

250a~250b、280a~280b、450a~450c、650a~650c‧‧‧接觸窗

280‧‧‧平坦子層

300‧‧‧第二絕緣層

400‧‧‧第一透明導電層

410、410-1、410-2、560‧‧‧共用電極

410a‧‧‧非直線邊緣

410b‧‧‧直線邊緣

420‧‧‧第一屏蔽電極

450‧‧‧第一絕緣層

500‧‧‧第二透明導電層

510‧‧‧輔助電極

520、430‧‧‧畫素電極

520a、560a‧‧‧狹縫

530‧‧‧第一轉接圖案

600‧‧‧第二屏蔽電極

650‧‧‧第三絕緣層

AA‧‧‧顯示區

AAa‧‧‧非直線邊界

AAa-1、AAa-2‧‧‧階梯狀邊緣

CH、CH2‧‧‧半導體圖案

D、D2‧‧‧汲極

DL‧‧‧資料線

DS1‧‧‧觸控驅動訊號

DS2‧‧‧電容抑制訊號

ESP‧‧‧邊緣觸控感測墊

G、G2‧‧‧閘極

GC‧‧‧閘極驅動電路

I‧‧‧區域

PA‧‧‧周邊區

PX‧‧‧畫素結構

S、S2‧‧‧源極

SL‧‧‧掃描線

T‧‧‧主動元件

T_d‧‧‧顯示時段

T_t‧‧‧觸控時段

T2‧‧‧靜電防護元件

TL‧‧‧觸控訊號線

V_com‧‧‧共用電位

X、Y、Z‧‧‧方向

A-A’、B-B’、C-C’、D-D’‧‧‧剖線

圖1為本發明之第一實施例的畫素陣列基板以及配置於畫素陣列基板上之周邊遮光圖案的上視示意圖。圖2為圖1之畫素陣列基板的區域I的放大示意圖。圖3為本發明之第一實施例的畫素陣列基板的剖面示意圖。圖4為圖2之畫素陣列基板的觸控訊號線及第一屏蔽電極於各時序的輸入訊號的示意圖。圖5為圖1之區域I的第二實施例之畫素陣列基板的放大示意圖。圖6為本發明之第二實施例的畫素陣列基板的剖面示意圖。圖7為本發明之第三實施例的畫素陣列基板的剖面示意圖。圖8為本發明之第四實施例的畫素陣列基板的剖面示意圖。圖9為本發明之第五實施例的畫素陣列基板的剖面示意圖。

10‧‧‧畫素陣列基板