[go: up one dir, main page]

TWI605586B - 橫向雙擴散金屬氧化物半導體元件及其製造方法 - Google Patents

橫向雙擴散金屬氧化物半導體元件及其製造方法 Download PDF

Info

Publication number
TWI605586B
TWI605586B TW104126785A TW104126785A TWI605586B TW I605586 B TWI605586 B TW I605586B TW 104126785 A TW104126785 A TW 104126785A TW 104126785 A TW104126785 A TW 104126785A TW I605586 B TWI605586 B TW I605586B
Authority
TW
Taiwan
Prior art keywords
region
type
epitaxial layer
height direction
stacked
Prior art date
Application number
TW104126785A
Other languages
English (en)
Other versions
TW201709505A (zh
Inventor
黃宗義
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to TW104126785A priority Critical patent/TWI605586B/zh
Priority to US14/939,913 priority patent/US9520470B1/en
Priority to US15/225,559 priority patent/US9704987B2/en
Publication of TW201709505A publication Critical patent/TW201709505A/zh
Application granted granted Critical
Publication of TWI605586B publication Critical patent/TWI605586B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

橫向雙擴散金屬氧化物半導體元件及其製造方法
本發明係有關一種橫向雙擴散金屬氧化物半導體(lateral double diffused metal oxide semiconductor,LDMOS)元件及其製造方法，特別是指一種可降低導通電阻之LDMOS元件及其製造方法。
第1圖顯示一種習知橫向雙擴散金屬氧化物半導體(lateral double diffused metal oxide semiconductor,LDMOS)元件100的剖視示意圖。如第1圖所示，LDMOS元件100包含：P型基板101、漂移區102、隔絕氧化區103、漂移氧化區104、本體區106、汲極110、源極108、與閘極111。其中，漂移區102的導電型為N型，形成於P型基板101上，隔絕氧化區103為區域氧化(local oxidation of silicon,LOCOS)結構，以定義操作區103a，作為LDMOS元件100操作時主要的作用區。操作區103a的範圍由第1圖中，粗黑箭頭所示意。閘極111覆蓋部分漂移氧化區104。此習知LDMOS元件100可作為功率元件使用，但因此犧牲了導通電阻；此外，N型源極108、P型本體區106、與N型漂移區102所形成的寄生NPN電晶體，也限制了操作的速度，與元件的性能。
有鑑於此，本發明即針對上述先前技術之改善，提出一種LDMOS元件及其製造方法，可降低導通電阻，抑制寄生NPPN電晶體導通之LDMOS元件及其製造方法。
就其中一觀點言，本發明提供了橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件，包含：一P型基板，於一高度方向上，具有相對之一上表面與一下表面；一磊晶層，形成於該P型基板上，於該高度方向上，具有相對該上表面之一磊晶層表面，且該磊晶層堆疊並連接於該上表面上；一P型高壓井區，形成於該磊晶層中，且於該高度方向上，堆疊並連接於該P型基板之該上表面上；一P型本體區，形成於該磊晶層中之該P型高壓井區上，且於該高度方向上，堆疊並連接於該P型高壓井區與該磊晶層表面之間，其中，該P型本體區具有一尖峰濃度區，其於該高度方向上，堆疊並連接於該磊晶層表面下，並具有該P型本體區中最高之P型雜質濃度；一N型井區，形成於該磊晶層中，於該高度方向上，堆疊並連接於該磊晶層表面下，且於一橫向上鄰接於該P型本體區；一隔絕氧化區，形成於該磊晶層上，以定義一操作區；一漂移氧化區，形成於該磊晶層上之該操作區中，且於該高度方向上，該漂移氧化區堆疊並連接於該N型井區；一閘極，形成於該磊晶層上，且該閘極位於該操作區中，並覆蓋至少部分該漂移氧化區，且於該高度方向上，該閘極堆疊並連接於該磊晶層並覆蓋部分該N型井區及部分該P型本體區；一N型接點區，形成於該P型本體區中，於該高度方向上，堆疊並連接於該磊晶層表面下；一P型接點區，形成於該P型本體區中，於該高度方向上，堆疊並連接於該磊晶層表面下，且於該橫向上與該N型接點區鄰接；一上源極，形成於該磊晶層上， 且於該高度方向上，堆疊並連接於該N型接點區及該P型接點區；一下源極，形成於該P型基板之該下表面下，且於該高度方向上，堆疊並連接於該下表面下；以及一N型汲極，形成於該N型井區中，於該高度方向上，堆疊並連接於該磊晶層表面下，且該N型汲極介於該漂移氧化區與該隔絕氧化區之間；其中，該P型本體區中之P型雜質濃度，足以抑制一橫向寄生電晶體導通；其中，部分該P型本體區於該高度方向上，位於該N型接點區與該P型接點區下方，且該尖峰濃度區不位於該N型接點區與該P型接點區下方，且該尖峰濃度區於該橫向上與該N型接點區鄰接；其中，於一正常操作中，一導通電流由該N型汲極流經該下源極。
就另一觀點言，本發明提供了一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件製造方法，包含：提供一P型基板，其於一高度方向上，具有相對之一上表面與一下表面；形成一磊晶層於該P型基板上，且於該高度方向上，具有相對該上表面之一磊晶層表面，且該磊晶層堆疊並連接於該上表面上；形成一P型高壓井區於該磊晶層中，且於該高度方向上，堆疊並連接於該P型基板之該上表面上；形成一P型本體區於該磊晶層中之該P型高壓井區上，且於該高度方向上，堆疊並連接於該P型高壓井區與該磊晶層表面之間，其中，該P型本體區具有一尖峰濃度區，其於該高度方向上，堆疊並連接於該磊晶層表面下，並具有該P型本體區中最高之P型雜質濃度；形成一N型井區於該磊晶層中，於該高度方向上，堆疊並連接於該磊晶層表面下，且於一橫向上鄰接於該P型本體區；形成一隔絕氧化區於該磊晶層上，以定義一操作區；形成一漂移氧化區於該磊晶層上之該操作區中，且於該高度方向上，該漂移氧化區堆疊並連接於該N型井區；形成一閘極於該磊晶層上，且該閘極位於該操作區中，並覆蓋至少部分該漂移氧化區，且於該高度方向上，該閘極堆疊並連接於該磊晶層並覆蓋部分該N型井區及部分該P型本體區；形成一N型接點區於該P型本體區中，於該高度方向上，堆疊並連接於該磊 晶層表面下；形成一P型接點區於該P型本體區中，於該高度方向上，堆疊並連接於該磊晶層表面下，且於該橫向上與該N型接點區鄰接；形成一N型汲極於該N型井區中，於該高度方向上，堆疊並連接於該磊晶層表面下，且該N型汲極介於該漂移氧化區與該隔絕氧化區之間；形成一上源極於該磊晶層上，且於該高度方向上，堆疊並連接於該N型接點區及該P型接點區；以及形成一下源極於該P型基板之該下表面下，且於該高度方向上，堆疊並連接於該下表面下；其中，該P型本體區中之P型雜質濃度，足以抑制一橫向寄生電晶體導通；其中，部分該P型本體區於該高度方向上，位於該N型接點區與該P型接點區下方，且該尖峰濃度區不位於該N型接點區與該P型接點區下方，且該尖峰濃度區於該橫向上與該N型接點區鄰接；其中，於一正常操作中，一導通電流由該N型汲極流經該下源極。
在其中一種較佳的實施型態中，該隔絕氧化區與該漂移氧化區為區域氧化(local oxidation of silicon,LOCOS)結構或淺溝槽絕緣(shallow trench isolation,STI)結構。
在其中一種較佳的實施型態中，該導通電流由該N型汲極依序流經該N型井區、該P型本體區、該N型接點區、該上源極、該P型接點區、該P型本體區、該P型高壓井區、該P型基板、及該下源極。
在其中一種較佳的實施型態中，該上源極包括一金屬層或一矽化金屬層。
在其中一種較佳的實施型態中，該下源極包括一金屬層或一矽化金屬層。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
100,200,300‧‧‧LDMOS元件
101,201‧‧‧P型基板
102‧‧‧漂移區
103,203,303‧‧‧隔絕氧化區
103a,203a‧‧‧操作區
104,204‧‧‧漂移氧化區
106,206‧‧‧P型本體區
108‧‧‧源極
110,210‧‧‧汲極
111,211‧‧‧閘極
201a‧‧‧上表面
201b‧‧‧下表面
202‧‧‧磊晶層
202a‧‧‧磊晶層表面
205‧‧‧P型高壓井區
206a‧‧‧尖峰濃度區
207‧‧‧N型井區
208‧‧‧N型接點區
209‧‧‧P型接點區
213‧‧‧下源極
214‧‧‧上源極
第1圖顯示一種習知LDMOS元件100。
第2圖顯示本發明的第一個實施例。
第3A-3I圖顯示本發明的第二個實施例。
第4圖顯示本發明的第三個實施例。
本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
第2圖顯示本發明的第一個實施例，顯示根據本發明之橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件200的剖視示意圖。如第2圖所示，LDMOS元件200，包含：P型基板201、磊晶層202、隔絕氧化區203、漂移氧化區204、P型高壓井區205、P型本體區206、N型井區207、N型接點區208、P型接點區209、N型汲極210、閘極211、下源極213、以及上源極214。
其中，P型基板201於高度方向上(如圖中粗黑虛線箭號所示的方向)，具有相對之上表面201a與下表面201b。磊晶層202形成於P型基板201上，且於高度方向上，堆疊並連接於上表面201a上，具有相對上表面201a之磊晶層表面202a。P型高壓井區205形成於磊晶層202中，且於高度方向上，堆疊並連接於P型基板201之上表面201a上。
P型本體區206形成於磊晶層202中之P型高壓井區205上，且於高度方向上，堆疊並連接於P型高壓井區205與磊晶層表面202a之間，其中，P型本體 區206具有尖峰濃度區206a，其於高度方向上，堆疊並連接於磊晶層表面202a下，並具有P型本體區206中最高之P型雜質濃度。N型井區207形成於磊晶層202中，於高度方向上，堆疊並連接於磊晶層表面202a下，且於橫向上(如圖中粗黑實線箭號所示的方向)鄰接於P型本體區206。隔絕氧化區203形成於磊晶層202上，以定義操作區；其中，操作區指的是LDMOS 200元件於正常操作(即導通與不導通操作)時，電流、帶電粒子受電壓、電場影響而形成或/及移動的範圍，此為本領域中具有通常知識者所熟知，在此不予贅述。漂移氧化區204形成於磊晶層202上之操作區中，且於高度方向上，漂移氧化區204堆疊並連接於N型井區207。閘極211形成於磊晶層202上，且閘極211位於操作區中，並覆蓋至少部分漂移氧化區204，且於高度方向上，閘極211堆疊並連接於磊晶層202並覆蓋部分N型井區207及部分P型本體區206。
N型接點區208形成於P型本體區206中，於高度方向上，堆疊並連接於磊晶層表面206a下。P型接點區209形成於P型本體區206中，於高度方向上，堆疊並連接於磊晶層表面206a下，且於橫向上與N型接點區208鄰接。上源極214形成於磊晶層202上，且於高度方向上，堆疊並連接於N型接點區208及P型接點區209。下源極213形成於P型基板201之下表面201b下，且於高度方向上，堆疊並連接於下表面201b下。N型汲極210形成於N型井區207中，於高度方向上，堆疊並連接於磊晶層表面206a下，且N型汲極210介於漂移氧化區204與隔絕氧化區203之間。其中，P型本體區206中之P型雜質濃度，足以抑制由N型接點區208、P型本體區206、與N型井區207所形成的橫向寄生電晶體導通，尤其因為P型雜質濃度較高的尖峰濃度區206a，使得抑制橫向寄生電晶體導通的效果更佳。其中，於正常操作中，導通電流由N型汲極210流經下源極213，如第3I圖中粗黑實線箭號所示意。
第3A-3I圖顯示本發明的第二個實施例。第3A-3I圖顯示根據本發明之橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件200製造方法的剖視示意圖。首先，如第3A圖所示，提供P型基板201，其中，P型基板201例如但不限於為P型矽基板，亦可以為其他半導體基板。P型基板201於高度方向上(如圖中粗黑虛線箭號所示的方向)，具有相對之上表面201a與下表面201b。接著如第3B圖所示，形成磊晶層202於P型基板201上，且於高度方向上，具有相對上表面201a之磊晶層表面202a，磊晶層202堆疊並連接於上表面201a上。磊晶層202例如但不限於為P型磊晶層，形成於P型基板201上。
接下來，如第3C圖所示，形成P型高壓井區205於磊晶層202中，且於高度方向上，堆疊並連接於P型基板201之上表面201a上。形成P型高壓井區205的方法，例如但不限於以微影製程、離子植入製程、與熱製程形成(未示出)，此為本領域中具有通常知識者所熟知，在此不予贅述。接下來，如第3D圖所示，形成P型本體區206於磊晶層202中之P型高壓井區205上，且於高度方向上，堆疊並連接於P型高壓井區205與磊晶層表面202a之間，其中，P型本體區206具有尖峰濃度區206a，其於高度方向上，堆疊並連接於磊晶層表面202a下，並具有P型本體區206中最高之P型雜質濃度。形成包含尖峰濃度區206a之P型本體區206的方法，即是利用微影製程、離子植入製程、與熱製程，將最高之P型雜質濃度形成於鄰接磊晶層表面202a下的磊晶層202中，利用調整離子植入製程的加速電壓，即可形成尖峰濃度區206a。
接下來，如第3E圖所示，形成N型井區207於磊晶層202中，於高度方向上，堆疊並連接於磊晶層表面202a下，且於橫向上(如圖中粗黑實線箭號所示的方向)鄰接於P型本體區206。接下來，如第3F圖所示，形成隔絕氧化區203於磊晶層202上，以定義操作區203a；同時或接著形成漂移氧化區204於磊晶層202 上之操作區203a中，且於高度方向上，漂移氧化區203堆疊並連接於N型井區204。其中，隔絕氧化區203與漂移氧化區204為如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構或淺溝槽絕緣(shallow trench isolation,STI)結構。
接下來，如第3G圖所示，形成閘極211於磊晶層202上，且閘極211位於操作區203a中，並覆蓋至少部分漂移氧化區204，且於高度方向上，閘極211堆疊並連接於磊晶層202並覆蓋部分N型井區207及部分P型本體區206。接下來，如第3H圖所示，形成N型接點區208於P型本體區206中，於高度方向上，堆疊並連接於磊晶層表面202a下；形成P型接點區209於P型本體區206中，且於橫向上與N型接點區208鄰接；形成N型汲極210於N型井區207中，於高度方向上，堆疊並連接於磊晶層表面202a下，且N型汲極210介於漂移氧化區204與隔絕氧化區203之間。其中，N型接點區208與N型汲極210例如可以利用相同微影製程與離子植入製程形成。
接下來，如第3I圖所示，形成上源極214於磊晶層202上，且於高度方向上，堆疊並連接於N型接點區208及P型接點區209；以及形成下源極213於P型基板201之下表面201a下，且於高度方向上，堆疊並連接於下表面201a下。須說明的是，於LDMOS元件200正常操作中，導通電流例如由N型汲極210依序流經N型井區207、P型本體區206、N型接點區208、上源極214、P型接點區209、P型本體區206、P型高壓井區205、P型基板201、及下源極213。其中，上源極214與下源極213例如包括金屬層或矽化金屬層。其中，導通電流由N型井區207流至P型本體區206，較佳的是P型本體區206中的尖峰濃度區206a，此路徑是指因施加正電壓於閘極211，而於P型本體區206與閘極211接面處形成通道(channel)，因此導通操作時，導通電流由N型井區207流至P型本體區206，此為本領域中具有通常知識者所熟知，在此不予贅述。
第4圖顯示本發明的第三個實施例。本實施例顯示根據本發明之LDMOS元件300的剖視示意圖。本實施例旨在說明根據本發明，形成隔絕氧化區303的方式，並不限於如第一個實施例所示。本實施例與第一個實施例不同之處在於，如第4圖所示，隔絕氧化區303為淺溝槽絕緣(shallow trench isolation,STI)結構而非如第一個實施例中，隔絕氧化區203為區域氧化(local oxidation of silicon,LOCOS)結構。其他的製程與第一個實施例相同，形成如第4圖所示的LDMOS元件300。當然，根據本發明，漂移氧化區204亦不限於為LOCOS結構，而可以為STI結構。
需說明的是，本發明在許多特徵上，與先前技術不同，包括正常操作中，根據本發明之LDMOS元件200，在導通操作時，其串聯的阻值包括從上源極214電連接至下源極213的串接路徑，可以相對較低。其中，部分P型本體區206於高度方向上，位於N型接點區208與P型接點區209下方，且尖峰濃度區206a不位於N型接點區208與P型接點區209下方，且尖峰濃度區206a於橫向上與N型接點區208鄰接，以更有效抑制寄生NPN電晶體。此外，根據本發明之LDMOS元件200，其下源極213位於下表面201b下，可使本發明之LDMOS元件200位於下表面201b下再串接另一個功率元件，比如另一功率元件的汲極，可以改善散熱的效率。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如臨界電壓調整區等；再如，微影技術並不限於光罩技術，亦可包含電子束微影技術；再如，導電型P型與N型可以互換，只需要其他區域亦作相應的互換極可。本發明的範圍應涵蓋上述及其他所有等效變化。
200‧‧‧LDMOS元件
201‧‧‧P型基板
201a‧‧‧上表面
201b‧‧‧下表面
202‧‧‧磊晶層
202a‧‧‧磊晶層表面
203‧‧‧隔絕氧化區
203a‧‧‧操作區
204‧‧‧漂移氧化區
205‧‧‧P型高壓井區
206‧‧‧本體區
206a‧‧‧尖峰濃度區
207‧‧‧N型井區
208‧‧‧N型接點區
209‧‧‧P型接點區
210‧‧‧汲極
211‧‧‧閘極
213‧‧‧下源極
214‧‧‧上源極

Claims (10)

  1. 一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor, LDMOS)元件，包含： 一P型基板，於一高度方向上，具有相對之一上表面與一下表面； 一磊晶層，形成於該P型基板上，於該高度方向上，具有相對該上表面之一磊晶層表面，且該磊晶層堆疊並連接於該上表面上； 一P型高壓井區，形成於該磊晶層中，且於該高度方向上，堆疊並連接於該P型基板之該上表面上； 一P型本體區，形成於該磊晶層中之該P型高壓井區上，且於該高度方向上，堆疊並連接於該P型高壓井區與該磊晶層表面之間，其中，該P型本體區具有一尖峰濃度區，其於該高度方向上，堆疊並連接於該磊晶層表面下，並具有該P型本體區中最高之P型雜質濃度； 一N型井區，形成於該磊晶層中，於該高度方向上，堆疊並連接於該磊晶層表面下，且於一橫向上鄰接於該P型本體區； 一隔絕氧化區，形成於該磊晶層上，以定義一操作區； 一漂移氧化區，形成於該磊晶層上之該操作區中，且於該高度方向上，該漂移氧化區堆疊並連接於該N型井區； 一閘極，形成於該磊晶層上，且該閘極位於該操作區中，並覆蓋至少部分該漂移氧化區，且於該高度方向上，該閘極堆疊並連接於該磊晶層並覆蓋部分該N型井區及部分該P型本體區； 一N型接點區，形成於該P型本體區中，於該高度方向上，堆疊並連接於該磊晶層表面下； 一P型接點區，形成於該P型本體區中，於該高度方向上，堆疊並連接於該磊晶層表面下，且於該橫向上與該N型接點區鄰接； 一上源極，形成於該磊晶層上，且於該高度方向上，堆疊並連接於該N型接點區及該P型接點區； 一下源極，形成於該P型基板之該下表面下，且於該高度方向上，堆疊並連接於該下表面下；以及 一N型汲極，形成於該N型井區中，於該高度方向上，堆疊並連接於該磊晶層表面下，且該N型汲極介於該漂移氧化區與該隔絕氧化區之間； 其中，該P型本體區中之P型雜質濃度，足以抑制一橫向寄生電晶體導通； 其中，部分該P型本體區於該高度方向上，位於該N型接點區與該P型接點區下方，且該尖峰濃度區不位於該N型接點區與該P型接點區下方，且該尖峰濃度區於該橫向上與該N型接點區鄰接； 其中，於一正常操作中，一導通電流由該N型汲極流經該下源極。
  2. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體元件，其中該隔絕氧化區與該漂移氧化區為區域氧化(local oxidation of silicon, LOCOS)結構或淺溝槽絕緣(shallow trench isolation, STI)結構。
  3. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體元件，其中該導通電流由該N型汲極依序流經該N型井區、該P型本體區、該N型接點區、該上源極、該P型接點區、該P型本體區、該P型高壓井區、該P型基板、及該下源極。
  4. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體元件，其中該上源極包括一金屬層或一矽化金屬層。
  5. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體元件，其中該下源極包括一金屬層或一矽化金屬層。
  6. 一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor, LDMOS)元件製造方法，包含： 提供一P型基板，其於一高度方向上，具有相對之一上表面與一下表面； 形成一磊晶層於該P型基板上，且於該高度方向上，具有相對該上表面之一磊晶層表面，且該磊晶層堆疊並連接於該上表面上； 形成一P型高壓井區於該磊晶層中，且於該高度方向上，堆疊並連接於該P型基板之該上表面上； 形成一P型本體區於該磊晶層中之該P型高壓井區上，且於該高度方向上，堆疊並連接於該P型高壓井區與該磊晶層表面之間，其中，該P型本體區具有一尖峰濃度區，其於該高度方向上，堆疊並連接於該磊晶層表面下，並具有該P型本體區中最高之P型雜質濃度； 形成一N型井區於該磊晶層中，於該高度方向上，堆疊並連接於該磊晶層表面下，且於一橫向上鄰接於該P型本體區； 形成一隔絕氧化區於該磊晶層上，以定義一操作區； 形成一漂移氧化區於該磊晶層上之該操作區中，且於該高度方向上，該漂移氧化區堆疊並連接於該N型井區； 形成一閘極於該磊晶層上，且該閘極位於該操作區中，並覆蓋至少部分該漂移氧化區，且於該高度方向上，該閘極堆疊並連接於該磊晶層並覆蓋部分該N型井區及部分該P型本體區； 形成一N型接點區於該P型本體區中，於該高度方向上，堆疊並連接於該磊晶層表面下； 形成一P型接點區於該P型本體區中，於該高度方向上，堆疊並連接於該磊晶層表面下，且於該橫向上與該N型接點區鄰接； 形成一N型汲極於該N型井區中，於該高度方向上，堆疊並連接於該磊晶層表面下，且該N型汲極介於該漂移氧化區與該隔絕氧化區之間； 形成一上源極於該磊晶層上，且於該高度方向上，堆疊並連接於該N型接點區及該P型接點區；以及 形成一下源極於該P型基板之該下表面下，且於該高度方向上，堆疊並連接於該下表面下； 其中，該P型本體區中之P型雜質濃度，足以抑制一橫向寄生電晶體導通； 其中，部分該P型本體區於該高度方向上，位於該N型接點區與該P型接點區下方，且該尖峰濃度區不位於該N型接點區與該P型接點區下方，且該尖峰濃度區於該橫向上與該N型接點區鄰接； 其中，於一正常操作中，一導通電流由該N型汲極流經該下源極。
  7. 如申請專利範圍第6項所述之橫向雙擴散金屬氧化物半導體元件製造方法，其中該隔絕氧化區與該漂移氧化區為區域氧化(local oxidation of silicon, LOCOS)結構或淺溝槽絕緣(shallow trench isolation, STI)結構。
  8. 如申請專利範圍第6項所述之橫向雙擴散金屬氧化物半導體元件製造方法，其中該導通電流由該N型汲極依序流經該N型井區、該P型本體區、該N型接點區、該上源極、該P型接點區、該P型本體區、該P型高壓井區、該P型基板、及該下源極。
  9. 如申請專利範圍第6項所述之橫向雙擴散金屬氧化物半導體元件製造方法，其中該上源極包括一金屬層或一矽化金屬層。
  10. 如申請專利範圍第6項所述之橫向雙擴散金屬氧化物半導體元件製造方法，其中該下源極包括一金屬層或一矽化金屬層。
TW104126785A 2015-08-18 2015-08-18 橫向雙擴散金屬氧化物半導體元件及其製造方法 TWI605586B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104126785A TWI605586B (zh) 2015-08-18 2015-08-18 橫向雙擴散金屬氧化物半導體元件及其製造方法
US14/939,913 US9520470B1 (en) 2015-08-18 2015-11-12 Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
US15/225,559 US9704987B2 (en) 2015-08-18 2016-08-01 Lateral double diffused metal oxide semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104126785A TWI605586B (zh) 2015-08-18 2015-08-18 橫向雙擴散金屬氧化物半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201709505A TW201709505A (zh) 2017-03-01
TWI605586B true TWI605586B (zh) 2017-11-11

Family

ID=57484016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126785A TWI605586B (zh) 2015-08-18 2015-08-18 橫向雙擴散金屬氧化物半導體元件及其製造方法

Country Status (2)

Country Link
US (2) US9520470B1 (zh)
TW (1) TWI605586B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050115B2 (en) * 2014-12-30 2018-08-14 Globalfoundries Inc. Tapered gate oxide in LDMOS devices
TWI605586B (zh) * 2015-08-18 2017-11-11 立錡科技股份有限公司 橫向雙擴散金屬氧化物半導體元件及其製造方法
CN110634949B (zh) * 2018-06-22 2023-03-28 立锜科技股份有限公司 高压元件及其制造方法
CN114975607A (zh) 2021-02-18 2022-08-30 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072308A1 (en) * 2007-09-18 2009-03-19 Chin-Lung Chen Laterally diffused metal-oxide-semiconductor device and method of making the same
US20100102388A1 (en) * 2008-10-29 2010-04-29 Tower Semiconductor Ltd. LDMOS Transistor Having Elevated Field Oxide Bumps And Method Of Making Same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6134219B2 (ja) * 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
TWI605586B (zh) * 2015-08-18 2017-11-11 立錡科技股份有限公司 橫向雙擴散金屬氧化物半導體元件及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072308A1 (en) * 2007-09-18 2009-03-19 Chin-Lung Chen Laterally diffused metal-oxide-semiconductor device and method of making the same
US20100102388A1 (en) * 2008-10-29 2010-04-29 Tower Semiconductor Ltd. LDMOS Transistor Having Elevated Field Oxide Bumps And Method Of Making Same

Also Published As

Publication number Publication date
US9520470B1 (en) 2016-12-13
US9704987B2 (en) 2017-07-11
TW201709505A (zh) 2017-03-01
US20170054019A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
US8541862B2 (en) Semiconductor device with self-biased isolation
US9537000B2 (en) Semiconductor device with increased safe operating area
WO2009099182A1 (ja) 半導体装置
JP2008140817A (ja) 半導体装置
US9853099B1 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
JP5432750B2 (ja) 半導体装置及び半導体装置の製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
CN108288645A (zh) 高压元件及其制造方法
TWI608546B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
TWI447912B (zh) 半導體裝置及其製造方法
TW201519446A (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI624065B (zh) 雙擴散金屬氧化物半導體元件及其製造方法
CN108885999B (zh) 半导体装置及其制造方法
JP5542623B2 (ja) 半導体装置及びその製造方法
CN106486546B (zh) 横向双扩散金属氧化物半导体元件及其制造方法
CN106469755A (zh) 横向双扩散金属氧化物半导体元件及其制造方法
JP5547986B2 (ja) 半導体装置およびその製造方法
US9543303B1 (en) Complementary metal oxide semiconductor device with dual-well and manufacturing method thereof
CN104659094A (zh) 横向双扩散金属氧化物半导体元件及其制造方法
TWI677094B (zh) 高壓元件及其製造方法
TW201338160A (zh) 半導體結構及其製程
CN110838512B (zh) 高压元件及其制造方法
CN110838513A (zh) 高压元件及其制造方法
TW202008585A (zh) 高壓元件及其製造方法