[go: up one dir, main page]

TWI677094B - 高壓元件及其製造方法 - Google Patents

高壓元件及其製造方法 Download PDF

Info

Publication number
TWI677094B
TWI677094B TW107127270A TW107127270A TWI677094B TW I677094 B TWI677094 B TW I677094B TW 107127270 A TW107127270 A TW 107127270A TW 107127270 A TW107127270 A TW 107127270A TW I677094 B TWI677094 B TW I677094B
Authority
TW
Taiwan
Prior art keywords
region
area
vertical direction
deep well
voltage
Prior art date
Application number
TW107127270A
Other languages
English (en)
Other versions
TW202008584A (zh
Inventor
黃宗義
Tsung-Yi Huang
陳巨峰
Chu-feng CHEN
Original Assignee
立錡科技股份有限公司
Richtek Technology Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司, Richtek Technology Corporation filed Critical 立錡科技股份有限公司
Priority to TW107127270A priority Critical patent/TWI677094B/zh
Priority to US16/449,350 priority patent/US10868115B2/en
Application granted granted Critical
Publication of TWI677094B publication Critical patent/TWI677094B/zh
Publication of TW202008584A publication Critical patent/TW202008584A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提出一種高壓元件及其製造方法。高壓元件包含：半導體層、絕緣結構、深井區、埋層、第一高壓井區、第一導電型井區、第二高壓井區、本體區、本體極、深井柱、閘極以及源極與汲極。其中，深井柱於通道方向上，介於閘極之導電層靠近源極之一側，與汲極之間，以提供少數載子吸收通道，而抑制寄生電晶體導通。

Description

高壓元件及其製造方法
本發明有關於一種高壓元件及其製造方法，特別是指一種能夠抑制寄生電晶體導通的高壓元件及其製造方法。
第1A與1B圖分別顯示一種習知高壓元件100的上視示意圖與剖視示意圖。所謂的高壓元件，係指於正常操作時，施加於汲極的電壓高於5V。一般而言，高壓元件100的汲極19與本體區16間，具有漂移區12a(如第1B圖中虛框線範圍所示意)，將汲極19與本體區16分隔，且漂移區12a在通道方向(如第1A與1B圖中虛線箭號所示意)之長度根據高壓元件100正常操作時所承受的操作電壓而調整。如第1A與1B圖所示，高壓元件100包含：井區12、絕緣結構13、漂移氧化區14、本體區16、本體極16’、閘極17、源極18、與汲極19。其中，井區12的導電型為N型，形成於基板11上，絕緣結構13為區域氧化(local oxidation of silicon,LOCOS)結構，以定義操作區13a，作為高壓元件100操作時主要的作用區。操作區13a的範圍如第1A圖中，粗黑虛線框所示意。閘極17覆蓋部分漂移氧化區14。
高壓元件100操作時，因高電場而產生的熱載子中之電洞(少數載子)，會經由本體區16注入本體極16’，此少數載子所形成之電流會造成本體區16與源極18間的順向電壓提高，將使由本體區16、源極18與井區12所形成的NPN寄生電晶體導通，而限制了安全操作區域(safe operation area,SOA)，其中安全操 作區域的定義，為本領域中具有通常知識者所熟知，在此不予贅述。此外，本體區16與井區12間的PN接面所形成的電容太大，於高壓元件100操作時的暫態響應，也會在源極18與本體區16間造成位移電流，也會使得寄生電晶體導通。
有鑑於此，本發明提出一種能夠在高壓元件操作時，抑制寄生電晶體導通，提高安全操作區域的高壓元件及其製造方法。
就其中一觀點言，本發明提供了一種高壓元件，包含：一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；一絕緣結構，形成於該上表面上並連接於該上表面，用以定義一操作區；一深井區，具有一第一導電型，形成於該半導體層中；一埋層，具有一第二導電型，形成於該半導體層中之該深井區下方，且覆蓋該深井區下方並與該深井區接觸；一第一高壓井區，具有該第二導電型，形成於該半導體層中之該深井區上方，且覆蓋該深井區上方並與該深井區接觸，且於該垂直方向上，該第一高壓井區位於上表面下並連接於該上表面；一第一導電型井區，具有該第一導電型，形成於該操作區外之該第一高壓井區中，並接觸該深井區，用以與該深井區電連接，且於該垂直方向上，該第一導電型井區位於上表面下並連接於該上表面；一第二高壓井區，具有該第二導電型，形成於該操作區外之該第一高壓井區中，且與該埋層接觸，用以與該埋層電連接，且於該垂直方向上，該第二高壓井區位於上表面下並連接於該上表面；一本體區，具有該第一導電型，形成於該操作區中之該第一高壓井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面；一本體極，具有該第一導電型，用以作為該本體區之一電性接點，於該垂直方向上，該本體極形成於該上表面下並連接於該上表面之該本體區中；一深井柱，具有該第一導電型，形成於該操作區的該 第一高壓井區中，並接觸該深井區，用以與該深井區電連接，且於該垂直方向上，該深井柱不與該上表面接觸；一閘極，形成於該上表面上的該操作區中，於該垂直方向上，部分該第一高壓井區位於該閘極之下方並連接於該閘極，其中，該閘極至少包含：一介電層，形成於該上表面上並連接於該上表面，且該介電層於該垂直方向上，連接該第一高壓井區；一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層；以及一源極與一汲極，具有該第二導電型，於該垂直方向上，該源極與該汲極形成於該上表面下並連接於該上表面之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區之一側之該第一高壓井區中；其中，於一通道方向上，一反轉區位於該源極與該第一高壓井區間，連接該上表面之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道；其中，於該通道方向上，一漂移區位於該汲極與該本體區之間，連接該上表面之該第一高壓井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道；其中，該深井柱於該通道方向上，介於該導電層靠近該源極之一側，與該汲極之間。
就另一觀點言，本發明提供了一種高壓元件製造方法，包含：形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；形成一絕緣結構於該上表面上並連接於該上表面，用以定義一操作區；形成一深井區，具有一第一導電型，形成於該半導體層中；形成一埋層，具有一第二導電型，形成於該半導體層中之該深井區下方，且覆蓋該深井區下方並與該深井區接觸；形成一第一高壓井區，具有該第二導電型，形成於該半導體層中之該深井區上方，且覆蓋該深井區上方並與該深井區接觸，且於該垂直方向上，該第一高壓井區位於上表面下並連接於該上表面；形成一第一導電型井區，具有該第一導電型，形成於該操作區外之該第一高壓井區中，並接觸 該深井區，用以與該深井區電連接，且於該垂直方向上，該第一導電型井區位於上表面下並連接於該上表面；形成一第二高壓井區，具有該第二導電型，形成於該操作區外之該第一高壓井區中，且與該埋層接觸，用以與該埋層電連接，且於該垂直方向上，該第二高壓井區位於上表面下並連接於該上表面；形成一本體區，具有該第一導電型，形成於該操作區中之該第一高壓井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面；形成一本體極，具有該第一導電型，用以作為該本體區之一電性接點，於該垂直方向上，該本體極形成於該上表面下並連接於該上表面之該本體區中；形成一深井柱，具有該第一導電型，形成於該操作區的該第一高壓井區中，並接觸該深井區，用以與該深井區電連接，且於該垂直方向上，該深井柱不與該上表面接觸；形成一閘極於該上表面上的該操作區中，於該垂直方向上，部分該第一高壓井區位於該閘極之下方並連接於該閘極，其中，該閘極至少包含：一介電層，形成於該上表面上並連接於該上表面，且該介電層於該垂直方向上，連接該第一高壓井區；一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層；以及形成一源極與一汲極，具有該第二導電型，於該垂直方向上，該源極與該汲極形成於該上表面下並連接於該上表面之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區之一側之該第一高壓井區中；其中，於一通道方向上，一反轉區位於該源極與該第一高壓井區間，連接該上表面之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道；其中，於該通道方向上，一漂移區位於該汲極與該本體區之間，連接該上表面之該第一高壓井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道；其中，該深井柱於該通道方向上，介於該導電層靠近該源極之一側，與該汲極之間。
在一種較佳的實施型態中，該高壓元件更包含一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之該漂移區上並連接於該漂移區，其中該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
在一種較佳的實施型態中，該深井柱之一頂面，於該垂直方向上，深於該本體區之一底面。
在一種較佳的實施型態中，該源極、該本體區以及該第一高壓井區組成一寄生電晶體，且該深井柱提供一少數載子吸收通道，以抑制該寄生電晶體導通。
在一種較佳的實施型態中，該高壓元件更包含：一第一導電型接點，具有該第一導電型，用以作為該第一導電型井區之一電性接點，於該垂直方向上，該第一導電型接點形成於該上表面下並連接於該上表面之該第一導電型井區中；以及一第二導電型接點，具有該第二導電型，用以作為該第二高壓井區之一電性接點，於該垂直方向上，該第二導電型接點形成於該上表面下並連接於該上表面之該第二高壓井區中。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
100,200,300,400,500‧‧‧高壓元件
11,21,31,41,51‧‧‧基板
11’,21’,31’,41’,51’‧‧‧半導體層
11a,21a,31a,41a,51a‧‧‧上表面
11b,21b,31b,41b,51b‧‧‧下表面
12‧‧‧井區
12a,22a,32a,42a,52a‧‧‧漂移區
13,23,33,43,53‧‧‧絕緣結構
13a,23a,33a,43a,53a‧‧‧操作區
14,24,34,44‧‧‧漂移氧化區
16,26,36,46,56‧‧‧本體區
16’,26’,36’,46’,56’‧‧‧本體極
17,27,37,47,57‧‧‧閘極
18,28,38,48,58‧‧‧源極
19,29,39,49,59‧‧‧汲極
22,32,42,52‧‧‧第一高壓井區
25,35,45,55‧‧‧深井柱
25’,261‧‧‧光阻層
211,311,411,511‧‧‧深井區
211’,311’,411’,511’‧‧‧第一導電型井區
211”,311”,411”,511”‧‧‧第一導電型接點
212,312,412,512‧‧‧埋層
212’,312’,412’,512’‧‧‧第二高壓井區
212”,312”,412”,512”‧‧‧第二導電型接點
271,371,471,571‧‧‧介電層
272,372,472,572‧‧‧導電層
273,373,473,573‧‧‧間隔層
AA’,BB’‧‧‧垂線
第1A與1B圖分別顯示一種先前技術高壓元件100的上視示意圖與剖視示意圖。
第2圖顯示本發明的第一個實施例。
第3圖顯示本發明的第二個實施例。
第4圖顯示本發明的第三個實施例。
第5圖顯示本發明的第四個實施例。
第6A-6G圖顯示本發明的第五個實施例。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參考第2圖，其顯示本發明的第一個實施例。第2圖顯示高壓元件200的剖視示意圖。如第2圖所示，高壓元件200包含：半導體層21’、深井區211、埋層212、第一高壓井區22、絕緣結構23、漂移氧化區24、深井柱25、本體區26、本體極26’、閘極27、源極28、汲極29、第一導電型井區211’、第一導電型接點211”、第二高壓井區212’以及第二導電型接點212”。
其中，半導體層21’形成於基板21上，半導體層21’於垂直方向(如第2圖中之實線箭號方向所示意，下同)上，具有相對之上表面21a與下表面21b。基板21例如但不限於為一P型或N型的半導體矽基板。半導體層21’例如以磊晶的步驟，形成於基板21上，或是以基板21的部分，作為半導體層21’。形成半導體層21’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第2圖，其中，絕緣結構23形成於上表面21a上並連接於上表面21a，用以定義操作區23a。絕緣結構23並不限於如第2圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。操作區23a係高壓元件200在導通操作時的電壓電流主要作用 區。漂移氧化區24形成於該上表面21a上並連接於上表面21a，且位於操作區23a中之漂移區22a(如第2圖中虛線框所示意)上並連接於漂移區22a。
深井區211具有第一導電型，形成於半導體層21’中。形成深井區211的方法，例如但不限於可以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層21’中，以形成深井區211。埋層212具有第二導電型，形成於半導體層21’中之深井區211下方，且覆蓋深井區211下方並與深井區211接觸。形成埋層212的方法，例如但不限於可以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入基板21或/及半導體層21’中，以形成埋層212。舉例而言，當半導體層21’為一磊晶層，可於尚未形成該磊晶層前，將第二導電型雜質，以加速離子的形式，植入基板21中，再以磊晶製程步驟形成磊晶層，作為半導體層21’，經過熱製程，部分第二導電型雜質將會擴散至半導體層21’中，而形成埋層212。
第一高壓井區22具有第二導電型，形成於半導體層21’中之深井區211上方，且覆蓋深井區211上方並與深井區211接觸，且於垂直方向上，第一高壓井區22位於上表面21a下並連接於上表面21a。第一導電型井區211’具有第一導電型，形成於操作區23a外之第一高壓井區22中，並接觸深井區211，用以與深井區211電連接，且於垂直方向上，第一導電型井區211’位於上表面21a下並連接於上表面21a。第二高壓井區212’具有第二導電型，形成於操作區23a外之第一高壓井區22中，且與埋層212接觸，用以與埋層212電連接，且於垂直方向上，第二高壓井區212’位於上表面21a下並連接於上表面21a。
第一導電型接點211”具有第一導電型，用以作為第一導電型井區211’之電性接點，於垂直方向上，第一導電型接點211”形成於上表面21a下並連接於上表面21a之第一導電型井區211’中。第二導電型接點212”具有第二導電 型，用以作為第二高壓井區212’之電性接點，於垂直方向上，第二導電型接點212”形成於上表面21a下並連接於上表面21a之第二高壓井區212’中。
本體區26具有第一導電型，形成於操作區23a的第一高壓井區22中，且於垂直方向上，本體區26位於上表面21a下並連接於上表面21a。本體極26’具有第一導電型，用以作為本體區26之電性接點，於垂直方向上，本體極26’形成於上表面21a下並連接於上表面21a之本體區26中。深井柱25具有第一導電型，形成於操作區23a的第一高壓井區22中，並接觸深井區211，用以與深井區211電連接，且於垂直方向上，深井柱25位於上表面21a下並不連接於上表面21a。
閘極27形成於半導體層21’之上表面21a上的操作區23a中，於垂直方向上，部分第一高壓井區22位於閘極27之下方並連接於閘極27。其中，閘極27至少包含：介電層271、導電層272以及間隔層273。介電層271形成於上表面21a上並連接於上表面21a，且介電層271於垂直方向上，連接第一高壓井區22。導電層272用以作為閘極27之電性接點，形成所有介電層271上並連接於介電層271。間隔層273形成於導電層272之兩側以作為閘極27之兩側之電性絕緣層。
請繼續參閱第2圖，源極28與汲極29具有第二導電型，於垂直方向上，源極28與汲極29形成於上表面21a下並連接於上表面21a之操作區23a中，且源極28與汲極29分別位於閘極27在通道方向之外部下方之本體區26中與遠離本體區26側之第一高壓井區22中。其中，於通道方向上，反轉區26a位於源極28與第一高壓井區22間，連接上表面21a之本體區26中，用以作為高壓元件200在導通操作中之反轉電流通道。其中，於通道方向上，漂移區22a位於汲極29與本體區26之間，連接上表面21a之第一高壓井區22中，用以作為高壓元件200在導通操作中之漂移電流通道。其中，深井柱25於通道方向上，介於導電層272靠近源極28之一側，與汲極29之間，也就是AA’垂線與BB’垂線之間。
需說明的是，在一種較佳的實施例中，深井柱25之頂面25a，於垂直方向上，深於該本體區26之底面26b。也就是說，深井柱25位於所有本體區26之下，深井柱25不高於本體區26的任何部分。
需說明的是，所謂反轉電流通道係指高壓元件200在導通操作中因施加於閘極27的電壓，而使閘極27的下方形成反轉層(inversion layer)以使導通電流通過的區域，介於源極28與漂移電流通道之間，此為本領域具有通常知識所熟知，在此不予贅述，本發明其他實施例以此類推。
需說明的是，所謂漂移電流通道係指高壓元件200在導通操作中使導通電流以漂移的方式通過的區域，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，上表面21a並非指一完全平坦的平面，而是指半導體層21’的一個表面。在本實施例中，例如漂移氧化區24與上表面21a接觸的部分上表面21a，就具有下陷的部分。
需說明的是，閘極27包括與上表面21a連接的介電層271、具有導電性的導電層272、以及具有電絕緣特性之間隔層273，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，前述之「第一導電型」與「第二導電型」係指於高壓元件中，以不同導電型之雜質摻雜於半導體組成區域(例如但不限於前述之井區、本體區、源極與汲極等區域)內，使得半導體組成區域成為第一或第二導電型(例如但不限於第一導電型為N型，而第二導電型為P型，或反之亦可)。
此外需說明的是，所謂的高壓元件，係指於正常操作時，施加於汲極的電壓高於一特定之電壓，例如5V，且深井柱25與汲極29之橫向距離(漂移區長度)根據正常操作時所承受的操作電壓而調整，因而可操作於前述較高之特定電壓。此皆為本領域中具有通常知識者所熟知，在此不予贅述。
值得注意的是，本發明優於先前技術的其中一個技術特徵，在於：根據本發明，以第2圖所示之實施例為例，高壓元件200操作時，因高電場而產生的熱載子(少數載子，例如但不限於N型高壓元件中之電洞)，會經由深井柱25所提供之少數載子吸收通道而吸收，以抑制由源極28、本體區26與第一高壓井區22所形成的寄生電晶體導通。前述少數載子電流因為深井柱25所提供之少數載子吸收通道而降低或不產生，而提高了安全操作區域(safe operation area,SOA)的範圍，增加高壓元件200的應用範圍。
請參考第3圖，其顯示本發明的第二個實施例。第3圖顯示高壓元件300的剖視示意圖。如第3圖所示，高壓元件300包含：半導體層31’、深井區311、埋層312、第一高壓井區32、絕緣結構33、漂移氧化區34、深井柱35、本體區36、本體極36’、閘極37、源極38、汲極39、第一導電型井區311’、第一導電型接點311”、第二高壓井區312’以及第二導電型接點312”。
其中，半導體層31’形成於基板31上，半導體層31’於垂直方向(如第3圖中之實線箭號方向所示意，下同)上，具有相對之上表面31a與下表面31b。基板31例如但不限於為一P型或N型的半導體矽基板。半導體層31’例如以磊晶的步驟，形成於基板31上，或是以基板31的部分，作為半導體層31’。形成半導體層31’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第3圖，其中，絕緣結構33形成於上表面31a上並連接於上表面31a，用以定義操作區33a。絕緣結構33並不限於如第3圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。操作區33a係高壓元件300在導通操作時的電壓電流主要作用區。漂移氧化區34形成於該上表面31a上並連接於上表面31a，且位於操作區33a中之漂移區32a(如第3圖中虛線框所示意)上並連接於漂移區32a。
深井區311具有第一導電型，形成於半導體層31’中。形成深井區311的方法，例如但不限於可以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層31’中，以形成深井區311。埋層312具有第二導電型，形成於半導體層31’中之深井區311下方，且覆蓋深井區311下方並與深井區311接觸。形成埋層312的方法，例如但不限於可以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入基板31或/及半導體層31’中，以形成埋層312。舉例而言，當半導體層31’為一磊晶層，可於尚未形成該磊晶層前，將第二導電型雜質，以加速離子的形式，植入基板31中，再以磊晶製程步驟形成磊晶層，作為半導體層31’，經過熱製程，部分第二導電型雜質將會擴散至半導體層31’中，而形成埋層312。
第一高壓井區32具有第二導電型，形成於半導體層31’中之深井區311上方，且覆蓋深井區311上方並與深井區311接觸，且於垂直方向上，第一高壓井區32位於上表面31a下並連接於上表面31a。第一導電型井區311’具有第一導電型，形成於操作區33a外之第一高壓井區32中，並接觸深井區311，用以與深井區311電連接，且於垂直方向上，第一導電型井區311’位於上表面31a下並連接於上表面31a。第二高壓井區312’具有第二導電型，形成於操作區33a外之第一高壓井區32中，且與埋層312接觸，用以與埋層312電連接，且於垂直方向上，第二高壓井區312’位於上表面31a下並連接於上表面31a。
第一導電型接點311”具有第一導電型，用以作為第一導電型井區311’之電性接點，於垂直方向上，第一導電型接點311”形成於上表面31a下並連接於上表面31a之第一導電型井區311’中。第二導電型接點312”具有第二導電型，用以作為第二高壓井區312’之電性接點，於垂直方向上，第二導電型接點312”形成於上表面31a下並連接於上表面31a之第二高壓井區312’中。
本體區36具有第一導電型，形成於操作區33a的第一高壓井區32中，且於垂直方向上，本體區36位於上表面31a下並連接於上表面31a。本體極36’具有第一導電型，用以作為本體區36之電性接點，於垂直方向上，本體極36’形成於上表面31a下並連接於上表面31a之本體區36中。深井柱35具有第一導電型，形成於操作區33a的第一高壓井區32中，並接觸深井區311，用以與深井區311電連接，且於垂直方向上，深井柱35位於上表面31a下並不連接於上表面31a。
閘極37形成於半導體層31’之上表面31a上的操作區33a中，於垂直方向上，部分第一高壓井區32位於閘極37之下方並連接於閘極37。其中，閘極37至少包含：介電層371、導電層372以及間隔層373。介電層371形成於上表面31a上並連接於上表面31a，且介電層371於垂直方向上，連接第一高壓井區32。導電層372用以作為閘極37之電性接點，形成所有介電層371上並連接於介電層371。間隔層373形成於導電層372之兩側以作為閘極37之兩側之電性絕緣層。
請繼續參閱第3圖，源極38與汲極39具有第二導電型，於垂直方向上，源極38與汲極39形成於上表面31a下並連接於上表面31a之操作區33a中，且源極38與汲極39分別位於閘極37在通道方向之外部下方之本體區36中與遠離本體區36側之第一高壓井區32中。其中，於通道方向上，反轉區36a位於源極38與第一高壓井區32間，連接上表面31a之本體區36中，用以作為高壓元件300在導通操作中之反轉電流通道。其中，於通道方向上，漂移區32a位於汲極39與本體區36之間，連接上表面31a之第一高壓井區32中，用以作為高壓元件300在導通操作中之漂移電流通道。其中，深井柱35於通道方向上，介於導電層372靠近源極38之一側，與汲極39之間，也就是AA’垂線與BB’垂線之間。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，漂移氧化區34為化學氣相沉積 (chemical vapor deposition,CVD)氧化區。CVD氧化區由CVD製程沉積步驟而形成，為本領域中具有通常知識者所熟知，在此不予贅述。
請參考第4圖，其顯示本發明的第三個實施例。第4圖顯示高壓元件400的剖視示意圖。如第4圖所示，高壓元件400包含：半導體層41’、深井區411、埋層412、第一高壓井區42、絕緣結構43、漂移氧化區44、深井柱45、本體區46、本體極46’、閘極47、源極48、汲極49、第一導電型井區411’、第一導電型接點411”、第二高壓井區412’以及第二導電型接點412”。
其中，半導體層41’形成於基板41上，半導體層41’於垂直方向(如第4圖中之實線箭號方向所示意，下同)上，具有相對之上表面41a與下表面41b。基板41例如但不限於為一P型或N型的半導體矽基板。半導體層41’例如以磊晶的步驟，形成於基板41上，或是以基板41的部分，作為半導體層41’。形成半導體層41’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第4圖，其中，絕緣結構43形成於上表面41a上並連接於上表面41a，用以定義操作區43a。絕緣結構43並不限於如第4圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。操作區43a係高壓元件400在導通操作時的電壓電流主要作用區。漂移氧化區44形成於該上表面41a上並連接於上表面41a，且位於操作區43a中之漂移區42a(如第4圖中虛線框所示意)上並連接於漂移區42a。
深井區411具有第一導電型，形成於半導體層41’中。形成深井區411的方法，例如但不限於可以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層41’中，以形成深井區411。埋層412具有第二導電型，形成於半導體層41’中之深井區411下方，且覆蓋深井區411下方並與深井區411接觸。形成埋層412的方法，例如但不限於可以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入基板41或/及半導體層41’中，以形成埋層412。 舉例而言，當半導體層41’為一磊晶層，可於尚未形成該磊晶層前，將第二導電型雜質，以加速離子的形式，植入基板41中，再以磊晶製程步驟形成磊晶層，作為半導體層41’，經過熱製程，部分第二導電型雜質將會擴散至半導體層41’中，而形成埋層412。
第一高壓井區42具有第二導電型，形成於半導體層41’中之深井區411上方，且覆蓋深井區411上方並與深井區411接觸，且於垂直方向上，第一高壓井區42位於上表面41a下並連接於上表面41a。第一導電型井區411’具有第一導電型，形成於操作區43a外之第一高壓井區42中，並接觸深井區411，用以與深井區411電連接，且於垂直方向上，第一導電型井區411’位於上表面41a下並連接於上表面41a。第二高壓井區412’具有第二導電型，形成於操作區43a外之第一高壓井區42中，且與埋層412接觸，用以與埋層412電連接，且於垂直方向上，第二高壓井區412’位於上表面41a下並連接於上表面41a。
第一導電型接點411”具有第一導電型，用以作為第一導電型井區411’之電性接點，於垂直方向上，第一導電型接點411”形成於上表面41a下並連接於上表面41a之第一導電型井區411’中。第二導電型接點412”具有第二導電型，用以作為第二高壓井區412’之電性接點，於垂直方向上，第二導電型接點412”形成於上表面41a下並連接於上表面41a之第二高壓井區412’中。
本體區46具有第一導電型，形成於操作區43a的第一高壓井區42中，且於垂直方向上，本體區46位於上表面41a下並連接於上表面41a。本體極46’具有第一導電型，用以作為本體區46之電性接點，於垂直方向上，本體極46’形成於上表面41a下並連接於上表面41a之本體區46中。深井柱45具有第一導電型，形成於操作區43a的第一高壓井區42中，並接觸深井區411，用以與深井區411電連接，且於垂直方向上，深井柱45位於上表面41a下並不連接於上表面41a。
閘極47形成於半導體層41’之上表面41a上的操作區43a中，於垂直方向上，部分第一高壓井區42位於閘極47之下方並連接於閘極47。其中，閘極47至少包含：介電層471、導電層472以及間隔層473。介電層471形成於上表面41a上並連接於上表面41a，且介電層471於垂直方向上，連接第一高壓井區42。導電層472用以作為閘極47之電性接點，形成所有介電層471上並連接於介電層471。間隔層473形成於導電層472之兩側以作為閘極47之兩側之電性絕緣層。
請繼續參閱第4圖，源極48與汲極49具有第二導電型，於垂直方向上，源極48與汲極49形成於上表面41a下並連接於上表面41a之操作區43a中，且源極48與汲極49分別位於閘極47在通道方向之外部下方之本體區46中與遠離本體區46側之第一高壓井區42中。其中，於通道方向上，反轉區46a位於源極48與第一高壓井區42間，連接上表面41a之本體區46中，用以作為高壓元件400在導通操作中之反轉電流通道。其中，於通道方向上，漂移區42a位於汲極49與本體區46之間，連接上表面41a之第一高壓井區42中，用以作為高壓元件400在導通操作中之漂移電流通道。其中，深井柱45於通道方向上，介於導電層472靠近源極48之一側，與汲極49之間，也就是AA’垂線與BB’垂線之間。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，漂移氧化區44為淺溝槽絕緣(shallow trench isolation,STI)結構。STI結構為本領域中具有通常知識者所熟知，在此不予贅述。
請參考第5圖，其顯示本發明的第四個實施例。第5圖顯示高壓元件500的剖視示意圖。如第5圖所示，高壓元件500包含：半導體層51’、深井區511、埋層512、第一高壓井區52、絕緣結構53、深井柱55、本體區56、本體極56’、閘極57、源極58、汲極59、第一導電型井區511’、第一導電型接點511”、第二高壓井區512’以及第二導電型接點512”。
其中，半導體層51’形成於基板51上，半導體層51’於垂直方向(如第5圖中之實線箭號方向所示意，下同)上，具有相對之上表面51a與下表面51b。基板51例如但不限於為一P型或N型的半導體矽基板。半導體層51’例如以磊晶的步驟，形成於基板51上，或是以基板51的部分，作為半導體層51’。形成半導體層51’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第5圖，其中，絕緣結構53形成於上表面51a上並連接於上表面51a，用以定義操作區53a。絕緣結構53並不限於如第5圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。操作區53a係高壓元件500在導通操作時的電壓電流主要作用區。
深井區511具有第一導電型，形成於半導體層51’中。形成深井區511的方法，例如但不限於可以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層51’中，以形成深井區511。埋層512具有第二導電型，形成於半導體層51’中之深井區511下方，且覆蓋深井區511下方並與深井區511接觸。形成埋層512的方法，例如但不限於可以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入基板51或/及半導體層51’中，以形成埋層512。舉例而言，當半導體層51’為一磊晶層，可於尚未形成該磊晶層前，將第二導電型雜質，以加速離子的形式，植入基板51中，再以磊晶製程步驟形成磊晶層，作為半導體層51’，經過熱製程，部分第二導電型雜質將會擴散至半導體層51’中，而形成埋層512。
第一高壓井區52具有第二導電型，形成於半導體層51’中之深井區511上方，且覆蓋深井區511上方並與深井區511接觸，且於垂直方向上，第一高壓井區52位於上表面51a下並連接於上表面51a。第一導電型井區511’具有第一導電型，形成於操作區53a外之第一高壓井區52中，並接觸深井區511，用以與 深井區511電連接，且於垂直方向上，第一導電型井區511’位於上表面51a下並連接於上表面51a。第二高壓井區512’具有第二導電型，形成於操作區53a外之第一高壓井區52中，且與埋層512接觸，用以與埋層512電連接，且於垂直方向上，第二高壓井區512’位於上表面51a下並連接於上表面51a。
第一導電型接點511”具有第一導電型，用以作為第一導電型井區511’之電性接點，於垂直方向上，第一導電型接點511”形成於上表面51a下並連接於上表面51a之第一導電型井區511’中。第二導電型接點512”具有第二導電型，用以作為第二高壓井區512’之電性接點，於垂直方向上，第二導電型接點512”形成於上表面51a下並連接於上表面51a之第二高壓井區512’中。
本體區56具有第一導電型，形成於操作區53a的第一高壓井區52中，且於垂直方向上，本體區56位於上表面51a下並連接於上表面51a。本體極56’具有第一導電型，用以作為本體區56之電性接點，於垂直方向上，本體極56’形成於上表面51a下並連接於上表面51a之本體區56中。深井柱55具有第一導電型，形成於操作區53a的第一高壓井區52中，並接觸深井區511，用以與深井區511電連接，且於垂直方向上，深井柱55位於上表面51a下並不連接於上表面51a。
閘極57形成於半導體層51’之上表面51a上的操作區53a中，於垂直方向上，部分第一高壓井區52位於閘極57之下方並連接於閘極57。其中，閘極57至少包含：介電層571、導電層572以及間隔層573。介電層571形成於上表面51a上並連接於上表面51a，且介電層571於垂直方向上，連接第一高壓井區52。導電層572用以作為閘極57之電性接點，形成所有介電層571上並連接於介電層571。間隔層573形成於導電層572之兩側以作為閘極57之兩側之電性絕緣層。
請繼續參閱第5圖，源極58與汲極59具有第二導電型，於垂直方向上，源極58與汲極59形成於上表面51a下並連接於上表面51a之操作區53a中，且源極58與汲極59分別位於閘極57在通道方向之外部下方之本體區56中與遠離 本體區56側之第一高壓井區52中。其中，於通道方向上，反轉區56a位於源極58與第一高壓井區52間，連接上表面51a之本體區56中，用以作為高壓元件500在導通操作中之反轉電流通道。其中，於通道方向上，漂移區52a位於汲極59與本體區56之間，連接上表面51a之第一高壓井區52中，用以作為高壓元件500在導通操作中之漂移電流通道。其中，深井柱55於通道方向上，介於導電層572靠近源極58之一側，與汲極59之間，也就是AA’垂線與BB’垂線之間。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，並不包含漂移氧化區，而是以漂移區52a在通道方向上的長度來調整可承受的操作電壓。
請參考第6A-6G圖，其顯示本發明的第五個實施例。第6A-6G圖顯示高壓元件200製造方法。第6B圖顯示第6A圖中AA’剖線剖視示意圖。如第6A與6B圖所示，首先形成半導體層21’於基板21上，半導體層21’於垂直方向(如第6B圖中之實線箭號方向所示意，下同)上，具有相對之上表面21a與下表面21b。基板21例如但不限於為一P型或N型的半導體矽基板。半導體層21’例如以磊晶的步驟，形成於基板21上，或是以基板21的部分，作為半導體層21’。形成半導體層21’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第6A與6B圖，接著，形成絕緣結構23與漂移氧化區24於上表面21a上並連接於上表面21a。絕緣結構23用以定義操作區23a(如第6A圖中虛線框所示意)。絕緣結構23並不限於如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。漂移氧化區24形成於上表面21a上並連接於上表面21a，且位於操作區23a中之漂移區22a上並連接於漂移區22a(參考第2圖中虛線框)。
接著，請參閱第6C圖，形成深井區211具有第一導電型，形成於半導體層21’中。形成深井區211的方法，例如但不限於可以離子植入製程步驟， 將第一導電型雜質，以加速離子的形式，植入半導體層21’中，以形成深井區211。形成埋層212具有第二導電型，形成於半導體層21’中之深井區211下方，且覆蓋深井區211下方並與深井區211接觸。形成埋層212的方法，例如但不限於可以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入基板21或/及半導體層21’中，以形成埋層212。舉例而言，當半導體層21’為一磊晶層，可於尚未形成該磊晶層前，將第二導電型雜質，以加速離子的形式，植入基板21中，再以磊晶製程步驟形成磊晶層，作為半導體層21’，經過熱製程，部分第二導電型雜質將會擴散至半導體層21’中，而形成埋層212。
接著，請繼續參閱第6C圖，形成深井柱25具有第一導電型，形成於操作區23a的第一高壓井區22中，並接觸深井區211，用以與深井區211電連接，且於垂直方向上，深井柱25位於上表面21a下並不連接於上表面21a。形成深井柱25的方法，例如但不限於例如但不限於利用微影製程步驟形成光阻層25’為遮罩，以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層21’中，以形成深井柱25。
接著，請參閱第6D圖，形成第一高壓井區22具有第二導電型，形成於半導體層21’中之深井區211上方，且覆蓋深井區211上方並與深井區211接觸，且於垂直方向上，第一高壓井區22位於上表面21a下並連接於上表面21a。例如可利用例如但不限於離子植入製成步驟，將第二導電型雜質，以加速離子的形式，如第6D圖中虛線箭號所示意，植入半導體層21’中，以形成第一高壓井區22。
請繼續參閱第6D圖，形成第一導電型井區211’具有第一導電型，形成於操作區23a外之第一高壓井區22中，並接觸深井區211，用以與深井區211電連接，且於垂直方向上，第一導電型井區211’位於上表面21a下並連接於上表面21a。接著，形成第二高壓井區212’具有第二導電型，形成於操作區23a外之第 一高壓井區22中，且與埋層212接觸，用以與埋層212電連接，且於垂直方向上，第二高壓井區212’位於上表面21a下並連接於上表面21a。
接著，請參閱第6E圖，形成本體區26於操作區23a的第一高壓井區22中，且於垂直方向上，本體區26位於上表面21a下並連接於上表面21a。本體區26具有第一導電型，形成本體區26之步驟，例如但不限於利用由微影製程步驟形成光阻層261為遮罩，將第一導電型雜質摻雜至第一高壓井區22中，以形成本體區26。
接著，請參閱第6F圖，形成閘極27的介電層271與導電層272於半導體層21’之上表面21a上的操作區23a中，部分本體區26位於閘極27正下方並連接於閘極27，以提供高壓元件200在導通操作中之反轉電流通道。
請繼續參閱第6F圖，例如在形成閘極27的介電層271與導電層272後，形成輕摻雜區281，以避免高壓元件200於導通操作時，間隔層273下方的本體區26無法形成反轉電流通道。形成輕摻雜區281的方法，例如將第二導電型雜質摻雜至本體區26中，以形成輕摻雜區281。其中，本實施例可利用例如但不限於離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入本體區26中，以形成輕摻雜區281。
接著，請參閱第6G圖，形成間隔層273於導電層272側面之外，以形成閘極27。接著，形成本體極26’、源極28、汲極29、第一導電型接點211”與第二導電型接點212”於上表面21a下並連接於上表面21a之操作區23a中。源極28與汲極29分別位於閘極27在通道方向之外部下方之本體區26中與遠離本體區26側之第一高壓井區22中，且於通道方向上，漂移區22a位於汲極29與本體區26之間，靠近上表面21a之第一高壓井區22中，用以作為高壓元件200在導通操作中之漂移電流通道，且於垂直方向上，源極28與汲極29位於上表面21a下並連接於上表面21a。第二導電型接點212”具有第二導電型，用以作為第二高壓井區212’ 之電性接點，於垂直方向上，第二導電型接點212”形成於上表面21a下並連接於上表面21a之第二高壓井區212’中。第二導電型接點212”、源極28與汲極29具有第二導電型。形成源極28與汲極29之步驟，例如但不限於利用由微影製程步驟形成光阻層為遮罩，將第二導電型雜質分別摻雜至本體區26中與第一高壓井區22中，以形成源極28與汲極29。
第一導電型接點211”具有第一導電型，用以作為第一導電型井區211’之電性接點，於垂直方向上，第一導電型接點211”形成於上表面21a下並連接於上表面21a之第一導電型井區211’中。本體極26’具有第一導電型，用以作為本體區26之電性接點，於垂直方向上，本體極26’形成於上表面21a下並連接於上表面21a之本體區26中。形成第一導電型接點211”與本體極26’之步驟，例如但不限於利用由微影製程步驟形成光阻層為遮罩，將第一導電型雜質分別摻雜至第一導電型井區211’中與本體區26中，以形成第一導電型接點211”與本體極26’。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如臨界電壓調整區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。凡此種種，皆可根據本發明的教示類推而得。此外，所說明之各個實施例，並不限於單獨應用，亦可以組合應用，例如但不限於將兩實施例併用。因此，本發明的範圍應涵蓋上述及其他所有等效變化。此外，本發明的任一實施型態不必須達成所有的目的或優點，因此，請求專利範圍任一項也不應以此為限。

Claims (10)

  1. 一種高壓元件，包含：一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；一絕緣結構，形成於該上表面上並連接於該上表面，用以定義一操作區；一深井區，具有一第一導電型，形成於該半導體層中；一埋層，具有一第二導電型，形成於該半導體層中之該深井區下方，且覆蓋該深井區下方並與該深井區接觸；一第一高壓井區，具有該第二導電型，形成於該半導體層中之該深井區上方，且覆蓋該深井區上方並與該深井區接觸，且於該垂直方向上，該第一高壓井區位於上表面下並連接於該上表面；一第一導電型井區，具有該第一導電型，形成於該操作區外之該第一高壓井區中，並接觸該深井區，用以與該深井區電連接，且於該垂直方向上，該第一導電型井區位於上表面下並連接於該上表面；一第二高壓井區，具有該第二導電型，形成於該操作區外之該第一高壓井區中，且與該埋層接觸，用以與該埋層電連接，且於該垂直方向上，該第二高壓井區位於上表面下並連接於該上表面；一本體區，具有該第一導電型，形成於該操作區中之該第一高壓井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面；一本體極，具有該第一導電型，用以作為該本體區之一電性接點，於該垂直方向上，該本體極形成於該上表面下並連接於該上表面之該本體區中；一深井柱，具有該第一導電型，形成於該操作區的該第一高壓井區中，並接觸該深井區，用以與該深井區電連接，且於該垂直方向上，該深井柱不與該上表面接觸；一閘極，形成於該上表面上的該操作區中，於該垂直方向上，部分該第一高壓井區位於該閘極之下方並連接於該閘極，其中，該閘極至少包含：一介電層，形成於該上表面上並連接於該上表面，且該介電層於該垂直方向上，連接該第一高壓井區；一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層；以及一源極與一汲極，具有該第二導電型，於該垂直方向上，該源極與該汲極形成於該上表面下並連接於該上表面之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區之一側之該第一高壓井區中；其中，於一通道方向上，一反轉區位於該源極與該第一高壓井區間，連接該上表面之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道；其中，於該通道方向上，一漂移區位於該汲極與該本體區之間，連接該上表面之該第一高壓井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道；其中，該深井柱於該通道方向上，介於該導電層靠近該源極之一側，與該汲極之間。
  2. 如申請專利範圍第1項所述之高壓元件，更包含一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之該漂移區上並連接於該漂移區，其中該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
  3. 如申請專利範圍第1項所述之高壓元件，其中該深井柱之一頂面，於該垂直方向上，深於該本體區之一底面。
  4. 如申請專利範圍第1項所述之高壓元件，其中該源極、該本體區以及該第一高壓井區組成一寄生電晶體，且該深井柱提供一少數載子吸收通道，以抑制該寄生電晶體導通。
  5. 如申請專利範圍第1項所述之高壓元件，更包含：一第一導電型接點，具有該第一導電型，用以作為該第一導電型井區之一電性接點，於該垂直方向上，該第一導電型接點形成於該上表面下並連接於該上表面之該第一導電型井區中；以及一第二導電型接點，具有該第二導電型，用以作為該第二高壓井區之一電性接點，於該垂直方向上，該第二導電型接點形成於該上表面下並連接於該上表面之該第二高壓井區中。
  6. 一種高壓元件製造方法，包含：形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；形成一絕緣結構於該上表面上並連接於該上表面，用以定義一操作區；形成一深井區，具有一第一導電型，形成於該半導體層中；形成一埋層，具有一第二導電型，形成於該半導體層中之該深井區下方，且覆蓋該深井區下方並與該深井區接觸；形成一第一高壓井區，具有該第二導電型，形成於該半導體層中之該深井區上方，且覆蓋該深井區上方並與該深井區接觸，且於該垂直方向上，該第一高壓井區位於上表面下並連接於該上表面；形成一第一導電型井區，具有該第一導電型，形成於該操作區外之該第一高壓井區中，並接觸該深井區，用以與該深井區電連接，且於該垂直方向上，該第一導電型井區位於上表面下並連接於該上表面；形成一第二高壓井區，具有該第二導電型，形成於該操作區外之該第一高壓井區中，且與該埋層接觸，用以與該埋層電連接，且於該垂直方向上，該第二高壓井區位於上表面下並連接於該上表面；形成一本體區，具有該第一導電型，形成於該操作區中之該第一高壓井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面；形成一本體極，具有該第一導電型，用以作為該本體區之一電性接點，於該垂直方向上，該本體極形成於該上表面下並連接於該上表面之該本體區中；形成一深井柱，具有該第一導電型，形成於該操作區的該第一高壓井區中，並接觸該深井區，用以與該深井區電連接，且於該垂直方向上，該深井柱不與該上表面接觸；形成一閘極於該上表面上的該操作區中，於該垂直方向上，部分該第一高壓井區位於該閘極之下方並連接於該閘極，其中，該閘極至少包含：一介電層，形成於該上表面上並連接於該上表面，且該介電層於該垂直方向上，連接該第一高壓井區；一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層；以及形成一源極與一汲極，具有該第二導電型，於該垂直方向上，該源極與該汲極形成於該上表面下並連接於該上表面之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區之一側之該第一高壓井區中；其中，於一通道方向上，一反轉區位於該源極與該第一高壓井區間，連接該上表面之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道；其中，於該通道方向上，一漂移區位於該汲極與該本體區之間，連接該上表面之該第一高壓井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道；其中，該深井柱於該通道方向上，介於該導電層靠近該源極之一側，與該汲極之間。
  7. 如申請專利範圍第6項所述之高壓元件製造方法，更包含形成一漂移氧化區於該上表面上並連接於該上表面，且該漂移氧化區位於該操作區中之該漂移區上並連接於該漂移區其中該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
  8. 如申請專利範圍第6項所述之高壓元件製造方法，其中該深井柱之一頂面，於該垂直方向上，深於該本體區之一底面。
  9. 如申請專利範圍第6項所述之高壓元件製造方法，其中該源極、該本體區以及該第一高壓井區組成一寄生電晶體，且該深井柱提供一少數載子吸收通道，以抑制該寄生電晶體導通。
  10. 如申請專利範圍第6項所述之高壓元件製造方法，更包含：形成一第一導電型接點，具有該第一導電型，用以作為該第一導電型井區之一電性接點，於該垂直方向上，該第一導電型接點形成於該上表面下並連接於該上表面之該第一導電型井區中；以及形成一第二導電型接點，具有該第二導電型，用以作為該第二高壓井區之一電性接點，於該垂直方向上，該第二導電型接點形成於該上表面下並連接於該上表面之該第二高壓井區中。
TW107127270A 2018-08-06 2018-08-06 高壓元件及其製造方法 TWI677094B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107127270A TWI677094B (zh) 2018-08-06 2018-08-06 高壓元件及其製造方法
US16/449,350 US10868115B2 (en) 2018-08-06 2019-06-22 High voltage device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107127270A TWI677094B (zh) 2018-08-06 2018-08-06 高壓元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI677094B true TWI677094B (zh) 2019-11-11
TW202008584A TW202008584A (zh) 2020-02-16

Family

ID=69188627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107127270A TWI677094B (zh) 2018-08-06 2018-08-06 高壓元件及其製造方法

Country Status (2)

Country Link
US (1) US10868115B2 (zh)
TW (1) TWI677094B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7398339B2 (ja) 2020-05-29 2023-12-14 ルネサスエレクトロニクス株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063235A1 (en) * 2002-01-16 2003-07-31 Texas Instruments Incorporated Eliminating substrate noise by an electrically isolated high-voltage i/o transistor
WO2011062789A1 (en) * 2009-11-17 2011-05-26 Suvolta, Inc. Electronic devices and systems,and methods for making and using the same
TW201528512A (zh) * 2014-01-02 2015-07-16 United Microelectronics Corp 橫向雙擴散金氧半導體電晶體元件及其佈局圖案
TWI614892B (zh) * 2017-01-09 2018-02-11 立錡科技股份有限公司 高壓元件及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115720B2 (en) * 2016-04-15 2018-10-30 Magnachip Semiconductor, Ltd. Integrated semiconductor device and method for manufacturing the same
US9853099B1 (en) * 2016-09-22 2017-12-26 Richtek Technology Corporation Double diffused metal oxide semiconductor device and manufacturing method thereof
TWI650866B (zh) * 2017-08-30 2019-02-11 立錡科技股份有限公司 高壓元件及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063235A1 (en) * 2002-01-16 2003-07-31 Texas Instruments Incorporated Eliminating substrate noise by an electrically isolated high-voltage i/o transistor
WO2011062789A1 (en) * 2009-11-17 2011-05-26 Suvolta, Inc. Electronic devices and systems,and methods for making and using the same
TW201528512A (zh) * 2014-01-02 2015-07-16 United Microelectronics Corp 橫向雙擴散金氧半導體電晶體元件及其佈局圖案
TWI614892B (zh) * 2017-01-09 2018-02-11 立錡科技股份有限公司 高壓元件及其製造方法

Also Published As

Publication number Publication date
US10868115B2 (en) 2020-12-15
US20200044022A1 (en) 2020-02-06
TW202008584A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
TWI656642B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
US9112025B2 (en) LDMOS device and fabrication method
TW202017009A (zh) 高壓元件及其製造方法
TWI614892B (zh) 高壓元件及其製造方法
TWI644441B (zh) 高壓元件及其製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI673879B (zh) 高壓元件及其製造方法
TWI677094B (zh) 高壓元件及其製造方法
US11239358B2 (en) Semiconductor structure with isolation structures in doped region and fabrication method thereof
WO2017175544A1 (ja) 半導体装置およびその製造方法
TWI665802B (zh) 高壓元件及其製造方法
TW201814904A (zh) 雙擴散金屬氧化物半導體元件及其製造方法
JP5547986B2 (ja) 半導体装置およびその製造方法
TWI656646B (zh) 高壓元件及其製造方法
CN110838513B (zh) 高压元件及其制造方法
CN110838512B (zh) 高压元件及其制造方法
TWI659539B (zh) 高壓元件及其製造方法
CN110634949B (zh) 高压元件及其制造方法
TWI818371B (zh) 高壓元件及其製造方法
TWI841913B (zh) 高壓元件及其製造方法
JP7252094B2 (ja) 半導体装置及びトランジスタ
CN110690267B (zh) 高压元件及其制造方法
TWI668802B (zh) 金屬氧化物半導體元件及其製造方法
CN114759090A (zh) 高压元件及其制造方法
TW202243256A (zh) 高壓元件及其製造方法