[go: up one dir, main page]

CN114975607A - 横向扩散金属氧化物半导体器件及其制备方法 - Google Patents

横向扩散金属氧化物半导体器件及其制备方法 Download PDF

Info

Publication number
CN114975607A
CN114975607A CN202110187733.0A CN202110187733A CN114975607A CN 114975607 A CN114975607 A CN 114975607A CN 202110187733 A CN202110187733 A CN 202110187733A CN 114975607 A CN114975607 A CN 114975607A
Authority
CN
China
Prior art keywords
field plate
body region
region
substrate
plate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110187733.0A
Other languages
English (en)
Inventor
李春旭
林峰
金华俊
杨斌
黄宇
黄刚
陈淑娴
金宏峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202110187733.0A priority Critical patent/CN114975607A/zh
Priority to JP2023538779A priority patent/JP7603821B2/ja
Priority to KR1020237013797A priority patent/KR20230073310A/ko
Priority to US18/277,658 priority patent/US20240234520A9/en
Priority to PCT/CN2021/108936 priority patent/WO2022174556A1/zh
Publication of CN114975607A publication Critical patent/CN114975607A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/655—Lateral DMOS [LDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种横向扩散金属氧化物半导体器件及其制备方法，包括：衬底；体区，具有第一导电类型，形成于衬底中；漂移区，具有第二导电类型，形成于衬底中，且与体区相邻；场板结构，形成于漂移区上，场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，场板结构远离体区的一端的下表面低于衬底的上表面，场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值；漏极区，具有第二导电类型，形成于漂移区的上表层，且与场板结构远离体区的一端接触。在不增加下表面低于衬底的上表面的场板结构的长度的同时，使得JEFET区域的位置形成有厚度逐渐增加的场板结构，提高了器件的可靠性。

Description

横向扩散金属氧化物半导体器件及其制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种横向扩散金属氧化物半导体器件及其制备方法。
背景技术
NLDMOS是BCD的核心器件，击穿电压和导通电阻是衡量LDMOS器件性能的主要指标，为了保证LDMOS器件在具有足够高的击穿电压的同时具有足够低的导通电阻，需要对用来耐压的漂移区的杂质分布、场板结构进行调制，典型的工艺制程中，通常采用LOCOS结构或者STI结构做纵向的耐压场板，通过调制场板结构的厚度、长度可以使LDMOS器件的性能达到预期。
对于LDMOS器件来说，为了改善电场分布，提高器件的可靠性，需要形成厚度渐变的场板，即靠近器件的JEFET区域的位置需要有场板，且该位置的场板厚度小于漂移区的场板厚度，虽然LOCOS结构的场板可以具有较大的鸟嘴，可以使用LOCOS结构作为JEFET区域厚度小于漂移区厚度的场板，但存在过长鸟嘴的LOCOS结构，会增加整个LDMOS器件的间距(pitch)，使得器件的导通电阻变大。
发明内容
基于此，提供一种横向扩散金属氧化物半导体器件及其制备方法。
一种横向扩散金属氧化物半导体器件，包括：
衬底；
体区，具有第一导电类型，形成于衬底中；
漂移区，具有第二导电类型，形成于衬底中，且与体区相邻，第二导电类型和第一导电类型相反；
场板结构，形成于漂移区上，场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，场板结构远离体区的一端的下表面低于衬底的上表面，场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值；
漏极区，具有第二导电类型，形成于漂移区的上表层，且与场板结构远离体区的一端接触。
在其中一个实施例中，倾斜面与场板结构靠近体区的一端的下表面之间的夹角不小于30度且不大于60度。
在其中一个实施例中，场板结构包括：
第一氧化结构，为场板结构靠近漏极区的一端，形成于漂移区上，且第一氧化结构的上表面不低于衬底的上表面，第一氧化结构自体区向漂移区的方向依次包括第一端部和第二端部，且第一氧化结构的厚度自第一端部向第二端部逐渐增加到预设值；
第二氧化结构，形成于靠近体区一侧的漂移区的上表面，且沿第一端部的上表面延伸至第一端部和第二端部的交界处，倾斜面为第二氧化结构靠近体区的上表面。
在其中一个实施例中，第二氧化结构的厚度不大于1500埃。
在其中一个实施例中，第一氧化结构包括局部硅隔离氧化结构，所述局部硅隔离氧化结构是通过凹陷工艺制成的。
在其中一个实施例中，横向扩散金属氧化物半导体器件还包括：
源极区，具有第二导电类型，形成于体区的上表层；
多晶硅栅，形成于场板结构上，且沿场板结构延伸覆盖在源极区与场板结构之间的衬底上；
浅槽隔离结构，形成于衬底中，浅槽隔离结构与漏极区接触，且浅槽隔离结构的部分下表面与漂移区接触。
上述横向扩散金属氧化物半导体器件中，场板结构形成于漂移区上，场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，场板结构远离体区的一端的下表面低于衬底的上表面，场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值。通过设置场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值，在不增加下表面低于衬底的上表面的场板结构的长度(不增加LDMOS器件的间距)的同时，使得JEFET区域的位置形成有厚度逐渐增加的场板结构，在改善器件表面电场分布的同时提高了器件的可靠性。
一种横向扩散金属氧化物半导体器件的制备方法，包括：
提供衬底；
在衬底中形成相邻的体区和漂移区，其中，体区具有第一导电类型，漂移区具有和第一导电类型相反的第二导电类型；
在漂移区上形成场板结构，场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，场板结构远离体区的一端的下表面低于衬底的上表面，场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值；
在漂移区的上表层形成第二导电类型的漏极区，漏极区与场板结构远离所述体区的一端接触。
在其中一个实施例中，在漂移区上形成场板结构的步骤包括：
在漂移区上形成第一氧化结构，第一氧化结构自体区向漂移区的方向依次包括第一端部和第二端部，且第一氧化结构的厚度自第一端部向第二端部逐渐增加到预设值；
在靠近体区一侧的漂移区的上表面形成第二氧化结构，第二氧化结构沿第一端部的上表面延伸至第一端部和第二端部的交界处；
其中，第一氧化结构为场板结构远离所述体区的一端，倾斜面为第二氧化结构靠近体区的上表面，倾斜面与场板结构靠近体区的一端的下表面之间的夹角不小于30度且不大于60度。
在其中一个实施例中，第一氧化结构包括局部硅隔离氧化结构，在漂移区中形成第一氧化结构的步骤包括：
在衬底上形成硬掩膜层，硬掩膜层中开设有凹槽，凹槽露出第一氧化结构预设区域的衬底；
在凹槽的侧壁形成与硬掩膜层接触的侧墙结构，侧墙结构的下表面与凹槽的底部齐平；
进行局部热氧化工艺，在凹槽的底部形成第一氧化结构。
在其中一个实施例中，在靠近体区一侧的漂移区的上表面形成第二氧化结构的步骤包括：
在衬底的上表面形成氧化薄膜；
在氧化薄膜上形成光刻胶掩膜层，光刻胶掩膜层覆盖在第二氧化结构预设区域的氧化薄膜上；
进行湿法刻蚀工艺去除多余的氧化薄膜，获取由第二氧化结构预设区域中的剩余氧化薄膜构成的第二氧化结构。
在其中一个实施例中，氧化薄膜的厚度不小于300埃且不大于1500埃。
在其中一个实施例中，横向扩散金属氧化物半导体器件的制备方法还包括：
在衬底中形成浅槽隔离结构，浅槽隔离结构与漏极区接触，且部分浅槽隔离结构的下表面与漂移区接触；
在体区的上表层形成具有第二导电类型的源极区；
在场板结构上形成多晶硅栅，多晶硅栅沿场板结构延伸覆盖在源极区与场板结构之间的衬底上。
上述横向扩散金属氧化物半导体器件的制备方法，在漂移区上形成场板结构，场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，场板结构远离体区的一端的下表面低于衬底的上表面，场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值。通过形成靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面的场板结构，并且场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值，在不增加下表面低于衬底的上表面的场板结构的长度(不增加LDMOS器件的间距)的同时，使得JEFET区域的位置形成有厚度逐渐增加的场板结构，在改善器件表面电场分布的同时提高了器件的可靠性。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中横向扩散金属氧化物半导体器件的制备方法的流程图；
图2为一实施例中在漂移区上形成场板结构的流程示意图；
图3为一实施例中在漂移区中形成第一氧化结构的流程示意图；
图4为一实施例中在衬底上形成硬掩膜层后器件的剖面图；
图5为一实施例中形成侧墙结构后器件的剖面图；
图6为一实施例中形成第一氧化结构后器件的剖面图；
图7为一实施例中形成光刻胶掩膜层后器件的剖面图；
图8为一实施例中形成第二氧化结构后器件的剖面图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
对于LDMOS器件来说，理想情况下希望靠近JFET区域的位置存在一定的场板厚度，用于改善此处的电场分布，提升LDMOS器件的可靠性，并且该场板的厚度需要小于漂移区场板的厚度，同时大于栅氧的氧化层厚度。若采用STI结构的场板，则不能通过一次工艺实现厚度缓变的场板的制备，若采用LOCOS结构的场板，虽然通过一次工艺可以制备鸟嘴比较大的LOCOS结构，进而得到厚度缓变的场板，但过长的鸟嘴又会影响整个LDMOS器件的pitch，导致器件的导通电阻变大。
参见图1，为一实施例中横向扩散金属氧化物半导体器件的制备方法的流程图。
为了解决上述问题，在其中一个实施例中，本申请提供一种横向扩散金属氧化物半导体器件的制备方法，如图1，该制备方法包括：
S102，提供衬底。
该衬底可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，衬底的构成材料选用单晶硅。
S104，在衬底中形成相邻的体区和漂移区。
其中，体区具有第一导电类型，漂移区具有和第一导电类型相反的第二导电类型；当第一导电类型为P型时，第二导电类型为N型，当第一导电类型为N型时，第二导电类型为P型。在本实施例中，第一导电类型为P型，第二导电类型为N型。
S106，在漂移区上形成场板结构。
场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，场板结构远离体区的一端的下表面低于衬底的上表面，场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值。
S108，在漂移区的上表层形成第二导电类型的漏极区，漏极区与场板结构远离体区的一端接触。
上述横向扩散金属氧化物半导体器件的制备方法，在漂移区上形成场板结构，场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，场板结构远离体区的一端的下表面低于衬底的上表面，场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值。通过形成靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面的场板结构，并且场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值，在不增加下表面低于衬底的上表面的场板结构的长度(不增加LDMOS器件的间距)的同时，使得JEFET区域的位置形成有厚度逐渐增加的场板结构，在改善器件表面电场分布的同时提高了器件的可靠性。
在其中一个实施例中，根据实际需要调整步骤S104和步骤S106先后顺序，例如先进行步骤S104后进行步骤S106，或者先进行步骤S106后进行步骤S104。示例性的，先进行步骤S104，后进行步骤S106。
参见图2，为一实施例中在漂移区上形成场板结构的流程示意图。
如图2，在其中一个实施例中，步骤S106包括：
S202，在漂移区上形成第一氧化结构。
第一氧化结构自体区向漂移区的方向依次包括第一端部和第二端部，且第一氧化结构的厚度自第一端部向第二端部逐渐增加到预设值，第一氧化结构为场板结构远离所述体区的一端，且下表面不高于衬底上表面的部分。
在其中一个实施例中，步骤S104之前还包括：在衬底中形成浅槽隔离结构的步骤，所述场板结构形成于相邻浅槽隔离结构之间的衬底上。在本申请中，可以选用本领域技术人员常用的工艺制程形成浅槽隔离结构。
参见图3，为一实施例中在漂移区中形成第一氧化结构的流程示意图。
在其中一个实施例中，第一氧化结构包括局部硅隔离氧化结构，如图3，步骤S202包括：
S302，在衬底上形成硬掩膜层，硬掩膜层中开设有凹槽，凹槽露出第一氧化结构预设区域的衬底。
参见图4，为一实施例中在衬底上形成硬掩膜层后器件的剖面图。
如图4，首先，获取衬底10，并在衬底10中形成浅槽隔离结构102，其次，在相邻的浅槽隔离结构102之间的衬底中形成相邻的体区101和漂移区103。再次，在相邻浅槽隔离结构102之间的衬底10上形成硬掩膜层20，硬掩膜层20中开设有位于漂移区103上方的凹槽202，凹槽202露出第一氧化结构预设区域的衬底(漂移区103)。
具体地，在衬底表面形成硬掩膜薄膜，然后通过光刻、刻蚀工艺去除位于漂移区103上方的第一氧化结构预设区域的硬掩膜薄膜后，得到由剩余硬掩膜薄膜构成的硬掩膜层20，并在第一氧化结构预设区域位置形成凹槽202。
在其中一个实施例中，所述硬掩膜层20包括氧化物层、氮化物层或二者的叠层结构。作为示例，在本实施例中，硬掩膜层20选用氮化硅掩膜层。
S304，在凹槽的侧壁形成与硬掩膜层接触的侧墙结构，侧墙结构的下表面与凹槽的底部齐平。
参见图5，为一实施例中形成侧墙结构后器件的剖面图。
如图5，在凹槽202的侧壁形成与硬掩膜层20接触的侧墙结构204。具体地，首先，在衬底10上形成侧墙薄膜，所述侧墙薄膜覆盖在第一氧化结构预设区域(凹槽202底部露出的漂移区103)的表面，且沿凹槽202的侧壁延伸到硬掩膜层20的表面；然后，通过光刻工艺和干法刻蚀工艺去除多余的侧墙薄膜，得到由覆盖在凹槽202侧壁的侧墙薄膜构成的侧墙结构204，侧墙结构204的下表面与凹槽202的底部(漂移区103的上表面)齐平。通过形成侧墙结构204，可以减少后续进行局部热氧化工艺时，进入与凹槽202侧壁相邻的硬掩膜层20下方的氧气，达到减小形成的局部硅隔离氧化结构(第一氧化结构)的鸟嘴长度，消除鸟嘴长度对整个器件的pitch的影响。
在其中一个实施例中，所述侧墙结构204为氮化硅结构。在实际应用中，可以根据需要选取不同材料制成的侧墙结构204。
S306，进行局部热氧化工艺，在凹槽的底部形成第一氧化结构。
参见图6，为一实施例中形成第一氧化结构后器件的剖面图。
如图6，形成侧墙结构204后，进行局部热氧化工艺，在凹槽202的底部(第一氧化结构预设区域)形成鸟嘴较短的LOCOS结构(局部硅隔离结构)即第一氧化结构206，第一氧化结构206包括靠近体区101的第一端部206A和背离体区101的第二端部206B，其中，第一端部206A的厚度自靠近体区101的部分向第二端部206B的位置依次增加，后续工艺中，源极区形成于第一端部206A一侧的体区101中，漏极区形成于第二端部206B一侧的漂移区103中，第二端部206B靠近第一端部206A一侧的厚度为预设值，即第一端部206A靠近体区101，并且第一端部206A和第二端部206B交界处(相交位置)为第一氧化结构206的厚度从小于预设值变化到预设值的位置；然后，去除衬底10上的硬掩膜层20和侧墙结构204。
S204，在靠近体区一侧的漂移区的上表面形成第二氧化结构，第二氧化结构沿第一端部的上表面延伸至第一端部和第二端部的交界处。
在靠近体区101一侧的漂移区103的上表面形成第二氧化结构108，第二氧化结构108沿第一端部206A的上表面延伸至第一氧化结构206的厚度从小于预设值变化到预设值的位置上，其中，倾斜面为第二氧化结构靠近体区的上表面，倾斜面与场板结构靠近体区的一端的下表面之间的夹角不小于30度且不大于60度。
在其中一个实施例中，步骤S204包括：第一步，在衬底10的上表面形成氧化薄膜104。第二步，在氧化薄膜104上形成光刻胶掩膜层106，光刻胶掩膜层106覆盖在第二氧化结构预设区域的氧化薄膜104上。第三步，进行湿法刻蚀工艺去除多余的氧化薄膜104，获取由第二氧化结构预设区域中的剩余氧化薄膜104构成的第二氧化结构108。
参见图7，为一实施例中形成光刻胶掩膜层之后器件的剖面图。参见图8，为一实施例中形成第二氧化结构后器件的剖面图。
如图7、图8，首先，在衬底10的上表面形成氧化薄膜104。其次，在氧化薄膜104上形成光刻胶掩膜层106，光刻胶掩膜层106覆盖在靠近体区101一侧的第二氧化结构预设区域的氧化薄膜104上，其中，光刻胶掩膜层106在衬底10上的投影包围第一端部206A，并且光刻胶掩膜层106靠近第一氧化结构206的一侧在衬底10上的投影与第一端部206A和第二端部206B的交界处对齐，光刻胶掩膜层106远离第一氧化结构206的一侧在衬底10上的投影位于体区101和第一氧化结构206之间的漂移区103上，即与第一端部206A之间具有一定的距离。再次，进行湿法刻蚀工艺，去除多余的氧化薄膜104，获取由第二氧化结构预设区域中的剩余氧化薄膜104构成的第二氧化结构108，第二氧化结构108覆盖在衬底10的上表面，且沿第一端部206A的上表面延伸至第一端部206A和第二端部206B的交界处，即第二氧化结构108覆盖在靠近体区101一侧的部分漂移区103以及第一端部206A的上表面，覆盖在第一端部206A上的第二氧化结构108和第一端部206A的厚度之和不大于第二端部206B的平坦区(厚度保持不变的区域)的厚度，即覆盖在第一端部206A上的第二氧化结构108和第一端部206A的厚度之和不大于预设值，从而使得场板结构在厚度逐渐增加，在场板结构上形成的多晶硅栅结构116上得到渐变的电场分布。第二氧化结构108靠近体区的上表面110为场板结构的倾斜面，上表面110与衬底10的上表面(场板结构与衬底10上表面的交界面)的夹角φ大于或等于30度且小于或等于60度。第二氧化结构108和第一氧化结构206一起构成场板结构，通过调整光刻胶掩膜层106与氧化薄膜104的粘附性、湿法刻蚀工艺的刻蚀速率以及刻蚀液体，可以调整夹角φ的大小，达到调整场板结构的厚度自体区向漂移区的递变速度，进而调整器件的性能。
在其他实施例中，根据第一氧化结构206的形貌调整第二氧化结构108和第一氧化结构206交叠的部分。
与仅使用第一氧化结构206相比，通过在第一氧化结构206的第一端部206A覆盖第二氧化结构108，可以调整由第一氧化结构206和第二氧化结构108构成的场板结构的厚度的递变速率，形成厚度缓变的场板结构。
在其中一个实施例中，第一氧化结构206和第二氧化结构108均为二氧化硅结构。
在其中一个实施例中，通过化学气相沉积工艺在衬底10的上表面形成氧化薄膜104。
在其中一个实施例中，氧化薄膜104的厚度不小于300埃且不大于1500埃。
在其中一个实施例中，横向扩散金属氧化物半导体器件的制备方法还包括：
第一步，在体区101的上表层形成具有第二导电类型的源极区；第二步，在场板结构上形成多晶硅栅，多晶硅栅沿场板结构延伸覆盖在源极区与场板结构之间的衬底上。
如图8，进行掺杂工艺，在体区101的上表层形成具有第二导电类型的源极区112，在第一氧化结构206与浅槽隔离结构102之间的漂移区103中形成具有第二导电类型的漏极区114，漏极区114的一端与第一氧化结构206接触，另一端与浅槽隔离结构102接触。然后在场板结构上形成多晶硅栅结构116，多晶硅栅结构116沿场板结构延伸覆盖在源极区112与场板结构之间的衬底10上，即多晶硅栅结构116沿场板结构延伸覆盖在源极区112与第二氧化结构108之间的衬底10上。
在其中一个实施例中，横向扩散金属氧化物半导体器件的制备方法还包括在源极区112和浅槽隔离结构102之间的体区101中形成第一导电类型的重掺杂区118的步骤。
在其中一个实施例中，横向扩散金属氧化物半导体器件的制备方法还包括形成栅氧层、金属互连层的步骤。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
如图8，在其中一个实施例中，本申请还提供一种横向扩散金属氧化物半导体器件，包括：
衬底10，衬底10可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，衬底10的构成材料选用单晶硅。
体区101，具有第一导电类型，形成于衬底10中。
漂移区103，具有第二导电类型，形成于衬底10中，且与体区101相邻，第二导电类型和第一导电类型相反。当第一导电类型为P型时，第二导电类型为N型，当第一导电类型为N型时，第二导电类型为P型。在本实施例中，第一导电类型为P型，第二导电类型为N型。
场板结构，形成于漂移区103上，场板结构靠近体区101的一端的下表面与衬底10的上表面齐平，且具有向上延伸的倾斜面110，场板结构远离体区101的一端的下表面低于衬底10的上表面，场板结构的厚度自靠近体区101的一端向远离体区101的一端逐渐增加到预设值。
漏极区114，具有第二导电类型，形成于漂移区103的上表层，且与场板结构远离体区101的一端接触。
在其中一个实施例中，倾斜面110与场板结构靠近体区101的一端的下表面之间的夹角φ不小于30度且不大于60度。通过调整夹角φ的大小，达到调整场板结构的厚度自体区101向漂移区103的递变速度，进而调整器件的性能。
在其中一个实施例中，场板结构包括：
第一氧化结构206，为场板结构靠近漏极区114的一端，形成于漂移区103上，且第一氧化结构206的上表面不低于衬底10的上表面，第一氧化结构206自体区101向漂移区103的方向依次包括第一端部和第二端部，且第一氧化结构206的厚度自第一端部向第二端部逐渐增加到预设值，第一端部和第二端部的交界处为第一氧化结构206的厚度从小于预设值变化到预设值的位置。
第二氧化结构108，形成于靠近体区101一侧的漂移区103的上表面，且沿第一端部的上表面延伸至第一端部和第二端部的交界处，倾斜面110为第二氧化结构靠近体区的上表面。
在其中一个实施例中，第二氧化结构108的厚度不大于1500埃。
在其中一个实施例中，第一氧化结构206包括局部硅隔离氧化结构，所述局部硅隔离氧化结构是通过凹陷工艺制成的。
在其中一个实施例中，横向扩散金属氧化物半导体器件还包括：
源极区112，具有第二导电类型，形成于体区101的上表层；
多晶硅栅116，形成于场板结构上，且沿场板结构延伸覆盖在源极区112与场板结构之间的衬底10上；
浅槽隔离结构102，形成于衬底10中，浅槽隔离结构102与漏极区114接触，且浅槽隔离结构102的部分下表面与漂移区103接触。
上述横向扩散金属氧化物半导体器件中，场板结构形成于漂移区上，场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，场板结构远离体区的一端的下表面低于衬底的上表面，场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值。通过设置场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值，在不增加下表面低于衬底的上表面的场板结构的长度(不增加LDMOS器件的间距)的同时，使得JEFET区域的位置形成有厚度逐渐增加的场板结构，在改善器件表面电场分布的同时提高了器件的可靠性。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种横向扩散金属氧化物半导体器件，其特征在于，包括：
衬底；
体区，具有第一导电类型，形成于所述衬底中；
漂移区，具有第二导电类型，形成于所述衬底中，且与所述体区相邻，所述第二导电类型和所述第一导电类型相反；
场板结构，形成于所述漂移区上，所述场板结构靠近所述体区的一端的下表面与所述衬底的上表面齐平，且具有向上延伸的倾斜面，所述场板结构远离所述体区的一端的下表面低于所述衬底的上表面，所述场板结构的厚度自靠近所述体区的一端向远离所述体区的一端逐渐增加到预设值；
漏极区，具有第二导电类型，形成于所述漂移区的上表层，且与所述场板结构远离所述体区的一端接触。
2.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述倾斜面与所述场板结构靠近所述体区的一端的下表面之间的夹角不小于30度且不大于60度。
3.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述场板结构包括：
第一氧化结构，为所述场板结构远离所述体区的一端，形成于所述漂移区上，且所述第一氧化结构的上表面不低于所述衬底的上表面，所述第一氧化结构自体区向漂移区的方向依次包括第一端部和第二端部，且所述第一氧化结构的厚度自所述第一端部向所述第二端部逐渐增加到所述预设值；
第二氧化结构，形成于靠近所述体区一侧的所述漂移区的上表面，且沿所述第一端部的上表面延伸至所述第一端部和所述第二端部的交界处，所述倾斜面为所述第二氧化结构靠近所述体区的上表面。
4.根据权利要求3所述的横向扩散金属氧化物半导体器件，其特征在于，所述第二氧化结构的厚度不大于1500埃。
5.根据权利要求3所述的横向扩散金属氧化物半导体器件，其特征在于，所述第一氧化结构包括局部硅隔离氧化结构，所述局部硅隔离氧化结构是通过凹陷工艺制成的。
6.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，还包括：
源极区，具有第二导电类型，形成于所述体区的上表层；
多晶硅栅，形成于所述场板结构上，且沿所述场板结构延伸覆盖在所述源极区与所述场板结构之间的衬底上；
浅槽隔离结构，形成于所述衬底中，所述浅槽隔离结构与所述漏极区接触，且所述浅槽隔离结构的部分下表面与所述漂移区接触。
7.一种横向扩散金属氧化物半导体器件的制备方法，其特征在于，包括：
提供衬底；
在所述衬底中形成相邻的体区和漂移区，其中，所述体区具有第一导电类型，所述漂移区具有和第一导电类型相反的第二导电类型；
在所述漂移区上形成场板结构，所述场板结构靠近体区的一端的下表面与衬底的上表面齐平，且具有向上延伸的倾斜面，所述场板结构远离体区的一端的下表面低于所述衬底的上表面，所述场板结构的厚度自靠近体区的一端向远离体区的一端逐渐增加到预设值；
在漂移区的上表层形成第二导电类型的漏极区，所述漏极区与所述场板结构远离所述体区的一端接触。
8.根据权利要求7所述的制备方法，其特征在于，所述在漂移区上形成场板结构的步骤包括：
在所述漂移区上形成第一氧化结构，所述第一氧化结构自体区向漂移区的方向依次包括第一端部和第二端部，且所述第一氧化结构的厚度自所述第一端部向所述第二端部逐渐增加到所述预设值；
在靠近所述体区一侧的所述漂移区的上表面形成第二氧化结构，所述第二氧化结构沿所述第一端部的上表面延伸至所述第一端部和所述第二端部的交界处；
其中，所述第一氧化结构为所述场板结构远离所述体区的一端，所述倾斜面为所述第二氧化结构靠近所述体区的上表面，所述倾斜面与所述场板结构靠近所述体区的一端的下表面之间的夹角不小于30度且不大于60度。
9.根据权利要求8所述的制备方法，其特征在于，所述第一氧化结构包括局部硅隔离氧化结构，所述在所述漂移区中形成第一氧化结构的步骤包括：
在所述衬底上形成硬掩膜层，所述硬掩膜层中开设有凹槽，所述凹槽露出所述第一氧化结构预设区域的衬底；
在所述凹槽的侧壁形成与所述硬掩膜层接触的侧墙结构，所述侧墙结构的下表面与凹槽的底部齐平；
进行局部热氧化工艺，在所述凹槽的底部形成第一氧化结构。
10.根据权利要求8所述的制备方法，其特征在于，所述在靠近所述体区一侧的所述漂移区的上表面形成第二氧化结构的步骤包括：
在所述衬底的上表面形成氧化薄膜；
在所述氧化薄膜上形成光刻胶掩膜层，所述光刻胶掩膜层覆盖在第二氧化结构预设区域的氧化薄膜上；
进行湿法刻蚀工艺去除多余的氧化薄膜，获取由第二氧化结构预设区域中的剩余氧化薄膜构成的第二氧化结构。
11.根据权利要求10所述的制备方法，其特征在于，所述氧化薄膜的厚度不小于300埃且不大于1500埃。
12.根据权利要求7所述的制备方法，其特征在于，还包括：
在所述衬底中形成浅槽隔离结构，所述浅槽隔离结构与所述漏极区接触，且部分所述浅槽隔离结构的下表面与所述漂移区接触；
在所述体区的上表层形成具有第二导电类型的源极区；
在所述场板结构上形成多晶硅栅，所述多晶硅栅沿所述场板结构延伸覆盖在所述源极区与所述场板结构之间的衬底上。
CN202110187733.0A 2021-02-18 2021-02-18 横向扩散金属氧化物半导体器件及其制备方法 Pending CN114975607A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202110187733.0A CN114975607A (zh) 2021-02-18 2021-02-18 横向扩散金属氧化物半导体器件及其制备方法
JP2023538779A JP7603821B2 (ja) 2021-02-18 2021-07-28 横方向拡散金属酸化物半導体デバイス及びその製造方法
KR1020237013797A KR20230073310A (ko) 2021-02-18 2021-07-28 수평 확산 금속 산화물 반도체 소자 및 이의 제조 방법
US18/277,658 US20240234520A9 (en) 2021-02-18 2021-07-28 Laterally diffused metal oxide semiconductor device and preparation method therefor
PCT/CN2021/108936 WO2022174556A1 (zh) 2021-02-18 2021-07-28 横向扩散金属氧化物半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110187733.0A CN114975607A (zh) 2021-02-18 2021-02-18 横向扩散金属氧化物半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114975607A true CN114975607A (zh) 2022-08-30

Family

ID=82931160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110187733.0A Pending CN114975607A (zh) 2021-02-18 2021-02-18 横向扩散金属氧化物半导体器件及其制备方法

Country Status (5)

Country Link
US (1) US20240234520A9 (zh)
JP (1) JP7603821B2 (zh)
KR (1) KR20230073310A (zh)
CN (1) CN114975607A (zh)
WO (1) WO2022174556A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118263328A (zh) * 2024-05-28 2024-06-28 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322020A (zh) * 2014-07-30 2016-02-10 飞兆半导体公司 高压金属氧化物半导体器件及其形成方法
US20160190269A1 (en) * 2014-12-30 2016-06-30 International Business Machines Corporation Tapered gate oxide in ldmos devices
CN108598156A (zh) * 2018-05-29 2018-09-28 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管及其制造方法
US20190348533A1 (en) * 2018-05-08 2019-11-14 Richtek Technology Corporation Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
CN110943030A (zh) * 2018-09-21 2020-03-31 上海晶丰明源半导体股份有限公司 场氧化层结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282542B (zh) * 2013-07-08 2017-03-29 上海华虹宏力半导体制造有限公司 解决超级结产品保护环场氧侧壁多晶硅残留的方法
TWI605586B (zh) 2015-08-18 2017-11-11 立錡科技股份有限公司 橫向雙擴散金屬氧化物半導體元件及其製造方法
US10658505B1 (en) * 2018-11-07 2020-05-19 Globalfoundries Singapore Pte. Ltd. High voltage device and a method for forming the high voltage device
CN111048420B (zh) * 2019-12-27 2022-07-19 杰华特微电子股份有限公司 横向双扩散晶体管的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322020A (zh) * 2014-07-30 2016-02-10 飞兆半导体公司 高压金属氧化物半导体器件及其形成方法
US20160190269A1 (en) * 2014-12-30 2016-06-30 International Business Machines Corporation Tapered gate oxide in ldmos devices
US20190348533A1 (en) * 2018-05-08 2019-11-14 Richtek Technology Corporation Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
CN108598156A (zh) * 2018-05-29 2018-09-28 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管及其制造方法
CN110943030A (zh) * 2018-09-21 2020-03-31 上海晶丰明源半导体股份有限公司 场氧化层结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118263328A (zh) * 2024-05-28 2024-06-28 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Also Published As

Publication number Publication date
US20240136413A1 (en) 2024-04-25
WO2022174556A1 (zh) 2022-08-25
KR20230073310A (ko) 2023-05-25
JP7603821B2 (ja) 2024-12-20
JP2024500950A (ja) 2024-01-10
US20240234520A9 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
US9755067B2 (en) Semiconductor device and fabrication method thereof
CN105742169B (zh) Ldmos装置中的锥形栅极氧化物
WO2019128500A1 (zh) 半导体器件及其制作方法
WO2022237231A1 (zh) 双绝缘体上硅器件及其制造方法
WO2022142339A1 (zh) 电子设备、半导体器件及其制备方法
CN109979821A (zh) 一种半导体器件及其制作方法
WO2022179027A1 (zh) 存储器件及其制备方法
WO2022174556A1 (zh) 横向扩散金属氧化物半导体器件及其制备方法
WO2022205723A1 (zh) 半导体结构及其制备方法
CN110957370A (zh) 横向双扩散晶体管的制造方法
US20090309161A1 (en) Semiconductor integrated circuit device
US20180144986A1 (en) Fin cut process and fin structure
CN116913782A (zh) 复合场板结构的ldmos器件制备方法
CN111668307A (zh) 半导体装置及其制造方法
CN116469938A (zh) 一种环栅晶体管及其制造方法
CN106033727A (zh) 场效应晶体管的制作方法
CN111435678A (zh) 环栅晶体管的制备方法
CN116646251B (zh) 超级结器件的制造方法、超级结器件、芯片和电路
TWI830292B (zh) 具有多重厚度緩衝介電層的橫向擴散金屬氧化物半導體裝置
CN118248722B (zh) 半导体结构及其制备方法和电子设备
CN111863949A (zh) 半导体元件及其制作方法
WO2005074035A1 (ja) 電界効果型トランジスタおよびその製造方法
CN104576339B (zh) Rfldmos中栅场板的制作方法
CN110767550A (zh) Mosfet制作方法
CN116469772A (zh) 半导体结构的制备方法及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination