TWI580215B

TWI580215B - 訊號調變方法、可適性等化器及記憶體儲存裝置

Info

Publication number: TWI580215B
Application number: TW104125036A
Authority: TW
Inventors: 魏暐庭; 陳聖文; 陳維詠; 陳志銘
Original assignee: 群聯電子股份有限公司
Priority date: 2015-07-31
Filing date: 2015-07-31
Publication date: 2017-04-21
Also published as: TW201705710A; US9467314B1

Description

訊號調變方法、可適性等化器及記憶體儲存裝置

本發明是有關於一種訊號的調變，且特別是有關於一種訊號調變方法、可適性等化器及記憶體儲存裝置。

隨著訊號傳輸速度的提升，對於可用於改善接收端之資料接收能力的接收器的性能需求也更加強烈。例如，可適應性等化器(adaptive equalizer)被普遍的應用於有線傳輸的接收器中。一般來說，可適應性等化器中會配置有一個等化器(equalizer)與一個眼寬偵測器(eye-width detector)。此眼寬偵測器會去偵測經過等化器調變處理的訊號之眼寬。所偵測到的眼寬可供可適應性等化器使用。例如，可適應性等化器可根據偵測到的眼寬來調整等化器參數。根據調整後的等化器參數，等化器可以逐漸地改善其輸出之訊號的訊號品質。例如，若等化器所輸出之訊號的眼寬較寬，則此訊號的取樣正確性越高。

然而，隨著訊號傳輸環境不同，等化器所適合的功率模式可能不同。例如，在訊號衰減輕微的環境中，等化器可操作於低功率模式，以節省功率消耗。例如，在訊號衰減很快的環境中，等化器則適合操作於高功率模式，以提高對於訊號的補償值，但是相對的操作於高功率模式的功率消耗也較高。此外，對於高頻訊號與低頻訊號，等化器所使用的參數也會對訊號品質產生不同的影響。因此，如何使等化器在多變的環境中調整到合適的狀態，實為本領域技術人員所致力研究的課題之一。

本發明提供一種訊號調變方法、可適性等化器及記憶體儲存裝置，可根據使用不同功率模式所測出的眼寬來決定要將可適性等化器操作於哪一種功率模式。

本發明的一範例實施例提供一種用於可適性等化器的資料訊號調變方法，其包括：接收第一訊號；基於第一功率模式來對所述第一訊號執行第一調變以產生具有第一眼寬的第二訊號；基於第二功率模式來對所述第一訊號執行第二調變以產生具有第二眼寬的所述第二訊號，其中基於所述第二功率模式來執行所述第二調變的功率消耗小於基於所述第一功率模式來執行所述第一調變的功率消耗；判斷所述第一眼寬與所述第二眼寬是否符合第一條件；若所述第一眼寬與所述第二眼寬符合所述第一條件，基於所述第一功率模式來對所述第一訊號執行第三調變以產生具有第三眼寬的所述第二訊號；以及若所述第一眼寬與所述第二眼寬不符合所述第一條件，基於所述第二功率模式來對所述第一訊號執行所述第三調變以產生具有所述第三眼寬的所述第二訊號。

在本發明的一範例實施例中，判斷所述第一眼寬與所述第二眼寬是否符合所述第一條件包括：偵測所述第一眼寬與所述第二眼寬；比較所述第一眼寬與所述第二眼寬；若所述第一眼寬大於所述第二眼寬，產生指示使用所述第一功率模式的控制訊號；以及若所述第一眼寬不大於所述第二眼寬，產生指示使用所述第二功率模式的所述控制訊號。

在本發明的一範例實施例中，所述第一調變與所述第二調變是對應於第一頻段波峰來執行，所述第三調變是對應於第二頻段波峰來執行，其中所述第一頻段波峰的頻率高於所述第二頻段波峰的頻率。

在本發明的一範例實施例中，所述第一眼寬為在所述第一調變中經由回授所獲得的最大眼寬，所述第二眼寬為在所述第二調變中經由回授所獲得的最大眼寬，所述第三眼寬為在所述第三調變中經由回授所獲得的最大眼寬。

在本發明的一範例實施例中，所述第一調變、所述第二調變及所述第三調變分別包括由連續時間線性等化器所執行的操作。

在本發明的一範例實施例中，所述第一調變、所述第二調變及所述第三調變的至少其中之一更包括由無限脈衝響應電路所執行的操作。

在本發明的一範例實施例中，所述第一調變、所述第二調變及所述第三調變的至少其中之一更包括由決策回授等化器所執行的操作。

在本發明的一範例實施例中，所述第一調變、所述第二調變及所述第三調變的至少其中之一更包括振幅校正。

本發明的另一範例實施例提供一種可適性等化器，其包括等化器模組與功率模式配置模組。所述功率模式配置模組耦接至所述等化器模組，其中所述等化器模組用以接收第一訊號，其中所述等化器模組更用以基於第一功率模式來對所述第一訊號執行第一調變以產生具有第一眼寬的第二訊號，其中所述等化器模組更用以基於第二功率模式來對所述第一訊號執行第二調變以產生具有第二眼寬的所述第二訊號，其中基於所述第二功率模式來執行所述第二調變的功率消耗小於基於所述第一功率模式來執行所述第一調變的功率消耗，其中所述功率模式配置模組用以判斷所述第一眼寬與所述第二眼寬是否符合第一條件，其中若所述第一眼寬與所述第二眼寬符合所述第一條件，所述等化器模組更用以基於所述第一功率模式來對所述第一訊號執行第三調變以產生具有第三眼寬的所述第二訊號，其中若所述第一眼寬與所述第二眼寬不符合所述第一條件，所述等化器模組更用以基於所述第二功率模式來對所述第一訊號執行所述第三調變以產生具有所述第三眼寬的所述第二訊號。

在本發明的一範例實施例中，所述功率模式配置模組包括眼寬偵測電路、比較電路及控制電路。所述眼寬偵測電路耦接至所述等化器模組並且用以偵測所述第一眼寬與所述第二眼寬。所述比較電路耦接至所述眼寬偵測電路並且用以比較所述第一眼寬與所述第二眼寬。所述控制電路耦接至所述比較電路與所述等化器模組，其中若所述第一眼寬大於所述第二眼寬，所述控制電路用以產生指示使用所述第一功率模式的控制訊號；以及若所述第一眼寬不大於所述第二眼寬，所述控制電路更用以產生指示使用所述第二功率模式的所述控制訊號。

在本發明的一範例實施例中，所述等化器模組包括至少一連續時間線性等化器，其中所述第一調變、所述第二調變及所述第三調變分別包括由所述連續時間線性等化器的其中之一所執行的操作。

在本發明的一範例實施例中，所述等化器模組更包括至少一無限脈衝響應電路，其中所述第一調變、所述第二調變及所述第三調變的至少其中之一更包括由所述無限脈衝響應電路的其中之一所執行的操作。

在本發明的一範例實施例中，所述等化器模組更包括至少一決策回授等化器，其中所述第一調變、所述第二調變及所述第三調變的至少其中之一更包括由所述決策回授等化器的其中之一所執行的操作。

在本發明的一範例實施例中，所述等化器模組更包括振幅校正電路，其中所述第一調變、所述第二調變及所述第三調變的至少其中之一更包括由所述振幅校正電所執行的振幅校正。

本發明的另一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組，其中所述連接介面單元包括可適性等化器，其中所述可適性等化器包括等化器模組與功率模式配置模組。所述功率模式配置模組耦接至所述等化器模組，其中所述等化器模組用以接收第一訊號，其中所述等化器模組更用以基於第一功率模式來對所述第一訊號執行第一調變以產生具有第一眼寬的第二訊號，其中所述等化器模組更用以基於第二功率模式來對所述第一訊號執行第二調變以產生具有第二眼寬的所述第二訊號，其中基於所述第二功率模式來執行所述第二調變的功率消耗小於基於所述第一功率模式來執行所述第一調變的功率消耗，其中所述功率模式配置模組用以判斷所述第一眼寬與所述第二眼寬是否符合第一條件，其中若所述第一眼寬與所述第二眼寬符合所述第一條件，所述等化器模組更用以基於所述第一功率模式來對所述第一訊號執行第三調變以產生具有第三眼寬的所述第二訊號，其中若所述第一眼寬與所述第二眼寬不符合所述第一條件，所述等化器模組更用以基於所述第二功率模式來對所述第一訊號執行所述第三調變以產生具有所述第三眼寬的所述第二訊號。

在本發明的一範例實施例中，所述第一調變與所述第二調變是對應於第一頻段波峰來執行，所述第三調變是對應於第二頻段波峰來執行，所述第一頻段波峰的頻率高於所述第二頻段波峰的頻率。

基於上述，本發明在基於不同功率模式來測出訊號的多個眼寬之後，可根據這些眼寬的比較結果來決定將可適性等化器操作於一個特定的功率模式下。藉此，可使可適性等化器在多變的環境中動態地調整到合適的狀態。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下提出多個實施例來說明本發明，然而本發明不僅限於所例示的多個實施例。又實施例之間也允許有適當的結合。在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。

圖1A是根據本發明的一範例實施例所繪示的可適性等化器的示意圖。圖1B是根據本發明的一範例實施例所繪示的訊號的示意圖。

請參照圖1A，可適性等化器10包括等化器模組101與功率模式配置模組102。等化器模組101耦接至功率模式配置模組102。

等化器模組101用以接收訊號Signal_1。在本範例實施例中，訊號Signal_1是資料訊號。例如，訊號Signal_1具有多個脈衝以傳遞一連串的位元資料。例如，每一個位元資料是指一個位元“0”或“1”。訊號Signal_1是經過通道衰減的訊號。例如，通道衰減的多或少與通道(例如，有線/無線通道)的長度與雜訊強弱等因素有關。等化器模組101的一個用途在於對訊號Signal_1的通道衰減進行補償。例如，等化器模組101會調變訊號Signal_1以產生並輸出訊號Signal_2。例如，等化器模組101會使用不同的參數來對訊號Signal_1執行調變以嘗試輸出訊號品質較好或脈波波形較有利於分析的訊號Signal_2。

在本範例實施例中，訊號Signal_2的脈波波形可以視為是包括多個眼。訊號Signal_2的眼寬可用以表示訊號Signal_2的脈波波形中的一或多個眼的寬度。一般來說，若訊號Signal_2的眼寬越寬，表示此訊號Signal_2的訊號品質越好(例如，對於訊號Signal_2的取樣將較為容易且精準)；反之，若訊號Signal_2的眼寬越窄，表示此訊號Signal_2的訊號品質越差(例如，對於訊號Signal_2的取樣較難且容易產生誤差)。例如，等化器模組101可搭配至少一個眼寬偵測器來使用，以獲得訊號Signal_2的眼寬EW，如圖1B所示。此外，在一範例實施例中，等化器模組101還可以偵測訊號Signal_2的眼高EH，如圖1B所示。

在本範例實施例中，等化器模組101可以使用不同的參數來對訊號Signal_1進行調變，以尋找可用來輸出具有最大的眼寬之訊號Signal_2的參數。例如，等化器模組101當前產生的訊號Signal_2之眼寬會被用來與其前一次產生的訊號Signal_2之眼寬作比較；若當前產生的訊號Signal_2之眼寬EW小於或等於前一次產生的訊號Signal_2之眼寬且還有待測試的參數，則等化器模組101可接續使用另一參數來再次調變訊號Signal_1；若當前產生的訊號Signal_2之眼寬EW大於前一次產生的訊號Signal_2之眼寬，則等化器模組101當前使用的參數與當前獲得的眼寬可能會被記錄下來；在重複對訊號Signal_1執行多次調變之後，對應於具有最大的眼寬之訊號Signal_2的參數會被從此些參數中決定。所決定的參數可被視為是對應於當前之訊號Signal_1的最佳參數。所記錄的多個眼寬中的最大者(即，最大眼寬)可被視為是對應於當前之訊號Signal_1(或，訊號Signal_2)的一個最佳眼寬。或者，若每一次的記錄都是指更新，則最後一次更新的參數與所對應的眼寬即分別為所述最佳參數與最佳眼寬。在找到最佳參數與最佳眼寬之後，此最佳參數可接續被用來對訊號Signal_1進行調變以產生訊號品質最佳或可能最佳的訊號Signal_2。

在本範例實施例中，可適性等化器10是搭配時脈與資料回復電路11一起使用。例如，時脈與資料回復電路11會接收可適性等化器10所輸出的訊號Signal_2並且根據訊號Signal_2來執行一鎖相(phase lock)操作以輸出一個輸出時脈CDR。在此並不對時脈與資料回復電路11多作贅述。在本範例實施例中，可適性等化器10還會接收時脈與資料回復電路11所輸出的輸出時脈CDR並且根據輸出時脈CDR來執行對於訊號Signal_2的眼寬偵測。

在一範例實施例中，可適性等化器10還會偵測訊號Signal_2的眼高並且透過改變用於調變訊號Signal_1的調變電壓來將訊號Signal_2的眼高調整至時脈與資料回復電路11可接受的範圍。然而，在另一範例實施例中，可適性等化器10亦可以作為其他用途，而不需要與時脈與資料回復電路11一起使用。

在本範例實施例中，等化器模組101可以被設定為操作於多個功率模式的其中之一。例如，在本範例實施例中，等化器模組101可以被設定為操作於高功率模式與低功率模式的其中之一。在高功率模式下，等化器模組101對訊號Signal_1執行調變的功率消耗較高，但是對於訊號Signal_1之通道衰減的補償之效率較好。在低功率模式下，等化器模組101對訊號Signal_1執行調變的功率消耗較低，但是對於訊號Signal_1之通道衰減的補償之效率較低。換言之，若當前訊號通道狀況相當不好，等化器模組101操作於高功率模式下所量測到的訊號Signal_2之眼寬通常會大於等化器模組101操作於低功率模式下所量測到的訊號Signal_2之眼寬；然而，若訊號通道狀況尚可或良好，則將等化器模組101操作於低功率模式則會比將等化器模組101操作於高功率模式來得省電，同時對於所產生之訊號Signal_2的訊號品質也不會差太多。

在本範例實施例中，等化器模組101也可以被設定為對應於訊號Signal_1的高頻峰(high frequency peak)或訊號Signal_1的低頻峰(low frequency peak)來進行調變。例如，若等化器模組101被設定為對應於訊號Signal_1的高頻峰來進行調變，則等化器模組101對於訊號Signal_1的高頻補償會較好；然而，若等化器模組101被設定為對應於訊號Signal_1的低頻峰來進行調變，則等化器模組101對於訊號Signal_1的低頻補償會較好。

在本範例實施例中，等化器模組101會基於某一功率模式(以下亦稱為第一功率模式)來對訊號Signal_1執行至少一次調變以產生具有某一眼寬(以下亦稱為第一眼寬)的訊號Signal_2。等化器模組101也會基於另一功率模式(以下亦稱為第二功率模式)來對訊號Signal_1執行至少一次調變以產生具有另一眼寬(以下亦稱為第二眼寬)的訊號Signal_2。基於第二功率模式來執行第二調變的功率消耗會小於基於第一功率模式來執行第一調變的功率消耗。以下為了說明方便，將等化器模組101基於第一功率模式來對訊號Signal_1執行的至少一次調變統稱為第一調變，並且將等化器模組101基於第二功率模式來對訊號Signal_1執行的至少一次調變統稱為第二調變。換言之，第一調變與第二調變皆包含對訊號Signal_1的至少一次調變。

例如，在本範例實施例中，假設第一功率模式為高功率模式且第二功率模式為低功率模式，則第一眼寬為等化器模組101於高功率模式下執行第一調變所獲得的最佳眼寬(或，最大眼寬)，並且第二眼寬為等化器模組101於低功率模式下執行第二調變所獲得的最佳眼寬(或，最大眼寬)。此外，若將第一調變與第二調變中重複執行的至少一次調變與對應的眼寬偵測視為是包含至少一次的回授(feedback)，則亦可以將第一眼寬視為是等化器模組101操作於高功率模式下經由回授所獲得的最佳眼寬(或，最大眼寬)，並且將第二眼寬視為是等化器模組101操作於低功率模式下經由回授所獲得的最佳眼寬(或，最大眼寬)。

在本範例實施例中，等化器模組101是先基於第一功率模式來產生具有第一眼寬的訊號Signal_2，再基於第二功率模式來產生具有第二眼寬的訊號Signal_2。然而，在另一範例實施例中，等化器模組101則是先基於第二功率模式來產生具有第二眼寬的訊號Signal_2，再基於第一功率模式來產生具有第一眼寬的訊號Signal_2。或者，在另一範例實施例中，若等化器模組101具有對於訊號Signal_1的平行處理能力，則等化器模組101也可以同步基於第一功率模式與第二功率模式來分別執行第一調變與第二調變。

在產生具有第一眼寬的訊號Signal_2與具有第二眼寬的訊號Signal_2之後，功率模式配置模組102會判斷第一眼寬與第二眼寬是否符合某一條件(以下亦稱為第一條件)。若第一眼寬與第二眼寬符合第一條件，等化器模組101會基於第一功率模式來對訊號Signal_1執行至少一次調變以產生具有另一眼寬(以下亦稱為第三眼寬)的訊號Signal_2。若第一眼寬與第二眼寬不符合第一條件，等化器模組101會基於第二功率模式來對訊號Signal_1執行至少一次調變以產生具有第三眼寬的訊號Signal_2。

以下為了說明方便，亦將判定第一眼寬與第二眼寬是否符合第一條件之後由等化器模組101基於第一功率模式或第二功率模式來對訊號Signal_1執行的至少一次調變統稱為第三調變。第三眼寬為等化器模組101於高功率模式或低功率模式下執行第三調變所獲得的最佳眼寬(或，最大眼寬)。或者，亦可以將第三眼寬視為是等化器模組101操作於高功率模式或低功率模式下經由回授所獲得的最佳眼寬(或，最大眼寬)。

在本範例實施例中，功率模式配置模組102會輸出訊號Signal_Ctrl來指示等化器模組101操作於哪一種功率模式。訊號Signal_Ctrl亦可視為用以控制等化器模組101的控制訊號。例如，若判定第一眼寬與第二眼寬符合第一條件，功率模式配置模組102會輸出指示使用第一功率模式的訊號Signal_Ctrl至等化器模組101；若判定第一眼寬與第二眼寬不符合第一條件，功率模式配置模組102會輸出指示使用第二功率模式的訊號Signal_Ctrl至等化器模組101。此外，在一範例實施例中，功率模式配置模組102也可以在判斷第一眼寬與第二眼寬是否符合第一條件之前輸出相對應的訊號Signal_Ctrl來指示等化器模組101基於第一功率模式來執行第一調變或者基於第二功率模式來執行第二調變。

圖2是根據本發明的另一範例實施例所繪示的可適性等化器的示意圖。請參照圖2，可適性等化器20包括等化器模組101與功率模式配置模組202。功率模式配置模組202包括眼寬偵測電路21、比較電路22及控制電路23。

眼寬偵測電路21耦接至等化器模組101。眼寬偵測電路21會偵測訊號Signal_2的眼寬。例如，眼寬偵測電路21可接收訊號Signal_2並且對訊號Signal_2進行分析並且輸出相對應的訊號Signal_EW。訊號Signal_EW亦可視為是對應於訊號Signal_2的眼寬訊號。訊號Signal_EW會包含與偵測到的眼寬有關的資訊。例如，不同時間點輸出的訊號Signal_EW會包含與第一眼寬、第二眼寬及第三眼寬的其中之一有關的資訊。

比較電路22耦接至眼寬偵測電路21。比較電路22會接收訊號Signal_EW。根據訊號Signal_EW，比較電路22會比較第一眼寬與第二眼寬並且輸出訊號Signal_Result至控制電路23。例如，比較電路22會判斷第一眼寬是否大於第二眼寬，並且訊號Signal_Result會反應出第一眼寬大於第二眼寬或者第一眼寬不大於第二眼寬。換言之，訊號Signal_EW會包含與第一眼寬與第二眼寬的比較結果有關的資訊。

控制電路23耦接至比較電路21與等化器模組101。根據訊號Signal_Result，控制電路23可得知第一眼寬是否大於第二眼寬。若第一眼寬大於第二眼寬，控制電路23會產生並輸出指示使用第一功率模式的訊號Signal_Ctrl。若第一眼寬不大於第二眼寬，控制電路23會產生並輸出指示使用第二功率模式的訊號Signal_Ctrl。

換言之，在本範例實施例中，判斷第一眼寬是否大於第二眼寬可視為是判斷第一眼寬與第二眼寬是否符合第一條件；若第一眼寬大於第二眼寬，可視為判定第一眼寬與第二眼寬符合第一條件；若第一眼寬不大於第二眼寬，則可視為判定第一眼寬與第二眼寬不符合第一條件。

值得一提的是，在上述範例實施例中，第一調變與第二調變是等化器模組101對應於訊號Signal_1的第一頻段波峰來執行，並且第三調變是等化器模組101對應於訊號Signal_1的第二頻段波峰來執行。第一頻段波峰所在的頻率會高於第二頻段波峰所在的頻率。在一範例實施例中，第一頻段波峰可視為高頻峰，並且第二頻段波峰可視為低頻峰。因此，在第一調變與第二調變中，等化器模組101對於訊號Signal_1的高頻補償會較好；而在第三調變中，等化器模組101對於訊號Signal_1的低頻補償會較好。此外，在另一範例實施例中，第一調變與第二調變也可以是等化器模組101對應於訊號Signal_1的第二頻段波峰來執行，並且第三調變也可以是等化器模組101對應於訊號Signal_1的第一頻段波峰來執行，從而使得第一調變與第二調變對於訊號Signal_1的低頻補償較好並且第三調變對於訊號Signal_1的高頻補償較好。

在上述範例實施例中，功率模式配置模組102或202所輸出的訊號Signal_Ctrl也可用以指示等化器模組101對應於訊號Signal_1的第一頻段波峰或第二頻段波峰進行調變。然而，在另一範例實施例中，等化器模組101也可以是依照預設的規則來自行切換對應於第一頻段波峰或第二頻段波峰來執行調變。例如，在接收到指示執行第三調變的訊號Signal_Ctrl之前，等化器模組101會對應於訊號Signal_1的第一頻段波峰來執行調變；而在接收到指示執行第三調變的訊號Signal_Ctrl之後，等化器模組101會自行切換為對應於訊號Signal_1的第二頻段波峰來執行調變。

在本範例實施例中，功率模式配置模組102與202可以是由多個電路元件搭配嵌入式控制器或微控制器來組成。例如，眼寬偵測電路21與比較電路22可以分別是由取樣電路、邏輯(例如，AND、OR及/或XOR)電路、延遲電路、正反器電路及閂鎖電路的至少其中之一來組成，而控制電路23則可以是由嵌入式控制器或微控制器的至少其中之一或類似的晶片或電路模組來組成。或者，在另一範例實施例中，功率模式配置模組102與202也可以包括至少一個記憶體與微處理器，並且微處理器可以從記憶體中載入所需的程式來執行上述提及之功率模式配置模組的至少部份功能。

圖3是根據本發明的另一範例實施例所繪示的可適性等化器的示意圖。

請參照圖3，可適性等化器30包括等化器模組101與功率模式配置模組302。功率模式配置模組302包括眼寬偵測電路31、比較電路32及控制電路33。然而，功率模式配置模組302相同或相似於圖2中的功率模式配置模組202，故其中的眼寬偵測電路31、比較電路32及控制電路33也分別相同或相似於圖2中的眼寬偵測電路21、比較電路22及控制電路23，在此便不贅述。

在本範例實施例中，可適性等化器30還包括演算法電路34。演算法電路34耦接於眼寬偵測電路31與等化器模組101之間。演算法電路34用以接收眼寬偵測電路31所輸出的訊號Signal_EW並且產生相對應的參數Para供等化器模組101使用。例如，在第一調變、第二調變及第三調變中，眼寬偵測電路31皆會持續偵測訊號Signal_2的眼寬並且輸出相對應的訊號Signal_EW；演算法電路34則會持續接收訊號Signal_EW並且藉由一演算法來產生不同的參數Para供等化器模組101使用；根據參數Para，等化器模組101會持續對訊號Signal_1進行調變以產生具有不同眼寬的訊號Signal_2，直到演算法電路34判定已獲得最佳參數與相對應的最佳眼寬為止。

在本範例實施例中，演算法電路34也可以是由多個電路元件搭配嵌入式控制器或微控制器來組成。或者，在另一範例實施例中，演算法電路34也可以是包括至少一個記憶體與微處理器之組合，在此便不贅述。

圖4A是根據本發明的一範例實施例所繪示的等化器模組的示意圖。

請參照圖4A，等化器模組401會包括連續時間線性等化器(Continuous-Time Linear Equalizer, CTLE)41。連續時間線性等化器41的數目可以是一或多個。在第一調變、第二調變及第三調變中，皆至少是由連續時間線性等化器41來根據參數Para對訊號Signal_1進行調變。此外，連續時間線性等化器41還會根據訊號Signal_Ctrl來決定要操作於哪一種功率模式(例如，第一功率模式或第二功率模式)並且要對應於哪一個頻段(例如，第一頻段峰值或第二頻段峰值)來執行調變。然而，在其他範例實施例中，等化器模組401還可以包括其他類型的等化器。

例如，在圖4A的另一範例實施例中，等化器模組401還包括無限脈衝響應電路(Infinite Impulse Response, IIR)42與決策回授等化器(Decision Feedback Equalizer, DFE)43的至少其中之一。無限脈衝響應電路42與決策回授等化器43個別的數目都可以是一或多個。

在採用無限脈衝響應電路42的一範例實施例中，在第一調變、第二調變及第三調變中的至少一個調變過程中，連續時間線性等化器41會搭配無限脈衝響應電路42來對訊號Signal_1進行調變以輸出訊號Signal_2。例如，連續時間線性等化器41可先對訊號Signal_1進行調變，然後再由無限脈衝響應電路42接續對連續時間線性等化器41的輸出進行調變以產生訊號Signal_2。或者，無限脈衝響應電路42可先對訊號Signal_1進行調變，然後再由連續時間線性等化器41接續對無限脈衝響應電路42的輸出進行調變以產生訊號Signal_2。

在採用決策回授等化器43的一範例實施例中，在第一調變、第二調變及第三調變中的至少一個調變過程中，連續時間線性等化器41會搭配決策回授等化器43來對訊號Signal_1進行調變以輸出訊號Signal_2。例如，連續時間線性等化器41與決策回授等化器43可以先後被用來對訊號Signal_1進行調變，本發明並不限制連續時間線性等化器41與決策回授等化器43的使用順序。

在一範例實施例中，訊號Signal_Ctrl也可用以設定無限脈衝響應電路42及/或決策回授等化器43的工作模式。例如，改變無限脈衝響應電路42及/或決策回授等化器43的時脈頻率及/或工作電壓等等。

在另一範例實施例中，訊號Signal_Ctrl也可用以指示連續時間線性等化器41、無限脈衝響應電路42及決策回授等化器43的至少其中之一使用粗調(coarse)模式或細調(fine)模式。例如，在粗調模式中，所使用的調變電壓的級距會較寬；而在細調模式中，所使用的調變電壓的級距會較窄。

在一範例實施例中，等化器模組401還包括振幅校正電路44。振幅校正電路44用以在第一調變、第二調變及第三調變中的至少一個調變過程中，對訊號Signal_2(或，訊號Signal_1)執行振幅校正。例如，振幅校正電路44會偵測並調整訊號Signal_2的眼高，使訊號Signal_2的眼高逐漸調整至時脈與資料回復電路11可以接受的範圍。例如，振幅校正電路44會指示連續時間線性等化器41使用一個適當的調變電壓來使訊號Signal_2的眼高維持在大於一預設值。

圖4B是根據本發明的一範例實施例所繪示的包含連續時間線性等化器與振幅校正電路之可適性等化器的示意圖。

請參照圖4B，可適性等化器420包括等化器模組402及控制模組45。等化器模組402耦接至控制模組45。控制模組45用以產生上述訊號Signal_Ctrl與參數Para。例如，控制模組45可包括圖3中的功率模式配置模組302與演算法電路34。此外，可適性等化器420耦接至時脈與資料回復電路11。

等化器模組402包括連續時間線性等化器41與振幅校正電路44。連續時間線性等化器41會接收訊號Signal_Ctrl以操作在對應的功率模式。連續時間線性等化器41會接收訊號Signal_1並根據參數Para來對訊號Signal_1進行調變以輸出訊號Signal_2。

振幅校正電路44的輸入耦接至連續時間線性等化器41的輸出。振幅校正電路44會偵測訊號Signal_2的眼高(例如，圖1B的眼高EH)並且對應輸出訊號Signal_Amp給連續時間線性等化器41。連續時間線性等化器41會根據訊號Signal_Amp來調整訊號Signal_2的眼高。例如，訊號Signal_Amp是用以將訊號Signal_2的眼高鎖定在一個預設的眼高範圍，而參數Para則是用以將訊號Signal_2的眼寬鎖定在一個預設的眼寬範圍(例如，最佳眼寬)。根據訊號Signal_Amp與參數Para，連續時間線性等化器41會輸出訊號品質較好的訊號Signal_2。

圖4C是根據本發明的一範例實施例所繪示的包含連續時間線性等化器、無限脈衝響應電路及振幅校正電路之可適性等化器的示意圖。

請參照圖4C，可適性等化器430包括等化器模組403及控制模組45。等化器模組403耦接至控制模組45。控制模組45用以產生上述訊號Signal_Ctrl與參數Para。例如，控制模組45可包括圖3中的功率模式配置模組302與演算法電路34。此外，可適性等化器430耦接至時脈與資料回復電路11。

等化器模組403包括連續時間線性等化器41、無限脈衝響應電路42及振幅校正電路44。連續時間線性等化器41會接收Signal_Ctrl以操作在對應的功率模式並且根據訊號Signal_Amp與參數Para來調變訊號Signal_1。無限脈衝響應電路421耦接在連續時間線性等化器41的輸出。

無限脈衝響應電路42包括加法電路421、正反器422及低通濾波器423。加法電路421會將連續時間線性等化器41的輸出加上低通濾波器423的輸出來產生訊號Signal_2。正反器422耦接至加法電路421的輸出並且根據訊號Signal_2產生一個輸出。例如，正反器422可根據輸出時脈CDR來對訊號Signal_2進行取樣以產生輸出。低通濾波器423會對正反器422的輸出進行濾波。

圖4D是根據本發明的一範例實施例所繪示的包含連續時間線性等化器、決策回授等化器及振幅校正電路之可適性等化器的示意圖。

請參照圖4D，可適性等化器440包括等化器模組404及控制模組45。等化器模組404耦接至控制模組45。控制模組45用以產生上述訊號Signal_Ctrl與參數Para。例如，控制模組45可包括圖3中的功率模式配置模組302與演算法電路34。此外，可適性等化器440也耦接至時脈與資料回復電路11。

等化器模組404包括連續時間線性等化器41、決策回授等化器43及振幅校正電路44。連續時間線性等化器41會接收Signal_Ctrl以操作在對應的功率模式並且根據訊號Signal_Amp與參數Para來調變訊號Signal_1。決策回授等化器43耦接在連續時間線性等化器41的輸出。

決策回授等化器43包括加法電路431與正反器432_1~432_4。加法電路431會將連續時間線性等化器41的輸出加上正反器432_1~432_4的輸出來產生訊號Signal_2。正反器432_1耦接至加法電路431的輸出並且根據訊號Signal_2來產生輸出。例如，正反器432_1會根據輸出時脈CDR來對訊號Signal_2進行取樣以產生輸出。正反器432_1~432_4彼此串接。正反器432_1的輸出會成為正反器432_2的輸入；正反器432_2的輸出會成為正反器432_3的輸入；並且正反器432_3的輸出會成為正反器432_4的輸入。每一個正反器432_1~432_4的輸出會輸出至加法電路431。在另一範例實施例中，正反器432_1~432_4的數目也可以是更多或更少。

值得一提的是，圖1A、圖2、圖3、圖4A至圖4D皆只是繪示可適性等化器的概略電路配置與元件耦接關係，而不代表可適性等化器的概略電路配置與元件耦接關係必須如圖1至圖4中的任一者來進行配置。例如，在圖1A、圖2、圖3、圖4A至圖4D的任一範例實施例中，更多的電路元件都可以被加入至對應的可適性等化器中，以達到更好的技術效果或產生額外的功能。或者，在圖1A、圖2、圖3、圖4A至圖4D的任一範例實施例中，電路元件彼此的耦接關係也可以被改變。

圖5是根據本發明的一範例實施例所繪示的訊號調變方法的流程圖。

請參照圖5，在步驟S501中，接收第一訊號。在步驟S502中，基於第一功率模式來對第一訊號執行第一調變以產生具有第一眼寬的第二訊號。在步驟S503中，基於第二功率模式來對第一訊號執行第二調變以產生具有第二眼寬的第二訊號。其中基於第二功率模式來執行第二調變的功率消耗小於基於第一功率模式來執行第一調變的功率消耗。在步驟S504中，判斷第一眼寬與第二眼寬是否符合第一條件。若第一眼寬與第二眼寬符合第一條件，在步驟S505中，基於第一功率模式來對第一訊號執行第三調變以產生具有第三眼寬的第二訊號。若第一眼寬與第二眼寬不符合第一條件，在步驟S506中，基於第二功率模式來對第一訊號執行第三調變以產生具有第三眼寬的第二訊號。

圖6是根據本發明的另一範例實施例所繪示的訊號調變方法的流程圖。在本範例實施例中，所提及的等化器模組至少包括連續時間線性等化器。然而，在其他範例實施例中，等化器模組還可以包括其他類型的等化器。

請參照圖6，在步驟S601中，執行直流偏移校準(DC offset calibration)。在步驟S602中，等待時脈資料回復電路選擇時脈資料回復的頻寬(或頻帶)。在步驟S603中，時脈資料回復電路執行相位內插校準(Phase Interpolation calibration, PI calibration)。在步驟S604中，將等化器模組設定為使用第一功率模式。在步驟S6045中，對第一訊號執行振幅校正。步驟S604與步驟S6045的執行順序可以對調或同步執行。在步驟S605中，對應於第一頻段波峰，基於第一功率模式來對第一訊號執行第一調變。在步驟S606中，執行眼寬偵測。步驟S605與S606會經由回授而重複執行，以產生具有第一眼寬的第二訊號。

另一方面，在步驟S607中，將等化器模組設定為使用第二功率模式。在步驟S6075中，對第一訊號執行振幅校正。步驟S607與步驟S6075的執行順序可以對調或同步執行。在步驟S608中，對應於第一頻段波峰，基於第二功率模式來對第一訊號執行第二調變。在步驟S609中，執行眼寬偵測。步驟S608與S609會經由回授而重複執行，以產生具有第二眼寬的第二訊號。其中，基於第二功率模式來執行第二調變的功率消耗小於基於第一功率模式來執行第一調變的功率消耗。

在步驟S610中，判斷第一眼寬是否大於第二眼寬。若第一眼寬大於第二眼寬，在步驟S611中，將等化器模組設定為使用第一功率模式。若第一眼寬不大於第二眼寬，在步驟S612中，將等化器模組設定為使用第二功率模式。爾後，在步驟S613中，對應於第二頻段波峰，基於步驟S611或S612中所設定的功率模式來對第一訊號執行第三調變。第一頻段波峰的頻率高於第二頻段波峰的頻率。在步驟S614中，執行眼寬偵測。步驟S613與S614會經由回授而重複執行，以產生具有第三眼寬的第二訊號。

然而，圖5與圖6中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖5與圖6中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖5與圖6的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。

在一範例實施例中，所述可適性等化器是被配置在一個記憶體儲存裝置(亦稱，記憶體儲存系統)中使用。一般而言，記憶體儲存裝置包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖7是根據本發明的一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。圖8是根據本發明的一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。圖9是根據本發明的一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖7，主機系統71一般包括電腦72與輸入/輸出(input/output, I/O)裝置73。電腦72包括微處理器722、隨機存取記憶體(random access memory, RAM)724、系統匯流排726與資料傳輸介面728。輸入/輸出裝置73包括如圖8的滑鼠81、鍵盤82、顯示器83與印表機84。必須瞭解的是，圖8所示的裝置非限制輸入/輸出裝置73，輸入/輸出裝置73可更包括其他裝置。

在一範例實施例中，記憶體儲存裝置70是透過資料傳輸介面728與主機系統71的其他元件耦接。藉由微處理器722、隨機存取記憶體724與輸入/輸出裝置73的運作可將資料寫入至記憶體儲存裝置70或從記憶體儲存裝置70中讀取資料。例如，記憶體儲存裝置70可以是如圖8所示的隨身碟85、記憶卡86或固態硬碟(Solid State Drive, SSD)87等的可複寫式非揮發性記憶體儲存裝置。

一般而言，主機系統71為可實質地與記憶體儲存裝置70配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統71是以電腦系統來作說明，然而，另一範例實施例中，主機系統81可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)91時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡92、MMC卡93、記憶棒(memory stick)94、CF卡95或嵌入式儲存裝置96(如圖9所示)。嵌入式儲存裝置96包括嵌入式多媒體卡(Embedded MMC, eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖10是繪示圖7所示的記憶體儲存裝置的概要方塊圖。請參照圖10，記憶體儲存裝置70包括連接介面單元702、記憶體控制電路單元704與可複寫式非揮發性記憶體模組706。

在本範例實施例中，連接介面單元702是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元702亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、安全數位(Secure Digital, SD)介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、多媒體儲存卡(Multi Media Card, MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card, eMMC)介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元702可與記憶體控制電路單元704封裝在一個晶片中，或者連接介面單元702是佈設於一包含記憶體控制電路單元704之晶片外。

在一範例實施例中，所述可適性等化器是配置於連接介面單元702中，並且有助於偵測在連接介面單元702中傳遞的資料訊號之眼寬、眼高及/或提升對於來自主機系統71之資料訊號的調變效率。例如，在圖1的一範例實施例中，訊號Signal_1可以是來自主機系統71之訊號(例如，資料訊號)，並且可適性等化器10可對訊號Signal_1進行調變而產生更有利於分析及/或取樣的訊號Signal_2。若對於來自主機系統71之訊號的調變效率越好，則連接介面單元702對於來自主機系統71之訊號的分析及/或取樣能力也可提升。此外，在一範例實施例中，時脈與資料回復電路11也可以是配置於連接介面單元702中。

記憶體控制電路單元704用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統71的指令在可複寫式非揮發性記憶體模組706中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組706是耦接至記憶體控制電路單元704並且用以儲存主機系統71所寫入之資料。可複寫式非揮發性記憶體模組706可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元資料的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元資料的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元資料的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

綜上所述，本發明的一範例實施例在基於不同功率模式來測出訊號的多個眼寬之後，可根據這些眼寬的比較結果來決定將可適性等化器操作於一個特定的功率模式下。藉此，可使可適性等化器在多變的環境中動態地調整到合適的狀態。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30、420、430、440：可適性等化器 101、401、402、403、404：等化器模組 102、202、302：功率模式配置模組 Signal_1、Signal_2、Signal_Ctrl、Signal_EW、Signal_Result、Signal_Amp：訊號 EW：眼寬 EH：眼高 CDR：輸出時脈 11：時脈與資料回復電路 21、31：眼寬偵測電路 22、32：比較電路 23、33：控制電路 34：演算法電路 Para：參數 41：連續時間線性等化器 42：無限脈衝響應電路 43：決策回授等化器 44：振幅校正電路 45：控制模組 421：加法電路 422、431_1~431_4：正反器 423：低通濾波器 S501、S502、S503、S504、S505、S506、S601、S602、S603、S604、S6045、S605、S606、S607、S6075、S608、S609、S610、S611、S612、S613、S614：步驟 70：記憶體儲存裝置 71：主機系統 72：電腦 722：微處理器 724：隨機存取記憶體

726‧‧‧系統匯流排

728‧‧‧資料傳輸介面

83‧‧‧輸入/輸出裝置

81‧‧‧滑鼠

82‧‧‧鍵盤

83‧‧‧顯示器

84‧‧‧印表機

85‧‧‧隨身碟

86‧‧‧記憶卡

87‧‧‧固態硬碟

91‧‧‧數位相機

92‧‧‧SD卡

93‧‧‧MMC卡

94‧‧‧記憶棒

95‧‧‧CF卡

96‧‧‧嵌入式儲存裝置

702‧‧‧連接介面單元

704‧‧‧記憶體控制電路單元

706‧‧‧可複寫式非揮發性記憶體模組

圖1A是根據本發明的一範例實施例所繪示的可適性等化器的示意圖。圖1B是根據本發明的一範例實施例所繪示的訊號之眼寬的示意圖。圖2是根據本發明的另一範例實施例所繪示的可適性等化器的示意圖。圖3是根據本發明的另一範例實施例所繪示的可適性等化器的示意圖。圖4A是根據本發明的一範例實施例所繪示的等化器模組的示意圖。圖4B是根據本發明的一範例實施例所繪示的包含連續時間線性等化器與振幅校正電路之可適性等化器的示意圖。圖4C是根據本發明的一範例實施例所繪示的包含連續時間線性等化器、無限脈衝響應電路及振幅校正電路之可適性等化器的示意圖。圖4D是根據本發明的一範例實施例所繪示的包含連續時間線性等化器、決策回授等化器及振幅校正電路之可適性等化器的示意圖。圖5是根據本發明的一範例實施例所繪示的訊號調變方法的流程圖。圖6是根據本發明的另一範例實施例所繪示的訊號調變方法的流程圖。圖7是根據本發明的一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。圖8是根據本發明的一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。圖9是根據本發明的一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。圖10是繪示圖7所示的記憶體儲存裝置的概要方塊圖。

10：可適性等化器 101：等化器模組 102：功率模式配置模組 Signal_1、Signal_2、Signal_Ctrl：訊號 CDR：輸出時脈 11：時脈與資料回復電路

Claims

一種訊號調變方法，用於一可適性等化器，該資料訊號調變方法包括：接收一第一訊號；基於一第一功率模式來對該第一訊號執行一第一調變以產生具有一第一眼寬的一第二訊號；基於一第二功率模式來對該第一訊號執行一第二調變以產生具有一第二眼寬的該第二訊號，其中基於該第二功率模式來執行該第二調變的一功率消耗小於基於該第一功率模式來執行該第一調變的一功率消耗；判斷該第一眼寬與該第二眼寬是否符合一第一條件；若該第一眼寬與該第二眼寬符合該第一條件，基於該第一功率模式來對該第一訊號執行一第三調變以產生具有一第三眼寬的該第二訊號；以及若該第一眼寬與該第二眼寬不符合該第一條件，基於該第二功率模式來對該第一訊號執行該第三調變以產生具有該第三眼寬的該第二訊號，其中，該第一條件為該第一眼寬大於該第二眼寬。
如申請專利範圍第1項所述的訊號調變方法，其中判斷該第一眼寬與該第二眼寬是否符合該第一條件包括：偵測該第一眼寬與該第二眼寬；比較該第一眼寬與該第二眼寬；若該第一眼寬大於該第二眼寬，產生指示使用該第一功率模式的一控制訊號；以及若該第一眼寬不大於該第二眼寬，產生指示使用該第二功率模式的該控制訊號。
如申請專利範圍第2項所述的訊號調變方法，其中該第一調變與該第二調變是對應於一第一頻段波峰來執行，其中該第三調變是對應於一第二頻段波峰來執行，其中該第一頻段波峰的頻率高於該第二頻段波峰的頻率。
如申請專利範圍第3項所述的訊號調變方法，其中該第一眼寬為在該第一調變中經由回授所獲得的一最大眼寬，其中該第二眼寬為在該第二調變中經由回授所獲得的一最大眼寬，其中該第三眼寬為在該第三調變中經由回授所獲得的一最大眼寬。
如申請專利範圍第4項所述的訊號調變方法，其中該第一調變、該第二調變及該第三調變分別包括由一連續時間線性等化器所執行的操作。
如申請專利範圍第5項所述的訊號調變方法，其中該第一調變、該第二調變及該第三調變的至少其中之一更包括由一無限脈衝響應電路所執行的操作。
如申請專利範圍第5項所述的訊號調變方法，其中該第一調變、該第二調變及該第三調變的至少其中之一更包括由一決策回授等化器所執行的操作。
如申請專利範圍第5項所述的訊號調變方法，其中該第一調變、該第二調變及該第三調變的至少其中之一更包括一振幅校正。
一種可適性等化器，包括：一等化器模組；以及一功率模式配置模組，耦接至該等化器模組，其中該等化器模組用以接收一第一訊號，其中該等化器模組更用以基於一第一功率模式來對該第一訊號執行一第一調變以產生具有一第一眼寬的一第二訊號，其中該等化器模組更用以基於一第二功率模式來對該第一訊號執行一第二調變以產生具有一第二眼寬的該第二訊號，其中基於該第二功率模式來執行該第二調變的一功率消耗小於基於該第一功率模式來執行該第一調變的一功率消耗，其中該功率模式配置模組用以判斷該第一眼寬與該第二眼寬是否符合一第一條件，其中若該第一眼寬與該第二眼寬符合該第一條件，該等化器模組更用以基於該第一功率模式來對該第一訊號執行一第三調變以產生具有一第三眼寬的該第二訊號，其中若該第一眼寬與該第二眼寬不符合該第一條件，該等化器模組更用以基於該第二功率模式來對該第一訊號執行該第三調變以產生具有該第三眼寬的該第二訊號，其中，該第一條件為該第一眼寬大於該第二眼寬。
如申請專利範圍第9項所述的可適性等化器，其中該功率模式配置模組包括：一眼寬偵測電路，耦接至該等化器模組並且用以偵測該第一眼寬與該第二眼寬；以及一比較電路，耦接至該眼寬偵測電路並且用以比較該第一眼寬與該第二眼寬；以及一控制電路，耦接至該比較電路與該等化器模組，其中若該第一眼寬大於該第二眼寬，該控制電路用以產生指示使用該第一功率模式的一控制訊號；以及若該第一眼寬不大於該第二眼寬，該控制電路更用以產生指示使用該第二功率模式的該控制訊號。
如申請專利範圍第10項所述的可適性等化器，其中該第一調變與該第二調變是對應於一第一頻段波峰來執行，其中該第三調變是對應於一第二頻段波峰來執行，其中該第一頻段波峰的頻率高於該第二頻段波峰的頻率。
如申請專利範圍第11項所述的可適性等化器，其中該第一眼寬為在該第一調變中經由回授所獲得的一最大眼寬，其中該第二眼寬為在該第二調變中經由回授所獲得的一最大眼寬，其中該第三眼寬為在該第三調變中經由回授所獲得的一最大眼寬。
如申請專利範圍第12項所述的可適性等化器，其中該等化器模組包括至少一連續時間線性等化器，其中該第一調變、該第二調變及該第三調變分別包括由該至少一連續時間線性等化器的其中之一所執行的操作。
如申請專利範圍第13項所述的可適性等化器，其中該等化器模組更包括至少一無限脈衝響應電路，其中該第一調變、該第二調變及該第三調變的至少其中之一更包括由該至少一無限脈衝響應電路的其中之一所執行的操作。
如申請專利範圍第13項所述的可適性等化器，其中該等化器模組更包括至少一決策回授等化器，其中該第一調變、該第二調變及該第三調變的至少其中之一更包括由該至少一決策回授等化器的其中之一所執行的操作。
如申請專利範圍第13項所述的可適性等化器，其中該等化器模組更包括一振幅校正電路，其中該第一調變、該第二調變及該第三調變的至少其中之一更包括由該振幅校正電路所執行的一振幅校正。
一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；以及一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該連接介面單元包括一可適性等化器，其中該可適性等化器包括：一等化器模組；以及一功率模式配置模組，耦接至該等化器模組，其中該等化器模組用以接收一第一訊號，其中該等化器模組更用以基於一第一功率模式來對該第一訊號執行一第一調變以產生具有一第一眼寬的一第二訊號，其中該等化器模組更用以基於一第二功率模式來對該第一訊號執行一第二調變以產生具有一第二眼寬的該第二訊號，其中基於該第二功率模式來執行該第二調變的一功率消耗小於基於該第一功率模式來執行該第一調變的一功率消耗，其中該功率模式配置模組用以判斷該第一眼寬與該第二眼寬是否符合一第一條件，其中若該第一眼寬與該第二眼寬符合該第一條件，該等化器模組更用以基於該第一功率模式來對該第一訊號執行一第三調變以產生具有一第三眼寬的該第二訊號，其中若該第一眼寬與該第二眼寬不符合該第一條件，該等化器模組更用以基於該第二功率模式來對該第一訊號執行該第三調變以產生具有該第三眼寬的該第二訊號，其中，該第一條件為該第一眼寬大於該第二眼寬。
如申請專利範圍第17項所述的記憶體儲存裝置，其中該功率模式配置模組包括：一眼寬偵測電路，耦接至該等化器模組並且用以偵測該第一眼寬與該第二眼寬；一比較電路，耦接至該眼寬偵測電路並且用以比較該第一眼寬與該第二眼寬；以及一控制電路，耦接至該比較電路與該等化器模組，其中若該第一眼寬大於該第二眼寬，該控制電路用以產生指示使用該第一功率模式的一控制訊號；以及若該第一眼寬不大於該第二眼寬，該控制電路更用以產生指示使用該第二功率模式的該控制訊號。
如申請專利範圍第18項所述的記憶體儲存裝置，其中該第一調變與該第二調變是對應於一第一頻段波峰來執行，其中該第三調變是對應於一第二頻段波峰來執行，其中該第一頻段波峰的頻率高於該第二頻段波峰的頻率。
如申請專利範圍第19項所述的記憶體儲存裝置，其中該第一眼寬為在該第一調變中經由回授所獲得的一最大眼寬，其中該第二眼寬為在該第二調變中經由回授所獲得的一最大眼寬，其中該第三眼寬為在該第三調變中經由回授所獲得的一最大眼寬。
如申請專利範圍第20項所述的記憶體儲存裝置，其中該等化器模組包括至少一連續時間線性等化器，其中該第一調變、該第二調變及該第三調變分別包括由該至少一連續時間線性等化器的其中之一所執行的操作。
如申請專利範圍第21項所述的記憶體儲存裝置，其中該等化器模組更包括至少一無限脈衝響應電路，其中該第一調變、該第二調變及該第三調變的至少其中之一更包括由該至少一無限脈衝響應電路的其中之一所執行的操作。
如申請專利範圍第21項所述的記憶體儲存裝置，其中該等化器模組更包括至少一決策回授等化器，其中該第一調變、該第二調變及該第三調變的至少其中之一更包括由該至少一決策回授等化器的其中之一所執行的操作。
如申請專利範圍第21項所述的記憶體儲存裝置，其中該等化器模組更包括一振幅校正電路，其中該第一調變、該第二調變及該第三調變的至少其中之一更包括由該振幅校正電路所執行的一振幅校正。