CN103929340A - 一种fpga链路参数的分析方法 - Google Patents

Abstract

本发明公开了一种FPGA链路参数的分析方法，针对Intel平台和FPGA互联的系统架构，在调试阶段，通过FPGA自带的调试软件做环回测试，从FPGA发包数据，CPU接收到数据后再环回给FPGA，在这整个通道中用于补偿信道衰减的参数有四个，分别是FPGA发送端的预加重值，CPU接收端的CTLE值，CPU发送端的预加重值以及FPGA接收端的CTLE值，采取分段分析的方法，将CPU端的环回断开，分别分析单一信号传输方向的链路参数，逐个确定这四个变量。该方法省去了同时遍历4个变量的繁琐过程，逐步确定各个参数，分析目的性单一明确，大大的提高了效率，同时也提高了参数设置的精确度。

Description

一种FPGA链路参数的分析方法

技术领域

本发明涉及一种FPGA链路参数的分析方法。

技术背景

随着现在科技的发展，信号速率越来越高，系统架构越来越复杂,链路损耗也越来越大,面对日益上升的信号速率，单纯的信道传输无法满足高速总线当前的复杂拓扑,需要通过预加重和均衡补偿信道衰减以提高接收端的时序要求和电压幅值。

对于Intel平台的系统研发，Intel提供了详细的设计指导书及平台支持。针对不同的拓扑架构，设计指导书给出了详细的链路参数，如走线长度，走线间距，走线最大损耗值等，同时在Intel的平台支持网站上提供了不同链路拓扑的相应算法，将链路的仿真参数上传到该网站上，会自动计算分析得到相应的预加重和均衡值，用以补偿信道的衰减。但是该网站仅支持Intel平台互联的架构，对于目前Intel和FPGA互联的架构，此方法不可用。

对于自主研发的公司，越来越多的产品不完全依赖于Intel平台，系统架构中越来越多的用到FPGA，而FPGA的平台支持又远没有Intel的成熟，这些信道衰减的补偿值需要通过繁琐漫长的遍历才能找到最佳值。因此本发明就是提供一种FPGA链路参数分析的方法。

当前FPGA的链路架构及需要分析调试的参数如图1，在这整个调试过程中，四个参数都是变量，若四个参数一起遍历，则是一个繁琐的漫长的遍历过程。

现场可编程逻辑门阵列（英语：Field Programmable Gate Array, FPGA），是一个含有可编辑元件的半导体设备，可供使用者现场程序化的逻辑门阵列元件。

发明内容

本发明要解决的技术问题是：针对Intel平台和FPGA互联的系统架构，在调试阶段，是通过FPGA自带的调试软件做环回测试，即从FPGA发包数据，CPU接收到数据后再环回给FPGA。在这整个通道中用于补偿信道衰减的参数有四个，分别是FPGA发送端的预加重值，CPU接收端的CTLE值，CPU发送端的预加重值以及FPGA接收端的CTLE值，其中发送端的预加重值分别有上千种设置，接收端的均衡值也分别有上十中设置，如果要找到链路最优值，则需要遍历上亿次，相当花费时间，同时操作也不切实际。所以此专利就是针对这一问题发明的一种FPGA链路参数分析方法。 

本发明所采用的技术方案为：

一种FPGA链路参数的分析方法，针对Intel平台和FPGA互联的系统架构，在调试阶段，通过FPGA自带的调试软件做环回测试，从FPGA发包数据，CPU接收到数据后再环回给FPGA，在这整个通道中用于补偿信道衰减的参数有四个，分别是FPGA发送端的预加重值，CPU接收端的CTLE值，CPU发送端的预加重值以及FPGA接收端的CTLE值，采取分段分析的方法，将CPU端的环回断开，分别分析单一信号传输方向的链路参数，逐个确定这四个变量。

分析步骤如下：

1）预估链路预加重需要补偿的信道衰减值:

假设整个链路是通过CPU发送到CPU接收，搭建该链路仿真拓扑并仿真得到tr0文件，借助Intel平台的网站，根据实际链路分析计算出相对较优的预加重值，该预加重值为各阶系数值，通过公式计算出当CPU是链路发送端时预加重值需要补偿多少；

2）分析FPGA发送，CPU接收的链路参数： 

FPGA端连接FPGA调试软件，并发送数据，CPU端通过探头引出与示波器连接（ CPU端用CPU特殊治具代替，此特殊治具用于将每个通道通过测试探头引出，然后通过测试探头与示波器连接），通过FPGA调试软件将预加重值设置为第一步预估的结果，在示波器端读眼图并记录，然后再上下微调预加重值，在示波器端读眼图并比较，找到更优的眼图时的预加重值，于是FPGA端的预加重值便找到了固定值，然后通过示波器的CTLE功能遍历CTLE值，找到同时加在预加重值和均衡CTLE值时的最佳接收眼图；。因为CPU端的CLTE值只有16种选择，所以遍历很方便。

3）分析CPU发送，FPGA接收的链路参数： 

假设整个链路是CPU发送CPU接收，搭建该链路仿真拓扑并仿真得到tr0文件，借助Intel平台的网站，根据实际链路分析计算出相对较优的预加重值，填入到CPU端BIOS里去；

4）分析环回链路参数：

此时再接通整个环回链路，通过FPGA调试软件控制FPGA发送数据，同时设置好前述步骤得到的预加重值和CTLE值，在FPGA端看环回链路最终接收端的误码率。在这一环节，整个链路的参数还剩FPGA接收端的CTLE是变量，其他都已确定，而FPGA接收端的CTLE值只有8种选择，所以可以遍历该值得到整个链路信号质量最优时的各参数值。

本发明的有益效果为：该方法省去了同时遍历4个变量的繁琐过程，逐步确定各个参数，分析目的性单一明确，大大的提高了效率，同时也提高了参数设置的精确度。

附图说明

图1为当前FPGA链路参数分析方法示意图；

图2为预加重各阶系数与损耗补偿的转换公式；

图3为FPGA发送CPU接收的链路拓扑示意图；

图4为FPGA发送CPU接收的链路参数分析示意图；

图5为CPU发送FPGA接收的链路拓扑示意图；

图6为FPGA链路参数分析方法流程图。

具体实施方式

下面参照附图，通过具体实施方式对本发明进一步说明：

一种FPGA链路参数的分析方法，针对Intel平台和FPGA互联的系统架构，在调试阶段，通过FPGA自带的调试软件做环回测试，从FPGA发包数据，CPU接收到数据后再环回给FPGA，在这整个通道中用于补偿信道衰减的参数有四个，分别是FPGA发送端的预加重值，CPU接收端的CTLE值，CPU发送端的预加重值以及FPGA接收端的CTLE值，

采取分段分析的方法，将CPU端的环回断开，分别分析单一信号传输方向的链路参数，逐个确定这四个变量。

分析步骤如下：

1）预估链路预加重需要补偿的信道衰减值:

假设整个链路是通过CPU发送到CPU接收，搭建该链路仿真拓扑并仿真得到tr0文件，借助Intel平台的网站，根据实际链路分析计算出相对较优的预加重值，该预加重值为各阶系数值，通过如图2所示公式，计算出当CPU是链路发送端时预加重值需要补偿多少；

2）分析FPGA发送，CPU接收的链路参数，如图3所示： 

FPGA端连接FPGA调试软件，并发送数据，CPU端通过探头引出与示波器连接（CPU端用CPU特殊治具代替，此特殊治具用于将每个通道通过测试探头引出，然后通过测试探头与示波器连接，如图4所示）。通过FPGA调试软件将预加重值设置为第一步预估的结果，在示波器端读眼图并记录，然后再上下微调预加重值，在示波器端读眼图并比较，找到更优的眼图时的预加重值，于是FPGA端的预加重值便找到了固定值，然后通过示波器的CTLE功能遍历CTLE值，找到同时加在预加重值和均衡CTLE值时的最佳接收眼图；。因为CPU端的CLTE值只有16种选择，所以遍历很方便。

3）分析CPU发送，FPGA接收的链路参数，如图5所示：

假设整个链路是CPU发送CPU接收，搭建该链路仿真拓扑并仿真得到tr0文件，借助Intel平台的网站，根据实际链路分析计算出相对较优的预加重值，填入到CPU端BIOS里去；

4）分析环回链路参数：

此时再接通整个环回链路，通过FPGA调试软件控制FPGA发送数据，同时设置好前述步骤得到的预加重值和CTLE值，在FPGA端看环回链路最终接收端的误码率。在这一环节，整个链路的参数还剩FPGA接收端的CTLE是变量，其他都已确定，而FPGA接收端的CTLE值只有8种选择，所以可以遍历该值得到整个链路信号质量最优时的各参数值。

综上所述，这种FPGA链路参数分析方法的整个流程如图6所示该方法省去了同时遍历4个变量的繁琐过程，逐步确定各个参数，分析目的性单一明确，大大的提高了效率，同时也提高了参数设置的精确度。

Claims (2)

1.一种FPGA链路参数的分析方法，针对Intel平台和FPGA互联的系统架构，在调试阶段，通过FPGA自带的调试软件做环回测试，从FPGA发包数据，CPU接收到数据后再环回给FPGA，在这整个通道中用于补偿信道衰减的参数有四个，分别是FPGA发送端的预加重值，CPU接收端的CTLE值，CPU发送端的预加重值以及FPGA接收端的CTLE值，其特征在于：采取分段分析的方法，将CPU端的环回断开，分别分析单一信号传输方向的链路参数，逐个确定这四个变量。

2.根据权利要求1所述的一种FPGA链路参数的分析方法，其特征在于，分析步骤如下：

1）预估链路预加重需要补偿的信道衰减值:

假设整个链路是通过CPU发送到CPU接收，搭建该链路仿真拓扑并仿真得到tr0文件，借助Intel平台的网站，根据实际链路分析计算出相对较优的预加重值，该预加重值为各阶系数值，通过公式计算出当CPU是链路发送端时预加重值需要补偿多少；

2）分析FPGA发送，CPU接收的链路参数： 

FPGA端连接FPGA调试软件，并发送数据，CPU端通过探头引出与示波器连接，通过FPGA调试软件将预加重值设置为第一步预估的结果，在示波器端读眼图并记录，然后再上下微调预加重值，在示波器端读眼图并比较，找到更优的眼图时的预加重值，于是FPGA端的预加重值便找到了固定值，然后通过示波器的CTLE功能遍历CTLE值，找到同时加在预加重值和均衡CTLE值时的最佳接收眼图； 

3）分析CPU发送，FPGA接收的链路参数：假设整个链路是CPU发送CPU接收，搭建该链路仿真拓扑并仿真得到tr0文件，借助Intel平台的网站，根据实际链路分析计算出相对较优的预加重值，填入到CPU端BIOS里去；

4）分析环回链路参数：

此时再接通整个环回链路，通过FPGA调试软件控制FPGA发送数据，同时设置好前述步骤得到的预加重值和CTLE值，在FPGA端看环回链路最终接收端的误码率。