TWI559531B

TWI559531B - 絕緣閘極雙極性電晶體及其製造方法

Info

Publication number: TWI559531B
Application number: TW103128599A
Authority: TW
Inventors: 陳柏安; 牧伊; 魯夫陳
Original assignee: 新唐科技股份有限公司
Priority date: 2014-08-20
Filing date: 2014-08-20
Publication date: 2016-11-21
Also published as: CN105374864B; CN105374864A; TW201608717A

Description

絕緣閘極雙極性電晶體及其製造方法

本發明實施例係有關於半導體技術，且特別係有關於絕緣閘極雙極性電晶體及其製造方法。

功率元件係廣泛地使用在用於驅動及控制高功率之家電製品及車載應用等。此功率元件包括實行開關操作之大輸出的功率電晶體。此種功率電晶體，除了功率金氧半場效電晶體(MOSFET)、功率雙極性電晶體外，更包括絕緣閘極雙極性電晶體(insulated gate bipolar transistor，IGBT)。絕緣閘極雙極性電晶體兼具金氧半場效電晶體之高輸入阻抗與雙極性電晶體之低導通電阻。

本發明實施例提供一種絕緣閘極雙極性電晶體，包括：集極電極；集極層，電性連結集極電極，且具有第二導電型；第一導電型漂移層，設於集極層上，其中第一導電型與第二導電型不同；第一射極層，設於第一導電型漂移層上，且具有第二導電型；溝槽(trench)，自第一射極層之表面延伸入第一導電型漂移層中，其中溝槽具有相對之第一側及第二側；閘極電極，填入溝槽中且延伸於第一射極層之表面上，其中在第一側及第二側之閘極電極於第一射極層之表面上的延伸距離不同；閘極介電層，設於閘極電極與溝槽之間、以及閘極電極與第一射極層之間；第二射極區，設於閘極電極兩側之第一射極層中，其中第二射極區具有第一導電型；層間介電層，設於第一射極層上；及射極電極，與第一射極層及第二射極區電性連結，其中層間介電層係設於閘極電極與射極電極之間。

本發明實施例更提供一種絕緣閘極雙極性電晶體之製造方法，包括：提供基板，具有第一導電型，且具有上表面及下表面；形成第一射極區，具有第二導電型，且自基板之上表面延伸入基板中，且第二導電型與第一導電型不同；形成溝槽(trench)，自基板之上表面延伸穿越第一射極區至基板中，其中溝槽具有相對之第一側及第二側；形成閘極結構，包括閘極介電層及閘極電極，其中閘極電極填入溝槽中且延伸至基板之上表面上，其中在第一側及第二側之閘極電極於基板之上表面上的延伸距離不同，而閘極介電層設於閘極電極與溝槽之間、以及閘極電極與第一射極區之間；形成第二射極區於閘極電極兩側之第一射極區中，其中第二射極區具有第一導電型；形成層間介電層於閘極電極上；形成射極電極，射極電極與第一射極區、第二射極區電性連結，且層間介電層設於閘極電極與射極電極之間；形成集極區，具有第二導電型，且自基板之下表面延伸入基板中，其中基板未形成有第一射極區、第二射極區及集極區之部分係作為第一導電型漂移區；及形成集極電極，集極電極電性連結集極區。

本發明實施例又提供一種絕緣閘極雙極性電晶體之製造方法，包括：提供基板，具有第二導電型，其中基板係作為集極區；形成磊晶層於基板上，磊晶層具有第一導電型，且第一導電型與第二導電型不同；形成第一射極區，自磊晶層之表面延伸入磊晶層中，且具有第二導電型；形成溝槽(trench)，自第一射極區之表面延伸穿越第一射極區至磊晶層中，其中溝槽具有相對之第一側及第二側；形成閘極結構，包括閘極介電層及閘極電極，其中閘極電極填入溝槽中且延伸至第一射極區之表面，其中在第一側及第二側之閘極電極於第一射極區之表面上的延伸距離不同，而閘極介電層設於閘極電極與溝槽之間、以及閘極電極與第一射極區之間；形成第二射極區於閘極電極兩側之第一射極區中，其中第二射極區具有第一導電型，其中磊晶層未形成有第一射極區及第二射極區之部分係作為第一導電型漂移區；形成層間介電層於閘極電極上；形成射極電極，射極電極與第一射極區、第二射極區電性連結，且層間介電層設於閘極電極與射極電極之間；及形成集極電極，集極電極電性連結集極區。

為讓本發明之特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。

100‧‧‧基板

100A‧‧‧上表面

100B‧‧‧下表面

110‧‧‧第一射極區/層

120‧‧‧溝槽

S1‧‧‧第一側

S2‧‧‧第二側

130‧‧‧閘極結構

130P‧‧‧水平閘極部分

130V‧‧‧垂直閘極部分

140‧‧‧介電材料層

150‧‧‧導電層

160‧‧‧閘極介電層

170‧‧‧閘極電極

180‧‧‧第二射極區

190‧‧‧層間介電層

200‧‧‧接點開口

210‧‧‧第三射極區

220‧‧‧射極電極

230‧‧‧集極預定區

240‧‧‧預定漂移區

250‧‧‧重摻雜緩衝層

260‧‧‧集極區/層

255/270‧‧‧第一導電型漂移區/層

280‧‧‧集極電極

300‧‧‧絕緣閘極雙極性電晶體

T1‧‧‧厚度

T2‧‧‧厚度

T3‧‧‧厚度

W1‧‧‧寬度

W2‧‧‧寬度

W3‧‧‧寬度

W4‧‧‧寬度

W5‧‧‧寬度

第1-8圖係本發明實施例之絕緣閘極雙極性電晶體在其製造方法中各階段的剖面圖；第9圖係本發明另一實施例之絕緣閘極雙極性電晶體的剖面圖；第10圖係絕緣閘極雙極性電晶體之電流密度與電壓分析圖；第11圖係為第10圖之局部放大圖；第12圖係絕緣閘極雙極性電晶體之安全操作區域與導通電壓分析圖；第13圖係絕緣閘極雙極性電晶體之開關性能分析圖；第14圖係為第13圖之局部放大圖；第15圖係絕緣閘極雙極性電晶體之電場分析圖；及第16圖係絕緣閘極雙極性電晶體之崩潰電壓分析圖。

以下針對本發明實施例之絕緣閘極雙極性電晶體作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本發明之不同樣態。以下所述特定的元件及排列方式僅為簡單描述本發明。當然，這些僅用以舉例而非本發明之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

必需了解的是，為特別描述或圖示之元件可以此技術人士所熟知之各種形式存在。此外，當某層在其它層或基板「上」時，有可能是指「直接」在其它層或基板上，或指某層在其它層或基板上，或指其它層或基板之間夾設其它層。

此外，實施例中可能使用相對的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖示的一個元件對於另一元件的相對關係。能理解的是，如果將圖示的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。

在此，「約」、「大約」之用語在一些實施例中通常表示在一給定值或範圍的20%或其它數值之內，較佳是10%之內，且更佳是5%之內。在此給定的數量為大約的數量，意即在沒有特定說明的情況下，仍可隱含「約」、「大約」之含義。

本發明實施例可利用一非對稱閘極結構以降低此絕緣閘極雙極性電晶體的電流密度(current density)及關閉損失(turn-off loss)且同時維持其導通電壓(turn on voltage)。

參見第1圖，首先提供一基板100。此基板100可包括：單晶結構、多晶結構或非晶結構的矽或鍺之元素半導體；氮化鎵(GaN)、碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)或銻化銦(indium antimonide)等化合物半導體；SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等合金半導體或其它適合的材料及/或上述組合。此基板100具有第一導電型。例如，當第一導電型為N型時，此基板100可為輕摻雜N型基板。此外，基板100具有上表面100A及下表面100B。

接著，於基板100中形成第一射極區110(亦稱為第一射極層110)。此第一射極區110自基板100之部分上表面 100A(亦可稱為第一射極層110之表面100A)延伸入基板100中，如第1圖所示，第一射極區110僅延伸入基板100之部分深度，亦即，此第一射極區110之厚度T1小於基板100之厚度T2。此第一射極區110具有第二導電型，且此第二導電型與第一導電型不同。此第一射極區110可藉由離子佈植步驟形成，例如，在一實施例中，當此第二導電型為P型時，可於預定形成此第一射極區110之區域佈植硼離子、銦離子或二氟化硼離子(BF₂ ⁺)。

接著，參見第2圖，形成溝槽(trench)120。此溝槽120自基板100之上表面100A延伸穿越第一射極區110並進入基板100中(亦即延伸進入後續之第一導電型漂移層中或後文另一實施例之磊晶層中)，且此溝槽120具有相對之第一側S1及第二側S2。

接著參見第3圖及第4圖，形成閘極結構130。在一些實施例中，此閘極結構130可由以下步驟形成。首先，參見第3圖，順應性形成一介電材料層140於溝槽120之側壁與底部及基板100之上表面100A上。接著，毯覆性沈積一導電層150於介電材料層140上且填入溝槽120中。之後，如第4圖所示，以微影與蝕刻步驟圖案化介電材料層140及導電層150以分別形成閘極介電層160及閘極電極170並完成閘極結構130。易言之，此閘極結構130包括閘極介電層160及閘極電極170。

上述介電材料層140(用以形成閘極介電層160)可為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數介電材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料之其它高介電常數介電材料、或上述組合。此介電材料層140可藉由化學氣相沉積法(CVD)或旋轉塗佈法形成，此化學氣相沉積法例如可為低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition，PECVD)、原子層化學氣相沉積法之原子層沉積法(atomic layer deposition，ALD)或其它常用的方法。

前述導電層150之材料(亦即閘極電極170之材料)可為非晶矽、複晶矽或上述之組合。此導電層150之材料可藉由前述之化學氣相沉積法(CVD)或其它任何適合的沈積方式形成，例如，在一實施例中，可用低壓化學氣相沈積法(LPCVD)在525~650℃之間沈積而製得非晶矽導電材料層或複晶矽導電層150，其厚度範圍可為約1000Å至約10000Å。

此外，閘極電極170之頂部可更包括一金屬矽化物層(未繪示)，此金屬矽化物可包括但不限於矽化鎳(nickel silicide)、矽化鈷(cobalt silicide)、矽化鎢(tungsten silicide)、矽化鈦(titanium silicide)、矽化鉭(tantalum silicide)、矽化鉑 (platinum silicide)以及矽化鉺(erbium silicide)。

如第4圖所示，此閘極結構130包括設於溝槽120外之水平閘極部分130P以及設於溝槽120中之垂直閘極部分130V如第4圖所示。由於垂直閘極部分130V係以偏離閘極結構130之中央的方式設置，因此此垂直閘極部分130V之中軸線不對準水平閘極部分130P之中軸線，故此閘極結構130亦可稱為非對稱閘極結構130。

繼續參見第4圖，閘極介電層160直接接觸第一射極區110與基板100，且延伸至基板100之上表面100A上，而閘極電極170係設於閘極介電層160上且填入溝槽120。此閘極介電層160使閘極電極170與第一射極區110、基板100及後續形成之第二射極區電性絕緣。易言之，在閘極結構130中，此閘極電極170係填入溝槽120中且延伸至基板100之上表面100A(亦即延伸至第一射極區/層110之表面上)，且在第一側S1及第二側S2之閘極電極170於基板100(或第一射極區/層110)之上表面100A上的延伸距離不同。而閘極介電層160係設於閘極電極170與溝槽120之間、以及閘極電極170與第一射極區110之間。

非對稱閘極結構130之水平閘極部分130P可延長最終形成之絕緣閘極雙極性電晶體之通道區，以降低裝置之電流密度以及關閉損失，例如，可降低約20%之電流密度，並使關閉時間由435ns降至295ns。

另一方面，在此非對稱閘極結構130中，當此垂直閘極部分130V越偏離閘極電極170之中央，即表示其越接近後續形成於閘極電極170兩側之第二射極區。而在以水平閘極部分130P降低電流密度與關閉損失的同時，若此垂直閘極部分130V越接近第二射極區，則最終形成之絕緣閘極雙極性電晶體之導通電壓之增加量越低。在一些實施例中，若此閘極結構130之垂直閘極部分130V直接接觸第二射極區，則絕緣閘極雙極性電晶體之導通電壓的增加量幾乎為0，亦即其導通電壓幾乎不會升高。因此，非對稱閘極結構130之垂直閘極部分130V可維持最終形成之絕緣閘極雙極性電晶體之導通電壓，使之不會升高太多，或甚至不會升高。

因此，本案之非對稱閘極結構130由於同時具有水平閘極部分130P以及垂直閘極部分130V，故其可降低關閉損失及降低電流密度，且同時不影響導通電壓，解決了習知絕緣閘極雙極性電晶體中導通電壓與電流密度或關閉損失之間具有抵換(trade-off)之問題。

接著，如第5圖所示，形成第二射極區180於閘極電極170兩側之第一射極區110中，且此第二射極區180具有第一導電型。例如，在一實施例中，此第二射極區180為重摻雜第一導電型。此第二射極區180自基板100之上表面100A(亦可稱為第一射極層110之表面100A)延伸入第一射極區110中，在本發明實施例中，第二射極區180僅延伸入第一射極區110之部分深度，亦即，此第二射極區180之厚度T3小於第一射極區110之厚度T1。在一實施例中，此第二射極區180可藉由離子佈植步驟形成。例如，當此第一導電型為N型時，可於預定形成此第二射極區180之區域佈植磷離子或砷離子。

繼續參見第5圖，在一些實施例中，位於溝槽120 之第二側S2的第二射極區180可直接接觸溝槽120。由前述可知，當位於第二側S2的第二射極區180直接接觸溝槽120時，絕緣閘極雙極性電晶體之導通電壓的增加量可幾乎為0。另外，在本實施例中，閘極電極170不延伸至第二側S2之基板100之上表面100A上，亦即，在第二側S2之閘極電極170於基板100或第一射極區/層110之上表面100A上的延伸距離為0。然而，此技術領域中具有通常知識者當可理解閘極電極170亦可延伸至第二側S2之基板100之上表面100A上，且位於第二側S2的第二射極區180亦可不直接接觸溝槽120，此部分將於後文另一實施例詳細說明。

此外，位於溝槽120之第一側S1的第二射極區180與溝槽120間隔有寬度W2。此寬度W2約為水平閘極部分130P之寬度W3減去溝槽120之寬度W4以及第二射極區180擴散至水平閘極部分130P下方之寬度W5所得之距離。在一些實施例中，寬度W2為第一射極區110之寬度W1的0.05-0.2倍。在一實施例中，若寬度W2過寬，例如寬於第一射極區110之寬度W1的0.2倍，則會過度降低最終形成之絕緣閘極雙極性電晶體的電流密度(例如降低超過約20%之電流密度)，使最終形成之絕緣閘極雙極性電晶體難以應用於實際半導體裝置中。然而，若此寬度W2過窄，例如窄於第一射極區110之寬度W1的0.05倍，則無法有效降低最終形成之絕緣閘極雙極性電晶體的電流密度(例如降低之電流密度少於約5%)，使最終形成之絕緣閘極雙極性電晶體短路電路測試(short circuit test)的特性不佳。

接著，繼續參見第5圖，形成層間介電層190於閘極電極170上。此層間介電層190覆蓋閘極結構130位於溝槽120外之部分的頂部及側壁。此層間介電層190係用以將閘極電極170與後續形成之射極電極電性絕緣。層間介電層190可為氧化矽、氮化矽、氮氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、旋塗式玻璃(SOG)、或其它任何適合之介電材料、或上述之組合。層間介電層190可藉由前述之化學氣相沉積法(CVD)、旋轉塗佈法或高密度之電漿(high density plasma，HDP)沉積以及圖案化步驟形成。

接著，參見第6圖，進行一接點蝕刻步驟蝕穿層間介電層190及第二射極區180以形成接點開口200。此蝕刻步驟可包括反應離子蝕刻(reactive ion etch，RIE)、電漿蝕刻或其它合適的蝕刻步驟。接著，可選擇性進行一離子佈植步驟以形成一第三射極區210於第一射極區110中，此第三射極區210可為重摻雜第二導電型。本發明實施例中形成第三射極區210之步驟並未使用額外之罩幕，因此可降低生產成本。前述實施例係以先形成溝槽再搭配摻雜製程以形成第三射極區210，在其它實施例中，亦可僅使用摻雜製程，於預定區域形成第三射極區，透過此方式形成之第三射極區的深度，將與第二射極區180的深度相當。

接著，參見第7圖，形成射極電極220。此射極電極220與第二射極區180及第三射極區210電性連結。此射極電極220又透過第三射極區210耦接至(電性連結至)第一射極區110。在一些實施例中，射極電極220係形成於層間介電層190上且填入接點開口200中。此射極電極220可為單層或多層之金、鉻、鎳、鉑、鈦、鋁、銥、銠、銅、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。此射極電極220可藉由例如為濺鍍法、電鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積製程形成。此外，層間介電層190係設於閘極電極170與射極電極220之間，此層間介電層190可使閘極電極170與射極電極220電性絕緣。

接著，於射極電極220後，可選擇性薄化基板100(圖式並未繪示此薄化步驟)。此薄化後之基板100之厚度會依操作電壓及元件結構而有所不同。

如第7圖所示，基板100之底部為集極預定區230，而基板100中除第一射極區110、第二射極區180、第三射極區210以及集極預定區230以外之區域係作為預定漂移區240。

接著，於形成射極電極220後或薄化基板100之後(若有進行薄化基板100之步驟的話)，可選擇性形成重摻雜緩衝層250於預定漂移區240中(亦即形成於後續之第一導電型漂移區/層中)。此重摻雜緩衝層250具有第一導電型，且可用以進一步縮小最終形成之絕緣閘極雙極性電晶體的尺寸。此重摻雜緩衝層250可藉由離子佈植步驟形成。例如，當此第一導電型為N型時，可於預定形成此重摻雜緩衝層250之區域佈植磷離子或砷離子。在另一實施例中，可在第1圖中的基板100的底面可預先透過熱擴散(thermal diffusion)的方式形成具有第一導電型的重摻雜緩衝層(例如第7~8圖的重摻雜緩衝層250)，熱擴散製程的溫度約為1100℃~1200℃。如此一來，即可使用摻雜製程搭配熱擴散製程形成所要的具有預定厚度的緩衝層。舉例來說，可先針對一半導體基板(例如N型基板)進行摻雜搭配熱擴散的製程，分別於半導體基板相對的兩個表面延伸至半導體基板中形成緩衝層，接著再將此半導體基板沿著與上述兩個表面平行的方向對切成兩個半導體基板，對切後的基板的一面具有緩衝層，另一面則不具有緩衝層，接著即可開始在未具有緩衝層的表面進行後續的步驟(例如第1圖中的步驟)。

接著，參見第8圖，進行離子佈植步驟佈植第二導電型摻質以於集極預定區230處形成集極區260(亦稱為集極層260)，此集極區260具有該第二導電型，且自基板100之下表面100B延伸入基板100中。基板100未形成有第一射極區110、第二射極區180、第三射極區210、集極區260以及重摻雜緩衝層250之部分係作為第一導電型漂移區255(亦稱為第一導電型漂移層255)。而重摻雜緩衝層250係位於此第一導電型漂移區255與集極區260之間。應注意的是，若未形成重摻雜緩衝層250，則基板100未形成有第一射極區110、第二射極區180、第三射極區210以及集極區260之部分270係作為第一導電型漂移區270(亦稱為第一導電型漂移層270)。

接著，繼續參見第8圖，形成集極電極280以完成絕緣閘極雙極性電晶體300的製作。此集極電極280電性連結集極區260。集極電極280可為單層或多層之金、鉻、鎳、鉑、鈦、鋁、銥、銠、銅、上述之組合或其它導電性佳的金屬材料(例如鈦鎳銀(TiNiAg))。此集極電極280可藉由例如為濺鍍法、電鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積製程形成。

前述實施例係於射極區形成之後再形成集極區，但本發明並不限於此製造方式。舉例來說，可提供具有第二導電類型(例如P+)的半導體基板，此半導體基板的摻質濃度與預定形成的IGBT 300中的集極區260的摻質濃度相符，接著在此半導體基板上以例如磊晶成長的方式選擇式地形成緩衝層(例如第7~8圖的重摻雜緩衝層250)。接著再進一步以例如磊晶成長的方式形成IGBT的漂移區(例如第8圖的第一導電型漂移區255)。接著再以例如第1~7圖之相關步驟形成IGBT的其它部份，在此實施例中，前述以磊晶成長的漂移區，就相當於第1圖中的基板100，類似第1~7圖的步驟，於此漂移區中依序形成其它部份例如第一射極區110等。

本發明實施例之絕緣閘極雙極性電晶體300包括集極電極280。集極層260，電性連結集極電極280，且具有第二導電型。第一導電型漂移層255，設於集極層260上，其中第一導電型與第二導電型不同。第一射極層110，設於第一導電型漂移層255上，且具有第二導電型。溝槽120(trench)，自第一射極層110之表面100A延伸入第一導電型漂移層255中，其中溝槽120具有相對之第一側S1及第二側S2。閘極電極170，填入溝槽120中且延伸於第一射極層110之表面100A上，其中在第一側S1及第二側S2之閘極電極170於第一射極層110之表面100A上的延伸距離不同。閘極介電層160，設於閘極電極170與溝槽120之間、以及閘極電極170與第一射極層110之間。第二射極區180，設於閘極電極170兩側之第一射極層110中，其中第二射極區180具有第一導電型。層間介電層190，設於第一射極層 110上。射極電極220，與第一射極層110及第二射極區180電性連結，其中層間介電層190係設於閘極電極170與射極電極220之間。絕緣閘極雙極性電晶體300更包括重摻雜緩衝層250，具有第一導電型且設於第一導電型漂移層255與集極層260之間。

在一些實施例中，位於溝槽120之第二側S2的第二射極區180直接接觸溝槽120。此外，在一些實施例中，閘極電極170不延伸至第二側S2之基板100之上表面100A上。再者，位於溝槽120之第一側S1的第二射極區180與溝槽120間隔有寬度W2。在一些實施例中，此寬度W2可為第一射極區110之寬度W1的約0.05-0.2倍。

應注意的是，雖然在第8圖所示之實施例中，位於溝槽之第二側的第二射極區直接接觸溝槽，且閘極電極未延伸至第二側之基板之上表面上。然而此技術領域中具有通常知識者當可理解位於溝槽之第二側的第二射極區亦可不直接接觸溝槽，且當第二側的第二射極區未直接接觸溝槽時，閘極電極必須延伸至第二側之基板之上表面上以使裝置之電路可運作。

詳細而言，如第9圖所示，位於第二側S2的第二射極區180亦可不直接接觸溝槽120，此位於溝槽120之第二側S2的第二射極區180與溝槽120間隔有寬度W6。寬度W2大於寬度W6，而寬度W6大於或等於0，當寬度W6等於0時，即表示位於第二側S2的第二射極區180直接接觸溝槽120。而當第二側S2的第二射極區180未直接接觸溝槽120時，閘極電極170需延伸至第二側S2之基板100之上表面100A上。之後，經熱擴散處理後，右側射極區180將會擴散並直接與溝槽120之第二側S2接觸，以形成垂直的通道。

應注意的是，雖然在以上之實施例中，皆以第一導電型為N型，第二導電型為P型說明，然而，此技術領域中具有通常知識者當可理解第一導電型亦可為P型，而此時第二導電型則為N型。

表1顯示本發明實施例與比較例之絕緣閘極雙極性電晶體之性能比較，而第10圖係絕緣閘極雙極性電晶體之電流密度與電壓分析圖，第11圖係為第10圖於A部分之局部放大圖。此分析圖係由電腦軟體(Technology Computer Aided Design，TCAD)模擬所得。此實施例是以第8圖所示之結構作測試，其中W2/W1之比值為約0.9/6.0至約1.0/5.9，例如為約0.95/5.95，而比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)與本發明實施例之絕緣閘極雙極性電晶體之差異在於其閘極結構僅具有垂直閘極130V部分，而不具有水平閘極130P部分，且其第二射極區180直接接觸第一側S1的垂直閘極130V部分。第10圖顯示相較於比較例之溝槽式絕緣閘極雙極性電晶體之電流密度，本發明實施例之絕緣閘極雙極性電晶體的電流密度減少了約20%(例如第10圖之B部分)。此外，參見第10、11圖及表1，本發明實施例之絕緣閘極雙極性電晶體的導通電壓為2.68V，而比較例之溝槽式絕緣閘極雙極性電晶體的導通電壓為2.65V。由此可知，本發明實施例之絕緣閘極雙極性電晶體在降低裝置之電流密度的同時不會影響其導通電壓(turn on voltage)，且此電流密度之降低可降低絕緣閘極雙極性電晶體發生短路電路測試之失效機率。

第12圖係絕緣閘極雙極性電晶體之安全操作區域與導通電壓分析圖。此實施例是以第8圖所示之結構作測試，其中W2/W1之比值為約0.9/6.0至約1.0/5.9，例如為約0.95/5.95，且第二射極區180直接接觸第二側S2之溝槽120(亦即第二射極區直接接觸第二側S2之垂直閘極130V部分)之絕緣閘極雙極性電晶體作分析。另外此分析中的比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)與本發明實施例之絕緣閘極雙極性電晶體之差異在於其閘極結構僅具有垂直閘極130V部分，而不具有水平閘極130P部分，且其第二射極區180直接接觸第一側S1的垂直閘極130V部分。而比較例之水平式絕緣閘極雙極性電晶體(比較例之水平式IGBT)與本發明實施例之絕緣閘極雙極性電晶體之差異在於其閘極結構僅具有水平閘極130P部分，而不具有垂直閘極130V部分。

第12圖顯示比較例之溝槽式絕緣閘極雙極性電晶體雖具有較低之導通電壓(約2.65V)，但其安全操作區域較差(約5μs)。而比較例之水平式絕緣閘極雙極性電晶體雖具有較佳之安全操作區域(約7μs)，但其導通電壓較高(約3.7V)。由此可知，比較例之溝槽式絕緣閘極雙極性電晶體與比較例之水平式絕緣閘極雙極性電晶體無法同時具有上述兩個優點。相較之下，本發明實施例之絕緣閘極雙極性電晶體可兼具比較例之溝槽式絕緣閘極雙極性電晶體與比較例之水平式絕緣閘極雙極性電晶體之優點，亦即，本發明實施例之絕緣閘極雙極性電晶體同時具有較佳之導通電壓(約2.68V)以及較佳之安全操作區域(約7μs)。本發明實施例之絕緣閘極雙極性電晶體可同時具有上述兩個優點之原因，係因為其可在降低裝置之電流密度的同時不會影響其導通電壓，故其導通電壓可幾乎不升高而與比較例之溝槽式絕緣閘極雙極性電晶體大抵相同。而本發明實施例之絕緣閘極雙極性電晶體所降低之電流密度可使其具有較佳之安全操作區域，甚至與比較例之水平式絕緣閘極雙極性電晶體之安全操作區域大抵相同，如第12圖所示。

第13圖係絕緣閘極雙極性電晶體之開關性能分析圖，而第14圖係為第13圖於C部分之局部放大圖。此分析圖係由電腦軟體(TCAD)模擬所得。此實施例是以第8圖所示之結構作測試，其中W2/W1之比值為約0.9/6.0至約1.0/5.9，例如為約0.95/5.95，而比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)與前述實施例之比較例的溝槽式IGBT相同。第13圖、第14圖及表1顯示將本發明實施例之絕緣閘極雙極性電晶體(實施例IGBT)與比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)施予相同電壓，並同時關閉電壓時，本發明實施例之絕緣閘極雙極性電晶體的電流之關閉時間為295ns，而比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)之關閉時間為435ns。由此可知，本發明實施例之絕緣閘極雙極性電晶體的閘極結構可大幅降低裝置之關閉時間。

第15圖係絕緣閘極雙極性電晶體之電場分析圖。此圖之橫軸表示絕緣閘極雙極性電晶體從上表面100A至下表面100B的方向(亦即第1圖中的方向Y)，縱軸表示此絕緣閘極雙極性電晶體於該位置之電場。此實施例是以第8圖所示之結構作測試，其中W2/W1之比值為約0.9/6.0至約1.0/5.9，例如為約0.95/5.95，而比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)與前述實施例之比較例的溝槽式IGBT相同。由第15圖可知，相較於比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)，本發明實施例之絕緣閘極雙極性電晶體內部之電場分布均勻許多，且第15圖中的A點至B點的區間之電場較強。由於較強之電場可具有電洞之阻擋效果，降低關閉時間，故本案具有較強之電場的絕緣閘極雙極性電晶體可大幅降低裝置之關閉時間。

第16圖係本發明實施例與比較例之絕緣閘極雙極性電晶體在關閉狀態下之崩潰電壓分析圖。此分析圖係由電腦軟體(TCAD)模擬所得。此實施例是以第8圖所示之結構作測試，且其中W2/W1之比值為約0.9/6.0至約1.0/5.9，例如為約 0.95/5.95，而比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)與前述實施例之比較例的溝槽式IGBT相同。第16圖與表1顯示本發明實施例之絕緣閘極雙極性電晶體的電流之崩潰電壓為1250V，而比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)之崩潰電壓亦為1250V。由此可知，本發明實施例之絕緣閘極雙極性電晶體在降低裝置之關閉時間與電流密度的同時不會影響其崩潰電壓。

再者，表1是以第8圖所示之結構作測試，且其中W2/W1之比值為約0.9/6.0至約1.0/5.9，例如為約0.95/5.95，而比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)與前述實施例之比較例的溝槽式IGBT相同。由表1可知，本發明實施例之絕緣閘極雙極性電晶體的電流之閂鎖電流密度(latch up current density)為1450A/cm²，而比較例之溝槽式絕緣閘極雙極性電晶體(比較例之溝槽式IGBT)之閂鎖電流密度為1500A/cm²。由此可知，本發明實施例之絕緣閘極雙極性電晶體在降低裝置之關閉時間與電流密度的同時不會影響其閂鎖電流密度。

綜上所述，本發明實施例之絕緣閘極雙極性電晶體可降低電流密度與關閉損失，且同時不影響其導通電壓、崩潰電壓及閂鎖電流密度。此外，電流密度之降低可降低絕緣閘極雙極性電晶體發生短路電路測試之失效機率，提昇裝置之良率。且由於關閉損失的降低，當裝置關閉後，流動之載子可快速減少，因此可更進一步縮短裝置的開關時間(switching time)，大幅增進裝置之性能。

雖然本發明的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。此外，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本發明使用。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本發明之保護範圍也包括各個申請專利範圍及實施例的組合。