TWI544627B - 絕緣閘極雙極性電晶體及其製造方法 - Google Patents

Description

絕緣閘極雙極性電晶體及其製造方法

本發明實施例係有關於半導體技術，且特別係有關於絕緣閘極雙極性電晶體及其製造方法。

功率元件係廣泛地使用在用於驅動及控制高功率之家電製品及車載應用等。此功率元件包括實行開關操作之大輸出的功率電晶體。此種功率電晶體，除了功率金氧半場效電晶體(MOSFET)、功率雙極性電晶體外，更包括絕緣閘極雙極性電晶體(insulated gate bipolar transistor，IGBT)。絕緣閘極雙極性電晶體兼具金氧半場效電晶體之高輸入阻抗與雙極性電晶體之低導通電阻。

本發明實施例提供一種絕緣閘極雙極性電晶體，包括：基板，具有第一導電型，且具有上表面及下表面；第一導電型集極區及相鄰之第二導電型集極區，自基板之下表面延伸入基板中，其中第二導電型與第一導電型不同；集極電極，電性連結第二導電型集極區，且藉由集極絕緣層與第一導電型集極區電性絕緣；第一射極區，具有第二導電型，自基板之上表面延伸入基板中；第二射極區，具有第一導電型，且自基板之上表面延伸入第一射極區中，其中基板未形成有第一射極區、 第二射極區、第一導電型集極區及第二導電型集極區之部分係作為第一導電型基極區；射極電極，與第一射極區及第二射極區電性連結；閘極介電層，設於第一射極區、第二射極區與基板上；及閘極電極，設於閘極介電層上。

本發明實施例更提供一種絕緣閘極雙極性電晶體， 包括：基板，具有第一導電型，且具有上表面及下表面；第一導電型集極區及相鄰之第二導電型集極區，自基板之下表面延伸入基板中，其中第二導電型與第一導電型不同；集極電極，電性連結第二導電型集極區，且藉由集極絕緣層與第一導電型集極區電性絕緣；第一射極區，具有第二導電型，且自基板之上表面延伸入基板中；第二射極區，具有第一導電型，且自基板之上表面延伸入第一射極區中，其中基板未形成有第一射極區、第二射極區、第一導電型集極區及第二導電型集極區之部分係作為第一導電型基極區；射極電極，與第一射極區及第二射極區電性連結；溝槽(trench)，自基板之上表面延伸穿越第一射極區與第二射極區並進入基板中；閘極介電層，內襯於溝槽之側壁與底部；閘極電極，設於閘極介電層上且填入溝槽；及電極間介電層，設於閘極電極與射極電極之間。

本發明實施例又提供一種絕緣閘極雙極性電晶體 之製造方法，包括：提供基板，具有第一導電型，且具有上表面及下表面；形成第一射極區，具有第二導電型，自基板之上表面延伸入基板中，且第二導電型與第一導電型不同；形成閘極介電層於第一射極區與基板上；形成閘極電極於閘極介電層上；形成第二射極區，第二射極區具有第一導電型，且自基板 之上表面延伸入第一射極區中；形成射極電極，射極電極與第一射極區及第二射極區電性連結；形成第一導電型集極區，自基板之下表面延伸入基板中；形成集極絕緣層於第一導電型集極區上；形成第二導電型集極區相鄰於第一導電型集極區，其中基板未形成有第一射極區、第二射極區、第一導電型集極區及第二導電型集極區之部分係作為第一導電型基極區；以及形成集極電極，集極電極電性連結第二導電型集極區，且藉由集極絕緣層與第一導電型集極區電性絕緣。

本發明實施例再提供一種絕緣閘極雙極性電晶體 之製造方法，包括：提供基板，具有第一導電型，且具有上表面及下表面；形成第一射極區，具有第二導電型，且自基板之上表面延伸入基板中，且第二導電型與第一導電型不同；形成溝槽(trench)，自基板之上表面延伸穿越第一射極區至基板中；順應性形成閘極介電層於溝槽之側壁與底部上；形成閘極電極於閘極介電層上且填入溝槽；形成第二射極區，第二射極區具有第一導電型，且自基板之上表面延伸入第一射極區中；形成電極間介電層於閘極電極上；形成射極電極，射極電極與第一射極區及第二射極區電性連結，且電極間介電層設於閘極電極與射極電極之間；形成第一導電型集極區，自基板之下表面延伸入基板中；形成集極絕緣層於第一導電型集極區上；形成第二導電型集極區相鄰於第一導電型集極區，其中基板未形成有第一射極區、第二射極區、第一導電型集極區及第二導電型集極區之部分係作為第一導電型基極區；以及形成集極電極，集極電極電性連結第二導電型集極區，且藉由集極絕緣層與第一 導電型集極區電性絕緣。

為讓本發明之特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。

100‧‧‧絕緣閘極雙極性電晶體

110‧‧‧基板

110A‧‧‧上表面

110B‧‧‧下表面

120‧‧‧第一射極區

130a‧‧‧閘極介電層

130b‧‧‧電極間介電層

140‧‧‧閘極電極

150‧‧‧第二射極區

160‧‧‧第三射極區

170‧‧‧射極電極

180‧‧‧集極預定區

190‧‧‧基極預定區

190’‧‧‧第一導電型基極區

200‧‧‧重摻雜緩衝層

210‧‧‧圖案化罩幕層

220‧‧‧開口

230‧‧‧第一導電型集極區

240‧‧‧絕緣材料層

250‧‧‧圖案化罩幕層

260‧‧‧第二導電型集極區

270‧‧‧集極絕緣層

280‧‧‧集極電極

300‧‧‧絕緣閘極雙極性電晶體

310‧‧‧基板

310A‧‧‧上表面

310B‧‧‧下表面

320‧‧‧第一射極區

330‧‧‧溝槽

340‧‧‧閘極介電層

350‧‧‧閘極電極

360‧‧‧第二射極區

370‧‧‧電極間介電層

380‧‧‧開口

390‧‧‧第三射極區

400‧‧‧射極電極

410‧‧‧集極預定區

420‧‧‧基極預定區

420’‧‧‧第一導電型基極區

430‧‧‧重摻雜緩衝層

440‧‧‧圖案化罩幕層

450‧‧‧開口

460‧‧‧第一導電型集極區

470‧‧‧絕緣材料層

480‧‧‧圖案化罩幕層

490‧‧‧第二導電型集極區

500‧‧‧集極絕緣層

510‧‧‧集極電極

T1-T6‧‧‧厚度

W1-W8‧‧‧寬度

第1-7圖係本發明實施例之絕緣閘極雙極性電晶體在其製造方法中各階段的剖面圖；第8-17圖係本發明另一實施例之絕緣閘極雙極性電晶體在其製造方法中各階段的剖面圖；第18圖係絕緣閘極雙極性電晶體之開關性能分析圖；及第19圖係絕緣閘極雙極性電晶體之崩潰電壓分析圖。

以下針對本發明實施例之絕緣閘極雙極性電晶體作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本發明之不同樣態。以下所述特定的元件及排列方式儘為簡單描述本發明。當然，這些僅用以舉例而非本發明之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

必需了解的是，為特別描述或圖示之元件可以此 技術人士所熟知之各種形式存在。此外，當某層在其它層或基板「上」時，有可能是指「直接」在其它層或基板上，或指某層在其它層或基板上，或指其它層或基板之間夾設其它層。

此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖示的一個元件對於另一元件的相對關係。能理解的是，如果將圖示的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。

在此，「約」、「大約」之用語通常表示在一給定值或範圍的20%或其它數值之內，較佳是10%之內，且更佳是5%之內。在此給定的數量為大約的數量，意即在沒有特定說明的情況下，仍可隱含「約」、「大約」之含義。

本發明實施例係利用一第一導電型集極區及形成於其上之集極絕緣層以降低此絕緣閘極雙極性電晶體的關閉損失(turn-off loss)且同時維持其導通電壓(on voltage)。

參見第1圖，首先提供一基板110。此基板110可包括：結晶結構、多晶結構或非晶結構的矽或鍺之元素半導體；氮化鎵(GaN)、碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)或銻化銦(indium antimonide)等化合物半導體；SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等合金半導體或其它適合的材料及/或上述組合。在一實施例中，此基板110具有第一導電型。例如，當第一導電型為N型時，此基板110可為輕摻雜N型基板。此外，基板110具有上表面110A 及下表面110B。

接著，於基板110中形成第一射極區120。此第一射極區120自基板110之部分上表面110A延伸入基板110中，如第1圖所示，第一射極區120之寬度W2小於基板110之寬度W1。在本發明實施例中，第一射極區120僅延伸入基板110之部分深度，亦即，此第一射極區120之厚度T2小於基板110之厚度T1。此第一射極區120具有第二導電型，且此第二導電型與第一導電型不同。例如，此第一射極區120可藉由離子佈植步驟形成。在一實施例中，當此第二導電型為P型時，可於預定形成此第一射極區120之區域佈植硼離子、銦離子或二氟化硼離子(BF₂ ⁺)。

接著，參見第2圖，形成閘極介電層130a於第一射極區120與基板110上，並形成閘極電極140於閘極介電層130a上。在一實施例中，可先依序毯覆性沈積一介電材料層(未繪示)及位於其上之導電材料層(未繪示)於基板110之上表面110A上，再將此介電材料層及導電材料層經微影與蝕刻製程分別圖案化以形成閘極介電層130a及閘極電極140。

上述介電材料層(用以形成閘極介電層130a)可為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數(high-k)介電材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、 Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料之其它高介電常數介電材料、或上述組合。此介電材料層可藉由化學氣相沉積法(CVD)或旋轉塗佈法形成，此化學氣相沉積法例如可為低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition，PECVD)、原子層化學氣相沉積法之原子層沉積法(atomic layer deposition，ALD)或其它常用的方法。

前述導電材料層之材料(亦即閘極電極140之材料) 可為非晶矽、複晶矽、一或多種金屬、金屬氮化物、導電金屬氧化物、或上述之組合。上述金屬可包括但不限於鉬(molybdenum)、鎢(tungsten)、鈦(titanium)、鉭(tantalum)、鉑(platinum)或鉿(hafnium)。上述金屬氮化物可包括但不限於氮化鉬(molybdenum nitride)、氮化鎢(tungsten nitride)、氮化鈦(titanium nitride)以及氮化鉭(tantalum nitride)。上述導電金屬氧化物可包括但不限於釕金屬氧化物(ruthenium oxide)以及銦錫金屬氧化物(indium tin oxide)。此導電材料層之材料可藉由前述之化學氣相沉積法(CVD)、濺鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積方式形成，例如，在一實施例中，可用低壓化學氣相沈積法(LPCVD)在525~650℃之間 沈積而製得非晶矽導電材料層或複晶矽導電材料層，其厚度範圍可為約1000Å至約10000Å。

此外，閘極電極140之頂部可更包括一金屬矽化物層，此金屬矽化物可包括但不限於矽化鎳(nickel silicide)、矽化鈷(cobalt silicide)、矽化鎢(tungsten silicide)、矽化鈦(titanium silicide)、矽化鉭(tantalum silicide)、矽化鉑(platinum silicide)以及矽化鉺(erbium silicide)。

如第2圖所示，閘極電極140係設於閘極介電層130a上。詳細而言，閘極介電層130a與閘極電極140皆設於第一射極區120與基板110上，且閘極介電層130a使閘極電極140與第一射極區120及基板110電性絕緣。

接著，繼續參見第2圖，於第一射極區120中形成具有第一導電型之第二射極區150。例如，在一實施例中，此第二射極區150為重摻雜第一導電型，此外，此第二射極區150自基板110之部分上表面110A延伸入第一射極區120中，如第2圖所示。在本發明實施例中，第二射極區150僅延伸入第一射極區120之部分深度，亦即，此第二射極區150之厚度T3小於第一射極區120之厚度T2。此第二射極區150可藉由離子佈植步驟形成。例如，當此第一導電型為N型時，可於預定形成此第二射極區150之區域佈植磷離子或砷離子。

接著，可選擇性(optionally)進行一離子佈植步驟以形成一第三射極區160於第二射極區150中。此第三射極區160亦自基板110之部分上表面110A延伸入第一射極區120中，且厚度可等於或不等於T3。一般來說，第三射極區160之厚度 深於T3。第三射極區160鄰接第二射極區150。此第三射極區160可為重摻雜第二導電型。第二射極區150與第三射極區160之總寬度W3小於第一射極區120之寬度W2。接著，在上表面110A形成電極間介電層130b其覆蓋閘極電極140之頂部及側壁以及第二射極區150(圖未繪示)。

接著，蝕刻覆蓋在部分的第二射極區150之電極間介電層130b(圖未繪示)。參見第3圖，最後形成電極間介電層130b覆蓋閘極電極140之頂部及側壁。此電極間介電層130b係用以將閘極電極140與後續形成之射極電極電性絕緣。電極間介電層130b可為氧化矽、氮化矽、氮氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、旋塗式玻璃(SOG)、高密度之電漿(high density plasma，HDP)沉積或其它任何適合之介電材料、或上述之組合。電極間介電層130b可藉由前述之化學氣相沉積法(CVD)或旋轉塗佈法以及圖案化步驟形成。

接著，形成射極電極170。此射極電極170與第二射極區150及第三射極區160電性連結。此射極電極170又透過第三射極區160耦接至第一射極區120。射極電極170可為單層或多層之金、鉻、鎳、鉑、鈦、鋁、銥、銠、銅、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。此射極電極170可藉由例如為濺鍍法、電鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積製程形成。

接著，於射極電極170後，可選擇性(optionally)薄化基板110(圖式並未繪示此薄化後之基板)。此薄化後之基板 110之厚度會依操作電壓及元件結構而有所不同。

如第3圖所示，基板110之底部為集極預定區180， 而基板110中除第一射極區120、第二射極區150、第三射極區160以及集極預定區180以外之區域係作為基極預定區190。而於薄化基板110之後，可選擇性(optionally)形成重摻雜緩衝層200於基極預定區190中(亦即形成於後續之第一導電型基極區中)。此重摻雜緩衝層200具有第一導電型，且可用以進一步縮小最終形成之絕緣閘極雙極性電晶體的尺寸。此重摻雜緩衝層200可藉由離子佈植步驟形成。例如，當此第一導電型為N型時，可於預定形成此重摻雜緩衝層200之區域佈植磷離子或砷離子。

接著，參見第4圖，形成圖案化罩幕層210於基板 110之下表面110B上。此圖案化罩幕層210可為圖案化光阻或例如為二氧化矽、氮化矽或氮氧化矽的圖案化硬罩幕層。此圖案化罩幕層210具有開口220露出預定形成第一導電型集極區之基板110。

接著，經由開口220進行一離子佈植步驟以形成第 一導電型集極區230於基板110之中，此第一導電型集極區230自基板110之下表面110B延伸入基板110中。此第一導電型集極區230可降低基板110中的與第二導電型對應之載子數量。例如，當第二導電型為P型時，可降低基板110中電洞之數量。因此，此第一導電型集極區230可降低關閉損失(turn-off loss)，且同時不影響導通電壓(on voltage)、崩潰電壓及閂鎖電流密度(latch up current density)。此外，由於關閉損失的降低，當裝 置關閉後，流動之載子可快速減少，因此可更進一步縮短裝置的開關時間(switching time)，大幅增進裝置之性能。

在一實施例中，當此第一導電型為N型時，可於預 定形成第一導電型集極區之基板110佈植磷離子或砷離子以形成第一導電型集極區230。此第一導電型集極區230之寬度W4可為基板110寬度W1之約0.2-0.8倍，例如為約0.3-0.6倍。在此實施例中，若此第一導電型集極區230之寬度W4過寬，例如寬於基板110寬度W1之0.8倍，則基板110中與第二導電型對應之載子數量會過低，使導通電壓增加。然而，若此第一導電型集極區230之寬度W4過窄，例如窄於基板110寬度W1之0.2倍，則其無法有效降低基板110中與第二導電型對應之載子數量，導致其無法有效降低裝置之關閉損失。

參見第5圖，於移除圖案化罩幕層210後，毯覆性 形成絕緣材料層240於基板110之下表面110B上。此絕緣材料層240可為氧化矽、氮化矽、氮氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、旋塗式玻璃(SOG)、或其它任何適合之介電材料、或上述之組合。絕緣材料層240可藉由前述之化學氣相沉積法(CVD)或旋轉塗佈法以及前述之圖案化步驟形成。在一實施例中，可使用四乙氧基矽烷(TEOS，tetraethyl-ortho-silicate)為反應氣體，以電漿增強(plasma enhanced)之方式沉積法並配合圖案化步驟以形成絕緣材料層240。在另一實施例中，絕緣材料層240可藉由熱氧化法直接毯覆性形成於基板110之下表面110B上。

接著，形成圖案化罩幕層250於基板110之下表面 110B上以遮蔽第一導電型集極區230並露出預定形成第二導電型集極區之基板110。此圖案化罩幕層250可為圖案化光阻或例如為二氧化矽、氮化矽或氮氧化矽的圖案化硬罩幕層。

接著，如第6圖所示，以圖案化罩幕層250作為罩 幕進行另一離子佈植步驟以形成第二導電型集極區260於基板110之中。此第二導電型集極區260亦自基板110之下表面110B延伸入基板110中。此第二導電型集極區260相鄰於第一導電型集極區230。在一實施例中，當此第二導電型為P型時，可於預定形成此第二導電型集極區260之區域佈植硼離子、銦離子或二氟化硼離子(BF₂ ⁺)。而基板110未形成有第一射極區120、第二射極區150、第三射極區160、第一導電型集極區230及第二導電型集極區260之部分係作為第一導電型基極區190’。

接著，移除未被圖案化罩幕層250遮蔽之部分絕緣 材料層240，剩餘之絕緣材料層240係作為集極絕緣層270，此集極絕緣層270係設於第一導電型集極區230上。

應注意的是，雖然前述步驟為先形成第二導電型 集極區260，再形成集極絕緣層270。然而上述步驟亦可前後互換，亦即可先移除未被圖案化罩幕層250遮蔽之部分絕緣材料層240以形成集極絕緣層270，再進行離子佈植步驟以形成第二導電型集極區260於基板110之中。

此集極絕緣層270之厚度只要能讓集極電極280與第一導電型集極區230之間電性絕緣即可，例如厚度大於10nm。另外，集極絕緣層270之寬度W5可為基板110寬度W1之約0.2-0.8倍，例如為約0.3-0.6倍。在一實施例中，集極絕緣層270 之寬度W5可與第一導電型集極區230之寬度W4相同。在另一實施例中，集極絕緣層270之寬度W5可大於第一導電型集極區230之寬度W4。應注意的是，此集極絕緣層270之寬度W5應不小於第一導電型集極區230之寬度W4，否則其無法將第一導電型集極區230及後續形成之集極電極電性絕緣。

接著，參見第7圖，移除圖案化罩幕層250，接著 形成集極電極280以完成絕緣閘極雙極性電晶體100的製作。此集極電極280電性連結第二導電型集極區260，且藉由集極絕緣層270與第一導電型集極區230電性絕緣。集極電極280可為單層或多層之金、鉻、鎳、鉑、鈦、鋁、銥、銠、銅、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。此集極電極280可藉由例如為濺鍍法、電鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積製程形成。

本發明實施例之絕緣閘極雙極性電晶體100包括 基板110，具有第一導電型，且具有上表面110A及下表面110B。 第一導電型集極區230及相鄰之第二導電型集極區260，自基板110之下表面110B延伸入基板110中，此第二導電型與第一導電型不同。集極電極280，電性連結第二導電型集極區260，且藉由集極絕緣層270與第一導電型集極區230電性絕緣。第一射極區120，具有第二導電型，自基板110之上表面110A延伸入基板110中。第二射極區150，具有第一導電型，且自基板110之上表面110A延伸入第一射極區120中。基板110未形成有第一射極區120、第二射極區150、第一導電型集極區230及第二導電型 集極區260之部分係作為第一導電型基極區190’。射極電極170，與第一射極區120及第二射極區150電性連結。閘極介電層130a，設於第一射極區120、第二射極區150與基板110上。閘極電極140，設於閘極介電層130a上。絕緣閘極雙極性電晶體100可更包括重摻雜緩衝層200，具有第一導電型且設於第一導電型基極區190’中。

第8-17圖顯示本發明另一實施例之絕緣閘極雙極 性電晶體300之製造步驟。有別於第1-7圖所示閘極介電層與閘極電極形成於第二射極區、第一射極區與基板上，本實施例中閘極介電層與閘極電極係形成於基板之溝槽(trench)中。應注意的是，後文中與前述相同或相似的元件或膜層將以相同或相似之標號表示，其材料、製造方法與功能皆與前述所述相同或相似，故此部分在後文中將不再贅述。

參見第8圖，首先提供一基板310。此基板310之材料可與前述基板110之材料相同。在一實施例中，此基板310可具有第一導電型。在一實施例中，此基板310具有第一導電型。例如，當第一導電型為N型時，此基板310可為輕摻雜N型基板。此外，基板310具有上表面310A及下表面310B。

接著，於基板310中形成第一射極區320。此第一射極區320具有第二導電型，且此第二導電型與第一導電型不同。此第一射極區320自基板310之上表面310A延伸入基板310中，如第8圖所示。在本發明實施例中，第一射極區320僅延伸入基板310之部分深度，亦即，此第一射極區320之厚度T5小於基板310之厚度T4。此第一射極區320可藉由離子佈植步驟形成。 例如，當此第二導電型為P型時，可於預定形成此第一射極區320之區域佈植硼離子、銦離子或二氟化硼離子(BF₂ ⁺)。

參見第9圖，形成溝槽(trench)330。此溝槽330自基板310之上表面310A延伸穿越第一射極區320至基板310中。

參見第10圖，順應性形成閘極介電層340於溝槽330之側壁與底部上，並形成閘極電極350於閘極介電層340上且填入溝槽330。在一實施例中，可先順應性沈積一介電材料層於溝槽330之側壁與底部上以及基板310之上表面310A上，接著毯覆性沈積一導電材料層於基板310之上表面310A上且填入溝槽330。接著，移除溝槽330外之介電材料層與導電材料層以分別形成閘極介電層340及閘極電極350。例如，可藉由回蝕刻步驟或化學機械研磨步驟來移除溝槽330外之介電材料層與導電材料層。

上述介電材料層(用以形成閘極介電層340)可為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此介電材料層可藉由化學氣相沉積法(CVD)或旋轉塗佈法形成。

前述導電材料層之材料(亦即閘極電極350之材料)可為非晶矽、複晶矽或上述之組合。且可藉由化學氣相沉積法(CVD)、濺鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積方式形成。

如第10圖所示，閘極介電層340直接接觸第一射極區320與基板310，而閘極電極350於閘極介電層340上且填入溝槽330。此閘極介電層340使閘極電極350與第一射極區320、基 板310及後續形成之第二射極區電性絕緣。

接著，如第11圖所示，於第一射極區320中形成第 二射極區360。此第二射極區360具有第一導電型，例如，在一實施例中，此第二射極區360為重摻雜第一導電型。此外，此第二射極區360自基板310之上表面310A延伸入第一射極區320中。在本發明實施例中，第二射極區360僅延伸入第一射極區320之部分深度，亦即，此第二射極區360之厚度T6小於第一射極區320之厚度T5。在一實施例中，此第二射極區360可藉由離子佈植步驟形成。例如，當此第一導電型為N型時，可於預定形成此第二射極區360之區域佈植磷離子或砷離子。

接著，形成電極間介電層370於閘極電極350上， 此電極間介電層370係用以將閘極電極350與後續形成之射極電極電性絕緣。電極間介電層370可為氧化矽、氮化矽、氮氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、旋塗式玻璃(SOG)、高密度之電漿(high density plasma，HDP)沉積或其它任何適合之介電材料、或上述之組合。閘極介電層340可藉由前述之化學氣相沉積法(CVD)或旋轉塗佈法形成。

接著，參見第12圖，進行一接點蝕刻步驟蝕穿電 極間介電層370及第二射極區360以形成接點開口380。此蝕刻步驟可包括反應離子蝕刻(reactive ion etch，RIE)、電漿蝕刻或其它合適的蝕刻步驟。接著，可選擇性(optionally)進行一離子佈植步驟以形成一第三射極區390於第一射極區320中。第三射極區390可為重摻雜第二導電型。此外，本發明實施例中形成第三射極區390之步驟並未使用額外之罩幕，因此可降低生 產成本。

接著，參見第13圖，形成射極電極400。此射極電 極400與第二射極區360及第三射極區390電性連結，此射極電極400又透過第三射極區390耦接至第一射極區320。且電極間介電層370設於閘極電極350與射極電極400之間。電極間介電層370使閘極電極350與射極電極400電性絕緣。射極電極400可為單層或多層之金、鉻、鎳、鉑、鈦、鋁、銥、銠、銅、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。此射極電極400可藉由例如為濺鍍法、電鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積製程形成。

接著，於射極電極400後，可選擇性(optionally)薄 化基板310(圖式並未繪示薄化後之基板)。此薄化後之基板310之厚度會依操作電壓及元件結構而有所不同。

如第13圖所示，基板310之底部為集極預定區410， 而基板310中除第一射極區320、第二射極區360、第三射極區390以及集極預定區410以外之區域係作為基極預定區420。而於薄化基板310之後，可選擇性(optionally)形成重摻雜緩衝層430於基極預定區420中(亦即形成於後續之第一導電型基極區中)。此重摻雜緩衝層430具有第一導電型，且可用以進一步縮小最終形成之絕緣閘極雙極性電晶體的尺寸。此重摻雜緩衝層430可藉由離子佈植步驟形成。例如，當此第一導電型為N型時，可於預定形成此重摻雜緩衝層430之區域佈植磷離子或砷離子。

接著，參見第14圖，形成圖案化罩幕層440於基板 310之下表面310B上。此圖案化罩幕層440可為圖案化光阻或例如為二氧化矽、氮化矽或氮氧化矽的圖案化硬罩幕層。此圖案化罩幕層440具有開口450露出預定形成第一導電型集極區之基板310。

接著，經由開口450進行一離子佈植步驟以形成第 一導電型集極區460於基板310之中，此第一導電型集極區460自基板310之下表面310B延伸入基板310中。此第一導電型集極區460可降低基板310中的與第二導電型對應之載子數量。例如，當第二導電型為P型時，可降低基板310中電洞之數量。

在一實施例中，當此第一導電型為N型時，可於預 定形成第一導電型集極區之基板310佈植磷離子或砷離子以形成第一導電型集極區460。此第一導電型集極區460之寬度W6可為基板310寬度W7之約0.2-0.8倍，例如為約0.3-0.6倍。應注意的是，若此第一導電型集極區460之寬度W6過寬，例如寬於基板310寬度W7之0.8倍，則基板310中與第二導電型對應之載子數量會過低，使導通電壓增加。然而，若此第一導電型集極區460之寬度W6過窄，例如窄於基板310寬度W7之0.2倍，則其無法有效降低基板310中與第二導電型對應之載子數量，導致其無法有效降低裝置之關閉損失。

參見第15圖，於移除圖案化罩幕層440後，毯覆性 形成絕緣材料層470於基板310之下表面310B上。此絕緣材料層470可為氧化矽、氮化矽、氮氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、旋塗式玻璃(SOG)、或其它任何適合之介電材料、 或上述之組合。絕緣材料層470可藉由前述之化學氣相沉積法(CVD)或旋轉塗佈法以及前述之圖案化步驟形成。在一實施例中，可使用四乙氧基矽烷(TEOS，tetraethyl-ortho-silicate)為反應氣體，以電漿增強(plasma enhanced)之方式沉積法並配合圖案化步驟以形成絕緣材料層470。在另一實施例中，絕緣材料層470可藉由熱氧化法直接毯覆性形成於基板310之下表面310B上。

接著，形成圖案化罩幕層480於基板310之下表面 310B上以遮蔽第一導電型集極區460並露出預定形成第二導電型集極區之基板310。此圖案化罩幕層480可為圖案化光阻或例如為二氧化矽、氮化矽或氮氧化矽的圖案化硬罩幕層。

接著，如第16圖所示，以圖案化罩幕層480作為罩 幕進行另一離子佈植步驟以形成第二導電型集極區490於基板310之中。此第二導電型集極區490亦自基板310之下表面310B延伸入基板310中。此第二導電型集極區490相鄰於第一導電型集極區460。在一實施例中，當此第二導電型為P型時，可於預定形成此第二導電型集極區490之區域佈植硼離子、銦離子或二氟化硼離子(BF₂ ⁺)。而基板310未形成有第一射極區320、第二射極區360、第三射極區390、第一導電型集極區460及第二導電型集極區490之部分係作為第一導電型基極區420’。

接著，移除未被圖案化罩幕層480遮蔽之部分絕緣 材料層470，剩餘之絕緣材料層470係作為集極絕緣層500，此集極絕緣層500係設於第一導電型集極區460上。

應注意的是，雖然前述步驟為先形成第二導電型 集極區490，再形成集極絕緣層500。然而上述步驟亦可前後互換，亦即可先移除未被圖案化罩幕層480遮蔽之部分絕緣材料層470以形成集極絕緣層500，再進行離子佈植步驟以形成第二導電型集極區490於基板310之中。

此集極絕緣層500之厚度只要能讓集極電極510與第一導電型集極區420’之間電性絕緣即可，例如厚度大於10nm。另外，集極絕緣層500之寬度W8可為基板310寬度W7之約0.2-0.8倍，例如為約0.3-0.6倍。在一實施例中，集極絕緣層500之寬度W8可與第一導電型集極區460之寬度W6相同。在另一實施例中，集極絕緣層500之寬度W8可大於第一導電型集極區460之寬度W6。在此實施例中，此集極絕緣層500之寬度W8應不小於第一導電型集極區460之寬度W6，否則其無法將第一導電型集極區460及後續形成之集極電極電性絕緣。

接著，參見第17圖，移除圖案化罩幕層480，接著形成集極電極510以完成絕緣閘極雙極性電晶體300的製作。此集極電極510電性連結第二導電型集極區490，且藉由集極絕緣層500與第一導電型集極區460電性絕緣。集極電極510可為單層或多層之金、鉻、鎳、鉑、鈦、鋁、銥、銠、銅、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。此集極電極510可藉由例如為濺鍍法、電鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積製程形成。

本發明實施例之絕緣閘極雙極性電晶體300包括基板310，具有第一導電型，且具有上表面310A及下表面310B。 第一導電型集極區460及相鄰之第二導電型集極區490，自基板310之下表面310B延伸入基板310中，此第二導電型與第一導電型不同。集極電極510，電性連結第二導電型集極區490，且藉由集極絕緣層與第一導電型集極區460電性絕緣。第一射極區320，具有第二導電型，且自基板310之上表面310A延伸入基板310中。第二射極區360，具有第一導電型，且自基板310之上表面310A延伸入第一射極區320中。而基板310未形成有第一射極區320、第二射極區360、第一導電型集極區460及第二導電型集極區490之部分係作為第一導電型基極區420’。射極電極400，與第一射極區320及第二射極區360電性連結。溝槽330，自基板310之上表面310A延伸穿越第一射極區320與第二射極區360並進入基板310中。閘極介電層340，內襯於溝槽330之側壁與底部。閘極電極350，設於閘極介電層340上且填入溝槽330。 電極間介電層370，設於閘極電極350與射極電極400之間。絕緣閘極雙極性電晶體300可更包括重摻雜緩衝層430，具有第一導電型且設於第一導電型基極區420’中。

應注意的是，雖然在以上之實施例中，皆以第一 導電型為N型，第二導電型為P型說明，然而，任何所屬技術領域中具有通常知識者可知此第一導電型亦可為P型，而第二導電型可為N型。

表1顯示本發明實施例與比較例之絕緣閘極雙極 性電晶體之性能比較，而第18圖係本發明一實施例與比較例之絕緣閘極雙極性電晶體之開關性能分析圖。此分析係由電腦軟體(Technology Computer Aided Design，TCAD)模擬所得。比較例1之絕緣閘極雙極性電晶體(比較例1之IGBT)與本發明實施例之絕緣閘極雙極性電晶體之差異在於其不具有第一導電型集極區及集極絕緣層，而比較例2之反向導通絕緣閘極雙極性電晶體(reverse conducting IGBT，RC-IGBT)與本發明實施例之絕緣閘極雙極性電晶體之差異在於其不具有集極絕緣層。第18圖顯示將本發明一實施例之絕緣閘極雙極性電晶體(本發明一實施例之IGBT)、比較例1之絕緣閘極雙極性電晶體(比較例1之IGBT)及比較例2之反向導通絕緣閘極雙極性電晶體(reverse conducting IGBT，RC-IGBT)施予相同電壓，並同時關閉電壓時，本發明實施例之絕緣閘極雙極性電晶體的電流之關閉時間為180ns，而比較例2之反向導通絕緣閘極雙極性電晶體(比較 例2之RC-IGBT)之關閉時間為370ns，比較例1之絕緣閘極雙極性電晶體(比較例1之IGBT)之關閉時間為435ns。由此可知，本發明一實施例之絕緣閘極雙極性電晶體的集極結構可大幅降低裝置之關閉時間。

第19圖係本發明實施例與比較例之絕緣閘極雙極 性電晶體在關閉狀態下之崩潰電壓分析圖。此分析係由電腦軟體(Technology Computer Aided Design，TCAD)模擬所得。第19圖顯示本發明實施例之絕緣閘極雙極性電晶體的電流之崩潰電壓為1375V，而比較例2之反向導通絕緣閘極雙極性電晶體(比較例2之RC-IGBT)之崩潰電壓為1375V，比較例1之絕緣閘極雙極性電晶體(比較例1之IGBT)之崩潰電壓為1250V。由此可知，本發明一實施例之絕緣閘極雙極性電晶體在降低裝置之關閉時間的同時不會影響其崩潰電壓。

再者，由表1可知，本發明實施例之絕緣閘極雙極 性電晶體的電流之導通電壓為2.5V，而比較例2之反向導通絕緣閘極雙極性電晶體(比較例2之RC-IGBT)之導通電壓為2.5V，比較例1之絕緣閘極雙極性電晶體(比較例1之IGBT)之導通電壓為2.65V。此外，本發明實施例之絕緣閘極雙極性電晶體的電流之閂鎖電流密度(latch up current density)為1600A/cm²，而比較例2之反向導通絕緣閘極雙極性電晶體(比較例2之RC-IGBT)之閂鎖電流密度為1600A/cm²，比較例1之絕緣閘極雙極性電晶體(比較例1之IGBT)之閂鎖電流密度為1500A/cm²。 由此可知，本發明一實施例之絕緣閘極雙極性電晶體在降低裝置之關閉時間的同時不會影響其導通電壓(on voltage)與閂鎖 電流密度(latch up current density)。

綜上所述，本發明實施例之絕緣閘極雙極性電晶 體可降低關閉損失(turn-off loss)，且同時不影響導通電壓(on voltage)、崩潰電壓及閂鎖電流密度(latch up current density)。 此外，由於關閉損失的降低，當裝置關閉後，流動之載子可快速減少，因此可更進一步縮短裝置的開關時間(switching time)，大幅增進裝置之性能。

雖然本發明的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。此外，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本發明使用。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本發明之保護範圍也包括各個申請專利範圍及實施例的組合。

100‧‧‧絕緣閘極雙極性電晶體

110‧‧‧基板

120‧‧‧第一射極區

130a‧‧‧閘極介電層

130b‧‧‧電極間介電層

140‧‧‧閘極電極

150‧‧‧第二射極區

160‧‧‧第三射極區

170‧‧‧射極電極

190’‧‧‧第一導電型基極區

200‧‧‧重摻雜緩衝層

230‧‧‧第一導電型集極區

260‧‧‧第二導電型集極區

270‧‧‧集極絕緣層

280‧‧‧集極電極

Claims (14)

1. 一種絕緣閘極雙極性電晶體，包括：一基板，具有一第一導電型，且具有一上表面及一下表面；一第一導電型集極區及相鄰之一第二導電型集極區，自該基板之下表面延伸入該基板中，其中該第二導電型與該第一導電型不同；一集極電極，電性連結該第二導電型集極區，且藉由一集極絕緣層與該第一導電型集極區電性絕緣；一第一射極區，具有該第二導電型，自該基板之上表面延伸入該基板中；一第二射極區，具有該第一導電型，且自該基板之上表面延伸入該第一射極區中，其中該基板未形成有該第一射極區、該第二射極區、該第一導電型集極區及該第二導電型集極區之部分係作為一第一導電型基極區；一射極電極，與該第一射極區及該第二射極區電性連結；一閘極介電層，設於該第一射極區、該第二射極區與該基板上；及一閘極電極，設於該閘極介電層上。
2. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，其中該集極絕緣層之材料包括氧化矽、氮化矽或氮氧化矽。
3. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，其中該集極絕緣層之厚度大於10nm。
4. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，其中該集極絕緣層之寬度為該基板寬度之0.2-0.8倍。
5. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，更包括一重摻雜緩衝層，具有第一導電型且設於該第一導電型基極區中。
6. 一種絕緣閘極雙極性電晶體，包括：一基板，具有一第一導電型，且具有一上表面及一下表面；一第一導電型集極區及相鄰之一第二導電型集極區，自該基板之下表面延伸入該基板中，其中該第二導電型與該第一導電型不同；一集極電極，電性連結該第二導電型集極區，且藉由一集極絕緣層與該第一導電型集極區電性絕緣；一第一射極區，具有該第二導電型，且自該基板之上表面延伸入該基板中；一第二射極區，具有該第一導電型，且自該基板之上表面延伸入該第一射極區中，其中該基板未形成有該第一射極區、該第二射極區、該第一導電型集極區及該第二導電型集極區之部分係作為一第一導電型基極區；一射極電極，與該第一射極區及該第二射極區電性連結；一溝槽(trench)，自該基板之上表面延伸穿越該第一射極區與該第二射極區並進入該基板中；一閘極介電層，內襯於該溝槽之側壁與底部；一閘極電極，設於該閘極介電層上且填入該溝槽；及一電極間介電層，設於該閘極電極與該射極電極之間。
7. 如申請專利範圍第6項所述之絕緣閘極雙極性電晶體，更包括一重摻雜緩衝層，具有第一導電型且設於該第一導電 型基極區中。
8. 一種絕緣閘極雙極性電晶體之製造方法，包括：提供一基板，具有一第一導電型，且具有一上表面及一下表面；形成一第一射極區，具有一第二導電型，自該基板之上表面延伸入該基板中，且該第二導電型與該第一導電型不同；形成一閘極介電層於該第一射極區與該基板上；形成一閘極電極於該閘極介電層上；形成一第二射極區，該第二射極區具有該第一導電型，且自該基板之上表面延伸入該第一射極區中；形成一射極電極，該射極電極與該第一射極區及該第二射極區電性連結；形成一第一導電型集極區，自該基板之下表面延伸入該基板中；形成一集極絕緣層於該第一導電型集極區上；形成一第二導電型集極區相鄰於該第一導電型集極區，其中該基板未形成有該第一射極區、該第二射極區、該第一導電型集極區及該第二導電型集極區之部分係作為一第一導電型基極區；以及形成一集極電極，該集極電極電性連結該第二導電型集極區，且藉由該集極絕緣層與該第一導電型集極區電性絕緣。
9. 如申請專利範圍第8項所述之絕緣閘極雙極性電晶體之製 造方法，其中該集極絕緣層之材料包括氧化矽、氮化矽或氮氧化矽。
10. 如申請專利範圍第8項所述之絕緣閘極雙極性電晶體之製造方法，其中該集極絕緣層之厚度大於10nm。
11. 如申請專利範圍第8項所述之絕緣閘極雙極性電晶體之製造方法，其中該集極絕緣層之寬度為該基板寬度之0.2-0.8倍。
12. 如申請專利範圍第8項所述之絕緣閘極雙極性電晶體之製造方法，更包括形成一重摻雜緩衝層於該第一導電型基極區中，其中該重摻雜緩衝層具有第一導電型。
13. 一種絕緣閘極雙極性電晶體之製造方法，包括：提供一基板，具有一第一導電型，且具有一上表面及一下表面；形成一第一射極區，具有一第二導電型，且自該基板之上表面延伸入該基板中，且該第二導電型與該第一導電型不同；形成一溝槽(trench)，自該基板之上表面延伸穿越該第一射極區至該基板中；順應性形成一閘極介電層於該溝槽之側壁與底部上；形成一閘極電極於該閘極介電層上且填入該溝槽；形成一第二射極區，該第二射極區具有該第一導電型，且自該基板之上表面延伸入該第一射極區中；形成一電極間介電層於該閘極電極上；形成一射極電極，該射極電極與該第一射極區及該第二射 極區電性連結，且該電極間介電層設於該閘極電極與該射極電極之間；形成一第一導電型集極區，自該基板之下表面延伸入該基板中；形成一集極絕緣層於該第一導電型集極區上；形成一第二導電型集極區相鄰於該第一導電型集極區，其中該基板未形成有該第一射極區、該第二射極區、該第一導電型集極區及該第二導電型集極區之部分係作為一第一導電型基極區；以及形成一集極電極，該集極電極電性連結該第二導電型集極區，且藉由該集極絕緣層與該第一導電型集極區電性絕緣。
14. 如申請專利範圍第13項所述之絕緣閘極雙極性電晶體之製造方法，更包括於形成一重摻雜緩衝層於該第一導電型基極區中，其中該重摻雜緩衝層具有第一導電型。