TWI556092B

TWI556092B - 用以減少電力消耗之基於優先順序的應用程式事件控制技術

Info

Publication number: TWI556092B
Application number: TW101135077A
Authority: TW
Inventors: 拉吉夫穆拉利德爾; 拉傑許普納夏德蘭
Original assignee: 英特爾公司
Priority date: 2011-09-30
Filing date: 2012-09-25
Publication date: 2016-11-01
Also published as: CN103842934B; EP2761395A4; US10254818B2; TW201329695A; US20140237279A1; US20160252951A1; KR101597167B1; US11112853B2; EP3742256A1; CN103842934A; EP2761395A2; US20190294231A1; WO2013049326A2; WO2013049326A3; JP5932044B2; JP2015507771A; KR20140067072A; US9383803B2

Description

用以減少電力消耗之基於優先順序的應用程式事件控制技術

發明領域

本文揭示大致上係有關於電子領域。更明確言之，本發明之一實施例係有關於用以於運算裝置減少電力消耗的基於優先順序的應用程式事件控制(PAEC)技術。

發明背景

概略言之，電腦系統中的最高功耗組件中之一者乃處理器。為了減低功耗，有些體現可能試圖讓處理器進入休眠或待機模式儘可能地經常且儘可能地長時間。但此等試圖可能因各種事件而遭挫敗，例如被系統中的其它組件所觸發，可能迫使處理器離開較低電力消耗狀態。

較高功耗也轉而可能增加產熱。過量熱可能毀損電腦系統的組件。又復，較高的電力利用率例如於行動運算裝置可能增高電池的耗用，其又轉而縮短在重新充電前行動裝置可能操作的時間。額外功耗可能要求額外地使用更大型電池可能更重。較重的電池減少行動運算裝置的攜帶性或使用性。

據此，總系統功耗及利用性可能與處理器維持在較低電力消耗狀態的時間長短有直接關聯。

依據本發明之一實施例，係特地提出一種裝置包含一處理器；及用以基於相對應於該等多個應用程式的策略資訊許可多個應用程式中之一或多者執行且其後該處理器離開一低電力消耗狀態之邏輯，其中該策略資訊係指示在該處理器離開該低電力消耗狀態之後，該等多個應用程式中之哪一者將被喚醒。

100、300、500、600‧‧‧電腦系統

102、102-1~N、502、602、604‧‧‧處理器、中央處理單元(CPU)

104、112、504、522‧‧‧匯流排或互連網路

106-1~M‧‧‧核心

108、116‧‧‧快取記憶體

110‧‧‧路由器

114、304、512、610、612、642‧‧‧記憶體

120、312‧‧‧基於優先順序的應用程式事件控制(PAEC)邏輯、PAEC組件

202‧‧‧提取單元

204‧‧‧解碼單元

206‧‧‧排程單元

208‧‧‧執行單元

210‧‧‧報廢單元

214‧‧‧匯流排單元

216‧‧‧暫存器

302‧‧‧中央處理單元(CPU)/GFX

308‧‧‧顯示器控制器

310‧‧‧保全引擎

313‧‧‧作業系統(OS)

314‧‧‧PAEC使用者介面(UI)

316‧‧‧保全儲存裝置

318‧‧‧系統控制單元(SCU)/電源管理單元(PMU)

402-414‧‧‧處理方塊

503‧‧‧電腦網路

506、620‧‧‧晶片組

508、606、608‧‧‧記憶體控制器中樞器(MCH)

510‧‧‧記憶體控制器

514‧‧‧圖形介面

516‧‧‧顯示裝置、圖形加速度器

518‧‧‧中樞器介面

520‧‧‧輸入/輸出控制器中樞器(ICH)

524‧‧‧周邊橋接器

526‧‧‧音訊裝置

528‧‧‧碟片驅動裝置

530‧‧‧網路介面裝置

614、622、624‧‧‧點對點(PtP)介面

616、618、626-632、637、641‧‧‧PtP介面電路

634‧‧‧圖形電路

636‧‧‧圖形介面

642‧‧‧匯流排橋接器

643‧‧‧I/O裝置

640、644‧‧‧匯流排

645‧‧‧鍵盤/滑鼠/觸控螢幕/攝影機

646‧‧‧通訊裝置

647‧‧‧音訊裝置

648‧‧‧資料儲存裝置

649‧‧‧代碼

參考附圖提供細節說明。附圖中，元件符號的最左位數識別該元件符號首次出現的圖式。不同圖式間使用相同的元件符號係指示相似的或相同的項目。

圖1、3、及5-6例示說明可用以體現此處討論的各個實施例的電腦系統之實施例之方塊圖。

圖2例示說明依據一實施例一種電腦系統之處理器核心部分及其它組件之方塊圖。

圖4例示說明依據若干實施例之流程圖。

詳細說明

後文詳細說明部分中，陳述無數特定細節以供更徹底瞭解各個實施例。但可無此等特定細節而實施本發明之實施例。於其它情況下，不曾以細節描述眾所周知的方法、程序、組件、及電路以免遮掩本發明之特定實施例。又復，本發明之實施例的各個面向可使用各個手段執行，諸如積體半導體電路(硬體)、組織為一或多個程式的電腦可讀取指令(軟體)、或硬體與軟體的某種組合。為了本文揭示之目的，述及「邏輯」將係指硬體、軟體、韌體、或其若干組合。又，如此處討論「指令」及「微操作」(uop)的使用乃可互換。

此處討論之若干實施例可利用基於優先順序的應用程式事件控制(PAEC)以減少可能致使一處理器離開低電力消耗狀態的應用程式事件數目。於一個實施例中，PAEC可用在行動裝置或任何其它型別的運算裝置。於一實施例中，PAEC可用於硬體(例如單晶片系統(SoC)或晶粒上系統組織(OSF))的槓桿作用以對應用程式(「apps」)指定優先順序，且將此等應用程式優先順序或應用程式與平台子系統態(模式)相聯結，例如基於優先順序及/或策略組態，例如無損服務品質(QOS)或使用者經驗而控制由平台功率知曉及/或平台功率不知曉應用程式二者所產生的平台事件。於一個實施例中，PAEC提供精細粒度功率管理，藉將應用程式與平台子系統相聯結，例如提供一機構以載明及/或排優先順序決定哪個應用程式可能喚醒該系統或處理器、哪個應用程式在系統喚醒或處理器喚醒後須/可運轉等，而不影響服務品質要求及/或使用者經驗。

於若干實施例中，重新恢復一或多個應用程式(在平台/系統及/或處理器已經進入低電力消耗狀態之後)可由PAEC基於某些策略(此處可互換地又稱為組態)資訊或設定值限制。於若干實施例中，此項資訊可在運算時間調整適應而改變。此外，此項策略資訊可包括下述資訊，該項資訊係有關一旦平台/系統及/或處理器脫離低電力消耗狀態時，一或多個應用程式及/或其相聯結的子系統是否需要、以哪個順序、何時、及/或哪一者將被喚醒。於一個實施例中，該策略資訊也可指示及/或排優先順序哪個應用程式及/或子系統可喚醒該系統。

此處討論的技術可用在任一型電腦系統，諸如參考圖1-2及圖5-6討論的系統。更明確言之，圖1例示說明依據本發明之一實施例電腦系統100之方塊圖。系統100可包括一或多個處理器102-1至102-N(此處通稱作「多個處理器102」或「處理器102」)。處理器102可透過互連網路或匯流排104通訊。各個處理器可包括多個組件，為求清晰，其中若干組件只參考處理器102-1討論。因此，其餘處理器102-2至102-N各自可包括參考1021討論的相同或相似的組件。

於一實施例中，處理器102-1可包括一或多個處理器核心106-1至106-M(此處稱作為「多個核心106」或更通稱為「核心106」)、一共享快取記憶體108、一路由器110、及/或一邏輯120。處理器核心106可在單一積體電路(IC)晶片上體現。此外，晶片可包括一或多個共享及/或私用快取記憶體(諸如快取記憶體108)、匯流排或互連體(諸如匯流排或互連網路112)、記憶體控制器(如參考圖5-6討論者)或其它組件。

於一個實施例中，路由器110可用以在處理器102-1及/或系統100的各個組件間通訊。此外，處理器102-1可包括多於一個路由器110。此外，多個路由器110可彼此通訊以許可處理器102-1內部或外部的多個組件間之資料路由。

共享快取記憶體108可儲存資料(例如含括指令)，該等資料由處理器102-1的一或多個組件諸如核心106利用。舉例言之，共享快取記憶體108可本地快取儲存在記憶體114的資料以供由處理器102的組件更快速地存取。於一實施例中，快取記憶體108可包括一中階快取記憶體(諸如第二階(L2)、第三階(L3)、第四階(L4)或快取記憶體的其它階)、一最末階快取記憶體(LLC)及/或其組合。此外，處理器102-1的各個組件可直接地、透過匯流排(諸如匯流排112)、及/或記憶體控制器或中樞器而與共享快取記憶體108通訊。於若干實施例中，核心106中之一或多者可包括一第一階(L1)快取記憶體116-1(此處通稱作「L1快取記憶體116」)。

於一個實施例中，PAEC邏輯120可減少可能致使一處理器/平台離開低電力消耗狀態的應用程式事件數目及/或在一處理器/平台離開低電力消耗狀態後，限制應用程式的恢復操作(及啟動其相對應的子系統)。邏輯120可指定優先順序給可儲存在記憶體114的應用程式(apps)且可進一步將該等應用程式與平台子系統態(模式)相聯結，例如基於應用程式優先順序及/或策略組態，控制由平台功率知曉及/或平台功率不知曉應用程式二者所產生的平台事件，例如不會有損損服務品質(QOS)或使用者經驗。於若干實施例中，由邏輯120所執行的操作可例如依據使用者或原始設備製造商(OEM)(於若干實施例中基於得自使用者介面(例如圖3的使用者介面314)的資訊)，透過作業系統(OS)及/或軟體應用程式(例如可儲存於記憶體114)控制或組配。此外，應用程式優先順序及/或應用程式策略組態相關資訊可儲存於此處討論的記憶體中之任一者，包括例如記憶體114及/或快取記憶體108/116等。

圖2例示說明依據本發明之一實施例，電腦系統的處理器核心106之各部分及其它組件的方塊圖。於一個實施例中，圖2所示箭頭例示說明指令流經核心106之方向。一或多個處理器核心(諸如處理器核心106)可體現在單一積體電路晶片(或晶粒)，諸如參照圖1討論者。又復，晶片可包括一或多個共用及/或私用快取記憶體(例如圖1之快取記憶體108)、互連體(例如圖1之互連體104及/或112)、控制單元、記憶體控制器、或其它組件。

如圖2例示說明，處理器核心106可包括一提取單元202以提取指令(含括具有條件分支的指令)供由核心106執行。該等指令可提取自任何儲存裝置，諸如記憶體114及/或參考圖5-6討論的記憶體裝置。核心106也可包括一解碼單元204以解碼提取指令。例如，解碼單元204可將該提取指令解碼成多個uops(微操作)。此外，核心106可包括一排程單元206。。該排程單元206可執行與儲存解碼指令(例如接收自解碼單元204)直至指令就緒而可供調度，例如直到一解碼指令的全部源值變成可資利用為止相聯結的的各項操作。於一個實施例中，排程單元206可排程及/或簽發(或調度)解碼指令給一執行單元208用於執行。執行單元208可在指令已經解碼(例如由解碼單元204)及調度(例如由排程單元206)後執行已調度的指令。於一實施例中，執行單元208可包括多於一個執行單元。該執行單元208也可執行各個算術運算，諸如加減乘除，且可含括一或多個算術邏輯單元(ALU)。於一實施例中，共處理器(圖中未顯示)可連結執行單元208執行各項算術運算。

又，執行單元208可執行失序指令。因此，於一個實施例中，處理器核心106可為失序處理器核心。核心106也可包括一報廢單元210。報廢單元210可在指令被提交後報廢已執行的指令。於一實施例中，報廢已執行的指令可導致處理器狀態從該等指令的執行被提交，該等指令所使用的實體暫存器被解除配置等。

核心106也可包括一匯流排單元214以使得處理器核心106的組件與其它組件(諸如參考圖1討論的組件)間透過一匯流排(例如匯流排104及/或112)通訊。核心106也可包括一或多個暫存器216以儲存由核心106的各個組件所存取的資料(諸如與所指定的應用程式優先順序及/或子系統狀態(模式)聯結有關之數值)。

此外，即便圖1例示說明PAEC邏輯120透過互連體112而耦接至核心106，但於各個實施例中，PAEC邏輯120可位在它處，諸如核心106內部、透過匯流排104耦接至核心等。

此外，這一代智慧型電話及小筆電平台可支援透過作業系統電源管理(OSPM)、電源管理單元(PMU)、及系統控制單元(SCU)的粒度電力管理。SCU連同作業系統可提供經常在線始終連結(AOAC)能力給平台。基於OS電源管理器指南，SCU可決定在平台中不同子系統(包括中央處理單元(CPU)或處理器)的正確功率位準。外部事件例如計時器中斷、從通訊(Comms)模組中斷等可藉SCU前傳給CPU，藉此喚醒CPU。除了子系統中斷之外，CPU也可因計時器或事件被應用程式(apps)喚醒以提供AOAC功能。此等喚醒縮短了CPU在休眠態或深眠態的停留時間，結果導致額外的功耗。又，平台功率不知曉應用程式可能作動，結果導致CPU及其它子系統的喚醒，即便該電力管理器實體已經將該平台置於待機/休眠態亦復如此。此外，應用程式可設定計時器而定期地喚醒CPU，即便關注的資源並無任何變化亦復如此。

又復，有些目前平台可支援外部事件的聯合，且基於某種喚醒組態而等待/傳達該等事件(喚醒)。目前體現通常無法指定優先順序給平台中的應用程式，且將此等應用程式優先順序與平台的不同操作模式(諸如瀏覽、視訊回放等)相聯結，結果，應用程式可被凍結/解凍，亦即進入休眠/深眠/待機態，或迫使成為擱置態，或許可運轉。此外，通常並無既有機構以載明且排優先順序哪個應用程式可從擱置態喚醒系統，及又一旦平台被喚醒時，哪個應用程式須/可運轉等。舉例言之，於若干目前系統中，SCU只控制子系統態而不控制與其相聯結的應用程式。又，目前方法通常未能考慮服務品質或使用者經驗對被迫使進入休眠/待機態的應用程式/子系統的影響。

圖3例示說明依據若干實施例，其中可體現PAEC技術之系統300的方塊圖。為了提供運算與儲存能力，系統300可包括主機CPU(或圖形處理器(GFX))302(諸如參考圖1-2及圖5-6討論的處理器)、記憶體304(諸如參考圖1-2及圖5-6討論的記憶體)、及驅動裝置(例如作為子系統1至X的一部分)。概略言之，所示子系統(例如1、2至X)可包括於電腦系統中的任何組件，諸如參考圖1-2及圖4-6討論的組件，該等組件可經功率閘控及/或能喚醒電腦系統/平台及/或處理器。

此外，系統300可包括一顯示器控制器308以提供顯示能力、一硬體保全引擎310以提供任何需要的密碼操作及/或防偽執行環境、一PAEC組件312體現為在OS 313內部執行的OS組件(其中於一個實施例中，PAEC 312可緊密地整合OS 313的排程器及OS電力管理器，而於若干實施例中，有能力停止/凍結/解凍目前正在執行中的處理/程式及稍後恢復之)、一PAEC使用者介面(UI)314(依據一個實施例可為一應用程式組件)以提供管理器或使用者載明優先順序及/或將該等優先順序與平台中的子系統模式相聯結的能力、一保全儲存裝置316以提供防偽保全儲存裝置，其儲存由使用者/管理員資訊所組配的PAEC策略、及一系統控制單元(SCU)及/或電源管理單元(PMU)318以提供精細粒度的平台電源管理支援。

圖4例示說明依據若干實施例一種體現PAEC之方法的流程圖。於一實施例中，圖4例示說明依據若干實施例PAEC邏輯120、PAEC組件312及/或PAEC UI 314之操作。此外，參考圖4討論之操作可藉圖1-3及圖5-6之一或多個組件執行。

參考圖1-4，於402，一旦作動PAEC功能及/或於403，一旦調用PAEC UI(例如藉使用者/OEM/OS等，及遵照某些儲存值諸如一位元)，於404，PAEC UI 314可對使用者使供儲存於保全儲存裝置316的目前策略設定值。於406，PAEC UI 314可對使用者提供改變策略及/或優先順序設定值的選項。於408，PAEC UI 314可許可使用者或管理員對應用程式指定優先順序，且將該等優先順序與子系統操作模式(例如瀏覽、視訊回放等)相聯結，例如以更新策略設定值。

於一實施例中，於408，優先順序可由OEM、OS、或應用程式提供者指定。又復於一實施例中，於應用程式登錄期間，優先順序可基於藉應用程式規定的QOS應用程式規劃介面(API)要求而決定及指定。功率知曉應用程式可使用QOS API以載明PAEC機構(例如項目120或312)所使用的其QOS要求，例如作為媒介以決定該應用程式的優先順位。於410，基於策略設定值，PAEC決定臨界值優先順序，其許可喚醒事件，且建立在系統/平台恢復後欲凍結的apps列表。於一實施例中，臨界值優先順序也可決定在喚醒CPU之前，PAEC可拖延事件多長時間。

於412，當平台即將進入(例如S0ix)平台低電力消耗狀態時，全部應用程式皆被凍結，例如基於某種優先順序方案及策略設定值，處理的執行停止(例如藉PAEC機構120或312)。「S0ix」大致上係指藉事件所驅動的(例如基於OS或軟體應用程式輸入)平台層級電力管理所達成的改良閒置電源狀態，而非傳統閒置電源狀態，後者為週期性的或係基於輪詢活動。於若干實施例中，至少部分此處討論的電力消耗狀態可依據高階組態及電力介面(ACPI)規格4.0a版2010年4月5日所定義者，包括例如C0可指示處理器正在運作；C1可指示處理器不執行指令，但可幾乎瞬時地返回執行態；C2可指示處理器將維持全部軟體知曉資訊，但耗時較長來返回全執行態；C3可指示處理器為休眼且無需維持其快取記憶體同調等。

一個實施例中，PAEC機構(例如項目120或312)基於在應用程式登錄或調用期間所得資訊而凍結應用程式。於若干實施例中，於412，針對PAEC不應凍結的例外apps，PAEC可經組配來指定可資利用的最高/最低優先順序給該等應用程式，據此以許可其喚醒事件在CPU著陸。PAEC例如可透過PAEC UI 314發送有關此等apps的通知給使用者(若經組配)或登錄有關此等apps的資訊。如此許可使用者在未來凌駕於該等內設設定值。

於414，基於組態設定值，PAEC機構(例如項目120或312)可允許或限制選擇性apps以喚醒系統/處理器或於恢復後(從低電力消耗狀態，諸如S0ix)運轉以維持相對應子系統於低電力消耗狀態，且增加CPU常駐在低電力消耗狀態。又，PAEC機構(例如項目120或312)於平台(例如S0ix) 低電力消耗狀態期間可追蹤喚醒事件，以對策略設定值提供回授給策略管理器用以微調參數。如此許可PAEC為適應性，例如於運轉時間期間追蹤喚醒事件。

於各個實施例中，PAEC建立應用程式與子系統電源狀態間的關係，以提供更大彈性給OS/應用程式/電力管理器邏輯以減低於極端粒度方式的電力。又，PAEC可為適應性，且可能不影響平台的QOS或使用者經驗。於若干實施例中，PAEC為可組配，且可整合其它組件，諸如惡意軟體程式、親代控制等以限制特定apps。PAEC可減少醒覺且將CPU維持於較長的閒置態。應用程式發展者可運用QOS API的槓桿以改良使用者經驗且增強省電。於若干實施例中，PAEC聯結應用程式與平台子系統操作模式，且提供選項以在從低電力消耗狀態恢復(諸如從S0ix態喚醒)後喚醒/運轉選擇性應用程式。

於一實施例中，PAEC可基於策略設定值遮蔽喚醒事件免於選擇性子系統/apps知曉。又，PAEC可在稍後時框結合且傳達低優先順位喚醒。又，PAEC可基於應用程式的優先順序設定值及/或其相聯結的子系統態而凍結應用程式，例如以避免子系統在低功率(例如S0ix)態期間被啟動，而不會損害使用者經驗或QOS。遵照應用程式基礎(為了安全性最佳化等)，也可能有較多的組態「紐結」的使用者控制。又，PAEC可提供安全地儲存策略設定值在保全儲存裝置上的能力。

於若干實施例中，PAEC可提供若干優點包括下列中之一或多者：(1)指定優先順序給平台中的應用程式且將該等應用程式與子系統操作模式相聯結的能力。可藉apps提供者/系統管理員/服務提供者或也可基於使用者可組配的策略設定值而指定優先順序。此外，實施例許可apps例如基於其優先順序分類以提供更容易管理apps。(2)PAEC可經組配來停止/凍結apps，被遮蔽在一覆罩區以避免其事件。(3)PAEC可提供機構以基於組態設定值而喚醒選擇性應用程式及其相聯結的子系統。PAEC可從OS/apps觀點提供精細粒度控制。(4)PAEC可為適應性，例如於擱置態期間追蹤喚醒且提供回授以微調參數。(5)增加CPU及其它子系統駐在最深的低電力消耗狀態。(6)將使用者組態策略儲存於防偽保全儲存裝置。

圖5例示說明依據本發明之一實施例電腦系統500之方塊圖。電腦系統500可包括一或多個中央處理單元(CPU)502或處理器以透過互連網路(或匯流排)504通訊。處理器502可包括通用處理器、網路處理器(處理透過電腦網路503通訊的資料)、或其它型別的處理器(包括精簡指令集電腦(RISC)處理器或複雜指令集電腦(CISC))。此外，處理器502可具有單核心或多核心設計。具多核心設計的處理器502可集積不同型別的處理器核心在同一個積體電路(IC)晶粒上。又，具多核心設計的處理器502可體現為對稱性或非對稱性多處理器。於一實施例中，處理器502中之一或多者可與圖1之處理器102相同或相似。舉例言之，處理器502中之一或多者可包括參考圖1-4討論的PAEC邏輯120。又，參考圖1-4討論的操作可藉處理器502中之一或多者執行。

晶片組506也可與互連網路504通訊。晶片組506可包括一記憶體控制器中樞器(MCH)508。MCH 508可包括一記憶體控制器510，其係與一記憶體512(可與圖1的記憶體114相同或相似)通訊。記憶體512可儲存資料，包括指令序列，可藉CPU 502或含括於電腦系統500的任何其它裝置執行。舉例言之，記憶體512可儲存PAEC 312、OS 313、及/或PAEC UI 314，參考圖3-4討論。於本發明之一個實施例中，記憶體512可包括一或多個依電性儲存(或記憶體)裝置，諸如隨機存取記憶體(RAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、或其它型別的儲存裝置。非依電性記憶體也可利用此種硬碟。額外裝置可透過互連網路504諸如多個CPU及/或多系統記憶體通訊。

MCH 508也可包括圖形介面514，其係與顯示裝置516通訊。於本發明之一個實施例中，圖形介面514可透過加速圖形埠(AGP)而與顯示裝置516通訊。於本發明之一實施例中，顯示器516(諸如平板顯示器)係透過一信號轉換器而與圖形介面514通訊，該信號轉換器係將儲存在儲存裝置諸如視訊記憶體或系統記憶體的數位表示型態轉換成顯示信號，而該等顯示信號係由顯示器516所解譯與顯示。該等顯示信號在顯示器516上解譯與隨後顯示之前可透過各個控制裝置。

中樞器介面518可許可MCH 508與輸入/輸出控制器中樞器(ICH)520通訊。ICH 520可提供與電腦系統500 通訊的I/O裝置之介面。ICH 520可透過周邊橋接器(或控制器)524，諸如周邊組件互連體(PCI)橋接器、通用串列匯流排(USB)控制器、或其它型別的周邊橋接器或控制器而與匯流排522通訊。橋接器524可提供CPU 502與周邊裝置間的資料路徑。可利用其它型別的拓樸學。又，多個匯流排可與ICH 520例如透過多個橋接器或控制器通訊。此外，於本發明之各個實施例中，其它與ICH 520通訊的周邊裝置可包括綜合驅動電子裝置(IDE)或小型電腦系統介面(SCSI)硬碟機、USB埠、鍵盤、滑鼠、觸控螢幕、攝影機、並聯埠、串聯埠、軟碟機、數位輸出支援(例如數位視訊介面(DVI))或其它裝置。

匯流排522可與音訊裝置526、一或多個碟片驅動裝置528、及網路介面裝置530(其係與電腦網路503通訊)。其它裝置可透過匯流排522通訊。又，於本發明之若干實施例中，各個組件(諸如網路介面裝置530)可與MCH 508通訊。此外，處理器502及MCH 508可組合而形成單一晶片。又復，於本發明之其它實施例中，圖形加速度器516可含括於MCH 508內部。

此外，電腦系統500可包括依電性及/或非依電性記憶體(或儲存裝置)。舉例言之，非依電性記憶體可包括下列中之一或多者：唯讀記憶體(ROM)、可規劃ROM(PROM)、可抹除PROM(EPROM)、電氣EPROM(EEPROM)、碟片驅動裝置(例如528)、軟碟、光碟ROM(CD-ROM)、數位影音碟(DVD)、快閃記憶體、磁光碟、或其它型別的可儲存電子資料(例如包括指令)的非依電性機器可讀取媒體。

圖6例示說明依據本發明之一實施例，配置成點對點(PtP)組態的電腦系統600。更明確言之，圖6顯示一種系統，於該處處理器、記憶體、及輸出入裝置係藉多個點對點介面互連。參考圖1-5討論的操作可藉系統600的一或多個組件執行。

如圖6例示說明，系統600可包括數個處理器，其中為求清晰只顯示兩個處理器602及604。處理器602及604各自可包括一本地記憶體控制器中樞器(MCH)606及608以便能與記憶體610及612通訊。記憶體610及612可儲存諸如參考圖5之記憶體512討論的各項資料。

於一實施例中，處理器602及604可為參考圖5討論的處理器502中之一者。處理器602及604可分別地運用PtP介面電路616及618而透過點對點(PtP)介面614交換資料。又，處理器602及604可運用PtP介面電路626、628、630及632而透過PtP介面622及624而與晶片組620交換資料。晶片組620進一步可例如運用PtP介面電路637而透過圖形介面636與圖形電路634交換資料。

本發明之至少一個實施例可提供於處理器602及604內部。舉例言之，圖1-4的PAEC邏輯120可位在處理器602及604內部。但本發明之其它實施例可存在於圖6系統600內部的其它電路、邏輯單元或裝置內。此外，本發明之其它實施例可分布遍布於圖6例示說明的若干電路、邏輯單元或裝置。

晶片組620可使用PtP介面電路641而與匯流排640通訊。匯流排640可與一或多個裝置，諸如匯流排橋接器642及I/O裝置643通訊。透過一匯流排644，匯流排橋接器642可與其它裝置通訊，諸如鍵盤/滑鼠/觸控螢幕/攝影機645、通訊裝置646(諸如數據機、網路介面裝置、或可與電腦網路503通訊的其它通訊裝置)、音訊I/O裝置647、及/或資料儲存裝置648。資料儲存裝置648可儲存可由處理器602及/或604執行的代碼649。

於本發明之各個實施例中，例如參考圖1-6討論的操作可體現為硬體(例如邏輯電路)、軟體、韌體或其組合，可提供為電腦程式產品，例如包括(例如非過渡)機器可讀取媒體或電腦可讀取媒體，其上儲存有用以程式規劃一電腦以執行此處討論的處理之指令(或軟體程序)。機器可讀取媒體可包括儲存裝置，諸如參考圖1-6討論者。

此外，此種電腦可讀取媒體可下載為電腦程式產品，其中該程式可透過通訊鏈路(例如匯流排、數據機、或網路連結)而藉由在載波或其它傳播媒體實施的資料信號而從遠端電腦(例如伺服器)轉移至請求電腦(例如用戶端)。

說明書中述及「一個實施例」、「一實施例」或「若干實施例」表示聯結實施例所描述的特定特徵、結構、或特性可含括於至少一個體現。「於一個實施例中」一語出現於說明書中各處可以或可非全部皆係指相同實施例。

又，於詳細說明部分及申請專利範圍中可使用「耦合」及「連結」等詞連同其衍生詞。於本發明之若干實施例中，「連結」可用來指二或多個元件彼此實體直接連結或電氣接觸。「耦合」可表示二或多個元件彼此實體直接連結或電氣接觸。但「耦合」也可表示二或多個元件可能並非彼此直接接觸，但仍可彼此協作或互動。

如此，雖然已經以結構特徵及/或方法動作特定的語言描述本發明，但須瞭解本案請求專利的主旨並非限於所描述的特定特徵或動作。反而特定特徵或動作係揭示為體現本案所請主旨的樣本形式。

100‧‧‧電腦系統

102-1~N‧‧‧處理器

104、112‧‧‧匯流排或互連網路

106-1~M‧‧‧核心

108‧‧‧快取記憶體

110‧‧‧路由器

114‧‧‧記憶體

120‧‧‧基於優先順序的應用程式事件控制(PAEC)邏輯

Claims

一種裝置，其包含：一處理器；及邏輯，其用以基於相對應於多個應用程式的策略資訊而許可該等多個應用程式中之一或多者被執行，且其後該處理器離開一低電力消耗狀態，其中該策略資訊係用以指示在該處理器離開該低電力消耗狀態之後，該等多個應用程式中之哪一者將被喚醒，其中該邏輯係用以排定該等多個應用程式中之一或多者中之哪一者係被許可用以將該處理器從該低電力消耗狀態喚醒之優先順序。
如申請專利範圍第1項之裝置，其中該邏輯係用以許可相對應於該等多個應用程式中之一或多者的一或多個子系統基於該策略資訊而被啟動，且其後該處理器離開該低電力消耗狀態。
如申請專利範圍第2項之裝置，其中該策略資訊係用以指示該等一或多個子系統中之哪一者係相對應於該等多個應用程式中之一或多者中之哪一者。
如申請專利範圍第2項之裝置，其中該策略資訊係用以指示該等一或多個子系統中之哪個電源狀態相對應於該等多個應用程式中之一或多者中之哪一者。
如申請專利範圍第1項之裝置，其中該等多個應用程式包含一或多個平台功率知曉的或一或多個平台功率未知曉的應用程式。
如申請專利範圍第1項之裝置，其中該處理器包含多個處理器核心。
如申請專利範圍第1項之裝置，其中一記憶體、該處理器、及該邏輯中之一或多者係在一相同積體電路裝置上。
一種裝置，其包含：一處理器；及邏輯，其用以許可多個應用程式中之一或多者基於相對應於該等多個應用程式的策略資訊而使得該處理器離開一低電力消耗狀態，其中該策略資訊係用以指示該等多個應用程式中之哪一者將被許可使得該處理器離開該電力消耗狀態，其中該邏輯係用以排定該等多個應用程式中之一或多者中之哪一者係被許可用以將該處理器從該低電力消耗狀態喚醒之優先順序。
如申請專利範圍第8項之裝置，其中該邏輯係用以許可相對應於該等多個應用程式中之一或多者的一或多個子系統基於該策略資訊使得該處理器離開該低電力消耗狀態。
如申請專利範圍第9項之裝置，其中該策略資訊係用以指示該等一或多個子系統中之哪一者係相對應於該等多個應用程式中之一或多者中之哪一者。
如申請專利範圍第9項之裝置，其中該策略資訊係用以指示該等一或多個子系統中之哪個電源狀態係相對應於該等多個應用程式中之一或多者中之哪一者。
如申請專利範圍第8項之裝置，其中該等多個應用程式係包含一或多個平台功率知曉的或一或多個平台功率未知曉的應用程式。
如申請專利範圍第8項之裝置，其中該處理器包含多個處理器核心。
如申請專利範圍第8項之裝置，其中一記憶體、該處理器、及該邏輯中之一或多者係在一相同積體電路裝置上。
一種用以儲存指令之電腦可讀取媒體，該等指令當藉一處理器執行時使得該處理器：基於相對應於多個應用程式的策略資訊而許可該等多個應用程式中之一或多者被執行，且其後該處理器離開一低電力消耗狀態，其中該策略資訊係用以指示在該處理器離開該低電力消耗狀態之後，該等多個應用程式中之哪一者將被喚醒，其中該等指令使得該處理器排定該等多個應用程式中之一或多者中之哪一者係被許可將該處理器從該低電力消耗狀態喚醒之優先順序。
如申請專利範圍第15項之電腦可讀取媒體，其中該等指令使得該處理器許可相對應於該等多個應用程式中之一或多者的一或多個子系統基於該策略資訊而被啟動，且其後該處理器離開該低電力消耗狀態。
如申請專利範圍第16項之電腦可讀取媒體，其中該策略資訊係指示該等一或多個子系統中之哪一者係相對應於該等多個應用程式中之一或多者中之哪一者。
如申請專利範圍第16項之電腦可讀取媒體，其中該策略資訊係指示該等一或多個子系統中之哪個電源狀態係相對應於該等多個應用程式中之一或多者中之哪一者。
如申請專利範圍第15項之電腦可讀取媒體，其中該等多個應用程式包含一或多個平台功率知曉的或一或多個平台功率未知曉的應用程式。
如申請專利範圍第15項之電腦可讀取媒體，其中耦接至該處理器之一記憶體係用以儲存一作業系統軟體。
一種用以儲存指令之電腦可讀取媒體，該等指令當藉一處理器執行時使得該處理器：許可多個應用程式中之一或多者基於相對應於該等多個應用程式的策略資訊而使得該處理器離開一低電力消耗狀態，其中該策略資訊係指示該等多個應用程式中之哪一者將被許可使得該處理器離開該電力消耗狀態，其中該等指令使得該處理器排定該等多個應用程式中之一或多者中之哪一者係被許可將該處理器從該低電力消耗狀態喚醒之優先順序。
如申請專利範圍第21項之電腦可讀取媒體，其中該等指令使得該處理器許可相對應於該等多個應用程式中之一或多者的一或多個子系統基於該策略資訊且在該處理器離開該低電力消耗狀態之前，使得該處理器離開該低電力消耗狀態。
如申請專利範圍第22項之電腦可讀取媒體，其中該策略資訊係指示該等一或多個子系統中之哪一者係相對應於該等多個應用程式中之一或多者中之哪一者。
如申請專利範圍第22項之電腦可讀取媒體，其中該策略資訊係指示該等一或多個子系統中之哪個電源狀態係相對應於該等多個應用程式中之一或多者中之哪一者。
如申請專利範圍第21項之電腦可讀取媒體，其中該等多個應用程式係包含一或多個平台功率知曉的或一或多個平台功率未知曉的應用程式。
如申請專利範圍第21項之電腦可讀取媒體，其中耦接至該處理器之一記憶體係用以儲存一作業系統軟體。