[go: up one dir, main page]

TWI542013B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI542013B
TWI542013B TW099138511A TW99138511A TWI542013B TW I542013 B TWI542013 B TW I542013B TW 099138511 A TW099138511 A TW 099138511A TW 99138511 A TW99138511 A TW 99138511A TW I542013 B TWI542013 B TW I542013B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
electrode
film
semiconductor film
insulating film
Prior art date
Application number
TW099138511A
Other languages
English (en)
Other versions
TW201145519A (en
Inventor
山崎舜平
河江大輔
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201145519A publication Critical patent/TW201145519A/zh
Application granted granted Critical
Publication of TWI542013B publication Critical patent/TWI542013B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

半導體裝置
所揭示之發明的技術領域有關電晶體，每一個電晶體包括氧化物半導體及半導體裝置，而每一個半導體裝置包括該等電晶體之任一者。
用以藉由使用形成在具有絕緣表面的基板之上的薄半導體薄膜來形成薄膜電晶體(TFT)之技術已吸引注意。薄膜電晶體被使用於以液晶電視為其典型之顯示裝置。矽基半導體材料係已知為用於薄半導體薄膜之材料，該薄半導體薄膜可被應用至薄膜電晶體，且此外，氧化物半導體已吸引注意作為可被應用至薄膜電晶體的另一材料。
當作該氧化物半導體之材料，氧化鋅或包含氧化鋅作為其成份之材料係已知的。再者，使用具有低於1018/立方公分的電子載子密度之非晶形氧化物(氧化物半導體)所形成的薄膜電晶體被揭示(專利文件1至3)。
[參考]
[專利文件]
[專利文件1]日本公告專利申請案第2006-165527號
[專利文件2]日本公告專利申請案第2006-165528號
[專利文件3]日本公告專利申請案第2006-165529號
使用於高電力應用用之半導體裝置的電晶體需要具有高耐受電壓、高轉換效率、及高速切換之特徵。當今，矽被使用作為此一半導體裝置用之半導體材料；然而，由該上述觀點，可進一步改善該等特徵之新穎的半導體材料係需要的。
當作能改善該等上面特徵的半導體材料之範例，碳化矽能被給與。既然碳化矽於Si-C鍵中具有大約0.18奈米之小的原子間距離、高鍵能、及大約矽之三倍寬的大能帶隙，其係已知該碳化矽於增加半導體裝置之耐受電壓、減少電力之損失、等等中為有利的。
然而，其係因為其特徵而難以熔化碳化矽；因此，碳化矽不能被諸如晶體生長提拉(Czochralski(CZ))方法等之具有高生產力的方法所製成，該方法被使用於製造矽晶圓。再者，亦有一問題為該碳化矽具有被稱為微管之缺陷。由於這些問題，使用碳化矽的半導體裝置之商品化被耽擱。
由於該前面之問題，所揭示之本發明的一具體實施例之目的係提供用於高電力應用之半導體裝置，其中具有高生產力之新穎的半導體材料被使用。另一目的係提供具有新穎的結構之半導體裝置，其中該新穎的半導體材料被使用。
本發明的一具體實施例係包括使用氧化物半導體所形成之通道形成區域的垂直電晶體，該氧化物半導體具有比矽半導體更寬之能帶隙，且為具有雜質之本質半導體或大體上本質半導體，該雜質可用作所去除的氧化物半導體中之電子施體(施體)，其中該氧化物半導體之厚度係大於或等於1微米、較佳地係大於3微米、更佳地係大於或等於10微米，且與該氧化物半導體接觸之電極的其中之一的端部被放置在該氧化物半導體之端部內側上。
本發明的一具體實施例係垂直電晶體，其包括使用氧化物半導體所形成之通道形成區域，該氧化物半導體具有比矽半導體更寬之能帶隙，且為具有雜質之本質半導體或大體上本質半導體，該雜質可用作所去除的氧化物半導體中之電子施體(施體)，其中該氧化物半導體之厚度係大於或等於1微米、較佳地係大於3微米、更佳地係大於或等於10微米，與該氧化物半導體接觸之電極的其中之一的端部被放置在該氧化物半導體之端部內側上，且結晶區域係形成在與閘極絕緣薄膜接觸之氧化物半導體的一區域中。
亦即，本發明的一具體實施例係包括使用氧化物半導體薄膜所形成之通道形成區域的垂直電晶體，其中該氧化物半導體中所包含之氫較佳地係減少至低於或等於氫濃度1×1016/立方公分之氫濃度，且該氧化物半導體中所包含之氫或OH基被去除，及載子密度係低於1×1014/立方公分、較佳地係低於1×1012/立方公分、更佳地係低於1×1011/立方公分，其係低於或等於一測量限制。
該氧化物半導體之能帶隙為大於或等於2eV、較佳地係大於或等於2.5eV，更佳地係大於或等於3eV，例如具有施子之作用的氫之雜質係儘可能多地減少，以致該載子密度係低於1×1014/立方公分、較佳地係低於1×1012/立方公分、更佳地係低於1×1011/立方公分，其係低於或等於該測量限制。
藉由在電晶體的通道形成區域中使用此一高度純化之氧化物半導體，通道不只能被形成在與該閘極絕緣薄膜接觸的氧化物半導體之表面，同時也能被形成在該氧化物半導體內側(該氧化物半導體之整個區域中)。於斷開狀態中，空乏層散佈在該氧化物半導體內側之更深的區域中；因此，流動於該斷開狀態中之斷開狀態電流的數量能被減少。再者，該耐受電壓係增加，且熱載子降級係不可能發生；據此，用於高電力應用之半導體裝置可被製成，而高電壓係施加至該半導體裝置。
注意於本發明的一具體實施例中，該電晶體之閘極電極具有圓環形狀，且包圍源極電極、氧化物半導體薄膜、及汲極電極，並在其間置入閘極絕緣薄膜。因此，該通道寬度係大的。
本發明的一具體實施例之電晶體可為絕緣式閘極場效電晶體(IGFET)或功率MOSFET。
以包括氧化物半導體之本發明的一具體實施例，其中該氫濃度係減少及該純度係增加，電晶體可被適宜地操作。特別地是，該耐受電壓能被增加，短通道效應能被抑制，且開閉比率可被增加。如此，以電晶體之使用，用於高電力應用之半導體裝置可被製成。
本發明之具體實施例將參考所附圖面被敘述。注意本發明不被限制於以下之敘述，且藉由那些熟諳此技藝者將輕易地了解各種變化及修改可被作成，而不會由本發明之精神及範圍脫離。因此，本發明不應被解釋為受限於該等以下具體實施例之敘述。注意於本發明在下面所敘述之結構中，於不同圖面中，相像部份或具有類似功能的部份被標以相同之參考數字，且其敘述不被重複。
注意於此說明書中所敘述之每一圖示中，為了清楚故，於一些案例中，每一零組件之尺寸、層厚度、或區域被誇大。因此，本發明之具體實施例不被限制於此比例。
注意亦於此說明書中，諸如“第一”“、第二”、及“第三”等詞被使用，以便避免零組件間之混淆，且不在數目上設定限制。因此，譬如，如適當的，該“第一”一詞能以該“第二”、“第三”等詞替換。
亦注意電壓意指二點的電位間之差異，且電位意指在靜電場中之給定點的單位電荷之靜電能量(電位能)。大致上，一點的電位及參考電位(例如地電位)間之差異僅只被稱為一電位或一電壓，且電位及電壓於很多案例中被使用作為同義字。如此，於此說明書中，電位可為重新措詞為電壓，且電壓可被重新措詞為電位，除非以別的方式指定。
(具體實施例1)
於此具體實施例中，電晶體之結構將參考圖1A及1B被敘述。
圖1A係電晶體145的俯視圖，且圖1B對應於取自圖1A沿著虛線A-B的橫截面視圖。
如圖1B所示，第一電極105、氧化物半導體薄膜107、及第二電極109被堆疊在絕緣薄膜103之上，該絕緣薄膜形成在基板101之上。注意該第二電極109之端部被定位在該氧化物半導體薄膜107之端部內側。閘極絕緣薄膜111被提供，以便蓋住該第一電極105、該氧化物半導體薄膜107、及該第二電極109。在該閘極絕緣薄膜111之上，第三電極113被形成，以便面朝該氧化物半導體薄膜及該第二電極之至少側表面。用作層間絕緣薄膜之絕緣薄膜117係設在該閘極絕緣薄膜111及該第三電極113之上。開口係形成在該絕緣薄膜117中，且經過該開口連接至該第一電極105之佈線131(看圖1A)、經過該開口連接至該第二電極109之佈線129、及經過該開口連接至該第三電極113之佈線125被形成。注意於此說明書中，薄膜的“頂部表面”指示在平行於該基板101的一對表面中相向於該基板101之表面。
該第一電極105用作該電晶體145之源極電極及汲極電極的其中之一者。該第二電極109用作該電晶體145之源極電極及汲極電極的其中另一者。該第三電極113用作該電晶體145之閘極電極。
於此具體實施例中，用作該閘極電極之第三電極113具有圓環形狀。當用作該閘極電極之第三電極113具有圓環形狀時，該電晶體之通道寬度能被增加。於此具體實施例之電晶體中，該通道長度L係該第一電極105及該第二電極109之間在一區域中的距離，在此區域，該氧化物半導體薄膜及該閘極絕緣薄膜於橫截面結構中係彼此接觸。此外，該通道寬度W係與該第一電極或該第二電極接觸之氧化物半導體薄膜的一端部之長度。注意於此具體實施例中，W係與該第一電極及該第二電極的其中之一者接觸之氧化物半導體薄膜的一端部之長度，該第一電極及該第二電極的其中之一者具有比該另一者較大的面積，且係與該氧化物半導體薄膜接觸。於此具體實施例中，既然該電晶體之氧化物半導體薄膜的頂部表面之形狀係具有側邊W1與側邊W2之長方形，該通道寬度W係2W1及2W2之總和。注意於該案例中，在此該電晶體之氧化物半導體薄膜的頂部表面之形狀係圓形，該通道寬度W係2πr，在此r係該氧化物半導體薄膜之半徑。
此外，該氧化物半導體薄膜107之厚度係大於或等於1微米、較佳地係大於3微米、更佳地係大於或等於10微米。
此具體實施例之電晶體的氧化物半導體薄膜係一本質半導體，其中該本質載子密度係非常低；因此，於該電晶體中，空乏層之最大寬度係非常地大，且該空乏層散佈在該氧化物半導體薄膜內側。
注意電晶體係具有至少三個端子：閘極、汲極、及源極之元件。該電晶體具有在汲極區域及源極區域間之通道形成區域，且電流能流經該汲極區域、該通道形成區域、及該源極區域。在此，既然該源極及該汲極係可視該電晶體之結構、操作條件、等等而定來互換的，其係難以界定哪一個為源極或汲極。如此，在一些案例中，具有源極及汲極之作用的區域不被稱為源極或汲極。於此一案例中，譬如，該源極及該汲極的其中之一可被稱為第一端子，且其另一者可被稱為第二端子。另一選擇係，該源極及該汲極的其中之一可被稱為第一電極，且其另一者可被稱為第二電極。另一選擇係，該源極及該汲極的其中之一可被稱為第一區域，且其另一者可被稱為第二區域。
該基板101具有至少足夠耐熱性以耐得住將稍後施行之熱處理係需要的。當作該基板101，鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等之玻璃基板能被使用。
當作該玻璃基板，於稍後施行之熱處理的溫度為高的案例中，其應變點為攝氏730度或更高之溫度較佳地係被使用。譬如，當作該玻璃基板，諸如矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料被使用。大致上，藉由包含比氧化硼較大數量的氧化鋇(BaO)，玻璃基板係耐熱的且更實用。因此，包含BaO及B2O3之玻璃基板較佳地係被使用，以致BaO之數量係大於B2O3之數量。
注意，代替上述玻璃基板，使用絕緣體所形成之基板、諸如陶瓷基板、石英基板、或藍寶石基板可被使用。另一選擇係，結晶玻璃等可被使用。
該絕緣薄膜103係使用諸如氧化矽薄膜或氮氧化矽薄膜之氧化物絕緣薄膜；或諸如氮化矽薄膜、氮化矽氧化物薄膜、氮化鋁薄膜、或氮化鋁氧化物薄膜之氮化物絕緣薄膜所形成。此外，該絕緣薄膜103可具有堆疊結構，譬如，該氮化物絕緣薄膜之一或多個及該氧化物絕緣薄膜的一或多個被依此順序堆疊在該基板101之上的堆疊結構。
該第一電極105及該第二電極109係由選自鋁、鉻、銅、鉭、鈦、鉬、鎢、及釔之金屬元素；包含這些金屬元素之任一者作為一成份的合金；包含這些金屬元素之組合的合金等所形成。另一選擇係，選自錳、鎂、鋯、及鈹的一或多個金屬元素能被使用。此外，該第一電極105能具有單層結構或具有二或更多層之堆疊結構。譬如，包含矽的鋁薄膜之單層結構、鈦薄膜被堆疊在鋁薄膜之上的二層結構、鈦薄膜被堆疊在鎢薄膜之上的二層結構、鈦薄膜、鋁薄膜、及鈦薄膜被依此順序堆疊之三層結構、等等能被使用。另一選擇係，包含鋁及選自鈦、鉭、鎢、鉬、鉻、釹、與鈧的一或多個元素之薄膜、合金薄膜、或氮化物薄膜可被使用。
該第一電極105及該第二電極109能使用諸如氧化銦錫、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫、氧化銦鋅、或加上氧化矽之氧化銦錫的透光導電材料被形成。其係亦可能具有使用該上面透光導電材料及該上面金屬元素所形成之堆疊層結構。
當作該氧化物半導體薄膜107，以下氧化物半導體薄膜之任一者能被使用：In-Sn-Ga-Zn-O薄膜，其係四成份金屬氧化物；In-Ga-Zn-O薄膜、In-Sn-Zn-O薄膜、In-Al-Zn-O薄膜、Sn-Ga-Zn-O薄膜、Al-Ga-Zn-O薄膜、或Sn-Al-Zn-O薄膜，其係三成份金屬氧化物；In-Zn-O薄膜、Sn-Zn-O薄膜、Al-Zn-O薄膜、Zn-Mg-O薄膜、Sn-Mg-O薄膜、或In-Mg-O薄膜，其係二成份金屬氧化物；In-O薄膜；Sn-O薄膜；Zn-O薄膜；等等。再者，SiO2可被包含在該上面之氧化物半導體薄膜中。
當作該氧化物半導體薄膜107，藉由InMO3(ZnO)m(m>0)所表達之薄膜能被使用。在此，M代表選自Ga、Al、Mn、或Co的一或多個金屬元素。譬如，M可為Ga、Ga及Al、Ga及Mn、Ga及Co等。其成份化學式係藉由InMO3(ZnO)m(m>0)所表達的氧化物半導體薄膜被稱為上述之In-Ga-Zn-O-基氧化物半導體，在此至少Ga被包括當作M，且其薄膜亦被稱為In-Ga-Zn-O基薄膜。
此具體實施例中所使用之氧化物半導體薄膜107中，包含在該氧化物半導體薄膜中之氫係減少、或較佳地係被去除。亦即，該氧化物半導體薄膜107被高度純化，以致不是該氧化物半導體薄膜之主要成份的雜質盡可能少地被包含。於此案例中，該氧化物半導體薄膜107中之氫濃度較佳地係低於或等於1×1016/立方公分。此外，該氧化物半導體薄膜107中之載子密度係低於1×1014/立方公分、較佳地係低於1×1012/立方公分、更佳地係低於1×1011/立方公分，其係低於或等於該測量限制。亦即，該氧化物半導體薄膜中之載子密度係盡可能接近零。再者。該氧化物半導體之能隙為大於或等於2 eV(電子伏特)、較佳地係大於或等於2.5 eV、更佳地係大於或等於3 eV。該氧化物半導體薄膜中之氫的濃度能藉由二次離子質譜分析法(SIMS)所測量。該載子密度能藉由霍爾效應(Hall Effect)所測量，該氧化物半導體薄膜107之厚度係大於或等於1微米、較佳地係大於3微米、更佳地係大於或等於10微米。藉由增加該氧化物半導體薄膜107之厚度，其係可能減少短通道效應(例如閾值電壓中之變化或開閉比率中之減少)，以致用於高電力應用之半導體裝置能被製成。
該閘極絕緣薄膜111能被以單層或氧化矽薄膜、氮化矽薄膜、氮氧化矽薄膜、氮化矽氧化物薄膜、及氧化鋁薄膜的一或多個之堆疊層所形成。該閘極絕緣薄膜111與該氧化物半導體薄膜107接觸的部份較佳地係包含氧，且更佳地係使用氧化矽薄膜所形成。藉由使用該氧化矽薄膜，其係可能將氧供給至該氧化物半導體薄膜107，以致特徵可被改善。
該閘極絕緣薄膜111係使用高k材料所形成，諸如矽酸鉿(HfSiOx)、加入N之矽酸鉿(HfSiOxNy)、鋁酸鉿(HfAlOx)、氧化鉿、或氧化釔，以致閘極漏電流能被減少。再者，堆疊結構能被使用，其中高k材料及氧化矽薄膜、氮化矽薄膜、氮氧化矽薄膜、氮化矽氧化物薄膜、及氧化鋁薄膜的一或多個被堆疊。該閘極絕緣薄膜111之厚度較佳地係大於或等於50奈米及少於或等於500奈米。該閘極絕緣薄膜111之大厚度使減少該閘極漏電流成為可能。
用作閘極電極之第三電極113係使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之金屬元素；包含這些金屬元素之任一者作為成份的合金；包含這些金屬元素之組合的合金薄膜等所形成。再者，選自錳、鎂、鋯、及鈹的一或多個金屬元素能被使用。此外，該第三電極113能具有單層結構或具有二或更多層之堆疊結構。譬如，包含矽的鋁薄膜之單層結構、鈦薄膜被堆疊在鋁薄膜之上的二層結構、鈦薄膜、鋁薄膜、及鈦薄膜被依此順序堆疊之三層結構、等等能被使用。另一選擇係，包含鋁及選自鈦、鉭、鎢、鉬、鉻、釹、與鈧的一或複數元素之薄膜、合金薄膜、或氮化物薄膜可被使用。
用作該閘極電極之第三電極113可使用諸如氧化銦錫、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫、氧化銦鋅、或加上氧化矽之氧化銦錫的透光導電材料被形成。其係亦可能具有使用該上面透光導電材料及該上面金屬元素所形成之堆疊層結構。
其次，包括該氧化物半導體薄膜107的電晶體之操作將參考能帶圖被敘述。
圖5係垂直電晶體的縱向剖視圖，其中氧化物半導體被使用。氧化物半導體層(OS)係形成在汲極電極(D)之上，且源極電極(S)係形成在該氧化物半導體層(OS)之上。閘極絕緣薄膜(GI)係設在該汲極電極、該氧化物半導體層、及該源極電極之上，且閘極電極(GI1)係設在它們之上。
圖6A及6B係取自沿著圖5中之剖線A-A'的橫截面圖中之能帶圖(概要圖)。圖6A說明施加至該源極的電壓之電位係等於施加至該汲極的電壓之電位(VD=0伏特)的案例，且圖6B說明正電壓係施加至該閘極電壓(VG>0)及相對於該源極之正電位係施加至圖5中之汲極(VD>0)的案例。
圖8係於該閘極電壓為0V之案例中，取自圖5中之沿著剖線B-B'橫截面中的能帶圖(概要圖)。圖9A說明正電位(+VG)係施加至閘極(G1)之狀態，換句話說，該電晶體係於開啟狀態之案例，在此載子(電子)流動於源極及汲極之間。圖9B說明負電位(-VG)係施加至閘極(G1)之狀態，換句話說，該電晶體係於斷開狀態之案例。
圖7顯示該真空位準及金屬的工作函數(ΦM)間之關係、與該真空位準及氧化物半導體的電子親和力(χ)間之關係。
該金屬中之自由電子衰退，且該費米(Fermi)能階係位於該傳導能帶中。在另一方面，傳統的氧化物半導體典型為n型半導體，在該案例中，該費米能階(EF)係遠離位於能帶隙之中間的本質費米能階(Ei)，且被定位接近該傳導能帶。注意其係已知氧化物半導體中之氫的一部份具有施子之作用，且係造成氧化物半導體為n型半導體的一因素。
於對比中，本發明之氧化物半導體係本質(i型)或大體上本質氧化物半導體，其係藉由自氧化物半導體去除作為n型雜質之氫及高度純化該氧化物半導體所獲得，以致非該氧化物半導體之主要成份的雜質儘可能多地防止被包含在其中。亦即，此具體實施例之氧化物半導體具有一特色，其中代替加入雜質，藉由儘可能多地去除諸如氫或水之雜質，該氧化物半導體藉由高度純化被製成為i型(本質)半導體或接近i型半導體。這能夠讓該費米能階(EF)位在與該本質費米能階(Ei)相同的能階。
於該氧化物半導體之能帶隙(Eg)為3.15 eV的案例中，電子親和力(χ)據說為4.3 eV。被包含於該源極電極與該汲極電極之鈦(Ti)的功函數係大體上等於該氧化物半導體之電子親和力(χ)。在此情況下，該肖特基電子能障未在該金屬及該氧化物半導體間之介面形成。
亦即，於金屬的功函數(ΦM)與該氧化物半導體的電子親和力(χ)為彼此相同且該金屬及該氧化物半導體係彼此接觸之案例中，圖6A所說明之能帶圖(概要圖)被獲得。
於圖6B中，黑色圓圈(‧)代表電子，且當正電位係施加至該汲極時，該電子係超過該能障(h)被注射進入該氧化物半導體及流向該汲極。在該情況下，該能障(h)之高度視該閘極電壓與該汲極電壓而定變化；於正汲極電壓被施加之案例中，該能障(h)之高度係比圖6A中之能障的高度較小，在此沒有電壓被施加，亦即，該能帶隙(Eg)的一半。
該氧化物半導體層之厚度係大於或等於1微米、較佳地係大於3微米、更佳地係大於或等於10微米，且該本質載子密度係低的。如此，於正電位(+VG)係施加至該閘極(G1)之狀態中，如圖9A所說明，在該氧化物半導體層之表面，能帶之曲線的程度係小的，該傳導能帶之下端接近該費米能階，且該整個氧化物半導體層以能量之觀點係穩定的。因此，電子不只更輕易地流動於該閘極絕緣薄膜之附近，同時也流動於該氧化物半導體之整個區域中；其結果是，通道形成在該氧化物半導體之整個區域中，且較大數量之電流能流動。於對比中，在負電位(-VG)係施加至該閘極(G1)之狀態中，作為少數載子之電洞大體上是零，且電流之數量係非常地小；其結果是，每單位面積的通道中之電流的值係低於或等於100aA/微米、較佳地係低於或等於10aA/微米、更佳地係低於或等於1aA/微米，其係接近零。
其次，該氧化物半導體之本質載子密度將被敘述。
半導體中所包含之本質載子密度ni係按照'費米-狄拉克靜力學藉由該波茲曼分佈公式(看公式1)用費米-狄拉克分佈之近似值所計算。
藉由該近似式所獲得之本質載子密度ni係傳導能帶Nc中之狀態的有效密度、價鍵Nv中之狀態的有效密度、及能帶隙Eg的關係式。由公式1，矽之本質載子密度為1.4×1010/立方公分，且氧化物半導體(在此為In-Ga-Zn-O薄膜)之本質載子密度ni為1.2×10-7/立方公分。如與矽之本質載子密度比較，其已發現氧化物半導體之本質載子密度係非常低。
其次，在負電位(-VG)係施加至該閘極(G1)之案例中，空乏層之寬度及該德拜長度將在下面被敘述。
當電壓係施加至使用具有施子密度Nd的半導體、絕緣體、及金屬所形成之MOS電晶體時，該半導體中所形成之空乏層的最大寬度TD MAX能藉由公式2所計算。
空乏層之最大寬度能被表達為該施子密度及費米電位ΦF之函數，且該費米電位能被公式3所計算。
該MOS電晶體之德拜長度LD可藉由公式4所計算。
注意εs、ε0、Nd、q、k、及T分別代表氧化物半導體之介電常數、真空之電容率、施子密度、基本電荷、波茲曼常數、及溫度。
圖10A及10B顯示當矽之ni(本質載子密度)、其εs、該氧化物半導體之ni、及其εs分別被設定為1.4×1010/立方公分、11.9、1.2×10-7/立方公分、及10時，使用矽的MOS電晶體之空乏層的最大寬度及德拜長度、及使用氧化物半導體之電晶體的空乏層之最大寬度及該德拜長度之計算。在此被使用於該計算的電晶體之每一個具有水平MOS電晶體結構，其中通道係平行於基板之表面所形成。注意該空乏層之最大寬度在此對應於垂直於該基板散佈的空乏層之寬度。亦注意垂直MOS電晶體中之空乏層以類似於該水平電晶體中之空乏層的方式散佈。
當矽被使用時，該施子密度對應於雜質(P)之密度。當氧化物半導體被使用時，氧不足及氫具有施子之作用。
圖10A亦顯示當該施子密度係由1×1012/立方公分至1×1018/立方公分時，空乏層之最大寬度及氧化物半導體(亦稱為OS)或矽(亦稱為Si)之任一者的德拜長度。厚實線161代表該氧化物半導體之空乏層的最大寬度，且厚虛線163代表矽的空乏層之最大寬度。薄實線165代表示該氧化物半導體之德拜長度，且薄虛線167代表矽之德拜長度。
圖10B顯示當該施子密度係由1×10-5/立方公分至1×101/立方公分時，該氧化物半導體之最大寬度及德拜長度。注意密度之此範圍係低於矽之本質載子密度(ni=1.4×1010/立方公分)，以致僅只該氧化物半導體之計算結果被顯示。厚電線代表該氧化物半導體的空乏層之最大寬度，且薄實線代表該氧化物半導體之德拜長度。
由圖10A及10B，其係發現空乏層之最大寬度被增加，且當該施子密度被減少時，該德拜長度係增加。其亦被發現空乏層之最大寬度TD MAX視該本質載子密度ni而定，且當具有較低ni之氧化物半導體被使用時，比當矽被使用時，該空乏層進一步地散佈。其亦被發現當該氧化物半導體由n型半導體變得較接近i型半導體時，換句話說，當該施子密度(Nd)變得較低時，空乏層之最大寬度係由數十微米急劇地增加至數千微米，該德拜長度係由數微米急劇地增加至數百微米，且該空乏層在該氧化物半導體之整個區域中散佈，如圖10B所示。
由上文，既然該氧化物半導體具有寬廣之能隙及低本質載子密度，空乏層之最大寬度及該德拜長度被增加，且該空乏層於斷開狀態中在該氧化物半導體之整個區域中散佈；其結果是，該斷開狀態電流能被減少至盡可能接近零之值。
藉由高度純化該氧化物半導體來製成本質(i型)半導體或大體上本質半導體，以致不是該氧化物半導體之主要成份的雜質盡可能多地不被包含，具有閘極絕緣薄膜之介面特徵變得顯著。因此，該閘極絕緣薄膜較佳地係使用一材料所形成，該材料可與該氧化物半導體形成一有利的介面。譬如，其較佳的是使用藉由CVD方法使用以於該VHF帶至該微波帶的範圍中之電源頻率所產生的高密度電漿所形成之密集絕緣薄膜、或藉由濺鍍方法所形成之絕緣薄膜。再者，為了獲得該閘極絕緣薄膜及閘極電極間之有利的介面，在該閘極絕緣薄膜之表面上，藉由CVD方法使用以於該VHF帶至該微波帶的範圍中之電源頻率所產生的高密度電漿所形成之密集絕緣薄膜可被形成。
藉由以此方式高度純化氧化物半導體，以致不是該氧化物半導體之主要成份的雜質儘可能多地不被包含，具有高開啟狀態電流、低斷開狀態電流、高開閉比率、及有利的操作特徵之電晶體能被製成。
在此，使用氧化物半導體的電晶體之汲極耐受電壓將被敘述。
當該半導體中之電場抵達某一閾值時，衝擊游離化發生，藉由該高電場所加速之載子衝擊空乏層中之晶格，藉此產生多對電子及電洞。當該電場變得甚至更高時，藉由該衝擊游離化所產生之電子及電洞對係藉由該電場進一步加速，並重複該衝擊游離化，導致電流指數地增加之突崩潰。該衝擊游離化發生，因為載子(電子及電洞)具有大於或等於該半導體之能帶隙的動能。其係已知顯示衝擊游離化之或然率的衝擊游離化係數具有與該能隙之相互關係，且當該能帶隙被增加時，該衝擊游離化係不可能發生。
既然該氧化物半導體之能隙為3.15 eV，並大於矽之能隙1.12 eV，該突崩潰被期待不可能發生。因此，使用該氧化物半導體之電晶體具有高汲極耐受電壓，且當高電場被施加時，開啟狀態電流之指數性突然增加被期待為不可能發生。
其次，使用氧化物半導體的電晶體之熱載子降級將被敘述。
該熱載子降級意指電晶體特徵之惡化，例如由於被加速成為快速之電子藉由在通道中之汲極附近被注射於閘極氧化物薄膜中而變成固定式電荷的現象、或被加速成為快速之電子在該閘極絕緣薄膜及該氧化物半導體薄膜間之介面形成一陷阱能級的現象，該閾值電壓或閘極滲漏中之變動。該熱載子降級之因素為通道熱電子注射(CHE注射)及汲極突崩熱載子注射(DAHC注射)。
既然矽之能隙為狹窄的，由於突崩潰，電子係極可能像一突崩般產生，且被加速至如此快速以便移動超過一能障至該閘極絕緣薄膜之電子數目增加。然而，在此具體實施例中所敘述之氧化物半導體具有寬廣之能隙；因此，該突崩潰係不可能發生，且對該熱載子降級之阻抗係高於矽之熱載子降級。注意作為具有高耐受電壓的材料之一的碳化矽之能帶隙及該氧化物半導體之能隙為彼此相等；如此，該氧化物半導體之耐受電壓被期待為與SiC同高。
由上文，使用氧化物半導體之電晶體具有高汲極耐受電壓；特別地是，此一電晶體能具有大於或等於100V、較佳地係大於或等於500V、更佳地係大於或等於1kV之汲極耐受電壓。
作為電晶體之典型範例而使用碳化矽的電晶體及使用氧化物半導體的電晶體間之比較將在下面被敘述。在此，4H-SiC被使用作為該碳化矽。
氧化物半導體及4H-SiC具有一些共通事物。一範例為本質載子密度。在常溫使用該費米-狄拉克分佈，該氧化物半導體之本質載子密度被估計為大約10-7/立方公分，其係像4H-SiC之載子密度般非常地低，亦即，6.7×10-11/立方公分。
此外，該氧化物半導體之能帶隙為3.0 eV至3.5 eV，且4H-SiC之能帶隙為3.26 eV，這意指該氧化物半導體及該碳化矽兩者為寬廣能隙半導體。
然而，使用氧化物半導體及碳化矽的電晶體之製造溫度係大幅不同。於使用碳化矽之案例中，在攝氏1500度至2000度下用於活性化之熱處理係需要的。於對比中，在使用氧化物半導體之案例中，氧化物半導體可藉由在攝氏300度至500度(低於或等於該玻璃轉化溫度，且該最大值大約為攝氏700度)之熱處理被形成，這允許電晶體超過大尺寸設計基板地被製成。此外，產量能被改善。
SiC-MOSFET之製造製程包括摻雜以可為施子或受子(例如磷或硼)的雜質之步驟、及用於活性化之高溫熱處理步驟。在此，應注意的是氧化物半導體具有相當高之電子親和力。據此，藉由為一電極選擇具有適當的功函數之金屬，歐姆接觸能被形成於該氧化物半導體及該電極之間，而於電晶體的製造製程中沒有摻雜以雜質之步驟。以此方式，製程之簡化能被實現，因為n+區域被輕易地形成在該接觸部份中。
注意在氧化物半導體之性質上、諸如該能帶隙中之狀態的密度(DOS)已做成相當可觀之研究；然而，該研究不包括充分地減少該DOS本身之概念。於此具體實施例中，高度純化之氧化物半導體係藉由去除可能由該氧化物半導體造成該能隙中之DOS的水或氫所形成。這是基於充分地減少該DOS本身之概念。如此，優異之工業產品可被製成。
再者，其係亦可能藉由供給氧至金屬的懸空鍵形成更高度純化(i型)之氧化物半導體，該懸空鍵係藉由不足氧及由於氧不足而減少該DOS所產生。譬如，包含過量氧的氧化物薄膜係與通道形成區域形成緊密接觸，且氧被由該氧化物薄膜所供給，藉此由於氧不足之DOS能被減少。
由於過多之氫、由於不足氧之深位準等，據說該氧化物半導體之缺陷係藉由低於該傳導能帶之0.1 eV至0.2 eV的淺位準所造成。氫係急劇地減少及氧被充分地供給以便消除此一缺陷之技術概念將為正確的。
氧化物半導體大致上被考慮為n型半導體；然而，於此具體實施例中，i型半導體係藉由去除一雜質、特別是水或氫所實現。在這方面，其可說為本發明的一具體實施例包括新穎的技術概念，因為其係與諸如摻雜以雜質之矽的i型半導體不同。
藉由將該氧化物半導體製成為i型半導體，該電晶體之有利的溫度特徵可被獲得；典型地，以該電晶體之電流對電壓特徵的觀點，在由攝氏-25度分佈至攝氏150度之溫度，開啟狀態電流、斷開狀態電流、場效遷移率、S值、及閘值電壓係幾乎不會波動，且該電流對電壓特徵係幾乎不會藉由該溫度所降級。
於使用在此具體實施例中所敘述的氧化物半導體之電晶體中，在一通道之遷移率係稍微低於使用碳化矽的電晶體中之遷移率；然而，該電晶體的電流值及裝置特徵可藉由增加該汲極電壓及該通道寬度(W)被改善。
此具體實施例的技術概念係雜質不被加至氧化物半導體，且反而該氧化物半導體本身藉由有意地去除不想要存在其中之諸如水或氫的雜質而被高度純化。換句話說，該氧化物半導體係藉由去除形成施子位準之水或氫、減少氧不足、及充分地供給氧而高度純化，該氧係該氧化物半導體的一主要成份。
當該氧化物半導體被沈積時，在1020/立方公分的密度之氫係使用二次離子質譜分析法(SIMS)所測量。該氧化物半導體被高度純化，且藉由有意地去除形成施子位準之水或氫、及進一步藉由將氧(該氧化物半導體的成份之一)加至該氧化物半導體而製成i型(本質)半導體，該氧係當去除水或氫時同時減少。
於此具體實施例中，該氧化物半導體中之水及氫的數量較佳地係盡可能小，且該氧化物半導體中之載子的數目較佳地係盡可能小。換句話說，低於1×1014/立方公分、較佳地係低於1×1012/立方公分、更佳地係低於1×1011/立方公分之載子密度係想要的，其係低於或等於該測量限制。再者，於此具體實施例之技術概念中，理想之載子密度為0或接近0。再者，於電晶體中，氧化物半導體用作一路徑，其中由一來源所供給之載子藉由減少或較佳地係消除該氧化物半導體之載子而流動。其結果是，該氧化物半導體為i型(本質)半導體，其被高度純化，且包括非常小的數目之載子或沒有載子，且在該電晶體係於斷開狀態中之狀態中，斷開狀態電流可為非常地小，其係本具體實施例之技術概念。
此外，當該氧化物半導體用作一路徑、且該氧化物半導體本身為被高度純化以便包括非常小的數目之載子或沒有載子的i型(本質)半導體時，載子係由源極及汲極電極所供給。與該氧化物半導體之電子親和力χ、其理想地對應於該本質費米能階之費米能階、及該源極或汲極電極之材料的工作函數比較，該能障高度主要助成供給之程度。
在另一方面，通道大體上係與基板平行地形成之水平電晶體需要源極與汲極以及該通道，以致藉由該基板中之電晶體所佔有的面積係增加，這阻礙微型化。然而，源極、通道、及汲極係在垂直電晶體中堆疊，藉此基板表面中之佔有面積能被減少。其結果是，其係可能微型化該電晶體。
如上述，該氧化物半導體薄膜被高度純化，以致不是該氧化物半導體薄膜的主要成份之典型為氫、水、羥基、或氫化物的雜質可包含為盡可能少的，藉此該電晶體之良好操作能被獲得。特別地是，該耐受電壓能被增加，短通道效應能被抑制，且開閉比率能被增加。
(具體實施例2)
於此具體實施例中，具有比具體實施例1中之那些者更高的可靠性及更高的場效遷移率之電晶體的結構將參考圖2A及2B與圖3被敘述。
於此具體實施例中，如圖2A所示，被提供於第一電極105及第二電極109間之氧化物半導體薄膜151a包括於表面部份中之結晶區域157，該表面部份係與閘極絕緣薄膜111接觸。該氧化物半導體薄膜151a及該閘極絕緣薄膜111間之介面附近的放大視圖被說明於圖2B中。
該氧化物半導體薄膜151a包括非晶形區域155，其主要包含非晶形氧化物半導體及形成在該氧化物半導體薄膜151a的表面部份中之結晶區域157。注意該表面部份指示位在與該頂部表面隔開該氧化物半導體薄膜之厚度的10%或更少之一段距離(深度)的區域。
注意該非晶形區域155主要包含非晶形氧化物半導體薄膜。注意該“主要地”一詞意指譬如佔有一區域之50%或更多的狀態。於此案例中，其意指在該非晶形區域155之體積百分比(或重量百分比)下，該非晶形氧化物半導體薄膜佔有50%或更多之狀態。亦即，於一些案例中，該非晶形區域包括異於非晶形氧化物半導體薄膜的氧化物半導體薄膜之晶體，且其含量之百分比較佳地係在體積百分比(或重量百分比)下少於50%。然而，該含量之百分比不被限制於該上面者。
於該In-Ga-Zn-O氧化物半導體薄膜被使用作為氧化物半導體薄膜之材料的案例中，較佳地係設定該上面之非晶形區域155的成份，以致Zn含量(原子%)係大於In或Ga含量(原子%)。以此一成份之使用，預定成份之結晶區域157被輕易地形成。
在該表面部份中之結晶區域157中的晶體中，該c軸係幾乎垂直於該氧化物半導體薄膜151a之頂部表面導向，且該等晶體係彼此毗連。譬如，於使用In-Ga-Zn-O基氧化物半導體材料之案例中，在該結晶區域157中之晶體中，InGaZnO4之晶體的c軸係幾乎垂直於該氧化物半導體薄膜151a之表面導向。注意“表面部份(該表面之附近)”意指譬如位在與該表面隔開20奈米或更少之一段距離的區域。
InGaZnO4之晶體包括In、Ga、及Zn之任一者，且能被考慮為具有平行於該a軸及該b軸的諸層之堆疊結構(看圖3)。亦即，InGaZnO4之晶體具有一結構，其中包含In之第一層、包含In之第二層、及包含In之第三層係在該c軸方向中堆疊。
既然InGaZnO4之晶體的電導主要地被In所控制，包含In的該第一至該第三層之每一個的電特徵係有利的，該In係有關平行於該a軸及該b軸之方向。這是因為In之一的5s軌域與包含In的該第一至該第三層之每一個的一或多個中之鄰接In的5s軌域相重疊，以致載子路徑被形成。
當此等晶體被導向時，該氧化物半導體薄膜151a的電特徵上之效應亦發生。特別地是，譬如，在平行於該氧化物半導體薄膜151a的頂部表面之方向中的電特徵被改善。這是因為InGaZnO4之晶體的c軸係幾乎垂直於該氧化物半導體薄膜151a之表面導向，且電流流動在InGaZnO4之晶體中平行於該a軸及該b軸之方向中。
該結晶區域157之結晶結構不被限制於該上面結構，且該結晶區域157可包括另一結構晶體。例如，於使用In-Ga-Zn-O基氧化物半導體材料之案例中，除了InGaZnO4之晶體以外，In2Ga2ZnO7、InGaZn5O8等之晶體可被包括。不用說，InGaZnO4之晶體存在於該整個結晶區域157中之案例係更有效及更佳的。
如上述，當該氧化物半導體薄膜151a於該表面部份中具有該結晶區域157時，有利的電特徵能被達成。特別地是。於該結晶區域157包含InGaZnO4之晶體的案例中，其中該c軸係幾乎垂直於該氧化物半導體薄膜151a之頂部表面導向，該氧化物半導體薄膜151a的表面部份中之載子遷移率係由於InGaZnO4之晶體的電特徵而增加。如此，包括該氧化物半導體薄膜151a的電晶體之場效遷移率係增加，且有利的電特徵能被達成。
再者，該結晶區域157係比該非晶形區域155更穩定；因此，當該結晶區域157被包括在該氧化物半導體薄膜151a之表面部份中時，雜質(例如氫、水、羥基、氫化物等)之進入該非晶形區域155能被減少。如此，該氧化物半導體薄膜151a之可靠性能被增加。
經過該等上述步驟，該氧化物半導體薄膜中之氫的濃度能被減少，且該氧化物半導體薄膜可被高度純化。如此，該氧化物半導體薄膜能被穩定。此外，在低於或等於該玻璃轉化溫度的溫度之熱處理使其可能形成具有寬廣之能帶隙的氧化物半導體薄膜，其中載子密度係非常地低。因此，電晶體能使用大尺寸設計基板被製成，以致生產力能被增加。此外，藉由使用該氧化物半導體薄膜，其中氫濃度被減少且該氧化物半導體薄膜被高度純化，其係可能製成具有高耐受電壓、對短通道效應具有高阻抗、及高開閉比率的電晶體。
如適當的，此具體實施例能夠與其它具體實施例中所敘述之結構的任一者組合地實施。
(具體實施例3)
於此具體實施例中，具有比具體實施例1中之那些者更高的可靠性及更高的場效遷移率之電晶體的結構將參考圖4A至4C被敘述。
於此具體實施例中，如圖4A所示，被提供於第一電極105及第二電極109間之氧化物半導體薄膜包括於表面部份中之結晶區域157，該表面部份係與閘極絕緣薄膜111及第二電極109接觸。氧化物半導體薄膜151b及151c附近的放大視圖被說明於圖4B及4C中。
於圖4B中，該氧化物半導體薄膜151b包括於表面部份中之結晶區域157，該表面部份係與該閘極絕緣薄膜111及該第二電極109接觸。
於圖4C中，該氧化物半導體薄膜151c包括與該閘極絕緣薄膜111接觸的區域及與該第二電極109在某一距離隔開的區域中之結晶區域157。注意該氧化物半導體薄膜151c包括與該第二電極109接觸的區域中之非晶形區域159。
於該結晶區域157中，於此具體實施例中，如於具體實施例2中所敘述之結晶區域157中，該c軸係幾乎垂直於該等氧化物半導體薄膜151b及151c之頂部表面導向。因此，平行於該等氧化物半導體薄膜151b及151c之頂部表面的方向中之電特徵被改善。由上文，包括該等氧化物半導體薄膜151b及151c的電晶體之場效遷移率係增加，且有利的電特徵能被達成。
如適當的，此具體實施例能夠與其它具體實施例中所敘述之結構的任一者組合地實施。
(具體實施例4)
於此具體實施例中，具有高耐熱性之電晶體將參考至圖1A及1B被敘述。
藉由使用具有高散熱特性的基板、如圖1A及1B所說明之基板101，具有高耐熱性之電晶體能被製成。具有高散熱特性的基板之範例包括半導體基板、金屬基板、塑膠基板、等等。當作該半導體基板之典型範例，諸如矽基板或碳化矽基板之單晶半導體基板、多晶半導體基板、諸如矽鍺基板之複合半導體基板、等等能被給與。當作該金屬基板之典型範例，鋁基板、銅基板、不銹鋼基板、等等能被給與。當作該塑膠基板的典型範例，包含碳纖維、金屬纖維、金屬片等之塑膠基板能被給與。注意該半導體基板、該金屬基板、及該塑膠基板不被限制於該等上面之基板，且如適當的，任何基板能被使用，只要其具有高散熱特性。
藉由使用具有高導熱性之絕緣薄膜當作圖1A及1B所說明之絕緣薄膜103，具有高耐熱性能之電晶體可被製成。具有高導熱性的絕緣薄膜之範例包括氮化鋁薄膜、氮化鋁氧化物薄膜、氮化矽薄膜、等等。
半導體薄膜可被形成於圖1A及1B所說明的該第一電極105及該絕緣薄膜103之間。當作該半導體薄膜之典型範例，矽薄膜、鍺薄膜、碳化矽薄膜、像碳之鑽石(DLC)薄膜、等等能被給與。
注意藉由使用該等上面零組件的一或多個，具有高耐熱性能之電晶體被製成。
如適當的，此具體實施例能夠與其它具體實施例中所敘述之結構的任一者組合地實施。
(具體實施例5)
於此具體實施例中，包括使用具有不同功函數的材料所形成之第一電極105及第二電極109的電晶體將被敘述。
於此具體實施例中，第一電極105及該第二電極109係使用具有低於或等於氧化物半導體之電子親和力的功函數之導電材料所形成，且該第一電極105及該第二電極109之另一者係使用具有高於該氧化物半導體之電子親和力的功函數之導電材料所形成。
譬如，於該氧化物半導體之電子親和力(χ)為4.3 eV的案例中，當作具有高於該氧化物半導體之電子親和力的功函數之導電材料，鎢(W)、鉬(Mo)、鉻(Cr)、鐵(Fe)、氧化銦錫(ITO)等可被使用。當作具有低於或等於該氧化物半導體之電子親和力的功函數之導電材料，鈦(Ti)、釔(Y)、鋁(Al)、鎂(Mg)、銀(Ag)、鋯(Zr)、等可被使用。
首先，所敘述者係一案例，在此用作汲極之電極係使用具有高於該氧化物半導體之電子親和力的功函數之導電材料所形成，且用作源極之電極係使用具有低於或等於該氧化物半導體之電子親和力的功函數之導電材料所形成。
用以形成用作汲極Φmd之電極的導電材料之功函數、用以形成用作源極Φms之電極的導電材料之功函數、及該電子親和力χ間之關係被設定，以便被表達為公式5。
如能被看出，用作源極的電極之導電材料的功函數係低於或等於該氧化物半導體之電子親和力；因此，該電晶體的開啟狀態中之能障(譬如，圖6B中之h)能被減少，該開啟狀態係在低閘極電壓實現，且大量電流能流動。
於另一案例中，該功函數Φmd、該電子親和力χ、及該功函數Φms間之關係被設定，以便被表達如公式6。
如能被看出，既然用作源極的電極之導電材料的功函數係高於該氧化物半導體之電子親和力，該電晶體的能障變高。據此，斷開狀態中之電流的數量能被減少。
注意用作源極之電極可為該第一電極105及該第二電極109之一，且用作汲極的電極可為該第一電極105及該第二電極109之另一者。
由上文，藉由使用具有低於或等於該氧化物半導體之電子親和力的功函數之導電材料形成該第一電極105及該第二電極109之一，與藉由使用具有高於該氧化物半導體之電子親和力的功函數之導電材料形成該第一電極105及該第二電極109之另一者，電晶體之開啟狀態特徵或斷開狀態特徵能被改善。
如適當的，此具體實施例能夠與其它具體實施例中所敘述之結構的任一者組合地實施。
(具體實施例6)
於此具體實施例中，圖1A及1B所說明之電晶體、或圖2A及2B所說明之電晶體的製造製程將參考圖11A至11C被敘述。
如圖11A所說明，絕緣薄膜103係形成在基板101之上，且第一電極105係形成在該絕緣薄膜103之上。該第一電極105用作該電晶體的源極電極與汲極電極之一。
該絕緣薄膜103可藉由濺鍍方法、CVD方法、塗覆方法等被形成。
注意當該絕緣薄膜103係藉由濺鍍方法所形成時，該絕緣薄膜103較佳地係於留在處理室中之氫、水、羥基、氫化物等被去除的狀態中被形成。這是用以防止氫、水、羥基、氫化物等被包含在該絕緣薄膜103中。捕集真空泵較佳地係被使用於去除留在該處理室中之氫、水、羥基、氫化物等。譬如，低溫泵、離子泵、或鈦昇華泵較佳地係被使用作為該捕集真空泵。該抽空單元可為設有冷阱之渦輪增壓泵。既然氫、水、羥基、氫化物等係在使用低溫泵來抽空的處理室中被抽空，於該處理室中所形成之絕緣薄膜103中，該絕緣薄膜103中所包含之雜質的濃度可被減少。
當作用於該絕緣薄膜103之形成的濺鍍氣體，由其去除諸如氫、水、羥基、或氫化物之雜質至藉由該單位“ppm”或“ppb”所代表的雜質濃度之位準的高純度氣體被使用。
濺鍍方法之範例包括RF濺鍍方法，其中高頻電源被使用於濺鍍電源；DC濺鍍方法，其中DC被使用；及脈衝式DC濺鍍方法，其中以脈衝方式施加偏壓。該RF濺鍍方法主要被使用於形成絕緣薄膜之案例中，且DC濺鍍方法主要被使用於形成金屬薄膜之案例中。
此外，亦有多來源濺鍍設備，其中不同材料之複數標靶能被設定。以該多來源濺鍍設備，不同材料之薄膜能被形成至堆疊在該同一室中，或複數種材料之薄膜能藉由在該同一室中同時放電所形成。
另一選擇係，在該室內側設有磁鐵系統之濺鍍設備且被使用於磁控管濺鍍方法、或被使用於ECR濺鍍方法之濺鍍設備能被使用，其中使用微波所產生之電漿被使用，而不會使用輝光放電。
再者，當作濺鍍方法，可使用反應濺鍍，其中標靶物質及濺鍍氣體成份係於沈積期間互相起化學反應，以形成其薄的化合物薄膜；或偏壓濺鍍方法，其中電壓係亦於沈積期間施加至基板。
於此說明書中作為該濺鍍方法，如適當的，該上述濺鍍裝置及該濺鍍方法可被採用。
於此具體實施例中，該基板101被轉移至該處理室。包含高純度氧之濺鍍氣體被導入該處理室，且氧化矽薄膜係在該基板101之上使用矽標靶形成為該絕緣薄膜103，氫、水、羥基、氫化物等係由該濺鍍氣體去除。注意當該絕緣薄膜103被形成時，該基板101可被加熱。
譬如，氧化矽薄膜係以RF濺鍍方法在以下的條件之下形成：石英(較佳地係，人工石英)被使用；該基板溫度為攝氏108度；該基板及該標靶間之距離(該T-S距離)為60毫米；該壓力係0.4巴；該高頻功率係1.5千瓦；且該大氣為包含氧及氬(25sccm之氧流速比率：25sccm之氬流速比率=1:1)之大氣。該薄膜厚度可為100奈米。注意矽標靶可代替該石英(較佳地係，人工石英)被使用。注意氧或氧及氬之混合氣體被使用作為濺鍍氣體。
譬如，當該絕緣薄膜103係使用堆疊結構所形成時，氮化矽薄膜係於該氧化矽薄膜及該基板之間使用矽標靶及包含高純度氮之濺鍍氣體所形成，而氫、水、羥基、氫化物等係由該濺鍍氣體去除。亦於此案例中，如於該氧化矽薄膜之案例中，其較佳的是於留在該處理室中之氫、水、羥基、氫化物等被去除的狀態中形成氮化矽薄膜。注意於該製程中，該基板101可被加熱。
於氮化矽薄膜及氧化矽薄膜被堆疊當作該絕緣薄膜103之案例中，該氮化矽薄膜及該氧化矽薄膜能被以共用標靶之使用形成於相同處理室中。首先，該氮化矽薄膜係以此一使得包含氮之濺鍍氣體被導入及安裝在該處理室上之矽標靶被使用的方式所形成。然後，該氧化矽薄膜係以此一使得該氣體被切換至包含氧的濺鍍氣體及該相同矽標靶被使用之方式所形成。該氮化矽薄膜及該氧化矽薄膜可被連續地形成，而不會暴露至該空氣；如此，諸如氫、水、羥基、或氫化物的雜質之吸附在該氮化矽薄膜的表面上能被防止。
該第一電極105能以此一使得導電薄膜係藉由濺鍍方法、CVD方法、或真空蒸發方法形成在該基板101之上的方式被形成，抗蝕劑遮罩係於光刻步驟中形成在該導電薄膜之上，且該導電薄膜係使用該抗蝕劑遮罩來蝕刻。另一選擇係，該第一電極105係藉由印刷方法或噴墨方法所形成，而沒有使用光刻步驟，以致步驟之數目能被減少。注意該第一電極105之端部較佳地係具有錐形之形狀，以致具有將稍後形成之閘極絕緣薄膜的含蓋範圍被改善。當該第一電極105的端部及該絕緣薄膜103之間所形成的角度係大於或等於30度及少於或等於60度(較佳地係，大於或等於40度及少於或等於50度)時，具有將稍後形成之閘極絕緣薄膜的含蓋範圍可被改善。
於此具體實施例中，當作具有該第一電極105之作用的導電薄膜，鈦薄膜係藉由濺鍍方法形成至50奈米的厚度，鋁薄膜係形成至100奈米的厚度，且鈦薄膜係形成至50奈米的厚度。其次，蝕刻法係使用該光刻步驟中所形成之抗蝕劑遮罩來施行，藉此該第一電極105被形成。
其次，如圖11B所說明，該氧化物半導體薄膜107及具有該第二電極之作用的導電薄膜108係形成在該第一電極105之上。該氧化物半導體薄膜107用作該電晶體之通道形成區域。
在此，用以形成該氧化物半導體薄膜107及具有該第二電極之作用的導電薄膜108之方法將被敘述。
氧化物半導體薄膜係藉由濺鍍方法、塗覆方法、印刷方法等形成在該基板101及該第一電極105之上。其次，導電薄膜係形成在該氧化物半導體薄膜之上。於此具體實施例中，該氧化物半導體薄膜係藉由濺鍍方法所形成。
為了在該氧化物半導體薄膜107中包含盡可能少之氫，其較佳的是該第一電極105形成在其上基板101係在該濺鍍設備的預加熱室中預加熱，以致被吸附在該基板101上之諸如氫、水、羥基、或氫化物的雜質被消除及排出，當作預處理。注意當作被提供用於該預加熱室之抽空單元，低溫泵係較佳的。注意此預加熱處理能被省略。此外，在稍後形成之閘極絕緣薄膜111的形成之前，此預加熱可在該基板101上施行，或可在該基板101上於稍後形成之第三電極113的形成之前被施行。
注意在該氧化物半導體薄膜係藉由濺鍍方法所形成之前，電漿係藉由導入氬氣所產生之反向濺鍍較佳地係被施行，且附著至該第一電極105之表面的微粒被去除，以致在該第一電極105及該氧化物半導體薄膜間之介面的電阻能被減少。該反向濺鍍意指一方法，其中沒有施加電壓至該標靶側，高頻電源被使用於在氬大氣中施加電壓至該基板側，以了電漿被產生，以修改該基板之表面。注意代替氬大氣，氮大氣、氦大氣等可被使用。
於此具體實施例中，該氧化物半導體薄膜係以In-Ga-Zn-O基金屬氧化物標靶之使用而藉由濺鍍方法所形成。該氧化物半導體薄膜能於稀有氣體(典型為氬)大氣、氧大氣、或包含稀有氣體(典型為氬)及氧之大氣中藉由濺鍍方法所形成。於使用濺鍍方法之案例中，可使用包含在高於或等於2重量百分比及低於或等於10重量百分比之SiO2的標靶。
當作被使用於該氧化物半導體薄膜之形成的濺鍍氣體，由其去除諸如氫、水、羥基、或氫化物之雜質至藉由該單位“ppm”或“ppb”所代表的雜質濃度之位準的高純度氣體被使用。
當作用以藉由濺鍍方法形成該氧化物半導體薄膜之標靶，包含氧化鋅當作其主要成份之金屬氧化物的標靶能被使用。當作該金屬氧化物標靶之另一範例，包含In、Ga、及Zn(成份比率為In2O3:Ga2O3:ZnO=1:1:1[莫耳比率])之金屬氧化物標靶能被使用。另一選擇係，當作包含In、Ga、及Zn之金屬氧化物標靶，具有諸如In:Ga:Zn=1:1:2[原子比率]或In:Ga:Zn=1:1:4[原子比率]的成份比率之標靶能被使用。該金屬氧化物標靶之充填因素係大於或等於90%及少於或等於100%、較佳地係大於或等於95%及少於或等於99.9%。藉由使用具有高充填因素的金屬氧化物標靶，形成密集之氧化物半導體薄膜。
該氧化物半導體薄膜係以此一使得該基板被固持於處理室中之方式形成在該基板101之上，該處理室被保持於減壓狀態中，留在該處理室中之濕氣被去除，已由其去除氫、水、羥基、氫化物等之濺鍍氣體被導入，且金屬氧化物被使用作為標靶。捕集真空泵較佳地係被使用於去除留在該處理室中之氫、水、羥基、氫化物等。譬如，低溫泵、離子泵、或鈦昇華泵較佳地係被使用。該抽空單元可為設有冷阱之渦輪增壓泵。譬如，氫、水、羥基、氫化物等(更佳地係，包括含有碳原子之化合物)係以低溫泵之使用被由處理室排出。因此，此室中所形成之氧化物半導體薄膜中所包含的雜質之濃度可被降低。該氧化物半導體薄膜可在該基板被加熱之狀態中被形成。
於此具體實施例中，當作該氧化物半導體薄膜之薄膜形成條件的範例，以下條件被採用：該基板之溫度為室溫；該基板及該標靶間之距離係110毫米；該壓力係0.4Pa；該直流電(DC)電源係0.5千瓦；且該大氣係氧及氬(氧對氬之流速比率為15sccm：30sccm)。注意脈衝式直流(DC)電源較佳地係被使用，在該案例中，薄膜形成中所形成之粉末物質(亦被稱為微粒或灰塵)能被減少，且該薄膜厚度可為均勻的。該氧化物半導體薄膜之厚度大於或等於1微米、較佳地係大於3微米、更佳地係大於或等於10微米。注意該較佳的厚度視氧化物半導體薄膜材料而定變化；如此，該適當的厚度可視該材料而定被決定。
如適當的，具有該第二電極之作用的導電薄膜108可使用被使用於該第一電極105之材料及方法所形成。在此，當作具有該第二電極之作用的導電薄膜108，50奈米厚之鈦薄膜、100奈米厚之鋁薄膜、及50奈米厚之鈦薄膜被依此順序堆疊。
其次，抗蝕劑遮罩係於光刻步驟中形成在該導電薄膜之上，具有該第二電極之作用的導電薄膜108及具有該氧化物半導體薄膜107之作用的氧化物半導體薄膜係使用該抗蝕劑遮罩蝕刻，藉此具有該第二電極之作用的島形導電薄膜108及該島形氧化物半導體薄膜107被形成。藉由使用噴墨方法形成抗蝕劑遮罩來代替該光刻步驟中所形成之抗蝕劑遮罩，以致步驟之數目可被減少。其較佳的是由於該蝕刻，該第一電極105的表面及具有該第二電極之作用的導電薄膜108與該氧化物半導體薄膜107的端部之間所形成的角度係大於或等於30度及少於或等於60度、較佳地係大於或等於40度及少於或等於50度，以致具有將稍後形成之閘極絕緣薄膜的含蓋範圍可被改善。
注意該導電薄膜及該氧化物半導體薄膜之蝕刻在此可為藉由乾式蝕刻、濕式蝕刻、或濕式蝕刻及乾式蝕刻兩者所施行。為了形成該氧化物半導體薄膜107及該具有該第二電極之作用的導電薄膜108，使每一個具有想要之形狀，如適當的，視該材料而定，該等蝕刻條件(蝕刻劑、蝕刻時間、溫度、等等)被調整。
當具有該第二電極之作用的導電薄膜108及該氧化物半導體薄膜之每一個的蝕刻速率係與該第一電極105不同時，使得該第一電極105之蝕刻速率為低及具有該第二電極之作用的導電薄膜108與該氧化物半導體薄膜之每一個的蝕刻速率為高的條件被選擇。另一選擇係，當使得該氧化物半導體薄膜之蝕刻速率為低及該導電薄膜108之蝕刻速率為高的條件被選擇時，該導電薄膜108被蝕刻；然後，使得該第一電極105之蝕刻速率為低及該氧化物半導體薄膜之蝕刻速率為高的條件被選擇。
當作使用於該氧化物半導體薄膜的濕式蝕刻之蝕刻劑，磷酸、醋酸、及硝酸的混合溶液、氨過氧化氫混合物(過氧化氫：氨水：水=5:2:2)等能被使用。此外，ITO07N(藉由KANTO化學股份有限公司所產生)亦可被使用。
在該濕式蝕刻之後，該蝕刻劑係藉由清洗隨同該被蝕刻掉之材料被去除。包含該蝕刻劑及被蝕刻掉的材料之不想要液體可被淨化及該材料可被再使用。諸如被包含於該氧化物半導體薄膜中之銦的材料係在該蝕刻之後由該不想要之液體收集及再循環，以致資源可被有效率地使用，且成本能被減少。
當作使用於該氧化物半導體薄膜之乾式蝕刻的蝕刻氣體，包含氯(氯基氣體，諸如氯氣(Cl2)、氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4))之氣體較佳地係被使用。
另一選擇係，包含氟(氟基氣體，諸如或四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF4)、或三氟甲烷(CNF3))之氣體；溴化氫(HBr)；氧(O2)；這些加入諸如氦(He)或氬(Ar)之稀有氣體的氣體之任一者；等能被使用。
當作該乾式蝕刻法，平行板RIE(反應離子蝕刻)方法或ICP(感應耦合電漿)蝕刻法能被使用。為了將該等薄膜蝕刻成想要之形狀，如適當的，調整該蝕刻條件(施加至線圈形電極的電力之數量、施加至基板側面上之電極的電力之數量、該基板側面上之電極的溫度等)。
於此具體實施例中，具有該第二電極之作用的導電薄膜108係使用氨過氧化氫混合物當作蝕刻劑來蝕刻，且接著該氧化物半導體薄膜係使用磷酸、醋酸、及硝酸被混合之溶液蝕刻，藉此該氧化物半導體薄膜107被形成。
其次，被使用於形成該氧化物半導體薄膜107及具有該第二電極之作用的導電薄膜108之抗蝕劑遮罩(藉由虛線110a所指示)係凹入，以致抗蝕劑遮罩110b被形成(看圖11B)。在此，該抗蝕劑遮罩係遭受灰化，以形成該抗蝕劑遮罩110b。其次，藉由使用該抗蝕劑遮罩110b，該導電薄膜108被蝕刻，藉此第二電極109被形成(看圖11C)。該第二電極109用作該電晶體之源極電極及汲極電極的另一者。
用以蝕刻該導電薄膜108之方法被選擇，以致該第一電極105及該氧化物半導體薄膜107之蝕刻速率為低的，且該導電薄膜108之蝕刻速率為高的。
其次，於此具體實施例中，第一熱處理被施行。該第一熱處理之溫度係高於或等於攝氏400度及低於或等於攝氏750度、較佳地係高於或等於攝氏400度及低於該基板之應變點。在此，該基板被導入熱處理設備之一的電爐，且熱處理係在該氧化物半導體薄膜上在攝氏450度於諸如氮大氣或稀有氣體大氣的惰性氣體大氣中施行達一小時，且接著該氧化物半導體薄膜不被暴露至空氣。據此，氫、水、羥基、氫化物等能被防止混合進入該氧化物半導體薄膜，氫濃度係減少，且該氧化物半導體薄膜被高度純化，藉此i型氧化物半導體薄膜或大體上i型氧化物半導體薄膜能被獲得。亦即，該氧化物半導體薄膜107之脫水及脫氫的至少一者可藉由此第一熱處理所施行。
注意於該第一熱處理中，其較佳的是該氫、水、羥基、氫化物等不被包含在氮或稀有氣體中，諸如氦、氖、或氬。另一選擇係，被導入熱處理設備的氮或諸如氦、氖、或氬之稀有氣體的純度較佳地係6N(99.9999%)或更高、更佳地係7N(99.99999%)或更高(亦即，該等雜質之濃度係1 ppm或更低、較佳地是0.1 ppm或更低)。
視該第一熱處理之條件或用於該氧化物半導體薄膜的材料而定，該氧化物半導體薄膜保持未結晶，且圖1B所說明之氧化物半導體薄膜107被形成。此等條件之一係高於或等於攝氏400度及低於攝氏550度、較佳地係高於或等於攝氏400度及低於攝氏500度的加熱溫度。於藉由濺鍍方法沈積In-Ga-Zn-O基氧化物半導體之案例中，該等條件之一係一標靶，其中Zn含量(原子%)對In含量(原子%)與對Ga含量(原子%)之比率為少於1(典型，In:Ga:Zn=1:1:0.5)，以致該氧化物半導體薄膜不被結晶，且變成圖1B所說明之氧化物半導體薄膜107。
用於該氧化物半導體薄膜之第一熱處理或材料的其它條件造成該氧化物半導體薄膜之結晶，且包括晶體之氧化物半導體薄膜被形成。譬如，在一些案例中，包括具有90%或更高、或80%或更高之結晶度的晶體之氧化物半導體薄膜被形成。
視用於該氧化物半導體薄膜的第一熱處理或材料之條件而定，該氧化物半導體薄膜於非晶形氧化物半導體薄膜的表面部份中具有一結晶區域。此等條件之一係高於或等於攝氏500度及低於或等於攝氏750度、較佳地係高於或等於攝氏550度及低於該基板之應變點的加熱溫度。於藉由濺鍍方法沈積In-Ga-Zn-O基氧化物半導體之案例中，該等條件之一係一標靶，其中Zn含量(原子%)對In含量(原子%)與對Ga含量(原子%)之比率為大於或等於1(典型，In:Ga:Zn=1:1:1)，以致在該氧化物半導體薄膜的表面部份中具有一結晶區域157之氧化物半導體薄膜151a係如圖2B所說明地形成。
此外，在被處理成該島形氧化物半導體薄膜之前，用於該氧化物半導體薄膜之第一熱處理可在該氧化物半導體薄膜上被施行。在該情況中，該基板在該第一熱處理之後被由該熱設備取出，且接著，光刻步驟被施行。
注意在該氧化物半導體薄膜上具有脫水或脫氫之效應的熱處理可在該氧化物半導體薄膜被形成之後；在具有該第二電極之作用的導電薄膜被堆疊在該氧化物半導體薄膜之上之後；在該閘極絕緣薄膜係形成在該第一電極、該氧化物半導體薄膜、及該第二電極之上之後；或在該閘極電極被形成之後所施行。
其次，如圖12A所示，該閘極絕緣薄膜111係形成在該第一電極105、該氧化物半導體薄膜107、及該第二電極109之上，且用作閘極電極之第三電極113係形成在該閘極絕緣薄膜111之上。
藉由去除雜質被製成為i型半導體或大體上i型半導體的氧化物半導體薄膜(高度純化氧化物半導體薄膜，其中氫濃度被減少)對於介面狀態及介面電荷係極敏感的；如此，該氧化物半導體薄膜及該閘極絕緣薄膜111間之介面係重要的。因此，與該高度純化氧化物半導體薄膜接觸之閘極絕緣薄膜111需要高品質。
譬如，使用微波(2.45 GHz)之高密度電漿CVD係較佳地被採用，因為具有高耐受電壓的密集與高品質絕緣層之形成係可能的。這是因為當氫濃度被減少之高度純化氧化物半導體薄膜係與該高品質閘極絕緣層緊密接觸時，可減少該介面狀態及介面性質可為有利的。
不用說，只要有利於當作閘極絕緣薄膜之絕緣薄膜能被形成，諸如濺鍍方法與電漿CVD方法之其它薄膜形成方法能被採用。其薄膜品質係在形成該閘極絕緣薄膜之後藉由該熱處理所改善的閘極絕緣薄膜、或其與該氧化物半導體薄膜的介面之特徵被改善的絕緣薄膜可被使用。於任一案例中，任何絕緣薄膜能被使用，只要該絕緣薄膜具有能夠使該絕緣薄膜及該氧化物半導體薄膜間之介面的介面狀態密度減少、且形成一有利的介面以及具有當作閘極絕緣薄膜之有利的薄膜品質之特徵。
在攝氏85度、在2×106伏特/公分施行達12小時之閘極偏壓溫度測試(BT測試)中，當雜質被加至該氧化物半導體薄膜時，雜質及該氧化物半導體薄膜的主要成份間之鍵係藉由強烈電場(B：偏壓)及高溫(T：溫度)所切斷，且所產生之懸空鍵造成該閾電壓(Vth)之漂移。
於對比中，藉由儘可能多地去除氧化物半導體薄膜中之雜質、特別是氫、水等等，本發明使其可能獲得對於BT測試為穩定的電晶體，以如上述獲得該氧化物半導體薄膜及閘極絕緣薄膜間之介面的有利特徵。
注意當該閘極絕緣薄膜111係藉由濺鍍所形成時，該閘極絕緣薄膜111中之氫的濃度能被降低。於氧化矽薄膜係藉由濺鍍所形成之案例中，矽標靶或石英標靶被使用作為標靶，且氧或氧及氬之混合氣體被使用作為濺鍍氣體。
注意於該氧化物半導體薄膜被暴露的狀態中藉由在包含鹵素元素的氣體大氣中之電漿處理，鹵素元素(例如氟或氯)可被包含於被提供與該氧化物半導體薄膜接觸之絕緣薄膜中，或鹵素元素可被包含於氧化物半導體薄膜中，藉此諸如氫、水、羥基、或氫化物(亦被稱為氫化合物)之雜質可被去除，其可存在於該氧化物半導體薄膜中或在該氧化物半導體薄膜與該絕緣薄膜間之介面，該絕緣薄膜被設成與該氧化物半導體薄膜接觸。當該絕緣薄膜包含鹵素元素時，該絕緣薄膜中之鹵素元素濃度可為大約5×1018/立方公分至1×1020/立方公分。
如上述，於鹵素元素被包含在該氧化物半導體薄膜中、或在該氧化物半導體薄膜及與該氧化物半導體薄膜接觸的絕緣薄膜間之介面的案例中，且被設成與該氧化物半導體薄膜接觸之絕緣薄膜為氧化物絕緣薄膜，在該氧化物半導體薄膜未與該氧化物絕緣薄膜接觸的側面上之氧化物絕緣薄膜較佳地係覆蓋以氮絕緣薄膜。亦即，氮化矽薄膜等可被設在與該氧化物半導體薄膜接觸的氧化物絕緣薄膜上，並與該氧化物絕緣薄膜接觸。以此一結構，諸如氫、水、羥基、或氫化物的雜質之進入該氧化物絕緣薄膜能被減少。
該閘極絕緣薄膜能具有一結構，其中氧化矽薄膜及氮化矽薄膜被依此順序堆疊在該第一電極105、該氧化物半導體薄膜107、及該第二電極109之上。譬如，具有100奈米的總厚度之閘極絕緣薄膜可被以此一使得具有大於或等於5奈米及少於或等於300奈米之厚度的氧化矽薄膜(SiOx(x>0))係藉由濺鍍形成為第一閘極絕緣薄膜、且具有大於或等於50奈米及少於或等於200奈米之厚度的氮化矽薄膜(SiNy(y>0))被堆疊在該第一閘極絕緣薄膜之上當作第二閘極絕緣薄膜的方式來形成。在此具體實施例中，100奈米厚之氧化矽薄膜係藉由RF濺鍍在一條件之下所形成，該條件係該壓力為0.4Pa、該高頻電力為1.5kW、及包含氧及氬(25sccm之氧流速比率：25sccm之氬流速比率=1:1)之大氣被使用。
其次，第二熱處理(較佳地係在高於或等於攝氏200度及低於或等於攝氏400度，譬如，高於或等於攝氏250度及低於或等於攝氏350度)係在惰性氣體大氣或氧氣體大氣中施行。藉由該熱處理，氧係供給至藉由該第一熱處理所產生之氧不足，以致其係可能減少具有施子之作用的氧不足，以滿足該化學當量比率，且造成該氧化物半導體薄膜107成為i型半導體或大體上i型半導體。注意該第二熱處理可在以下之任一者的形成之後被施行：該第三電極113、絕緣薄膜117、及佈線125與129。藉由該熱處理，其係可能將該氧化物半導體薄膜中所包含之氫或水擴散進入該閘極絕緣薄膜。
該第三電極113能藉由濺鍍方法、CVD方法、或真空蒸發方法被以此一使得具有該第三電極113之作用的導電薄膜係形成在該閘極絕緣薄膜111之上的方式所形成，抗蝕劑遮罩係在一光刻步驟中形成在該導電薄膜之上，且該導電薄膜係使用該抗蝕劑遮罩蝕刻。
於此具體實施例中，在具有150奈米厚度的鈦薄膜係藉由濺鍍方法所形成之後，蝕刻係使用光刻步驟中所形成之抗蝕劑遮罩施行，以致該第三電極113被形成。
經過該等上述步驟，包括被高度純化及其氫濃度係減少的氧化物半導體薄膜107之電晶體145可被製成。
其次，如圖12B所說明，在該絕緣薄膜117係形成在該閘極絕緣薄膜111及該第三電極113之上之後，接觸孔119及123被形成。
該絕緣薄膜117係使用氧化物絕緣薄膜，諸如氧化矽薄膜、氮氧化矽薄膜、氧化鋁薄膜、或氮氧化鋁物薄膜；或氮化物絕緣薄膜，諸如氮化矽薄膜、氮化矽氧化物薄膜、氮化鋁薄膜、或氮化鋁氧化物薄膜所形成。另一選擇係，氧化物絕緣薄膜及氮化物絕緣薄膜能被堆疊。
該絕緣薄膜117係藉由濺鍍方法、CVD方法等所形成。注意當該絕緣薄膜117係藉由濺鍍方法所形成時，絕緣薄膜可被以此一使得該基板101被加熱至攝氏100度至攝氏400度的溫度、導入已在其中去除氫、水、羥基、氫化物等及包含高純度氮之濺鍍氣體、及使用矽標靶之方式形成。亦於此案例中，絕緣薄膜較佳地係於留在該處理室中之氫、水、羥基、氫化物等被去除之狀態中形成。
在形成該絕緣薄膜117之後，熱處理可在高於或等於攝氏100度及低於或等於攝氏200度在空氣中被進一步施行達長於或等於1小時及短於或等於30小時。以此熱處理，通常關閉之電晶體能被獲得。如此，顯示裝置或半導體裝置之可靠性能被增加。
抗蝕劑遮罩係在光刻步驟中形成，且該閘極絕緣薄膜111及該絕緣薄膜117之各部份係藉由選擇性蝕刻被去除，藉此抵達該第一電極105、該第二電極109、及該第三電極113之接觸孔119及123被形成。
其次，在導電薄膜被形成在該閘極絕緣薄膜111及該等接觸孔119與123之上之後，蝕刻係使用光刻步驟中所形成之抗蝕劑遮罩來施行，藉此該等佈線125及129被形成(看圖12C)。注意抗蝕劑遮罩可藉由噴墨方法所形成。當抗蝕劑遮罩係藉由噴墨方法所形成時，沒有光罩被使用；因此，生產成本能被減少。
該等佈線125及129能夠以類似於該第一電極105之方式被形成。
注意用於平坦化之平坦化絕緣薄膜可被提供於該第三電極113與該等佈線125及129之間。具有耐熱性之有機材料，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧基樹脂能被給與作為該平坦化絕緣薄膜之典型範例。異於此等有機材料，其係可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷化矽玻璃(PSG)、硼磷矽玻璃(BPSG)等。注意該平坦化絕緣薄膜可藉由堆疊複數絕緣薄膜所形成，該等絕緣薄膜使用這些材料所形成。
注意矽氧烷基樹脂對應於包含使用矽氧烷基材料當作開始材料所形成之Si-O-Si鍵的樹脂。該矽氧烷基樹脂可包括有機基(例如烷基或芳香基)或氟代基當作取代基。再者，該有機基可包含氟代基。
在此未特別限制在用於形成該平坦化絕緣薄膜之方法上。該平坦化絕緣層能視該材料而定藉由諸如濺鍍、SOG方法、旋轉塗佈方法、浸漬方法、噴塗方法、或液滴排出方法(諸如噴墨方法、網印、或平板印刷)的方法、或以諸如刮刀、輥式塗佈機、簾幕式塗佈機、或刀式塗佈機之工具被形成。
經過該等上述步驟，該氧化物半導體薄膜中之氫的濃度能被減少，且該氧化物半導體薄膜可被高度純化。如此，該氧化物半導體薄膜能被穩定。此外，在低於或等於該玻璃轉化溫度的溫度之熱處理使其可能形成具有寬廣能帶隙之氧化物半導體薄膜，其中載子密度係非常低。因此，電晶體能使用大尺寸設計基板被製成，以致生產力能被增加。此外，藉由使用氫濃度被減少及被高度純化之氧化物半導體薄膜，其係可能製成具有高耐受電壓、對短通道效應有高阻抗、及高開閉比率之電晶體。
如適當的，此具體實施例能夠與其它具體實施例中所敘述之結構的任一者組合地實施。
(具體實施例7)
於此具體實施例中，具體實施例2中之電晶體的製造方法將參考圖11A至11C及圖13被敘述。
在類似於具體實施例6中者之方式中，如圖11A所示，絕緣薄膜103及第一電極105係形成在基板101之上。其次，如圖11C所說明，經過圖11B所示步驟，氧化物半導體薄膜107及第二電極109被形成在該第一電極105之上。
其次，第一熱處理被施行。此具體實施例中之第一熱處理係與上面具體實施例中之第一熱處理不同。該熱處理使其可能形成氧化物半導體薄膜151a，其中結晶區域157係形成在表面部份中，如圖13所示。
於此具體實施例中，該第一熱處理係藉由來自諸如電阻加熱器之加熱器的熱傳導及熱輻射之至少一者以用於加熱待處理物體之設備來施行。在此，其較佳的是該熱處理係在高於或等於攝氏500度及低於或等於攝氏750度、更佳地係高於或等於攝氏550度及低於該基板之應變點來施行。注意，雖然在此對於來自本發明之本質部份的熱處理溫度之上限沒有任何需求，該熱處理溫度之上限需要在該基板101之可容許的溫度限制內。用於該熱處理之時間較佳地係長於或等於1分鐘及短於或等於10分鐘。以該RTA處理，熱處理可在短時間中被施行；如此，熱在該基板101上之不利作用能被減少。換句話說，如與熱處理被施行一段很長時間之案例比較，其係可能升高該熱處理溫度之上限。再者，預定結構之結晶區域可被選擇性地形成在該氧化物半導體薄膜之表面附近。
當作能夠被使用在此具體實施例中之加熱設備，RTA(快速熱退火)設備、諸如GRTA(氣體快速熱退火)設備、或LRTA(燈泡快速熱退火)設備等能被使用。LRTA設備係藉由光(電磁波)之輻射用於加熱待處理物體之設備，該光由諸如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈之燈泡所放射。GRTA設備係使用高溫氣體之熱處理用設備。當作該氣體，不會與待藉由熱處理所處理之物體反應的惰性氣體、諸如氮或諸如氬之稀有氣體被使用。
譬如，該第一熱處理能採用GRTA，其中該基板被移入已在攝氏650度至攝氏700度之高溫加熱的惰性氣體、諸如氮或稀有氣體中，且在此被加熱達數分鐘，及接著該基板被移出被加熱至高溫的惰性氣體。以GRTA，用於短時期之高溫熱處理能被達成。
注意於該第一熱處理中，其較佳的是氫、水、羥基、氫化物等不被包含在氮或諸如氦、氖、或氬的稀有氣體中。另一選擇係，被導入熱處理設備之氮或諸如氦、氖、或氬的稀有氣體之純度較佳地係6N(99.9999%)或更高、更佳地係7N(99.99999%)或更高(亦即，該等雜質之濃度係1 ppm或更低、較佳地是0.1 ppm或更低)。
注意該上面之熱處理可在任何時機被施行，只要其係在形成該氧化物半導體薄膜之後施行；然而，為了增進脫水或脫氫，該熱處理較佳地係在其它成份被形成在該氧化物半導體薄膜107的表面上之前施行。此外，該熱處理可被施行複數次來代替施行一次。
在此之後，閘極絕緣薄膜及用作閘極電極之第三電極係以類似於具體實施例6中之方式形成，以完成該電晶體。
因為該氧化物半導體薄膜151a包括一表面上之結晶區域157，該源極及該汲極間之電阻係減少，且在該氧化物半導體薄膜151a之表面的載子遷移率係增加。如此，包括該氧化物半導體薄膜151a之電晶體能具有高場效遷移率及有利的電特徵。
再者，該結晶區域157係比該非晶形區域155更穩定；因此，當該結晶區域157被包括在該氧化物半導體薄膜151之表面附近中時，雜質(例如氫、水、羥基、氫化物等)之進入該非晶形區域155能被減少。如此，該氧化物半導體薄膜151之可靠性能被增加。
經過該等上述步驟，該氧化物半導體薄膜中之氫的濃度能被減少，且該氧化物半導體薄膜可被高度純化。如此，該氧化物半導體薄膜能被穩定。此外，在低於或等於該玻璃轉化溫度的溫度之熱處理使其可能形成具有寬廣之能帶隙的氧化物半導體薄膜，其中載子密度係非常地低。因此，電晶體能使用大尺寸設計基板被製成，以致生產力能被增加。此外，藉由使用該氧化物半導體薄膜，其中氫濃度被減少且該氧化物半導體薄膜被高度純化，其係可能製成具有高耐受電壓、對短通道效應具有高阻抗、及高開閉比率的電晶體。
如適當的，此具體實施例能夠與其它具體實施例中所敘述之結構的任一者組合地實施。
(具體實施例8)
於此具體實施例中，圖4A至4C所說明之電晶體的製造方法將參考圖4A至4C及圖14A至14C被敘述。
在類似於具體實施例6中者之方式中，如圖14A所示，絕緣薄膜103係形成在基板101之上，島形第一電極105被形成，且島形氧化物半導體薄膜107被形成在該島形第一電極105之上。
其次，第一熱處理被施行，以致在表面部份中包括結晶區域157的氧化物半導體薄膜151d被形成。
該第一熱處理在此可於具體實施例6中所敘述之第一熱處理中，在用以形成該氧化物半導體薄膜的表面部份中之結晶區域的條件之下被施行，或可被以類似於具體實施例7中所敘述之第一熱處理的方式施行。
其次，在導電薄膜被形成在該絕緣薄膜103、該第一電極105、及該氧化物半導體薄膜151d之上之後，蝕刻係使用光刻步驟中所形成之抗蝕劑遮罩在該導電薄膜上施行，藉此第二電極109被如圖14C所說明地形成。
在此之後，閘極絕緣薄膜及用作閘極電極之第三電極係以類似於具體實施例6之方式形成。注意於具體實施例6中所敘述之第二熱處理中，當該第二電極109及該氧化物半導體薄膜151d中之氧未彼此反應時，於該表面部份中包括該結晶區域157之氧化物半導體薄膜151b係如圖4B所說明地形成，該表面部份係與該閘極絕緣薄膜111及該第二電極109接觸。
在另一方面，於具體實施例6中所敘述之第二熱處理中，當該第二電極109及該氧化物半導體薄膜151d中之氧互相反應時，氧被由該氧化物半導體薄膜的表面部份中之結晶區域消除，以致該區域具有非晶形結構。其結果是，如圖4C所說明，形成包括該表面部份之氧化物半導體薄膜151c，該表面部份係與該閘極絕緣薄膜111、於與該第二電極109在某一距離隔開的一區域中之結晶區域157、及與該第二電極109接觸的表面部份中之非晶形區域159接觸。
經過該等上述步驟，具有高場效遷移率及有利的電特徵之電晶體能被製成。
如適當的，此具體實施例能夠與其它具體實施例中所敘述之結構的任一者組合地實施。
(具體實施例9)
於此具體實施例中，圖1A及1B所說明的電晶體之製造製程將參考圖11A至11C被敘述。
在類似於具體實施例6中者之方式中，如圖11A所示，絕緣薄膜103係形成在基板101之上，且第一電極105係形成在該絕緣薄膜103之上。
其次，如圖11C所示，經過圖11B所說明之步驟，氧化物半導體薄膜107及第二電極109係形成在該第一電極105之上。
注意在該氧化物半導體薄膜係藉由濺鍍方法所形成之前，電漿係藉由導入氬氣所產生之反向濺鍍較佳地係被施行，且附著至該第一電極105之表面的微粒被去除，以致在該第一電極105及該氧化物半導體薄膜間之介面的電阻能被減少。注意代替氬大氣，氮大氣、氦大氣等可被使用。
氧化物半導體薄膜係藉由濺鍍方法形成在該基板101及該第一電極105之上。其次，導電薄膜係形成在該氧化物半導體薄膜之上。
於此具體實施例中，該氧化物半導體薄膜係以In-Ga-Zn-O基金屬氧化物標靶之使用而藉由濺鍍方法所形成。於此具體實施例中，該基板被固持在處理室內側，該處理室被保持於減壓狀態中，且該基板被加熱至高於或等於室溫及低於攝氏400度之溫度。於留在該處理室中之氫、水、羥基、氫化物等被去除的狀態中，該氧化物半導體薄膜係以此一使得已由其去除氫、水、羥基、氫化物等之濺鍍氣體被導入、且金屬氧化物被使用作為標靶的方式形成在該基板101及該第一電極105之上。捕集真空泵較佳地係被使用於去除留在該處理室中之氫、水、羥基、氫化物等。譬如，低溫泵、離子泵、或鈦昇華泵較佳地係被使用。該抽空單元可為設有冷阱之渦輪增壓泵。於以該低溫泵抽空之處理室中，氫、水、羥基、氫化物(更佳地係，包括含有碳原子之化合物)等被去除，藉此該處理室中所形成的氧化物半導體薄膜中之雜質的濃度可被減少。此外，於以低溫泵去除留在該處理室中之氫、水、羥基、氫化物等的狀態中，甚至在室溫至低於攝氏400度之基板溫度，藉由施行濺鍍能具有施子之作用的諸如氫原子或水之雜質能被減少，且i型氧化物半導體薄膜或大體上i型氧化物半導體薄膜可被形成，其中該化學當量比率被滿足。
於此具體實施例中，一沈積條件被採用，使得該基板及該標靶間之距離係100毫米；該壓力係0.6Pa；該直流電(DC)電源係0.5千瓦；且該大氣係氧(氧流速之比率為100%)大氣。注意脈衝式直流(DC)電源較佳地係被使用，在該案例中，薄膜形成中所產生之粉末物質(亦被稱為微粒或灰塵)能被減少，且該薄膜厚度可為均勻的。該氧化物半導體薄膜之厚度較佳地係大於或等於30奈米及少於或等於3000奈米。注意該較佳的厚度視所使用之氧化物半導體薄膜材料而定變化；如此，該適當的厚度可視該材料而定被決定。
其次，如圖12A所說明，以類似於具體實施例6中者之方式，該閘極絕緣薄膜111被形成在該第一電極105、該氧化物半導體薄膜107、及該第二電極109之上。注意於此具體實施例中，既然該氧化物半導體薄膜中所包含之氫的濃度係減少，在形成該閘極絕緣薄膜111之前，具體實施例6中所敘述之第一熱處理不須被施行。當作該閘極絕緣薄膜111，具有該閘極絕緣薄膜111及該氧化物半導體薄膜107間之介面的有利特色之閘極絕緣薄膜係較佳的。該閘極絕緣薄膜111較佳地係藉由使用微波(2.45 GHz)之高密度電漿CVD方法所形成，在該案例中，該閘極絕緣薄膜111可為密集的，並可具有高耐受電壓及高品質。此外，另一薄膜形成方法、諸濺鍍方法或電漿CVD方法能被採用，只要該方法能夠形成良好品質之絕緣薄膜當作閘極絕緣薄膜。再者，藉由濺鍍方法或電漿CVD方法所形成的絕緣薄膜之表面較佳地係以使用微波(2.45 GHz)所產生之高密度電漿照射，在該案例中，該閘極絕緣薄膜111可為更密集的，並可具有更高的耐受電壓及更高的品質。
注意在形成該閘極絕緣薄膜111之前，反向濺鍍較佳地係被施行，以致附著至該氧化物半導體薄膜107之至少一表面的抗蝕劑殘留物等等被去除。
再者，於形成該閘極絕緣薄膜111之前，附著至該氧化物半導體薄膜的暴露表面之氫、水、羥基、氫化物等可藉由電漿處理使用諸如N2O、N2、或Ar之氣體被去除。電漿處理同樣可使用氧及氬的混合物氣體被施行。於電漿處理被施行之案例中，較佳地係形成未與該氧化物半導體薄膜的一部份接觸之閘極絕緣薄膜111，而不會暴露至該空氣。
再者，其較佳的是該基板101係在濺鍍設備中之預加熱室中被預加熱當作預處理，以消除及抽空吸附在該基板101上之氫、水、羥基、氫化物等，以致氫、水、羥基、氫化物等係在該閘極絕緣薄膜111中包含盡可能少的，而直至及包括該第一電極105至該第二電極109之零組件係形成在該基板101之上。另一選擇係，其較佳的是該基板101係在濺鍍設備中之預加熱室中被預加熱，以在形成該閘極絕緣薄膜111之後消除及抽空諸如被吸附在該基板101上之氫、水、羥基、氫化物等雜質。該預加熱溫度係高於或等於攝氏100度及低於或等於攝氏400度、較佳地係高於或等於攝氏150度及低於或等於攝氏300度。注意低溫泵係較佳的，當作被提供用於該預加熱室之抽空機構。注意此預加熱處理能被省略。
該閘極絕緣薄膜111能具有一結構，其中氧化矽薄膜及氮化矽薄膜被依此順序堆疊在該第一電極105、該氧化物半導體薄膜107、及該第二電極109之上。譬如，閘極絕緣薄膜能被以此一方式形成，使得具有大於或等於5奈米及少於或等於300奈米之厚度的氧化矽薄膜(SiOx(x>0))係藉由濺鍍形成為第一閘極絕緣薄膜、且具有大於或等於50奈米及少於或等於200奈米之厚度的氮化矽薄膜(SiNy(y>0))被堆疊在該第一閘極絕緣薄膜之上當作第二閘極絕緣薄膜。
其次，如圖12A所示，以類似於具體實施例6中者之方式，用作閘極電極之第三電極113被形成在該閘極絕緣薄膜111之上。
經過該等上述步驟，包括該氫濃度被減少之氧化物半導體薄膜107的電晶體145可被製成。
氫、水、羥基、氫化物等如上述於形成該氧化物半導體薄膜中被去除，藉此該氧化物半導體薄膜中之氫的濃度能被減少。如此，該氧化物半導體薄膜能被穩定。
其次，如圖12B所示，以類似於具體實施例6中者之方式，該等接觸孔119及123係在形成該絕緣薄膜117之後形成於該閘極絕緣薄膜111及該第三電極113之上。注意在形成該絕緣薄膜117之後，如於具體實施例6中，熱處理可在高於或等於攝氏100度及少於或等於攝氏200度在空氣中被進一步施行達長於或等於1小時及短於或等於30小時。以此熱處理，通常關閉之電晶體能被獲得。如此，顯示裝置或半導體裝置之可靠性能被增加。
其次，如圖12C所說明，以類似於具體實施例6中者之方式，該等佈線125及129被形成。
注意用於平坦化之平坦化絕緣薄膜可被提供於該第三電極113與該等佈線125及129之間。
當留在該反應大氣中之氫、水、羥基、氫化物等在形成該氧化物半導體薄膜之時被去除時，該氧化物半導體薄膜中之氫的濃度能被降低，且該氧化物半導體薄膜被高度純化。如此，該氧化物半導體薄膜能被穩定。此外，在低於或等於該玻璃轉化溫度的溫度之熱處理使其可能形成具有寬廣能帶隙之氧化物半導體薄膜，其中載子密度係非常低。因此，電晶體能使用大尺寸設計基板被製成，以致生產力能被增加。此外，藉由使用氫濃度被減少及被高度純化之氧化物半導體薄膜，其係可能製成具有高耐受電壓、對短通道效應有高阻抗、及高開閉比率之電晶體。
如適當的，此具體實施例能夠與其它具體實施例中所敘述之結構的任一者組合地實施。
(具體實施例10)
使用包括具體實施例1至9的任一者中所敘述之電晶體的電路之模式將被敘述。
具體實施例1至9的任一者中所敘述之電晶體具有高開閉比率及高耐受電壓，且幾乎不會被降級。如此，該電晶體能被使用於以下範例中：家用電器，其中變流器技術被應用，諸如空氣調節器、電冰箱、電鍋、或太陽發電系統；電池驅動式手提資訊終端機裝置，諸如膝上型電腦；功率放大器裝置，諸如閃光測頻器、電動車；DC-DC轉換器電路；馬達控制電路；音頻放大器；邏輯電路；開關電路；及高頻線性放大器。
在此，包括使用具體實施例1至9的任一者中所敘述之電晶體所形成之變流器的太陽發電系統之範例將參考圖18被敘述。注意安裝在房子等等上之太陽發電系統的結構之範例在此被顯示。
圖18所說明之住宅太陽發電系統係一系統，其中用以供給電力之方法係按照太陽發電的狀態來改變。當太陽發電被施行時，譬如，當太陽照耀時，藉由太陽發電所產生之電力係在該房子內側被消耗，且多餘電力被供給至電力網格414，該電力網格係引導來自電力公司。在另一方面，在夜晚時間或在下雨時間，當電力係不足時，電力被由該電力網格414所供給，且在該房子內側被消耗。
圖18所說明住宅太陽發電系統包括將陽光轉換成電力(直流電力)之太陽能電池面板400、將該電力由直流電轉換成交流電之變流器404、等等。來自該變流器404之交流電電力輸出被使用作為用以操作各種型式電裝置410之電力。
多餘電力係經過該電力網格414供給至該房子外側。亦即，電力能使用此系統被銷售。直流電開關402被提供，以選擇該太陽能電池面板400及該變流器404間之連接或斷開。交流電開關408被提供，以選擇配電板406及連接至該電力網格414的變壓器412間之連接或斷開。
當所揭示之本發明的半導體裝置被應用至該上面變流器時，高度可靠及不貴之太陽發電系統可被實現。
如適當的，在此具體實施例中所敘述之結構、方法、等等能夠與其它具體實施例的任一者組合。
[範例1]
於範例1中，以二維裝置模擬器之使用，具有高開閉比率的電晶體之氧化物半導體薄膜的厚度與其通道寬度之計算結果將參考圖1A及1B、圖15、圖16A及16B、與圖17A及17B被敘述。注意藉由Silvaco公司所開發之ATLAS在此被使用作為該裝置模擬器。
首先，施行該計算的電晶體之結構將參考圖1A被敘述。該第一電極105及該第二電極109被假設為使用一材料(典型為鈦)所形成，其係能夠與該氧化物半導體薄膜107歐姆接觸，且該功函數為4.3 eV。該氧化物半導體薄膜107被假設為使用In-Ga-Zn-O薄膜所形成，且該電子親和力為4.3 eV。該閘極絕緣薄膜111被假設為使用100奈米厚之SiO2薄膜所形成。該氧化物半導體薄膜107之厚度為L1。該計算係以圖1A中之固定至1微米的W2施行，且W1及L1變化。
該開閉比率係藉由該裝置模擬器所計算。L1及W1間之關係能夠以藉由直線201所表達的1×107之開閉比率操作。L1及W1間之關係的區域能夠以藉由影線203所表達的1×107或更高之開閉比率操作(看圖15)。
當L1及W1間之關係位於藉由圖15中之影線203所表達的區域中時，該電晶體之開閉比率能被增加。
其次，當L1為3微米、W1為2微米、及該第二電極109之寬度為1微米時，圖16A及圖17A之每一個顯示氧化物半導體薄膜中之載子密度分佈。當L1為1微米、W1為2微米、及該第二電極109之寬度為1微米時，圖16B及圖17B之每一個顯示氧化物半導體薄膜中之載子密度分佈。注意當VGS(閘極-源極電壓)為-2V時，圖16A及16B之每一個顯示在斷開狀態中之載子密度分佈，且當VGS(閘極-源極電壓)為+2V時，圖17A及17B之每一個顯示在開啟狀態中之載子密度分佈。亦注意雖然該第三電極113蓋住該第二電極109，並使該閘極絕緣薄膜111置入在其間，這是為了該模擬之圖示的簡單化，且在等該模擬結果上不具有影響。
於圖16A所說明之電晶體中，具有低載子密度(1×102/立方公分至1×104/立方公分的載子密度)之區域展開至該氧化物半導體薄膜107之中心，且具有高載子密度之區域係分開地位於該第一電極105側面及該第二電極109側面上；因此，與圖16B所說明之電晶體比較，斷開狀態中之斷開狀態電流能被減少。於圖17A及17B之每一個中，不只在該氧化物半導體薄膜107之表面，同時也在其中心，該電子密度係高的；因此，其被發現一通道形成區域係不只形成在該氧化物半導體薄膜之與該閘極絕緣薄膜接觸的表面，同時也形成在該氧化物半導體薄膜內側。此外，具有高載子密度之區域在該第二電極109側面中比在該第一電極105側面中展開更多。由上文，其被發現範例1中所敘述之電晶體能具有高開啟狀態電流。
[範例2]
於範例2中，氧化物半導體薄膜之載子密度將參考圖19及圖20A與20B被敘述。
首先，使用於電容器電壓(CV)測量的樣本之結構將參考圖19被敘述。
300奈米厚之鈦薄膜503係藉由濺鍍方法形成在玻璃基板501之上，且100奈米厚之氮化鈦薄膜505係藉由濺鍍方法形成在該鈦薄膜503之上。
當作在該氮化鈦薄膜505之上的氧化物半導體薄膜507，2000奈米厚之In-Ga-Zn-O薄膜係藉由濺鍍方法所形成。該等沈積條件在此時係如下：該等濺鍍氣體為具有30sccm的流速之Ar及具有15sccm的流速之氧；標靶及該基板間之距離為60毫米，直流電(DC)電源為0.5kW；且該沈積溫度為室溫。
其次，300奈米厚之氮氧化矽薄膜509係藉由CVD方法所形成，且300奈米厚之銀薄膜511係形成在薄膜509之上。
其次，在該樣本上之CV測量的結果被顯示在圖20A中，且根據圖20A所示測量結果的C-2相對於電壓之曲線被顯示於圖20B中。注意於弱反轉狀態中之樣本的C-2之曲線的斜率被代入公式7，藉此該載子密度能被獲得。注意C-2之曲線於圖20B中被說明為實線，且於弱反轉狀態中之C-2的曲線之斜率被說明為虛線。該斜率為1.96×1018C-2V-1。
注意e代表基本電荷，ε代表氧化物半導體之介電常數，ε0代表真空之電容率，及n代表載子密度。
由公式7，其被發現範例2中之氧化物半導體薄膜的載子密度係6X1010/立方公分。由上文，其被發現範例2中所敘述之氧化物半導體薄膜的載子密度係非常低。
[範例3]
於範例3中，以TEM分析之使用，氧化物半導體薄膜之分析結果將參考圖21A及21B、圖22A及22B、與圖23A至23F被敘述，該氧化物半導體薄膜係藉由熱處理遭受脫水或脫氫。
首先，用以製造樣本之方法將被敘述。
氧化物半導體薄膜係藉由濺鍍方法形成在基板601之上。
於範例3中，當作基板601之每一個，Eagle XG基板(藉由康寧電力公司所製成)被使用。當作該等氧化物半導體薄膜之每一個，In-Ga-Zn-O薄膜603被以In2O3:Ga2O3:ZnO=1:1:1之金屬氧化物標靶的使用所沈積。在此，該等樣本之一被稱為樣本B，其係一比較範例。
其次，熱處理係使用電爐設備在攝氏650度於氮大氣中在該另一樣本上施行達60分鐘。該氧化物半導體薄膜在該熱處理之後為氧化物半導體薄膜605。此樣本被稱為樣本A。
每一樣本之結晶狀態的橫截面係在300kV之加速電壓下使用高解析度透射電子顯微鏡(由Hitachi電力公司所製成之“H9000-NAR”：TEM)觀察，以檢查每一樣本之結晶狀態。圖21A及21B顯示樣本A之橫截面照片，且圖22A及22B顯示樣本B之橫截面照片。注意圖21A及22A係低倍率照片(兩百萬倍的倍率)，且圖21B及22B係高倍率照片(四百萬倍的倍率)。
在樣本A的橫截面之表面部份中觀察到連續之晶格像，該樣本A係在攝氏650度於該電爐中遭受該熱處理達60分鐘及被顯示於圖21A及21B中。特別地是，於圖21B之高倍率照片中，在藉由白色圖框所包圍之區域中觀察到清楚的晶格像，其指示晶體之存在，其結晶軸被一致地導向。由該上文，其被發現該In-Ga-Zn-O薄膜之表面部份係於該電爐中在攝氏650度經過該熱處理結晶化達60分鐘，且包括一結晶區域。注意於除了該表面部份以外之區域中，清楚之連續晶格像未被觀察到，且細晶微粒於非晶形區域中存在各處之狀態被發現。該等微晶係所謂之納米晶體，其每一個具有大於或等於2奈米及少於或等於4奈米的粒徑。
在另一方面，於由圖22A及22B之橫截面照片的厚度方向中，在任何區域中未觀察到清楚的晶格像(樣本B)，以致其被發現樣本B具有非晶形氧化物半導體薄膜。
其次，圖23A顯示樣本A的氧化物半導體薄膜之表面部份的微距攝影，該樣本A係於該電爐中在攝氏650度遭受該熱處理達60分鐘，且圖23B至23F顯示該結晶區域之電子繞射圖案。指示晶格像被對齊之方向的方向箭頭1至5被說明在該表面部份之微距攝影(圖23A)中，且其被發現晶體係垂直於該薄膜的頂部表面生長。圖23B至23F所示之電子繞射圖案係分別在藉由該等箭頭1至5所指示之位置觀察，且c軸方位能被看出。由於電子繞射圖案及習知晶格常數間之比較的結果，其變得清楚的是結晶結構為InGaZnO4。
由該上面之分析結果，其被發現於該電爐中在攝氏650度遭受該熱處理達60分鐘的樣本之氧化物半導體薄膜的表面部份具有一結晶區域。
此申請案係基於2009年11月20日在日本專利局提出之日本專利申請案序號第2009-265028號，其整個內容係據此以引用的方式併入本文中。
101．．．基板
103．．．絕緣薄膜
105．．．電極
107．．．氧化物半導體薄膜
108．．．導電薄膜
109．．．電極
111．．．閘極絕緣薄膜
113．．．電極
117．．．絕緣薄膜
119．．．接觸孔
123．．．接觸孔
125．．．佈線
129．．．佈線
131．．．佈線
145．．．電晶體
151．．．氧化物半導體薄膜
155．．．非晶形區域
157．．．結晶區域
159．．．非晶形區域
161．．．厚實線
163．．．厚虛線
165．．．薄實線
167．．．薄虛線
201．．．直線
203．．．影線
400．．．太陽能電池面板
402．．．直流電開關
404．．．變流器
406．．．配電板
408．．．交流電開關
410．．．電子裝置
412．．．變壓器
414．．．電力網格
501．．．玻璃基板
503．．．鈦薄膜
505．．．氮化鈦薄膜
507．．．氧化物半導體薄膜
509．．．氮氧化矽薄膜
511．．．銀薄膜
601．．．基板
605．．．氧化物半導體
110b．．．抗蝕劑遮罩
151a．．．氧化物半導體薄膜
151b．．．氧化物半導體薄膜
151c．．．氧化物半導體薄膜
151d．．．氧化物半導體薄膜
圖1A及1B分別說明電晶體的俯視圖及橫截面視圖。
圖2A及2B說明電晶體之橫截面視圖。
圖3說明InGaZnO4的結晶結構。
圖4A至4C說明電晶體之橫截面視圖。
圖5說明垂直電晶體的縱向剖視圖，其中氧化物半導體被使用。
圖6A及6B係取自沿著圖5中之剖線A-A'的橫截面圖中之能帶圖(概要圖)。
圖7顯示該真空位準及金屬的工作函數(ΦM)間之關係、與該真空位準及氧化物半導體的電子親和力(χ)間之關係。
圖8係取自圖5中之沿著剖線B-B'橫截面中的能帶圖。
圖9A及9B分別顯示一狀態，其中正電位(+VG)係施加至閘極(G1)，及一狀態，其中負電位(-VG)係施加至該閘極(G1)。
圖10A及10B顯示空乏層之最大寬度及德拜(Debye)長度的計算結果。
圖11A至11C說明用以敘述製造電晶體用之方法的橫截面視圖。
圖12A至12C說明用以敘述製造電晶體用之方法的橫截面視圖。
圖13說明用以敘述製造電晶體用之方法的橫截面視圖。
圖14A至14C說明用以敘述製造電晶體用之方法的橫截面視圖。
圖15顯示藉由裝置模擬器之計算結果。
圖16A及16B顯示藉由裝置模擬器之計算結果。
圖17A及17B顯示藉由裝置模擬器之計算結果。
圖18說明太陽能產生系統之範例的圖解。
圖19說明用以解釋CV測量之視圖。
圖20A及20B顯示該CV測量之結果。
圖21A及21B係氧化物半導體薄膜之橫截面的TEM照片。
圖22A及22B係氧化物半導體薄膜之橫截面的TEM照片。
圖23A至23F係氧化物半導體薄膜之橫截面及其電子繞射圖案的TEM照片。
101．．．基板
103．．．絕緣薄膜
105．．．電極
107．．．氧化物半導體薄膜
109．．．電極
111．．．閘極絕緣薄膜
113．．．電極
117．．．絕緣薄膜
119．．．接觸孔
125．．．佈線
129．．．佈線
145．．．電晶體

Claims (11)

  1. 一種半導體裝置，包括：第一電極，其在基板之上；氧化物半導體薄膜，其在該第一電極之上並與該第一電極電接觸，該氧化物半導體薄膜具有大於3微米之厚度；第二電極，其在該氧化物半導體薄膜之上並與該氧化物半導體薄膜電接觸；閘極絕緣薄膜，其在該第二電極之上，該閘極絕緣薄膜係與該氧化物半導體薄膜之頂部表面的端部及側表面接觸；及第三電極，其在該閘極絕緣薄膜之上，該第三電極具有與該第二電極相重疊之開口，其中，該第三電極面朝該氧化物半導體薄膜之側表面與該氧化物半導體薄膜之頂部表面的端部，使該閘極絕緣薄膜被提供於該第三電極及該氧化物半導體薄膜之間，其中，該第一電極和該第二電極的其中一者係由具有低於或等於該氧化物半導體薄膜之電子親和力的功函數之第一導電材料所形成，且其中，該第一電極和該第二電極的另一者係由具有高於該氧化物半導體薄膜之該電子親和力的功函數之第二導電材料所形成。
  2. 一種半導體裝置，包括：第一電極，其在基板之上； 氧化物半導體薄膜，其在該第一電極之上並與該第一電極電接觸，該氧化物半導體薄膜具有大於3微米之厚度；第二電極，其在該氧化物半導體薄膜之上並與該氧化物半導體薄膜電接觸；閘極絕緣薄膜，其在該第二電極之上，該閘極絕緣薄膜係與該氧化物半導體薄膜之頂部表面的端部及側表面接觸；及第三電極，其在該閘極絕緣薄膜之上，該第三電極具有與該第二電極相重疊之開口，其中，該第三電極面朝該氧化物半導體薄膜之側表面與該氧化物半導體薄膜之頂部表面的端部，使該閘極絕緣薄膜被提供於該第三電極及該氧化物半導體薄膜之間，及層間絕緣薄膜，其在該第三電極之上，其中，該第一電極和該第二電極的其中一者係由具有低於或等於該氧化物半導體薄膜之電子親和力的功函數之第一導電材料所形成，且其中，該第一電極和該第二電極的另一者係由具有高於該氧化物半導體薄膜之該電子親和力的功函數之第二導電材料所形成。
  3. 一種半導體裝置，包括：第一電極，其在基板之上；氧化物半導體薄膜，其在該第一電極之上並與該第一電極電接觸，該氧化物半導體薄膜具有大於3微米之厚 度；第二電極，其在該氧化物半導體薄膜之上並與該氧化物半導體薄膜電接觸；閘極絕緣薄膜，其具有在該第二電極之上的第一開口，該閘極絕緣薄膜係與該氧化物半導體薄膜之頂部表面的端部及側表面接觸；第三電極，其在該閘極絕緣薄膜之上，該第三電極具有與該第二電極相重疊之第二開口，其中，該第三電極面朝該氧化物半導體薄膜之側表面與該氧化物半導體薄膜之頂部表面的端部，使該閘極絕緣薄膜被提供於該第三電極及該氧化物半導體薄膜之間，層間絕緣薄膜，其在該第三電極之上，該層間絕緣薄膜具有第三開口；及佈線，其在該層間絕緣薄膜之上，該佈線係透過該第一開口、該第二開口及該第三開口電連接至該第二電極，其中，該第一電極和該第二電極的其中一者係由具有低於或等於該氧化物半導體薄膜之電子親和力的功函數之第一導電材料所形成，且其中，該第一電極和該第二電極的另一者係由具有高於該氧化物半導體薄膜之該電子親和力的功函數之第二導電材料所形成。
  4. 如申請專利範圍第1、2及3項中的任一項之半導體裝置，其中，該氧化物半導體薄膜包括結晶區域，及 其中，該結晶區域係與該閘極絕緣薄膜接觸。
  5. 如申請專利範圍第1、2及3項中的任一項之半導體裝置，其中，該氧化物半導體薄膜包括結晶區域，及其中，該結晶區域係與該閘極絕緣薄膜及該第二電極接觸。
  6. 如申請專利範圍第1、2及3項中的任一項之半導體裝置，其中，該第一電極係源極電極與汲極電極的其中之一，其中，該第二電極係該源極電極與該汲極電極的另一者，且其中，該第三電極係閘極電極。
  7. 如申請專利範圍第1、2及3項中的任一項之半導體裝置，其中，該氧化物半導體薄膜具有低於1×1014/立方公分之載子密度。
  8. 如申請專利範圍第1、2及3項中的任一項之半導體裝置，其中，該氧化物半導體薄膜具有低於1×1012/立方公分之載子密度。
  9. 如申請專利範圍第1、2及3項中的任一項之半導體裝置，其中，該氧化物半導體薄膜具有低於或等於1×1016/立方公分之氫濃度。
  10. 如申請專利範圍第1、2及3項中的任一項之半導體裝置，其中，通道被形成在該氧化物半導體薄膜之整個 區域中。
  11. 如申請專利範圍第1、2及3項中的任一項之半導體裝置，其中，該第三電極具有環形之形狀。
TW099138511A 2009-11-20 2010-11-09 半導體裝置 TWI542013B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009265028 2009-11-20

Publications (2)

Publication Number Publication Date
TW201145519A TW201145519A (en) 2011-12-16
TWI542013B true TWI542013B (zh) 2016-07-11

Family

ID=44059539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099138511A TWI542013B (zh) 2009-11-20 2010-11-09 半導體裝置

Country Status (5)

Country Link
US (1) US8748880B2 (zh)
JP (3) JP5671309B2 (zh)
KR (1) KR101800852B1 (zh)
TW (1) TWI542013B (zh)
WO (1) WO2011062057A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011089841A1 (en) * 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101862539B1 (ko) * 2010-03-26 2018-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI508294B (zh) 2010-08-19 2015-11-11 半導體能源研究所股份有限公司 半導體裝置
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101168338B1 (ko) 2011-02-28 2012-07-31 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
TWI597842B (zh) 2011-03-25 2017-09-01 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
JP2013042117A (ja) 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
US9112048B2 (en) * 2011-08-17 2015-08-18 Ramgoss Inc. Vertical field effect transistor on oxide semiconductor substrate
JP6290526B2 (ja) 2011-08-24 2018-03-07 ローム株式会社 半導体装置およびその製造方法
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102006585B1 (ko) 2012-11-08 2019-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
CN104823283B (zh) 2012-11-30 2018-04-27 株式会社半导体能源研究所 半导体装置
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9859439B2 (en) 2013-09-18 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102162909B1 (ko) * 2013-12-23 2020-10-07 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 어레이 기판 및 이의 제조 방법
US9747962B2 (en) 2014-03-14 2017-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201624708A (zh) 2014-11-21 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
TWI624874B (zh) * 2014-12-03 2018-05-21 鴻海精密工業股份有限公司 一種垂直型電晶體及其製作方法
CN105655403B (zh) * 2014-12-03 2019-01-25 鸿富锦精密工业（深圳）有限公司 一种垂直型薄膜晶体管及其制作方法
KR102526654B1 (ko) 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
CN104779272B (zh) 2015-04-10 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN106571398B (zh) * 2016-10-17 2019-12-31 深圳市华星光电技术有限公司 一种薄膜晶体管及其制造方法、液晶面板
US10608085B2 (en) 2016-12-23 2020-03-31 Imec Vzw Two dimensional field effect transistors
US11715774B2 (en) * 2018-03-28 2023-08-01 Cornell University Vertical gallium oxide (GA2O3) power FETs
CN108987484A (zh) * 2018-07-27 2018-12-11 京东方科技集团股份有限公司 一种薄膜晶体管的制备方法和薄膜晶体管
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
US11764304B2 (en) * 2021-07-28 2023-09-19 Powerchip Semiconductor Manufacturing Corporation Semiconductor device and method of manufacturing the same
KR102738974B1 (ko) 2021-10-21 2024-12-06 주식회사 엠엠티 배기가스 중에 포함된 질소산화물의 제거 방법
CN116207133B (zh) * 2022-01-21 2024-03-15 北京超弦存储器研究院 薄膜晶体管及其制备方法
JPWO2024116739A1 (zh) * 2022-12-01 2024-06-06
CN118943183A (zh) * 2023-05-09 2024-11-12 北京超弦存储器研究院 晶体管及其制造方法、存储器和电子设备

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470060A (en) * 1981-01-09 1984-09-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display with vertical non-single crystal semiconductor field effect transistors
JP2546982B2 (ja) * 1983-07-01 1996-10-23 セイコー電子工業株式会社 薄膜トランジスタ
JPH01283879A (ja) * 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> 薄膜形半導体装置とその製造方法
US5233207A (en) * 1990-06-25 1993-08-03 Nippon Steel Corporation MOS semiconductor device formed on insulator
JPH07297406A (ja) * 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4731715B2 (ja) * 2000-04-19 2011-07-27 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003209122A (ja) * 2002-01-16 2003-07-25 Seiko Epson Corp 有機半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004055654A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4141309B2 (ja) * 2003-04-15 2008-08-27 シャープ株式会社 半導体装置およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005294571A (ja) * 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4793679B2 (ja) * 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101310473B1 (ko) 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure

Also Published As

Publication number Publication date
TW201145519A (en) 2011-12-16
US20110121288A1 (en) 2011-05-26
KR101800852B1 (ko) 2017-12-20
JP5977327B2 (ja) 2016-08-24
US8748880B2 (en) 2014-06-10
JP6145203B2 (ja) 2017-06-07
JP2011129899A (ja) 2011-06-30
KR20120106761A (ko) 2012-09-26
JP5671309B2 (ja) 2015-02-18
WO2011062057A1 (en) 2011-05-26
JP2015092603A (ja) 2015-05-14
JP2016201562A (ja) 2016-12-01

Similar Documents

Publication Publication Date Title
TWI542013B (zh) 半導體裝置
TWI511290B (zh) 電晶體
US8698138B2 (en) Oxide semiconductor film on amorphous insulating surface
TW201138105A (en) Semiconductor device and manufacturing method thereof