JP2013042117A - 半導体装置 - Google Patents

Abstract

【課題】大電力用途の半導体装置に用いるトランジスタには、高いドレイン電流を確保するためのチャネル領域を有する構造が必要である。その一例のトランジスタとして、縦型（トレンチ型）トランジスタも検討されているが、ドレイン電流のオンオフ比がとれず、良好なトランジスタ特性が得られないという課題がある。
【解決手段】導電性を有する基板上において、側面がテーパー形状の断面を有する複数の島状の領域が表面にドット状に設けられた酸化物半導体層を、基板と酸化物半導体層の間に設けられた第１の電極と酸化物半導体層上に設けられた第２の電極とで挟持し、絶縁層を介した酸化物半導体層の島状の領域の側面上に、ゲート電極としての機能を有する導電層を設ける。
【選択図】図１

Description

開示する本発明の技術分野は、酸化物半導体を用いた半導体装置に関する。特に開示する本発明の技術分野は、酸化物半導体を用いたトランジスタを有する半導体装置に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

フラットパネルディスプレイに代表される液晶表示装置や発光表示装置において、その多くに用いられているトランジスタは、ガラス基板上にて、アモルファスシリコンや多結晶シリコンなどのシリコン半導体によって構成されている。

そのシリコン半導体に代わって、酸化物半導体をトランジスタに用いる技術が注目されている。

例えば、酸化物半導体として、一元系金属酸化物である酸化亜鉛や、ホモロガス化合物であるＩｎ−Ｇａ−Ｚｎ系酸化物があり、それらを用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が、特許文献１及び特許文献２で開示されている。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

上記表示装置の画素スイッチング素子などに用いられるボトムゲート型トランジスタは、横型トランジスタである。横型トランジスタは、ドレイン電流の経路となるチャネル領域が薄く、大電力用途の半導体装置には応用することが難しい。それゆえ、大電力用途の半導体装置に用いるトランジスタには、より高いドレイン電流を確保する構造が好ましい。

また、大電力用途の半導体装置に用いるトランジスタとしては、縦型（トレンチ型）トランジスタも検討されている。しかしながらシリコンを用いて構成される縦型トランジスタは、ドレイン電流のオンオフ比がとれず、良好なトランジスタ特性が得られないという課題がある。

本発明の一態様は、導電性を有する基板と、基板上に形成された第１の導電層と、第１の導電層上に形成された第２の導電層と、第２の導電層上に、側面がテーパー形状の断面を有する複数の島状の領域が表面にドット状に設けられた酸化物半導体層と、酸化物半導体層の島状の領域の上面に形成された第３の導電層と、酸化物半導体層上及び第３の導電層上に形成され、ゲート絶縁層としての機能を有する第１の絶縁層と、第１の絶縁層を介した酸化物半導体層の島状の領域の側面上に形成され、ゲート電極としての機能を有する第４の導電層と、第１の絶縁層上及び第４の導電層上に形成され、層間絶縁層としての機能を有する第２の絶縁層と、第１の絶縁層及び第２の絶縁層を介した第３の導電層上に形成され、第１の絶縁層及び第２の絶縁層に設けられた開口部を介して第３の導電層に接続される第５の導電層と、を有する半導体装置である。

本発明の一態様において、隣接する、酸化物半導体層の島状の領域の間では、酸化物半導体層が、第１の絶縁層を介して第４の導電層と重畳する半導体装置が好ましい。

本発明の一態様において、隣接する、酸化物半導体層の島状の領域の間では、第３の導電層が、第１の絶縁層を介して第２の絶縁層と重畳する半導体装置が好ましい。

本発明の一態様において、第４の導電層が互いに接続されている半導体装置が好ましい。

本発明の一態様において、第５の導電層が互いに接続されている半導体装置が好ましい。

本発明の一態様において、第２の導電層及び第３の導電層は、リンまたはボロンを有する酸化物半導体層を有する導電層である半導体装置が好ましい。

本発明の一態様において、第１の導電層は、タングステンを有する導電層である半導体装置が好ましい。

また本発明の一態様は、導電性を有する基板と、基板上に形成された第１の導電層と、第１の導電層上に、側面がテーパー形状の断面を有する複数の島状の領域が表面にドット状に設けられた酸化物半導体層と、酸化物半導体層の島状の領域の上面に形成された第２の導電層と、酸化物半導体層上及び第２の導電層上に形成され、ゲート絶縁層としての機能を有する第１の絶縁層と、第１の絶縁層を介した酸化物半導体層の島状の領域の側面上に形成され、ゲート電極としての機能を有する第３の導電層と、第１の絶縁層上及び第３の導電層上に形成され、層間絶縁層としての機能を有する第２の絶縁層と、第１の絶縁層及び第２の絶縁層を介した第２の導電層上に形成され、第１の絶縁層及び第２の絶縁層に設けられた開口部を介して第２の導電層に接続される第４の導電層と、を有する半導体装置である。

本発明の一態様において、隣接する、酸化物半導体層の島状の領域の間では、酸化物半導体層が、第１の絶縁層を介して第３の導電層と重畳する半導体装置が好ましい。

本発明の一態様において、第３の導電層が互いに接続されている半導体装置が好ましい。

本発明の一態様において、第４の導電層が互いに接続されている半導体装置が好ましい。

本発明の一態様において、第２の導電層は、リンまたはボロンを有する酸化物半導体層を有する導電層である半導体装置が好ましい。

本発明の一態様において、第１の導電層は、タングステンを有する導電層である半導体装置が好ましい。

また本発明の一態様は、導電性を有する基板と、基板上に形成された第１の導電層と、第１の導電層上に形成された第２の導電層と、第２の導電層上に、側面がテーパー形状の断面を有する複数の島状の領域が表面にドット状に設けられた酸化物半導体層と、酸化物半導体層の島状の領域の上面に形成された第３の導電層と、酸化物半導体層上及び第３の導電層上に形成され、ゲート絶縁層としての機能を有する絶縁層と、絶縁層を介した酸化物半導体層の島状の領域の側面上に形成され、ゲート電極としての機能を有する導電層と、絶縁層を介した第３の導電層上に形成され、絶縁層に設けられた開口部を介して第３の導電層に接続される導電層とを構成する第４の導電層と、を有する半導体装置である。

本発明の一態様において、隣接する、酸化物半導体層の島状の領域の間では、酸化物半導体層が、第１の絶縁層を介して、ゲート電極としての機能を有する第４の導電層と重畳する半導体装置が好ましい。

本発明の一態様において、ゲート電極としての機能を有する第４の導電層が互いに接続されている半導体装置が好ましい。

本発明の一態様において、絶縁層に設けられた開口部を介して第３の導電層に接続される第４の導電層が互いに接続されている半導体装置が好ましい。

本発明の一態様において、第２の導電層及び第３の導電層は、リンまたはボロンを有する酸化物半導体層を有する導電層である半導体装置が好ましい。

本発明の一態様において、第１の導電層は、タングステンを有する導電層である半導体装置が好ましい。

本発明の一態様は、一方の面に凸部及び凹部が形成された酸化物半導体層と、凹部の表面に接して形成された、ゲート絶縁層としての機能を有する絶縁層と、絶縁層上に接して形成された、ゲート電極としての機能を有する第１の導電層と、凸部の上面に接して形成された、低抵抗領域としての機能を有する第２の導電層と、酸化物半導体層の他方の面に接して形成された、低抵抗領域としての機能を有する第３の導電層と、第３の導電層が形成された、平坦な表面を有する第４の導電層と、第４の導電層が形成された、平坦な表面を有し且つ導電性を有する基板と、を有する半導体装置である。

本発明の一態様において、第３の導電層が、凹部の表面に露出するように形成された半導体装置が好ましい。

本発明の一態様である半導体装置は、良好なトランジスタ特性を得ることができ、より高いドレイン電流を確保することができる。さらに本発明の一態様である半導体装置は、複数のデバイスを並列に接続して、単位面積あたりの出力電流を大きくすることができる。また本発明の一態様である半導体装置では、トランジスタが形成される基板として熱伝導性の高い金属基板を用いることで、放熱機能を高めることができる。

本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための斜視図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様の応用製品を説明するための図。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明の構成は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。

なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。

なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。そして、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。

（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、上面図及び断面図を用いて説明する。

図１（Ａ）は、トランジスタ１１０を有する半導体装置の上面図であり、図１（Ｂ）は、図１（Ａ）のＡ−Ｂ間における断面図である。

図１（Ａ）は、基板上に、複数の導電層、複数の絶縁層及び酸化物半導体層を積層した際の上面図である。図１（Ａ）では特に、酸化物半導体層１０、導電層１１、導電層１２、導電層１３のレイアウト図について示している。なお図１（Ａ）において絶縁層は図示を省略している。また図１（Ａ）では、導電層及び酸化物層について上面から見た際、重畳する部分を点線で示している。

図１（Ａ）中、トランジスタ１１０は基板上で、ドット状に複数個設けられている。図１（Ａ）では、トランジスタ１１０を基板上に、３×３個を配置する例を示したが、配置するトランジスタの数は一例として１０個以上１００００個以下とすることが好ましい。本発明の一形態である半導体装置では、トランジスタ１１０の一つを流れる電流量の総和が半導体装置で流すことができる電流量となる。そのため、一つのトランジスタ１１０の一つを流れる電流量が十分でなくても、半導体装置が具備するトランジスタ数を増やすことで、流れる電流量を増やすことができる。

なおドット上に複数個設けられるとは、図１（Ａ）に示すようにトランジスタ１１０が縦横にマトリクス状に設ける構成としても良いし、ジグザクに設ける構成としてもよい。特にマトリクス状に設ける構成とすることで、半導体装置内を引き回す配線のレイアウト面積を小さくすることができる。またマトリクス状に設ける構成とすることで、同じサイズのトランジスタ１１０を並べて設ける構成とすることができ、トランジスタ間の特性のばらつきを低減することができる。

また図１（Ａ）中、導電層１２は一例として、複数のトランジスタ１１０に接続されるように、格子状に設けられる。導電層１２はトランジスタ１１０のゲート電極として機能させることができる。導電層１２は、外部の素子に接続するために、導電層を延設し、外部の素子と接続するための端子に接続して用いることもできる。なお図１（Ａ）では複数のトランジスタ１１０のゲートに接続され、外部の素子と接続するための端子Ｇを表している。

また図１（Ａ）中、導電層１３は一例として、各トランジスタ１１０に接続されるように設けられる。導電層１３はトランジスタ１１０のソースまたはドレインとして機能する領域に接続される電極として機能させることができる。導電層１３は、外部の素子に接続するための端子に接続して用いることもできる。なお図１（Ａ）では複数のトランジスタ１１０のドレイン（またはソース）に接続され、外部の素子と接続するための端子Ｄを表している。

次いでトランジスタ１１０の断面図について図１（Ｂ）を用いて説明する。

図１（Ｂ）に示す断面図では、基板１００、導電層１０１、導電層１０２、酸化物半導体層１０３、導電層１０４、絶縁層１０５、導電層１０６、絶縁層１０７及び導電層１０８を有するトランジスタ１１０が３つ並んだ構成例を示している。

また図１（Ｂ）では、酸化物半導体層１０３において、導電層１０２上に接して設けられる領域の他、絶縁層１０５に接する側の表面に複数設けられる、島状の領域１０３ｉを表している。また図１（Ｂ）では、島状の領域１０３ｉには、断面とした際、側面にテーパー形状１５１を有することを表している。

図１（Ｂ）に示す断面図のようなトランジスタ１１０の構成とすることで、導電層１０６に印加される電位によって、導電層１０２上に接して設けられる領域の酸化物半導体層及び島状の領域１０３ｉの酸化物半導体層、を流れる電流の電流量を制御することができる。したがって導電層１０２上に接して設けられる領域の酸化物半導体の厚さを増やすといった簡単な設計変更により、高電圧がトランジスタ１１０に印加された際のリーク電流を低減することができる。

また図１（Ｂ）では、絶縁層１０５及び絶縁層１０７に開口部１５２（コンタクトホール）が設けられていることを表している。開口部１５２では導電層１０４と導電層１０８とが接続される構成を示している。

基板１００は、導電性を有する基板、例えば金属基板を用いる。金属基板は、電気伝導性及び熱伝導性の高い材料であることが好ましい。基板１００としては、ステンレス基板または銅基板を用いることが好ましい。

従って本実施の形態における基板１００は放熱機能を備えた基板とすることができる。放熱機能を備えた基板１００上には、図１（Ａ）に示すように、トランジスタ１１０を複数設けられる。複数のトランジスタ１１０を流れる電流により熱が発生した場合、基板１００は発生した熱を効率的に外部に放出することができる。

なお基板１００は、外部に延設しておくことで放熱機能をより高めることができる。例えば図２に示す斜視図のように、トランジスタ１１０が設けられた基板１００は、筐体２００から外部に延設しておけばよい。

また基板１００からは、図２に示すように、外部の素子に接続するために、図１（Ａ）で示した端子Ｄ、端子Ｇの他、基板１００の一部を筐体の外部に延設する構成にできる。この構成の場合、基板１００より延設される電極は、複数のトランジスタ１１０のソース（またはドレイン）に接続される端子Ｓとして用いることができる。

導電層１０１は、導電性を有する材料を用いればよい。導電層１０１は、トランジスタ１１０のソース及びドレインの一方として機能する領域に接続される電極（第１の電極という）となる。導電層１０１としては、耐熱性が比較的高いタングステン（Ｗ）を用いることが好適である。

導電層１０２は、導電性を有する材料を用いればよい。導電層１０２は、トランジスタ１１０に印加される電界によってホットキャリア等が生じることで、トランジスタ１１０が劣化することを抑制する低抵抗領域として機能するものである。導電層１０２としては、酸化物半導体層にドーパントとしてリン（Ｐ）またはボロン（Ｂ）をイオン注入法またはイオンドーピング法を用いて注入し、導電性を高めた層を用いることが好ましい。

なお酸化物半導体層に注入するドーパントとしては、他にもヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチモンなどの１５族原子などを用いることができる。

なおドーパントが注入される酸化物半導体層の材料としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。

また、他のスタビライザーとして、ランタノイド系の元素を適用することもでき、例えばランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ）、イッテルビウム（Ｙｂ）などのいずれか一種あるいは複数種を有してもよい。

例えば、酸化物半導体層の材料として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

酸化物半導体層１０３は、チャネル形成領域として機能する酸化物半導体材料を用いればよい。酸化物半導体層１０３には、導電層１０２の説明で列挙した金属酸化物を用いることができる。

特に酸化物半導体層１０３には、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いることが好適である。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体装置に用いる半導体材料としては好適である。ドレイン耐圧は酸化物半導体層の膜厚に依存するため、ドレイン耐圧を高くするためには、酸化物半導体層の膜厚は厚い方が好ましく、所望のドレイン耐圧に見合う膜厚を選択することができる。例えば、酸化物半導体層１０３の膜厚は、３μｍ以上４μｍ以下とすることが良い。

なお酸化物半導体層１０３には、上述のＩｎ−Ｇａ−Ｚｎ系酸化物の他の材料でもよい。例えば、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系の金属酸化物は、トランジスタ１１０の電界効果移動度を、Ｉｎ−Ｇａ−Ｚｎ系酸化物よりもさらに大きくすることができるため好適である。

酸化物半導体層１０３は単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。

好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。

ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。

なお酸化物半導体層１０３は、平坦な表面上に形成されることが好ましく、具体的には、平均面粗さ（Ｒａ）が０ｎｍ以上１ｎｍ以下、好ましくは０ｎｍ以上０．３ｎｍ以下、より好ましくは０ｎｍ以上０．１ｎｍ以下の表面上に形成するとよい。

なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている算術平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式（１）にて定義される。

ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。

さらに、酸化物半導体層１０３は、水素などの不純物が十分に除去されることで高純度化され、且つ十分な酸素が供給されていることが好ましい。具体的には、酸化物半導体層１０３の水素濃度は５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、望ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より望ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。なお酸化物半導体層１０３中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層１０３では、水素等のドナーに起因するキャリア密度が１×１０^１０／ｃｍ^３以上１×１０^１３／ｃｍ^３以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることで、極めてオフ電流の小さいトランジスタ１１０とすることができる。

さらに、チャネル形成領域である酸化物半導体層１０３の形状は、膜厚横方向の長さよりも膜厚縦方向の長さを大きくした形状とすることが好適である。水素等のドナーに起因するキャリア密度が１×１０^１３／ｃｍ^３以下であるｉ型化（真性化）または実質的にｉ型化された酸化物半導体において、酸化物半導体層の膜厚を大きくすることで、ドレイン電流のオンオフ比などのトランジスタ特性を良好にすることができる。これは、酸化物半導体層１０３の形状を、膜厚横方向の長さよりも膜厚縦方向の長さを大きくした形状とすることにより、酸化物半導体層１０３内に充分な空乏層が形成されるためである。

導電層１０４は、導電性を有する材料を用いればよい。導電層１０４は、トランジスタ１１０のソース及びドレインの他方として機能する領域に接続される電極（第２の電極という）となる。そのため導電層１０４としては、導電層１０１と同様に、耐熱性が比較的高いタングステン（Ｗ）を用いることが好適である。

また導電層１０４は、導電層１０２と同様に、トランジスタ１１０に印加される電界によってホットキャリア等が生じることで、トランジスタ１１０が劣化することを抑制する低抵抗領域として機能する層でもよい。そのため導電層１０４としては、導電層１０２と同様に、酸化物半導体層にドーパントとしてリン（Ｐ）またはボロン（Ｂ）をイオン注入法またはイオンドーピング法を用いて注入し、導電性を高めた層を用いることが好ましい。

または前述の低抵抗領域として機能する層と第２の電極として機能する層を積層する構成としてもよい。または他の導電層と積層する構成としてもよい。一例としては、酸化物半導体層１０３と接する方から順に低抵抗領域として機能する層、耐熱性が比較的高い材料であるタングステン（Ｗ）の順に積層する構成とすればよい。

なお本発明の一態様において、導電層１０４が積層して設けられる酸化物半導体層１０３は、図１（Ｂ）に示すように、側面がテーパー形状１５１の断面を有する島状の領域１０３ｉを有する。

絶縁層１０５は、ゲート絶縁層としての機能を有する。絶縁層１０５は、ｈｉｇｈ−ｋ材料の絶縁材料を用いることが好適である。具体的に絶縁層１０５には、酸化シリコン、酸化ジルコニウム、酸化ハフニウムを用いることが好適である。

さらに、絶縁層１０５は、単層構造としても良いし、積層構造としても良い。絶縁層１０５にｈｉｇｈ−ｋ材料を用いることで、ゲートリーク電流を低減できる。なお絶縁層１０５には、酸化物半導体層１０３と接する部分が酸素を含むことが好ましく、特に好ましくは酸化シリコン膜により形成する。従って、酸化シリコン次いで酸化ジルコニウムの順に積層する構造、または酸化シリコン次いで酸化ハフニウムの順に積層する構造の絶縁層を用いることで、酸化物半導体層１０３に酸素を供給することができ、トランジスタ特性を良好にすることができる。

導電層１０６は、導電性を有する材料を用いればよい。導電層１０６は、トランジスタ１１０のゲートとして機能する電極となる。導電層１０６には、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、イットリウムから選ばれた金属元素、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金などを用いることができる。また、導電層１０６は、単層構造、または二層以上の積層構造とすることができる。なお導電層１０６は、耐熱性及び導電性の高い材料を選択することが好適である。

絶縁層１０７は、層間絶縁層としての機能を有する。絶縁層１０７は、絶縁層１０５と同じ材料を用いることができる。

導電層１０８は、各トランジスタ１１０間の第２の電極の電気的接続をとるための層である。従って導電層１０８は、導電性を有する材料で構成すればよく、例えば導電層１０６と同じ材料を用いることができる。なお導電層１０８は、絶縁層１０５及び絶縁層１０７に形成される開口部１５２を介して導電層１０４と接続される構成となる。なお導電層１０８は、各トランジスタ１１０間の電気的接続をとるため、引き回される配線が他の導電層と比べて長い。そのため導電層１０８は、電気伝導性の高い銅（Ｃｕ）で構成することが好ましい。さらに好ましくは、導電層１０８は、タングステンと該タングステン上に銅を積層することで構成することが好適である。

以上説明したように本発明の一形態における半導体装置は、図１（Ｂ）に示すように基板１００上に複数のトランジスタ１１０を有する構成となる。トランジスタ１１０は、第１の電極としての機能を有する導電層１０１と第２の電極として機能する導電層１０４との間にチャネル形成領域として機能する酸化物半導体層１０３を有する。トランジスタ１１０は、絶縁層１０５を介した導電層１０６の電圧の印加により、電流量が制御される。トランジスタ１１０は、チャネル形成領域が膜厚縦方向に形成され、第１の電極および第２の電極間を流れるドレイン電流が膜厚縦方向である縦型（トレンチ型）トランジスタである。

図１（Ｂ）に示すトランジスタ１１０は、ゲートとして機能する導電層１０６に円環状に周りを覆われる構造となり、効率よくドレイン電流を確保することができる。そのため高いドレイン電流を生み出すことができる。また、基板１００上に複数設けられるトランジスタ１１０の第１の電極及び第２の電極をそれぞれ接続することで、トランジスタを電気的に並列に接続する構成を実現することができ、トランジスタ１１０を流れる電流の総和を増やすことで、半導体装置が流すことができる出力電流を大きくすることができる。

ここで、チャネル形成領域に酸化物半導体を用いたトランジスタ１１０のドレイン耐圧について説明する。

半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア（電子、正孔）が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバンドギャップには相関があり、バンドギャップが大きいほど衝突イオン化が小さくなる傾向が知られている。

酸化物半導体のバンドギャップは、３．１５ｅＶであり、シリコンのバンドギャップの１．１２ｅＶとくらべると、大きいため、アバランシェ降伏が起こりにくい。このため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が印加されてもオン電流の指数関数的急上昇が生じにくい。

次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。

ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁膜中に注入されて固定電荷となることや、ゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。

シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。以上より、本明細書で示すような酸化物半導体を用いたトランジスタは高いドレイン耐圧を有すると言える。それゆえ、絶縁ゲート電界効果トランジスタ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＦＥＴ））などのパワーデバイスに好適である。

次いで図１（Ａ）、（Ｂ）で説明したトランジスタ１１０の作製工程について図３乃至図９を用いて説明する。図３乃至図９では、上面図及び該上面図の断面図を示してトランジスタ１１０の作製行程を説明する。

まず図３（Ａ）には、基板１００の上面図を示している。図３（Ｂ）には、図３（Ａ）の上面図における一点鎖線Ａ−Ｂ間の断面図を示している。

なお基板１００は、図１（Ｂ）で説明したように、ステンレス基板または銅基板を用いることが好ましい。なお基板１００は、平坦な表面を有することが好適である。具体的には、後に酸化物半導体層１０３が形成される導電層１０２の表面の平均面粗さ（Ｒａ）が０ｎｍ以上１ｎｍ以下、好ましくは０ｎｍ以上０．３ｎｍ以下、より好ましくは０ｎｍ以上０．１ｎｍ以下となる平坦性を有することが好適である。なお平坦な表面は、基板１００の表面に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈ）などの平坦化工程を施すことで得ることができる。

次いで基板１００の上に導電層１０１を形成する。図４（Ａ）には、基板１００上に導電層１０１が形成された上面図を示している。図４（Ｂ）には、図４（Ａ）の上面図における一点鎖線Ａ−Ｂ間の断面図を示している。

導電層１０１は、物理蒸着法（ＰＶＤ法）であるスパッタリング法、真空蒸着法、または化学蒸着法（ＣＶＤ法）で基板１００上に形成する。なお導電層１０１は、平坦な表面を有することが好適である。具体的には、後に酸化物半導体層１０３が形成される導電層１０２の表面の平均面粗さ（Ｒａ）が０ｎｍ以上１ｎｍ以下、好ましくは０ｎｍ以上０．３ｎｍ以下、より好ましくは０ｎｍ以上０．１ｎｍ以下となる平坦性を有することが好適である。なお平坦な表面は、導電層１０１の表面に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈ）などの平坦化工程を施すことで得ることができる。

なお導電層１０１は、図１（Ｂ）で説明したように、耐熱性が比較的高いタングステン（Ｗ）を用いることが好適である。

次いで導電層１０１の上に導電層１０２を形成する。図５（Ａ）には、導電層１０１上に導電層１０２が形成された上面図を示している。図５（Ｂ）には、図５（Ａ）の上面図における一点鎖線Ａ−Ｂ間の断面図を示している。

導電層１０２は、スパッタリング法、塗布法、印刷法等により酸化物半導体層を導電層１０１上に形成しておき、次いで該酸化物半導体層に低抵抗領域とするためのドーパントをイオン注入法またはイオンドーピング法を用いて注入し、得ることができる。すなわち得られる導電層１０２は、低抵抗化した酸化物半導体層による低抵抗領域である。なお導電層１０２は、平坦な表面を有することが好適である。具体的には、平均面粗さ（Ｒａ）が０ｎｍ以上１ｎｍ以下、好ましくは０ｎｍ以上０．３ｎｍ以下、より好ましくは０ｎｍ以上０．１ｎｍ以下の表面上に形成するとよい。なお平坦な表面は、導電層１０２の表面に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈ）などの平坦化工程を施すことで得ることができる。

次に、導電層１０２上に酸化物半導体層１０３Ｄを形成する。さらに、形成した酸化物半導体層１０３Ｄ上に導電層１０４Ｄを形成する。図６（Ａ）には、酸化物半導体層１０３Ｄ及び酸化物半導体層１０３Ｄ上の導電層１０４Ｄが形成された上面図を示している。図６（Ｂ）には、図６（Ａ）の上面図における一点鎖線Ａ−Ｂ間の断面図を示している。

なお図６（Ａ）、（Ｂ）で説明する、酸化物半導体層１０３Ｄ及び導電層１０４Ｄは、島状に加工する前の、図１（Ｂ）で示した酸化物半導体層１０３及び導電層１０４に相当する。すなわち、後の工程において酸化物半導体層１０３Ｄ及び導電層１０４Ｄは、酸化物半導体層１０３及び導電層１０４となる。従って、図面では、酸化物半導体層１０３及び酸化物半導体層１０３Ｄ、並びに導電層１０４及び導電層１０４Ｄを同じハッチングとして説明している。

酸化物半導体層１０３Ｄは、スパッタリング法、塗布法、印刷法等により導電層１０２上に形成する。そして、酸化物半導体層１０３Ｄ上に導電層１０４Ｄを形成する。

なお導電層１０４Ｄは、導電層１０１と同様にしてタングステン、または導電層１０２と同様にして低抵抗化した酸化物半導体層による低抵抗領域を形成すればよい。またはタングステン膜と低抵抗化した酸化物半導体層による低抵抗領域とを積層する構成としてもよい。

なお酸化物半導体層１０３Ｄに水素がなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で図５（Ａ）、（Ｂ）までの工程を経た基板１００を予備加熱し、基板１００に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。

なお、酸化物半導体層１０３Ｄをスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、導電層１０２の表面に付着しているゴミや酸化膜を除去することで、導電層１０２と酸化物半導体層１０３Ｄとの界面における抵抗を低減することができるため好ましい。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加し基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行っても良い。アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行っても良い。

本実施の形態において酸化物半導体層１０３Ｄは、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体ターゲットを用いたスパッタリング法により形成する。また、酸化物半導体層１０３Ｄは、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて形成してもよい。

酸化物半導体層１０３Ｄを形成する際に用いるスパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。

酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ｍｏｌ数比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ｍｏｌ数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。酸化物半導体ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い酸化物半導体ターゲットを用いて形成した酸化物半導体層は緻密な膜となる。

酸化物半導体層１０３Ｄは、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして導電層１０２上に形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物など（より好ましくは炭素原子を含む化合物も）などが排気されるため、酸化物半導体層１０３Ｄに含まれる不純物の濃度を低減できる。また、基板を加熱しながら酸化物半導体層１０３Ｄを形成してもよい。

なお酸化物半導体層１０３Ｄは、形成後に加熱処理を行うことによって、水素等のドナーに起因するキャリア密度が１×１０^１３／ｃｍ^３以下であるｉ型化（真性化）または実質的にｉ型化された酸化物半導体となる。

次に、フォトリソグラフィ工程により導電層１０４Ｄ上にレジストマスクを形成し、当該レジストマスクを用いて導電層１０４となる導電層１０４Ｄ及び酸化物半導体層１０３となる酸化物半導体層１０３Ｄをエッチングする。フォトリソグラフィ工程を用いる場合は、当該エッチングにより、レジストマスクを後退させつつエッチングすることでテーパー形状とすることができ、後に形成される絶縁層１０５の段差被覆性を向上させることができる。

図７（Ａ）には、酸化物半導体層１０３及び酸化物半導体層１０３上の導電層１０４が形成された上面図を示している。図７（Ｂ）には、図７（Ａ）の上面図における一点鎖線Ａ−Ｂ間の断面図を示している。図７（Ｂ）に示すようにエッチングにより加工され、酸化物半導体層１０３及び導電層１０４は表面で凸部１６１及び凹部１６２が形成される。そして酸化物半導体層１０３及び酸化物半導体層１０３上の導電層１０４による島状の領域１０３ｉを形成することができる。

島状の領域１０３ｉは、側面がテーパー形状１５１の断面を有する。なお図７（Ｂ）に示す島状の領域１０３ｉの上部となる導電層１０４の断面の長さＷ１は１．５μｍ以上２μｍ以下とすることが好適である。また酸化物半導体層１０３の凸部１６１における厚さＬ１は、３μｍ以上４μｍ以下とすることが好適である。島状の領域１０３ｉの底面とテーパー形状１５１の側面がなす角度θは、６０°以上７０°以下となるように形成されることが好適である。

なお島状の領域１０３ｉの形状を決める凹部１６２の断面の形状は、図７（Ｂ）では上底が下底よりも大きい台形状を示したが、他の形状とすることもできる。例えば凹部１６２の断面の形状は、Ｕ字状としてもよいし、鋸歯状としてもよいし、矩形状としてもよい。凹部１６２の断面の形状は、後に形成する絶縁層等の段差被覆性を考慮した形状とすればよい。

なお、ここでの酸化物半導体層１０３Ｄ及び導電層１０４Ｄのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体層１０３及び導電層１０４を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。

次に、酸化物半導体層１０３及び導電層１０４上に絶縁層１０５Ｄを形成する。さらに、絶縁層１０５Ｄ上に導電層を形成し、フォトリソグラフィ法を用いたエッチングにより導電層１０６を形成する。図８（Ａ）には、絶縁層１０５Ｄ及び導電層１０６が形成された上面図を示している。図８（Ｂ）には、図８（Ａ）の上面図における一点鎖線Ａ−Ｂ間の断面図を示している。

なお図８（Ａ）、（Ｂ）で説明する、絶縁層１０５Ｄは、開口部１５２を有する前の図１（Ｂ）で示した絶縁層１０５に相当する。すなわち、後の工程において絶縁層１０５Ｄは、絶縁層１０５となる。従って、図面では、絶縁層１０５Ｄ及び絶縁層１０５を異なる符号を付して説明している。

絶縁層１０５Ｄの形成には、物理蒸着法（ＰＶＤ法）であるスパッタリング法、真空蒸着法、または化学蒸着法（ＣＶＤ法）を用いることができる。図１（Ｂ）に示すトランジスタ１１０は、縦型トランジスタであり、チャネル形成領域となる酸化物半導体層は膜厚縦方向に長くなっている。このため、スパッタリング法等の物理蒸着法で形成するよりも化学蒸着法で形成するほうが、絶縁層１０５Ｄの被覆性は良くなる。

ここでは、化学蒸着法であるプラズマＣＶＤ法を用いて絶縁層１０５Ｄとして酸化シリコン膜（ＳｉＯ_ｘ（ｘ＞０））を形成する。また絶縁層１０５Ｄは、単層構造でも積層構造でもよく、上記形成した酸化シリコン膜（ＳｉＯ_ｘ（ｘ＞０）上にプラズマＣＶＤ法で窒化シリコン膜（ＳｉＮ_ｙ（ｙ＞０））を形成してもよい。

絶縁層１０５Ｄには水素や水などの不純物は少ないことが好ましく、例として、プラズマＣＶＤ法で酸化シリコン膜を形成する際に、プラズマＣＶＤ装置の反応室内に残留しているまたは反応室の内壁に吸着している水素や水などの不純物を除去したのち、反応室の内壁を加熱しながら形成することで、水素や水などの不純物を低減させることができる。

スパッタリング法で絶縁層１０５Ｄを形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。

また導電層１０６は、スパッタリング法を用いて、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、イットリウムから選ばれた金属元素、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金などで形成する。また、導電層１０６は、単層構造、または二層以上の積層構造とすることができる。

なお導電層１０６は、レジストマスクを形成し、エッチングを行い、レジストマスクを除去して形成する。なお形成された導電層１０６の表面を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈ）などの平坦化工程で平坦化することが好ましい。

次に、絶縁層１０５Ｄ及び導電層１０６上に絶縁層を形成し、当該絶縁層及び絶縁層１０５Ｄに開口部１５２を形成することで、絶縁層１０７を形成する。そして開口部を埋めるように導電層を形成し、フォトリソグラフィ法を用いたエッチングにより導電層１０８を形成する。図９（Ａ）には、導電層１０８が形成された上面図を示している。図９（Ｂ）には、図９（Ａ）の上面図における一点鎖線Ａ−Ｂ間の断面図を示している。

なお図１（Ｂ）では、酸化物半導体層１０３が導電層１０２上で断面図の水平方向に残存するように設ける構成について示したが、他の構成とすることも可能である。

例えば図１０に示す断面図のように酸化物半導体層１０３が導電層１０２上で断面図の水平方向に切り離されて設けられる構成としてもよい。

図１０に示す断面図のようなトランジスタ３１０の構成とすることで、島状の領域１０３ｉの酸化物半導体層への導電層１０６による電界の制御により、各トランジスタ３１０を流れる電流量を制御することができる。図１０に示す構成では、基板１００の水平方向に設けられた導電層１０２により、各トランジスタ３１０を接続しており、半導体装置を流れる電流量は各トランジスタ３１０を流れる電流量の総和で見積もられる。そのため、複数のトランジスタ３１０は、島状の領域１０３ｉの酸化物半導体層の形状のばらつきを小さくすることで、半導体装置を流れる電流量の総和を容易に見積もることができる。

また別の構成として、導電層１０１と酸化物半導体層１０３との間の導電層１０２を設けない構成とすることも可能である。例えば図１１に示す断面図のように、導電層１０１上に直接酸化物半導体層１０３を形成する構成としてもよい。

図１１に示す断面図のようなトランジスタ４１０の構成とすることで、導電層１０２を形成する工程を削減することができ、製造期間の短縮、製造コストの削減を図ることができる。

以上説明した本発明の一態様である半導体装置は、良好なトランジスタ特性を得ることができ、より高いドレイン電流を確保することができる。さらに本発明の一態様である半導体装置は、複数のデバイスを並列に接続して、単位面積あたりの出力電流を大きくすることができる。また本発明の一態様では、トランジスタが形成される基板として熱伝導性の高い金属基板を用いることで、放熱機能を高めた半導体装置とすることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。

（実施の形態２）
本実施の形態では、実施の形態１の半導体装置とは異なる構成について説明する。説明したトランジスタと、構成の異なるトランジスタについて説明する。

図１２（Ａ）は、半導体装置が有するトランジスタ２１０の上面図であり、図１２（Ｂ）は、図１２（Ａ）のＡ−Ｂ間における断面図である。

図１２（Ａ）に示す上面図では、酸化物半導体層２０、導電層２１、導電層２２のレイアウト図について示している。

なお、図１２（Ａ）で示す酸化物半導体層２０は図１（Ａ）の酸化物半導体層１０に対応する。また図１２（Ａ）で示す導電層２１は図１（Ａ）の導電層１１に対応する。また図１２（Ａ）で示す導電層２２は図１（Ａ）の導電層１２に対応する。

図１２（Ａ）に示す上面図のレイアウトが、図１（Ａ）に示す上面図のレイアウトと異なる点は、図１２（Ｂ）にも示すように、導電層１０４に接続する導電層と、ゲート電極としての機能を有する導電層１０６とが同じ導電層２２により形成される点にある。言い換えれば図１２（Ａ）では、図１（Ａ）で示した導電層１３の機能を、導電層２２で兼用する。

なお図１２（Ａ）では、トランジスタ２１０から延在する導電層２２は、異なる外部の素子と接続するために、トランジスタ２１０上で交差しないよう櫛歯状に設けられる構成となる。具体的には、図１２（Ａ）に示すように、端子Ｇと端子Ｄは交差しないように設けられる。

次いでトランジスタ２１０の断面図について図１２（Ｂ）を用いて説明する。

図１２（Ｂ）に示す断面図では、トランジスタ２１０が、基板１００、導電層１０１、導電層１０２、酸化物半導体層１０３、導電層１０４、絶縁層１０５、導電層１０６及び導電層２０８を有する構成を示している。また図１２（Ｂ）では、酸化物半導体層１０３において、島状の領域１０３ｉを表している。また図１２（Ｂ）では、島状の領域１０３ｉには、断面とした際、側面にテーパー形状１５１を有することを表している。また図１２（Ｂ）では、絶縁層１０５に開口部１５２（コンタクトホール）が設けられていることを表している。

図１２（Ｂ）に示すトランジスタ２１０の断面図が、図１（Ｂ）に示すトランジスタ１１０の断面図と異なる点は、上述したように、図１（Ｂ）における絶縁層１０７及び導電層１０８を削減し、導電層１０６と同じ層に導電層１０４に接続される導電層２０８を形成する点にある。従って絶縁層１０７及び導電層１０８を形成する作製工程を削減することができ、製造期間の短縮、製造コストの削減を図ることができる。

以上説明した本発明の一態様である半導体装置は、良好なトランジスタ特性を得ることができ、より高いドレイン電流を確保することができる。さらに本発明の一態様である半導体装置は、複数のデバイスを並列に接続して、単位面積あたりの出力電流を大きくすることができる。また本発明の一態様では、トランジスタが形成される基板として熱伝導性の高い金属基板を用いることで、放熱機能を高めた半導体装置とすることができる。

上述の効果に比べて本発明の一態様における半導体装置は、導電層及び絶縁層の形成を削減することができる。そのため、製造コストの削減または低コスト化を図ることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。

（実施の形態３）
本実施の形態では、上記実施の形態１及び実施の形態２で説明した絶縁ゲート電界効果トランジスタを具備するインバータ及びコンバータ等の電力変換回路の構成の一形態について説明する。本実施の形態では、図１３（Ａ）、（Ｂ）においてＤＣ−ＤＣコンバータの回路構成の一例を示し、図１４においてインバータの回路構成の一例を示す。

図１３（Ａ）に示すＤＣ−ＤＣコンバータ５０１は、一例としてチョッパー回路を用いた降圧型のＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータ５０１は、容量素子５０２、ＩＧＦＥＴ５０３、制御回路５０４、ダイオード５０５、コイル５０６及び容量素子５０７を有する。

図１３（Ａ）に示すＤＣ−ＤＣコンバータ５０１は、制御回路５０４によるＩＧＦＥＴ５０３のスイッチング動作により動作する。ＤＣ−ＤＣコンバータ５０１により、入力端子ＩＮ１とＩＮ２に印加される入力電圧Ｖ１は、出力端子ＯＵＴ１とＯＵＴ２より降圧されたＶ２として負荷５０８に出力することができる。ＤＣ−ＤＣコンバータ５０１が具備するＩＧＦＥＴ５０３には、上記実施の形態で説明した半導体装置を適用することができる。そのため、スイッチング動作によって大きな出力電流を流すことができ、且つオフ電流を低減することができる。従って消費電力が低減され、高速な動作が可能なＤＣ−ＤＣコンバータとすることができる。

図１３（Ａ）では非絶縁型の電力変換回路の一例としてチョッパー回路を用いた降圧型のＤＣ−ＤＣコンバータを示したが、他にもチョッパー回路を用いた昇圧型のＤＣ−ＤＣコンバータ、チョッパー回路を用いた昇圧降圧型のＤＣ−ＤＣコンバータが具備するＩＧＦＥＴにも上記実施の形態で説明した半導体装置を適用することができる。そのため、スイッチング動作によって大きな出力電流を流すことができ、且つオフ電流を低減することができる。従って消費電力が低減され、高速な動作が可能なＤＣ−ＤＣコンバータとすることができる。

次いで図１３（Ｂ）に示すＤＣ−ＤＣコンバータ５１１は、一例として絶縁型の電力変換回路であるフライバックコンバータの回路構成である。ＤＣ−ＤＣコンバータ５１１は、容量素子５１２、ＩＧＦＥＴ５１３、制御回路５１４、一次コイル及び二次コイルを具備する変圧器５１５、ダイオード５１６及び容量素子５１７を有する。

図１３（Ｂ）に示すＤＣ−ＤＣコンバータ５１１は、制御回路５１４によるＩＧＦＥＴ５１３のスイッチング動作により動作する。ＤＣ−ＤＣコンバータ５１１により、入力端子ＩＮ１とＩＮ２に印加される入力電圧Ｖ１は、出力端子ＯＵＴ１とＯＵＴ２より昇圧または降圧されたＶ２として負荷５１８に出力することができる。ＤＣ−ＤＣコンバータ５１１が具備するＩＧＦＥＴ５１３には、上記実施の形態で説明した半導体装置を適用することができる。そのため、スイッチング動作によって大きな出力電流を流すことができ、且つオフ電流を低減することができる。従って消費電力が低減され、高速な動作が可能なＤＣ−ＤＣコンバータとすることができる。

なお、フォワード型のＤＣ−ＤＣコンバータが具備するＩＧＦＥＴにも上記実施の形態で説明した半導体装置を適用することができる。

図１４に示すインバータ６０１は、一例としてフルブリッジ型のインバータである。インバータ６０１は、ＩＧＦＥＴ６０２、ＩＧＦＥＴ６０３、ＩＧＦＥＴ６０４、ＩＧＦＥＴ６０５及び制御回路６０６を有する。

図１４に示すインバータ６０１は、制御回路６０６によるＩＧＦＥＴ６０２乃至ＩＧＦＥＴ６０５のスイッチング動作により動作する。入力端子ＩＮ１とＩＮ２に印加される直流電圧Ｖ１は、出力端子ＯＵＴ１とＯＵＴ２より交流電圧Ｖ２として出力することができる。インバータ６０１が具備するＩＧＦＥＴ６０２乃至ＩＧＦＥＴ６０５には、上記実施の形態で説明した半導体装置を適用することができる。そのため、スイッチング動作によって大きな出力電流を流すことができ、且つオフ電流を低減することができる。従って消費電力が低減され、高速な動作が可能ないインバータとすることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。

（実施の形態４）
本実施の形態では、実施の形態３で説明した電力変換回路の用途について説明する。実施の形態２で説明したコンバータまたはインバータ等の電力変換回路は、例えば、バッテリー等の電力で駆動する電気推進車両等に使用することができる。

図１５を参照して、電気推進車両の応用例について説明する。

図１５（Ａ）は、電力変換回路を具備する電気推進車両の応用例として、電動自転車１０１０を示している。電動自転車１０１０は、モーター部１０１１に電流を流すことによって動力を得るものである。また電動自転車１０１０は、モーター部１０１１に流す電流を供給するためのバッテリー１０１２、及び電力変換回路１０１３を有する。なお図１５（Ａ）では、バッテリー１０１２を充電するための手段として特に図示しないが、別途発電機等を設けて充電する構成でもよい。実施の形態２で説明した電力変換回路は、電力変換回路１０１３に用いることができる。そのため電力変換回路１０１３が具備するＩＧＦＥＴにより消費電力が低減され、高速な動作を実現することができ、不具合の低減された電動自転車１０１０の駆動を実現できる。なお、図１５（Ａ）ではペダルを図示したが、なくてもよい。

図１５（Ｂ）は、電力変換回路を具備する電気推進車両の応用例として、電気自動車１０２０を示している。電気自動車１０２０は、モーター部１０２１に電流を流すことによって動力を得るものである。また電気自動車１０２０は、モーター部１０２１に流す電流を供給するためのバッテリー１０２２、及び電力変換回路１０２３を有する。なお図１５（Ｂ）では、バッテリー１０２２を充電するための手段として特に図示しないが、別途発電機等を設けて充電する構成でもよい。実施の形態２で説明した電力変換回路は、電力変換回路１０２３に用いることができる。そのため電力変換回路１０２３が具備するＩＧＦＥＴにより消費電力が低減され、高速な動作を実現することができ、不具合の低減された電気自動車１０２０の駆動を実現できる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。

１０ 酸化物半導体層
１１ 導電層
１２ 導電層
１３ 導電層
２０ 酸化物半導体層
２１ 導電層
２２ 導電層
１００ 基板
１０１ 導電層
１０２ 導電層
１０３ 酸化物半導体層
１０３Ｄ 酸化物半導体層
１０３ｉ 島状の領域
１０４ 導電層
１０４Ｄ 導電層
１０５ 絶縁層
１０５Ｄ 絶縁層
１０６ 導電層
１０７ 絶縁層
１０８ 導電層
１１０ トランジスタ
１５１ テーパー形状
１５２ 開口部
１６１ 凸部
１６２ 凹部
２００ 筐体
２０８ 導電層
２１０ トランジスタ
３１０ トランジスタ
４１０ トランジスタ
５０１ ＤＣ−ＤＣコンバータ
５０２ 容量素子
５０３ ＩＧＦＥＴ
５０４ 制御回路
５０５ ダイオード
５０６ コイル
５０７ 容量素子
５０８ 負荷
５１１ ＤＣ−ＤＣコンバータ
５１２ 容量素子
５１３ ＩＧＦＥＴ
５１４ 制御回路
５１５ 変圧器
５１６ ダイオード
５１７ 容量素子
５１８ 負荷
６０１ インバータ
６０２ ＩＧＦＥＴ
６０３ ＩＧＦＥＴ
６０４ ＩＧＦＥＴ
６０５ ＩＧＦＥＴ
６０６ 制御回路
１０１０ 電動自転車
１０１１ モーター部
１０１２ バッテリー
１０１３ 電力変換回路
１０２０ 電気自動車
１０２１ モーター部
１０２２ バッテリー
１０２３ 電力変換回路

Claims (21)

1. 導電性を有する基板と、
   前記基板上に形成された第１の導電層と、
   前記第１の導電層上に形成された第２の導電層と、
   前記第２の導電層上に、側面がテーパー形状の断面を有する複数の島状の領域が表面にドット状に設けられた酸化物半導体層と、
   前記酸化物半導体層の前記島状の領域の上面に形成された第３の導電層と、
   前記酸化物半導体層上及び前記第３の導電層上に形成され、ゲート絶縁層としての機能を有する第１の絶縁層と、
   前記第１の絶縁層を介した前記酸化物半導体層の前記島状の領域の側面上に形成され、ゲート電極としての機能を有する第４の導電層と、
   前記第１の絶縁層上及び前記第４の導電層上に形成され、層間絶縁層としての機能を有する第２の絶縁層と、
   前記第１の絶縁層及び前記第２の絶縁層を介した前記第３の導電層上に形成され、前記第１の絶縁層及び前記第２の絶縁層に設けられた開口部を介して前記第３の導電層に接続される第５の導電層と、を有する半導体装置。
2. 請求項１において、隣接する、前記酸化物半導体層の前記島状の領域の間では、前記酸化物半導体層が、前記第１の絶縁層を介して前記第４の導電層と重畳する半導体装置。
3. 請求項１において、隣接する、前記酸化物半導体層の前記島状の領域の間では、前記第３の導電層が、前記第１の絶縁層を介して前記第２の導電層と重畳する半導体装置。
4. 請求項１乃至請求項３のいずれか一において、前記第４の導電層が互いに接続されている半導体装置。
5. 請求項１乃至請求項４のいずれか一において、前記５の導電層が互いに接続されている半導体装置。
6. 請求項１乃至請求項５のいずれか一において、前記第２の導電層及び前記第３の導電層は、リンまたはボロンを有する酸化物半導体層を有する導電層である半導体装置。
7. 請求項１乃至請求項６のいずれか一において、前記第１の導電層は、タングステンを有する導電層である半導体装置。
8. 導電性を有する基板と、
   前記基板上に形成された第１の導電層と、
   前記第１の導電層上に、側面がテーパー形状の断面を有する複数の島状の領域が表面にドット状に設けられた酸化物半導体層と、
   前記酸化物半導体層の前記島状の領域の上面に形成された第２の導電層と、
   前記酸化物半導体層上及び前記第２の導電層上に形成され、ゲート絶縁層としての機能を有する第１の絶縁層と、
   前記第１の絶縁層を介した前記酸化物半導体層の前記島状の領域の側面上に形成され、ゲート電極としての機能を有する第３の導電層と、
   前記第１の絶縁層上及び前記第３の導電層上に形成され、層間絶縁層としての機能を有する第２の絶縁層と、
   前記第１の絶縁層及び前記第２の絶縁層を介した前記第２の導電層上に形成され、前記第１の絶縁層及び前記第２の絶縁層に設けられた開口部を介して前記第２の導電層に接続される第４の導電層と、を有する半導体装置。
9. 請求項８において、隣接する、前記酸化物半導体層の前記島状の領域の間では、前記酸化物半導体層が、前記第１の絶縁層を介して前記第３の導電層と重畳する半導体装置。
10. 請求項８または請求項９において、前記第３の導電層が互いに接続されている半導体装置。
11. 請求項８乃至請求項１０のいずれか一において、前記４の導電層が互いに接続されている半導体装置。
12. 請求項８乃至請求項１１のいずれか一において、前記第２の導電層は、リンまたはボロンを有する酸化物半導体層を有する導電層である半導体装置。
13. 請求項８乃至請求項１２のいずれか一において、前記第１の導電層は、タングステンを有する導電層である半導体装置。
14. 導電性を有する基板と、
    前記基板上に形成された第１の導電層と、
    前記第１の導電層上に形成された第２の導電層と、
    前記第２の導電層上に、側面がテーパー形状の断面を有する複数の島状の領域が表面にドット状に設けられた酸化物半導体層と、
    前記酸化物半導体層の前記島状の領域の上面に形成された第３の導電層と、
    前記酸化物半導体層上及び前記第３の導電層上に形成され、ゲート絶縁層としての機能を有する絶縁層と、
    前記絶縁層を介した前記酸化物半導体層の前記島状の領域の側面上に形成され、ゲート電極としての機能を有する導電層と、前記絶縁層を介した前記第３の導電層上に形成され、前記絶縁層に設けられた開口部を介して前記第３の導電層に接続される導電層とを構成する第４の導電層と、を有する半導体装置。
15. 請求項１４において、隣接する、前記酸化物半導体層の前記島状の領域の間では、前記酸化物半導体層が、前記絶縁層を介して、ゲート電極としての機能を有する前記第４の導電層と重畳する半導体装置。
16. 請求項１４または請求項１５において、ゲート電極としての機能を有する前記第４の導電層が互いに接続されている半導体装置。
17. 請求項１４乃至請求項１６のいずれか一において、前記絶縁層に設けられた開口部を介して前記第３の導電層に接続される前記第４の導電層が互いに接続されている半導体装置。
18. 請求項１４乃至請求項１７のいずれか一において、前記第２の導電層及び前記第３の導電層は、リンまたはボロンを有する酸化物半導体層を有する導電層である半導体装置。
19. 請求項１４乃至請求項１８のいずれか一において、前記第１の導電層は、タングステンを有する導電層である半導体装置。
20. 一方の面に凸部及び凹部が形成された酸化物半導体層と、
    前記凹部の表面に接して形成された、ゲート絶縁層としての機能を有する絶縁層と、
    前記絶縁層上に接して形成された、ゲート電極としての機能を有する第１の導電層と、
    前記凸部の上面に接して形成された、低抵抗領域としての機能を有する第２の導電層と、
    前記酸化物半導体層の他方の面に接して形成された、低抵抗領域としての機能を有する第３の導電層と、
    前記第３の導電層が形成された、平坦な表面を有する第４の導電層と、
    前記第４の導電層が形成された、平坦な表面を有し且つ導電性を有する基板と、を有する半導体装置。
21. 請求項２０において、前記第３の導電層が、前記凹部の表面に露出するように形成された半導体装置。

Images