JPH01283879A

JPH01283879A - 薄膜形半導体装置とその製造方法

Info

Publication number: JPH01283879A
Application number: JP63112351A
Authority: JP
Inventors: Tadashi Serikawa; 正芹川; Akiteru Ishimoto; 石本　明輝
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1988-05-11
Filing date: 1988-05-11
Publication date: 1989-11-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（１）発明の属する技術分野本発明は、多結晶半導体薄膜を用いて実現できる高性能
の薄膜形半導体装置とその製造方法に関するものである
。

（２）従来の技術とその問題点薄膜形半導体装置は、近年、特に三次元集積回路の構成
要素あるいは平面デイスプレィ用スイッチング素子とし
て注目され、盛んに研究が行われており、例えば、Ｄ、
ＳｌＭａｌｈｉ等による論文がアイ・イー・イー・イー
・トラザクジョン・オプ・エレクトロン・デバイシスＥ
　Ｄ−３２，１９８５年。

２５８〜２８１ページ（ＩＥＥＥ　Ｔｒａｎｓ、　Ｅｌ
ｅｃｔｒｏｎ　ＤｅｖｉｃｅｓＥＤ−３２（１９８５）
　ｐｐ２５８〜２８１〕に報告されている。このような
用途に使用される半導体薄膜としては、アモルファス状
態、多結晶状態や単結晶状態のものまである。しかし、
アモルファス状態の薄膜を用いた半導体装置では、性能
が他の２者に比べて劣る問題がある。高性能の薄膜形半
導体装置としては、現在、多結晶状態もしくは単結晶状
態の半導体薄膜を用いるものが最も広く研究されている
。

この種の薄膜形半導体装置としては、従来、第１図に示
す工程によって製造される構造のものが提案され、実用
化されている。すなわち、シリコンのような半導体もし
くは絶縁材から成る基板１１上に多結晶状態の半導体装
Ｍ１２が、所望の位置に形成され（第１図（ａ））、そ
の後、ゲート絶縁膜１３を形成した後、これを介して、
ゲート電極１４が形成される（第１図（ｂ））。このゲ
ート電極１４を挾んだ再位置にイオン注入法等によりソ
ース電極１５ならびにドレイン電極１６を形成しく第１
図（Ｃ））、その後、配線１７を形成することにより薄
膜形半導体装置の製造を終る（第１図（ｄ））。

以上のような構造を有する薄膜形半導体装置におけるゲ
ート電極１４に、正もしくは負の制御電圧を印加すると
、ゲート絶縁膜１３と半導体装１！１２との界面近傍に
、電子もしくはホールからなるキャリアが誘起され、チ
ャネルが形成される。この状態で、ソース電極１５とド
レイン電極１６との間に電圧を加えることにより、両電
極間を上記チャネルに沿って上記キャリアが流れ、半導
体装置として動作する。

しかし、このような多結晶半導体薄膜を有する第１図に
示した従来からの薄膜形半導体装置では、充分に優れた
性能のものが得られていない。その理由は、結晶粒同志
の境（通常、結晶粒界と称されている）１２゛　が、ソ
ース電極とドレイン電極との間でのキャリアの流れの妨
げとなり、キャリアの移動度が低下してしまうからであ
る。

この半導体装置の欠点を除去する目的で、キャリアの流
れの妨げとなっている結晶粒界の、チャネル内での本数
を減らすか、もしくは、無くする方法が提案されている
。前者のチャネル内での結晶粒界を減らす方法は、長時
間の熱処理を施すことにより、結晶粒を巨大化する方法
である。この方法は、数十時間という極めて長い処理を
必要とする欠点がある。その上、この方法による装置の
性能も充分でない。

一方、チャネル内から結晶粒界を無くし、半導体装置の
性能を向上するために、多結晶状もしくはアモルファス
状の半導体薄膜にレーザ光もしくは電子ビームを照射し
て、−度溶融し、単結晶状態にする方法も広く用いられ
ている。しかし、この方法は、半導体装置の性能は優れ
ているが、半導体薄膜が溶融するために、基板として、
安価なガラス等の耐熱性に劣る基板を使用することが困
難である。

第１図に示した従来からの半導体装置のドレイン電流値
を大きくして、実効的に性能を向上する手段として、ソ
ース電極とドレイン電極間の距離、すなわちチャネル長
を短くする方法も取られている。しかし、この方法では
、加工技術の限界値よりもチャネル長を短くできず、性
能向上にも限界がある。さらに、チャネル長を短くする
と、相対的に、加工のばらつきが大きくなり、このため
性能のばらつきが大きくなり、装置の製造歩留まりも低
下してしまうという欠点が生じてくる。

以上に述べたように、従来からの薄膜形半導体装置では
、優れた性能が得られなかったり、安価な基板が使用で
きない欠点、さらに、製造歩留まりが低下する欠点があ
った。

（３）発明の目的本発明の目的は、従来からの薄膜形半導体装置における
このような問題点を解決し、高性能の装置を、安価な基
板上にも形成できるようにした薄膜形半導体装置とその
製造方法を提供することである。

（４）発明の構成本発明の薄膜形半導体装置は、基板面に対し柱状の結晶
粒から成る多結晶半導体薄膜を用いており、さらに、半
導体薄膜のパタンの側壁部にチャネルが形成されている
点が、従来からの、半導体薄膜の面上に形成されている
装置とは、構造が大きく異なる。この相違のために、著
しく優れた性能の装置が得られる。

以下、実施例を用いて、本発明の薄膜形半導体装置とそ
の製造方法を詳細に述べる。

第２図は、本発明の詳細な説明するためのものである。

シリコンのような半導体もしくは絶縁材から成る基板２
１上に、導電層２２を所定の位置に形成し、基板面に対
し柱状の結晶粒から成る多結晶状態の半導体薄膜２３を
該導電層２２の上に形成する（第２図（ａ））。その後
、第２図の導電層２４を形成し、エツチング加工を行い
、次に、前記の半導体薄膜２３を加工する。しかる後、
ゲート絶縁膜２５の堆積を行い（第２図（Ｃ））、加工
を施した半導体薄膜のパタンの側壁部をおおって、ゲー
ト電極２６を形成する（第２図（ｄ））。その後、スル
ーホール開口を行い、配線２７を形成して、半導体装置
の製造を終る（第２図（ｅ））。

本発明における、基板面に対し柱状の結晶粒から成る多
結晶半導体薄膜は、まず、スパッタリング法によって、
アモルファス状の半導体薄膜を堆積し、その薄膜に、レ
ーザ光もしくは電子ビームを照射して多結晶化すること
により形成することができる。

以上のような、薄膜形半導体装置の第１の導電層２２な
らびに、第２の導電層２４は、ソースならびにドレイン
電極としての働きをする。従って、ゲート電極２６に、
正もしくは負の制御電圧を印加すると、半導体薄膜２２
のパタンの側壁部に、電子もしくはホールから成るキャ
リアが誘起され、チャネルが形成される。この状態で、
第１の導電層２２と第２の導電層２４の間に電圧を加え
ることにより、半導体薄膜のパタンの端部に沿って、こ
のキャリアが流れ、半導体装置として動作する。

このような構造になっているため、たとえ半導体薄膜が
多結晶状態であっても、半導体装置の性能を著しく向上
することができる。その理由は、本発明の装置では、基
板面に対し柱状の結晶粒から成る多結晶半導体薄膜のパ
タンの側壁部にチャネルが形成されているため、チャネ
ル長を、半導体薄膜の厚さにほぼ等しい０．０５ｕない
し５−にまで小さくできると同時に、結晶粒界２３゛　
の方向が、キャリアの流れの方向とほぼ平行となるため
、キャリアの輸送の妨げとはならないからである。

上記の本発明における半導体薄膜の厚さとしては０．０
５−ないし５μｍが最も適している。その理由は、厚さ
０．０５μｍ未満では、均一な多結晶半導体薄膜を得る
ことができず、性能の劣った半導体装置となるからであ
る。一方、５−よりも厚くすると、薄膜が基板から剥離
したり、あるいはこの薄膜の加工が困難となる問題が生
じてくる。

さて、本発明の半導体薄膜としては、シリコンやゲルマ
ニウムもしくは、これらの混合物の他にＧａＡｓやＩｎ
Ｓｂ等の化合物半導体も有効である。しかし、シリコン
やゲルマニウムの単体もしくは、これらの混合物は薄膜
の形成と特性の制御が容易であるために本発明には最も
適している。

第２図に述べた本発明の実施例では、チャネルが多結晶
半導体薄膜のパタンの側壁部の一部すなわち、パタンの
外周の一部のみを使用している。

しかし、本発明によると、第２図に示すのと本質的に同
じ製造方法により、パタンの全周辺をチャネルとして使
用することができる。

第３図（ａ）（ｂ）は本発明の他の実施例である。ゲー
ト絶縁膜３５とゲート電極３６を、半導体薄膜３３のパ
タンの周辺部全体をおって形成し、この周辺部全体がチ
ャネルとなっている。３１は基板を表し、３２゜３４は
ソース電極やドレイン電極となる第１層の導電膜と第２
層の導電膜である。３７はこれらの導電膜３２．３４の
配線である。このようにすることにより、半導体装置の
チャネル幅を著しく大きくでき、これに比例してドレイ
ン電流を増大でき、装置の性能をさらに向上できる。

なお、第２図や第３図に示したソース電極およびドレイ
ン電極となる第１層の導電膜ならびに第２層の導電膜と
しては、Ｍｏ、Ｔａ等の金属膜であっても良く、あるい
は、Ｐ、ＡｓもしくはＢを含む半導体薄膜であっても良
いことは明らかである。

以上に示した本発明の実施例は、半導体薄膜として多結
晶状態にすれば良いために、低い温度で製造することが
できる。このために、ガラス等の安価な基板上に高性能
な半導体装置を形成することができる。さらに、従来か
らの薄膜形半導体装置では、チャネル長さが加工精度に
より定まるが、本発明の場合には、半導体薄膜の厚さに
より制御できるため、薄膜形半導体装置の製造歩留まり
を向上することができる。

（５）発明の効果以上に説明したように、本発明では、チャネルを多結晶
半導体薄膜のパタンの側壁部に形成するために、短いチ
ャネルの薄膜形半導体装置となり、また、キャリアの輸
送の妨げとなる結晶粒界をチャネル領域から無くするこ
とができ、その結果、極めて高性能の薄膜形半導体装置
となる。

さらに、本発明には、製造歩留まりを向上できる利点や
、低い温度で多結晶化処理が行えるために、安価なガラ
ス等の基板が使用できる利点がある。

【図面の簡単な説明】第１図は従来からの薄膜形半導体装置の製造方法を説明
するための断面図、第２図は本発明による薄膜形半導体
装置の製造方法を説明するための断面図、第３図（ａ）
（ロ）は本発明による薄膜形半導体装置の他の実施例の
構造図を示す平面図およびＡ−Ａ’線に沿う断面図であ
る。１１、２１．３１・・・基板、　１２．２３．３３・・
・多結晶半導体薄膜、　１２”、２３°、３３゛　・・
・結晶粒界、２２、３２・・・第１の導電層、　２４．
３４・・・第２の導電層、　１３．２５．３５・・・ゲ
ート絶縁膜、　１４．２６゜３６・・・ゲート電極、　
１５・・・ソース電極、　１６・・・ドレイン電極、　
１７．２６．２７．３６．３７・・・配線。幣１図９Ｐ１２図豹２図納３図（ｂ）

Claims

【特許請求の範囲】

（１）ゲート電極、ソース電極ならびにドレイン電極を
有し、多結晶半導体薄膜から成る薄膜形半導体装置にお
いて、該多結晶半導体薄膜が基板面に対し柱状の結晶粒から成
り、さらに、該多結晶半導体薄膜のパタンの側壁部をお
おって、ゲート電極がゲート絶縁膜を介して積層されて
おり、また、前記多結晶半導体薄膜の上層ならびに下層にソー
ス電極、もしくはドレイン電極が位置することを特徴とする薄膜半導体装置。
（２）第１の導電層を基板上に形成し加工する工程と、スパッタリング法により半導体薄膜を堆積する工程と、レーザ光照射もしくは電子ビーム照射により前記半導体
薄膜を結晶化し多結晶半導体薄膜とする工程と、第２の導電層を形成する工程と、該多結晶半導体薄膜ならびに第２の導電層を加工する工
程と、加工を施した前記多結晶半導体薄膜のパタンの側壁部を
おおってゲート絶縁膜を介してゲート電極を形成する工
程とを含むことを特徴とする薄膜形半導体装置の製造方法。