TWI473401B

TWI473401B - 電壓幫浦電路

Info

Publication number: TWI473401B
Application number: TW102103547A
Authority: TW
Inventors: Shih Ming Tsai
Original assignee: Winbond Electronics Corp
Priority date: 2013-01-30
Filing date: 2013-01-30
Publication date: 2015-02-11
Also published as: TW201431259A

Description

電壓幫浦電路

本發明是有關於一種穩壓技術，且特別是有關於一種電壓幫浦電路(charge pump circuit)。

隨著電子技術趨向於短小輕薄的發展，現今的電子元件，例如處理器、記憶體，其驅動電壓逐漸下降。另外，對於驅動電壓的電壓漣波(voltage ripple)的容許度範圍也會隨之縮減，以使電子元件可以在精準的電壓下工作。

再者，電子元件的驅動電壓可能是由電荷幫浦電路來提供。電荷幫浦電路是以某一預設倍率將其輸入電壓位準調升(或調降)，以產生不同位準的電壓。當電荷幫浦電路的輸出端出現因負載變化而產生電流變化時，若是無法即時偵測及針對此電流做變化，將導致輸出電壓會隨負載電流變化而產生較劇烈的漣波。

為了穩定電荷幫浦電路的輸出電壓，過去常利用具有多個比較器來偵測位準變化，再調整輸出電壓至預期的位準。對於這種類比偵測機制，因使用複數個比較器而使得電路設計較為複雜，且容易增加功率消耗以及增加製造成本。

有鑒於此，為了要解決先前技術所述及的問題，本發明之一實施例提供一種電壓幫浦電路，其包括：電壓源模組、回授電路、比較器、第一PMOS電晶體、第二PMOS電晶體以及控制電路。電壓幫浦電路具有電壓輸出端。電壓源模組包括正電壓幫浦。電壓源模組經配置以提供驅動電壓。回授電路耦接電壓輸出端，並提供關聯於電壓輸出端的回授電壓。比較器耦接回授電路與電壓源模組，比較參考電壓與回授電壓而產生誤差訊號。第一PMOS電晶體的源極耦接驅動電壓，其汲極耦接電壓輸出端。第二PMOS電晶體的源極耦接驅動電壓，其汲極耦接電壓輸出端。控制電路耦接電壓源模組、比較器、第一PMOS電晶體與第二PMOS電晶體，控制電路經配置以在時域上根據振盪訊號至少兩次取樣於誤差訊號而產生偵測訊號，藉由偵測訊號與誤差訊號來切換第一PMOS電晶體，且藉由誤差訊號來切換第二PMOS電晶體，從而穩定電壓輸出端的電壓位準。

於本發明的一示範性實施例中，電壓源模組包括振盪器、或閘、時脈產生器、正電壓幫浦。振盪器用以產生振盪訊號。或閘接收振盪訊號與誤差訊號。時脈產生器用以依據振盪訊號或誤差訊號而產生時脈訊號。正電壓幫浦依據時脈訊號而產生驅動電壓。

於本發明的一示範性實施例中，回授電路包括PMOS電晶體串，耦接於電壓輸出端與接地端之間。

於本發明的一示範性實施例中，PMOS電晶體串中的每一PMOS電晶體的汲極耦接其本身的閘極。

於本發明的一示範性實施例中，比較器的反相輸入端耦接參考電壓，比較器的非反相輸入端耦接回授電壓。

於本發明的一示範性實施例中，第一PMOS電晶體相對於第二PMOS電晶體具有相對寬的通道寬度。

於本發明的一示範性實施例中，第一PMOS電晶體與第二PMOS電晶體的通道寬度分別為90微米與10微米。

於本發明的一示範性實施例中，控制電路包括偵測電路、第一開關控制單元以及第二開關控制單元。偵測電路接收振盪訊號與誤差訊號，偵測電路經配置根據振盪訊號的上升邊緣與下降邊緣分別與誤差訊號進行取樣。第一開關控制單元根據偵測訊號與誤差訊號來切換第一PMOS電晶體。第二開關控制單元根據誤差訊號來切換第二PMOS電晶體。

於本發明的一示範性實施例中，偵測電路包括第一正反器、第二正反器以及非或閘。第一正反器的輸入端接收偵測訊號，其時脈輸入端接收振盪訊號。第二正反器的輸入端接收偵測訊號，其反相時脈輸入端接收振盪訊號。非或閘的第一輸入端、第二輸入端分別耦接第一正反器與第二正反器的輸出端，非或閘的輸出端輸出偵測訊號。

於本發明的一示範性實施例中，當控制電路判斷出電壓輸出端的電壓位準在預設漣波範圍內時，則關閉第一PMOS電晶體。

基於上述，在本發明中，由於控制電路根據振盪訊號在時域上至少兩次取樣於誤差訊號而產生偵測訊號，藉由偵測訊號與誤差訊號來切換第一PMOS電晶體，且藉由誤差訊號來切換第二PMOS電晶體，而第一PMOS電晶體可相對於第二PMOS電晶體具有相對寬的通道寬度。因此可以適當地調整電壓幫浦電路所輸出的電壓位準而不會產生過大的電壓漣波，從而得以解決先前技術所述及的問題。

應瞭解的是，上述一般描述及以下具體實施方式僅為例示性及闡釋性的，其並不能限制本發明所欲主張之範圍。

10‧‧‧電壓幫浦電路

110‧‧‧電壓源模組

112‧‧‧振盪器

114‧‧‧或閘

116‧‧‧時脈產生器

118‧‧‧正電壓幫浦

120‧‧‧回授電路

120_1~120_5‧‧‧PMOS電晶體

130‧‧‧比較器

140‧‧‧控制電路

142‧‧‧偵測電路

144‧‧‧第一開關控制單元

146‧‧‧第二開關控制單元

202‧‧‧第一正反器

204‧‧‧第二正反器

206‧‧‧非或閘

A、B‧‧‧取樣內容

GND‧‧‧接地端

Sdet‧‧‧誤差訊號

Shvosc‧‧‧振盪訊號

Sosc‧‧‧時脈訊號

Svpon‧‧‧偵測訊號

SW1‧‧‧第一PMOS電晶體

SW2‧‧‧第二PMOS電晶體

T_PUMP‧‧‧電壓輸出端

Vdrive‧‧‧驅動電壓

Vfdbk‧‧‧回授電壓

Vpump‧‧‧輸出電壓

Vref‧‧‧參考電壓

下面的所附圖式是本發明的說明書的一部分，其繪示了本發明的示例實施例，所附圖式是與說明書的描述一起用來說明本發明的原理。

圖1繪示為本發明一示範性實施例之電壓幫浦電路(charge pump circuit)10的電路方塊圖。

圖2繪示為圖1之控制電路140的實施示意圖。

圖3和圖4繪示為圖2之偵測電路142的部分操作波形圖。

現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，在圖式及實施方式中使用相同或類似標號的元件/構件代表相同或類似部分。

圖1繪示為本發明一示範性實施例之電壓幫浦電路(charge pump circuit)10的電路方塊圖。請參閱圖1，電壓幫浦電路10包括電壓源模組(voltage source module)110、回授電路 (feedback circuit)120、比較器(comparator)130、第一PMOS電晶體(first PMOS transistor)SW1、第二PMOS電晶體(second PMOS transistor)SW2以及控制電路(control circuit)140。

電壓幫浦電路10具有電壓輸出端T_PUMP。電壓源模組110包括正電壓幫浦118。電壓源模組110經配置以提供驅動電壓Vdrive。回授電路120耦接電壓輸出端T_PUMP，並提供關聯於電壓輸出端T_PUMP的回授電壓Vfdbk。比較器130耦接回授電路120與電壓源模組110。比較器130比較參考電壓Vref與回授電壓Vfdbk而產生誤差訊號Sdet。第一PMOS電晶體SW1的源極耦接驅動電壓Vdrive，其汲極耦接電壓輸出端T_PUMP。第二PMOS電晶體SW2的源極耦接驅動電壓Vdrive，其汲極耦接電壓輸出端T_PUMP。

於本示範性實施例中，控制電路140耦接電壓源模組110、比較器130、第一PMOS電晶體SW1與第二PMOS電晶體SW2。第一PMOS電晶體SW1可以採用相對於第二PMOS電晶體SW2具有相對寬的通道寬度(channel width)。例如，第一PMOS電晶體SW1與第二PMOS電晶體SW2的通道寬度分別為90微米與10微米(micrometer，μm)，但並不限制於此。

控制電路140經配置以在時域上根據振盪訊號Shvosc至少兩次取樣於誤差訊號Sdet而產生偵測訊號Svpon。藉由偵測訊號Svpon與誤差訊號Sdet來切換第一PMOS電晶體SW1，且藉由誤差訊號Sdet來切換第二PMOS電晶體SW2。另外，假設第一PMOS電晶體SW1與第二PMOS電晶體SW2的通道寬度分別為90微米與10微米。當同時導通第一PMOS電晶體SW1和第二 PMOS電晶體SW2時，具有快速調整(類似粗調，通道寬度100微米)輸出電壓Vpump的位準效果；而僅導通第二PMOS電晶體SW2時可以產生微步調整(類似細調，通道寬度10微米)輸出電壓Vpump的位準效果，可避免電壓上升過快(或電壓爆衝)。

舉例而言，當位在電壓輸出端T_PUMP的輸出電壓Vpump的電壓位準還未到達預設位準時，若第一PMOS電晶體SW1與第二PMOS電晶體SW2皆導通(通道寬度相當於100微米)，以便使輸出電壓Vpump快速到達預設位準。當輸出電壓Vpump到達預設位準之後，若輸出電壓Vpump隨著時間變化幅度未低於例如±0.1%的預設位準(預設漣波範圍)時，則控制電路140僅切換第二PMOS電晶體SW2(通道寬度相當於10微米)，且關閉第一PMOS電晶體SW1。而當輸出電壓Vpump到達預設位準之後，若輸出電壓Vpump隨著時間下降幅度超過例如0.1%的預設位準時，則控制電路140可再次切換第一PMOS電晶體SW1與第二PMOS電晶體SW2，據以快速調整至預設位準。因此，此控制電路140可以減少輸出電壓Vpump的漣波(ripple)變化，故能夠穩定電壓輸出端T_PUMP的電壓位準。

另一方面，電壓源模組110可包括振盪器112、或閘114、時脈產生器116、正電壓幫浦118。振盪器112用以產生振盪訊號Shvosc。或閘114接收振盪訊號Shvosc與誤差訊號Sdet。時脈產生器116用以依據振盪訊號Shvosc或誤差訊號Sdet而產生時脈訊號Sosc。正電壓幫浦118依據時脈訊號Sosc而產生驅動電壓Vdrive。當比較器130所產生的誤差訊號Sdet表示為邏輯1時，代表輸出電壓Vpump已經到達預設位準，並且將使得或閘114也輸出邏輯1以關閉時脈產生器116。

回授電路120可包括由PMOS電晶體120_1~120_5所組成的PMOS電晶體串。此PMOS電晶體串(120_1~120_5)耦接於電壓輸出端T_PUMP與接地端GND之間。PMOS電晶體120_4和120_5的耦接之處可提供回授電壓Vfdbk。此外，也可以在PMOS電晶體120_3和120_4的耦接之處(未繪示)作為提供回授電壓Vfdbk，因此回授電壓Vfdbk可比例於輸出電壓Vpump。此外，PMOS電晶體串(120_1~120_5)中的每一PMOS電晶體的汲極耦接其本身的閘極，這種接法可以產生類似於二極體的效果。PMOS電晶體串亦可以更換為電阻串，但是PMOS電晶體串能通過較小的電流。

比較器130的反相輸入端耦接參考電壓Vref，比較器的非反相輸入端耦接回授電壓Vfdbk。

更清楚來說，控制電路140包括偵測電路142、第一開關控制單元144以及第二開關控制單元146。偵測電路142如圖2所示，其可包括第一正反器202、第二正反器204以及非或閘206。第一正反器202的輸入端接收偵測訊號Sdet，其時脈輸入端接收振盪訊號Shvosc。第二正反器204的輸入端接收偵測訊號Sdet，其反相時脈輸入端接收振盪訊號Shvosc。非或閘206的第一輸入端、第二輸入端分別耦接第一正反器202與第二正反器204的輸出端，非或閘206的輸出端輸出偵測訊號Svpon。

圖3和圖4所繪示為圖2之偵測電路142的部分操作波形圖。請合併參閱圖2至圖4。從圖3可以清楚地看出，偵測電路142接收振盪訊號Shvosc與誤差訊號Sdet，偵測電路142在振盪訊號Shvosc的上升邊緣(rising edge)與下降邊緣(falling edge)分別與誤差訊號Sdet各進行一次取樣，其中第一正反器202、第二正反器204所取樣內容分別以符號A、B表示時，A=0且B=0。再將取樣內容A和B經由非或閘206則產生並輸出邏輯1的偵測訊號Svpon。

另外，從圖4可以清楚地看出，偵測電路142在振盪訊號Shvosc的上升邊緣與下降邊緣分別與誤差訊號Sdet各進行一次取樣，其中第一正反器202、第二正反器204所取樣內容分別以符號A、B表示時，A=0且B=1。再將取樣內容A和B經由非或閘206則產生並輸出邏輯0的偵測訊號Svpon。

關於取樣內容、偵測訊號的真值表與工作狀態的相應關係，如表1所示。

另一方面，雖然表1是以第一PMOS電晶體SW1與第二PMOS電晶體SW2作為實施方式，但本領域普通技術人員可基於實際設計或應用需求來改變偵測電路142的設計，以使得控制電路140可對應地控制兩個以上具有不同通道寬度的PMOS電晶體。

基於上述，控制電路140採用了數位偵測機制來偵測時域上的訊號，因此與習知類比偵測機制相比，本發明的電路設計較為簡單，且不會增加額外功率消耗，也可減少製造成本。

綜上所述，在本發明中，由於控制電路根據振盪訊號在時域上至少兩次取樣於誤差訊號而產生偵測訊號，再藉由偵測訊號與誤差訊號來切換第一PMOS電晶體，且可藉由誤差訊號來切換第二PMOS電晶體，而第一PMOS電晶體可相對於第二PMOS電晶體具有相對寬的通道寬度。因此可以適當地調整電壓幫浦電路所輸出的電壓位準而不會產生過大的電壓漣波，從而得以解決先前技術所述及的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

另外，本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。