[go: up one dir, main page]

KR20160031959A - 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 장치 및 그의 방법 - Google Patents

자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 장치 및 그의 방법 Download PDF

Info

Publication number
KR20160031959A
KR20160031959A KR1020150126578A KR20150126578A KR20160031959A KR 20160031959 A KR20160031959 A KR 20160031959A KR 1020150126578 A KR1020150126578 A KR 1020150126578A KR 20150126578 A KR20150126578 A KR 20150126578A KR 20160031959 A KR20160031959 A KR 20160031959A
Authority
KR
South Korea
Prior art keywords
circuit
node
transistor
coupled
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020150126578A
Other languages
English (en)
Inventor
홀츠만 피터
Original Assignee
누보톤 테크놀로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 누보톤 테크놀로지 코포레이션 filed Critical 누보톤 테크놀로지 코포레이션
Publication of KR20160031959A publication Critical patent/KR20160031959A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape

Landscapes

  • Control Of Electrical Variables (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Amplifiers (AREA)

Abstract

자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 기준 전류, 제 1 기준 전압, 및 제 2 기준 전압을 제공하는 결합 기준 전류-전압 기준 회로를 포함한다. 상기 결합 기준 전류-전압 기준 회로는 직렬로 연결된 다이오드 연결 제NMOS 트랜지스터, 저항, 및 다이오드 연결 제 PMOS 트랜지스터로 구성된 분기 회로를 포함한다. 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 커패시터를 포함하는 신호 발생 회로를 갖는다. 상기 신호 발생 회로는 상기 제 1 기준 전압으로부터 상기 제 2 기준 전압으로 상기 커패시터를 충전시키고, 상기 제 2 기준 전압으로부터 상기 제 1 기준 전압으로 상기 커패시터를 방전시킨다. 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 상기 커패시터의 노드에서 램프 신호 또는 톱니 신호를 제공하며, 상기 신호 발생 회로의 출력단에서 발진 주파수 출력 신호를 제공하도록 구성된다.

Description

자기-바이어스 RC 발진 장치 및 램프 발생 장치를 구비하는 장치 및 그의 방법{METHOD AND APPARATUS OF SELF-BIASED RC OSCILLATOR AND RAMP GENERATOR}
본 발명은 전자 회로에 관한 것으로서, 더욱 상세하게는 제어 장치, 특히 초-저전력 배터리 어플리케이션용 제어 장치를 위한 집적 발진 회로에 관한 것이다.
도 1은 제어 장치가 빈번한 전력 온/오프 동작을 수행 하도록 구성된 시스템(100)을 도시한 블록 다이어그램이다. 종래기술에 따르면, 마이크로 제어 장치 회로는 전력다운 상태에 있으면서 단자(GPIO1)의 상태를 감시한다. 또한,, 단자(GPIO1)는 사전에 설정된 온도에서 작동하는 온도 작동 스위치(110)에 연결되어 있다. 발광 다이오드 (LED)(120)는 제어 장치 코어의 작동에 따라 온도 작동 스위치의 작동을 알려 주는 역할을 한다. 온도 작동 스위치가 작동할 때, 논리 장치는 상기 제어 장치에 전원을 인가하여 발진 장치를 인에이블(enable)시킴으로써, 신호를 코어 논리 장치에 제공하여 LED 드라이버 함수(LED driver function)를 계산하도록 한다. 계산이 완료된 경우, 제어 장치는 전력 다운 상태로 돌아가 발진 장치를 셧 다운 (shut down)시킨다. 이러한 기능은 발진 장치를 빈번히 전력 업(up) 및 전력 다운(down)시키기 때문에, 전력 소모를 줄이기 위해서는 빠르게 전력 업 및 전력 다운시키는 것이 바람직하다. 또한,, 전력을 절감하고 배터리 수명을 연장하기 위하여 상기 발진 장치 회로는 저 전력회로일 필요가 있다.
또한, 집적 회로 발진 장치는 스위치 모드 전력 공급 (SMPS) 및 증폭기 회로에서 사용되는 것과 같은 펄스 폭 변조(PWM) 시스템에서 클럭 신호 및 램프(ramp) 신호(또는, 톱니 신호)를 제공하기 위하여 이용된다.
기존의 일부 집적 회로 발진 장치에서는 정밀한 외부 전압-전류 기준 회로를 구비한 링 타입 발진 장치가 사용되기도 하고, 기타 발진 회로 발진 장치에서는 커패시터 충전 회로가 사용될 뿐만 아니라, 외부 기준 회로 및 제어 회로가 요구되기도 한다
본 발명의 발명자는 기존의 집적 회로 발진 장치가 빠른 시동과 저전력 배터리 동작을 위한 저전력 사양을 종종 만족시키지 못한다는 사실을 발견했다. 상술한 바와 같이 기존 집적 회로 발진 장치는 종종 외부의 전류-전압 기준 회로를 요구한다. 몇몇 기존 집적 회로 발진 장치는 밴드 갭 회로를 사용하여 기준 전압을 제공하는데, 이들은 복잡한 회로 및 고 전력 소모를 가져오는 경향이 있다.
본 발명의 실시예에 따르면, 정밀 자기 바이어스 RC(저항-커패시터) 발진 장치 및 램프(ramp) 발생 장치는 단일 NMOS 다이오드, 단일 PMOS 다이오드, 및 저항의 분기회로로 구성된 결합 전류-전압 기준 회로를 구비한다. 상기 전압 및 전류 기준 회로들을 하나의 분기회로로 결합함으로써, 기준 회로를 단순화시킬 수 있다. 또한, 주어진 시점에서, 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 디스에이블(disabled)된다. 상기 회로는 저전력 소모를 제공하도록 구성되며 빠른 시동을 가능하게 한다. 또한, 상기 발진장치 주파수는 하나의 저항과 하나의 커패시터의 값에 의하여 정확하게 결정된다.
본 발명의 일 실시예에 따르면, 자기-바이어스 RC (저항-커패시터) 발진 장치 및 램프 발생 장치 회로는 기준 전류, 제 1 기준 전압, 및 제 2 기준 전압을 제공하는 결합 기준 전류-전압 기준 회로를 포함한다. 상기 결합 기준 전류-전압 기준 회로는 직렬로 연결된 다이오드 연결 제 1 PMOS 트랜지스터, 저항, 및 다이오드 연결 제 1 NMOS 트랜지스터로 구성된 분기 회로를 포함한다. 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 커패시터를 포함하는 신호 발생 회로를 갖는다. 상기 신호 발생 회로는 상기 제 1 기준 전압으로부터 상기 제 2 기준 전압으로 상기 커패시터를 충전 시키고, 상기 제 2 기준 전압으로부터 상기 제 1 기준 전압으로 상기 커패시터를 방전시킨다. 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 상기 커패시터의 노드에서 램프 신호(톱니 신호)를 제공하며, 상기 신호 발생 회로의 출력단에서 발진 주파수 출력 신호를 제공하도록 구성된다.
상기 장치 (상기 회로)의 실시예에서, 상기 결합 기준 전류-전압 기준 회로 및 상기 신호 발생 회로는 단일 집적 회로로 구현된다.
상기 장치의 실시예에서, 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 1/2R0C0의 발진 주파수를 제공하도록 구성되며, R0는 상기 결합 기준 전류-전압 기준 회로의 분기회로에서 상기 저항의 저항 값을 의미하고 C0는 커패시터의 정전용량 값을 의미하는 것을 특징으로 한다.
다른 실시예에 따르면, 상기 결합 기준 전류-전압 기준 회로에서, 상기 제 1 PMOS 트랜지스터의 소스는 전원 공급부에 연결되며, 상기 제 1 PMOS 트랜지스터의 게이트(gate) 및 드레인(drain)은 제 1 노드에서 서로 결합되며, 상기 제 1 노드는 상기 저항의 제 1 단자에 연결된다. 상기 제 1 NMOS 트랜지스터의 소스는 접지단에 연결되며, 상기 제 1 NMOS 트랜지스터의 게이트 및 드레인은 제 2 노드에서 서로 연결되며, 상기 제 2 노드는 상기 저항의 제 2 단자에 연결된다. 상기 결합 기준 전류-전압 기준 회로는 상기 제 1 노드에서 상기 제 1 기준 전압을 제공하며, 상기 제 2 노드에서 상기 제 2 기준 전압을 제공하며, 그리고 상기 제 1 노드와 상기 2 노드 사이에서 상기 저항을 통하여 흐르는 상기 기준 전류를 제공한다.
다른 실시예에 따르면, 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 상기 제 1 노드 및 제 2 노드 사이에서 결합된 온도 보상 회로를 포함한다. 특히, 상기 온도 보상 회로는 전원단자와 접지단자 사이에서 개재된 제 1 트랜지스터, 제 2 트랜지스터, 및 저항의 직렬 커플을 포함한다. 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 상기 전원단자와 상기 접지단자 사이에서 개재된 제 3 트랜지스터 및 제 4 트랜지스터의 직렬 커플을 갖는다. 상기 제 1 및 제 3 트랜지스터는 동일한 채널 폭 대 길이(W/L) 비를 가져 제 1 전류 미러(current mirror)를 형성한다. 제 2 트랜지스터는 상기 제 4 트랜지스터의 채널 폭 대 길이(W/L) 비보다 큰 채널 폭 대 길이(W/L) 비를 가지며, 상기 제 2 트랜지스터 및 상기 제 4 트랜지스터는 제 2 전류 미러를 형성한다. 제 5 트랜지스터는 상기 전원 공급부에 연결된 소스, 상기 제 1 트랜지스터 및 상기 제 3 트랜지스터의 게이트들과 연결된 게이트, 및 상기 결합 기준 전류-전압 기준 회로의 상기 제 1 노드에 결합되도록 구성된 드레인을 갖는다. 제 6 트랜지스터는 상기 접지단에 연결된 소스, 상기 제 2 트랜지스터 및 제 4 트랜지스터의 게이트에 연결된 게이트, 및 상기 결합 기준 전류-전압 기준 회로의 상기 제 2 노드에 결합되도록 구성된 드레인을 갖는다.
다른 실시예에 따르면, 상기 신호 발생 회로는 상기 제 1 PMOS 트랜지스터에 결합되어 제 1 전류 미러를 형성하는 제 2 PMOS 트랜지스터 및 상기 제 1 NMOS 트랜지스터에 결합되어 제 2 전류 미러를 형성하는 제 2 NMOS 트랜지스터를 포함한다. 상기 신호 발생 회로는 상기 제 2 PMOS 트랜지스터에 연결되어 상기 기준 전류를 수신하는 제 1 차등 페어(pair)회로, 및 제 2 NMOS 트랜지스터에 연결되어 상기 기준 전류를 수신하는 제 2 차등 페어 회로를 포함한다. 상기 제 1 차등 페어 회로는 제 3 PMOS 트랜지스터 및 제 4 PMOS 트랜지스터를 포함하며, 상기 제 2 차등 페어 회로는 제 3 NMOS 트랜지스터 및 제 4 NMOS 트랜지스터를 포함한다. 상기 제 3 PMOS 트랜지스터의 드레인 및 상기 제 3 NMOS 트랜지스터의 드레인은 제 3 노드에서 서로 연결되며, 상기 제 3 노드는 상기 커패시터에 결합되어 상기 커패시터를 충전 및 방전시키며, 그리고 상기 제 3 노드는 램프 신호를 제공한다.
다른 실시예에 따르면, 상기 신호 발생 회로는 또한, 제 1 비교기 및 제 2 비교기를 포함한다. 상기 제 1 비교기는 상기 제 3 노드에 연결되어 상기 커패시터의 전압을 감지하는 양의 입력단, 및 상기 신호 발생 회로의 상기 제 4 NMOS 트랜지스터의 드레인에 연결된 바이어스단을 포함한다. 상기 비교기는 상기 제 3 노드에 연결되어 상기 커패시터의 전압을 감지하는 음의 입력단, 및 상기 신호 발생 회로의 상기 제 4 PMOS 트랜지스터의 드레인에 연결된 바이어스단을 포함한다. 상기 제 3 PMOS 트랜지스터, 상기 제 4 PMOS 트랜지스터, 상기 제 3 NMOS 트랜지스터, 및 상기 제 4 NMOS 트랜지스터의 게이트 전압은 상기 제 1 및 제 2비교기의 출력단에 관계된다.
다른 실시예에 따르면, 상기 신호 발생 회로는 래치를 포함한다. 상기 래치는 상기 제 1 비교기의 상기 출력단에 연결되는 세트 입력단, 상기 제 2 비교기의 상기 출력단에 연결되는 리셋 입력단, 상기 제 3 PMOS 트랜지스터의 게이트 및 상기 제 3 NMOS 트랜지스터의 게이트에 연결된 양의 출력단, 및 상기 제 4 PMOS 트랜지스터의 게이트 및 상기 제 4 NMOS 트랜지스터의 게이트에 연결되는 음의 출력단을 포함한다. 상기 양의 출력단은 발진 장치 출력 신호를 제공하도록 구성되며, 상기 음의 출력단은 상보적인 발진 장치 출력 신호를 제공하도록 구성된다.
다른 실시예에에 따르면, 신호 처리 장치는 상기 커패시터가 충전되는 경우 상기 제 1 비교기를 인에블시키며, 상기 제 2 비교기를 디스에이블시키도록 구성되며, 상기 커패시터가 방전 되는 경우, 상기 제 1 비교기를 디스에이블시키며, 상기 제 2 비교기를 인에이블시키도록 구성된다. 일 실시예에 따르면, 상기 제 1 비교기는 상기 전원 단자에 연결되는 전류원, 상기 전류원에 연결되는 차등 페어, 및 상기 차등 페어에 연결되는 바이어스 노드를 포함한다. 상기 제 2 비교기는 상기 접지단에 연결되는 전류원, 상기 전류원에 연결되는 차등 페어, 및 상기 차등 페어에 연결되는 바이어스 노드를 포함한다. 다른 실시예에 따르면, 상기 제 1 비교기는 상기 전원 단자에 연결된 소스, 상기 제 1 비교기의 양의 입력 노드에 연결된 게이트, 상기 제 1 비교기의 출력을 제공하는 드레인, 및 상기 제 1 트랜지스터의 상기 드레인에 연결된 바이어스 노드를 갖는 제 1 트랜지스터를 포함한다. 상기 제 2 비교기는 상기 접지단에 연결되는 소스, 상기 제 2 비교기의 상기 부의 입력 노드에 연결된 게이트, 상기 제 2 비교기의 출력을 제공하는 드레인, 및 상기 제 1 트랜지스터의 상기 드레인에 연결된 바이어스 노드를 갖는 제 1 트랜지스터를 포함한다.
본 발명의 다른 실시예에 따르면, 자기-바이어스 RC (저항-커패시터) 발진 장치 및 램프 발생 장치 회로는 기준 전류, 제 1 기준 전압, 및 제 2 기준 전압을 제공하는 결합 기준 전류-전압 기준 회로을 포함한다. 상기 결합 기준 전류-전압 기준 회로는 직렬로 연결된 다이오드 연결 제 1 PMOS 트랜지스터, 저항, 및 다이오드 연결 제 1 NMOS 트랜지스터로 구성된 분기 회로를 포함한다. 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 커패시터를 포함하며 상기 제 1 기준 전압과 제 2 기준 전압 사이에서 상기 커패시터를 충전 및 방전시킨다.
상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 실시예에서, 상기 신호 발생 회로는 상기 저항의 저항값에 의하여 분기되는 상기 제 1 기준 전압과 상기 제 2 기준 전압 사이의 차이에 의하여 결정되는 전류의 크기와 같은 크기를 갖는 충전 전류 및 방전 전류를 제공하도록 구성된다.
상기 결합 기준 전류-전압 기준 회로에서, 상기 제 1 PMOS 트랜지스터의 게이트 및 드레인은 제 1 노드에서 서로 결합되며, 상기 제 1 노드는 상기 저항의 제 1 단자에 연결되며, 상기 제 1 NMOS 트랜지스터의 게이트 및 드레인은 제 2 노드에서 서로 연결되며, 상기 제 2 노드는 상기 저항의 제 2 단자에 연결되며, 상기 결합 기준 전류-전압 기준 회로는 상기 제 1 노드에서 상기 제 1 기준 전압을 제공하며, 상기 제 2 노드에서 상기 제 2 기준 전압을 제공하며, 그리고 상기 제 1 노드와 상기 2 노드 사이에서 상기 저항을 통하여 흐르는 상기 기준 전류를 제공한다.
다른 실시예 따르면, 상기 제 1 NMOS 트랜지스터는 게이트와 드레인이 서로 결합된 다이오드 연결 구조를 가지며, 상기 제 1 PMOS 트랜지스터는 게이트와 드레인이 서로 연결된 다이오드 연결 구조를 갖는다.
다른 실시예에 따르면, 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 1/2R0C0의 발진 주파수를 제공하도록 구성되며, R0는 상기 결합 기준 전류-전압 기준 회로의 분기회로에서 상기 저항의 저항값을 의미하고 C0는 커패시터의 정전용량 값을 의미한다.
다른 실시예에 따르면, 상기 신호 발생 회로는 상기 커패시터의 충전을 위한 제 1 차등 페어(pair) 및 제 1 비교기, 및 상기 커패시터의 방전을 위한 제 2 차등 페어 및 제 2 비교기를 구비하며, 상기 제 2 비교기는 상기 커패시터가 충전되는 동안 디스에이블되고, 상기 제 1 비교기는 상기 커패시터가 방전되는 동안 디스에이블된다.
본 발명의 특징과 이점이 명세서의 나머지 부분과 첨부된 도면을 참조하여 더욱 깊이 이해될 수 있다.
본 발명의 일 실시예에 따르면 제 1 기준 전압과 제 2 기준 전압 사이에서 상기 커패시터를 충전 및 방전시키도록 구성된 신호 발생 회로를 포함하며, 상기 신호 발생 회로의 출력단에서 발진 주파수 출력 신호를 제공하도록 구성된 자기-바이어스 RC(저항-커패시터) 발진 장치 및 램프 발생 장치 회로의 집적회로가 제공될 수 있다. 또한, 본 발명의 다른 실시예에 따르면, 제 1 기준 전압과 제 2 기준 전압 사이에서 커패시터를 충전 및 방전시키도록 구성된 신호 발생 회로를 포함하는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로가 제공될 수 있다.
도 1은 제어 장치가 빈번한 전력 온/오프 동작을 하도록 구성된 시스템을 도시한 블록 다이어그램이다.
도 2는 본 발명의 실시예에 따른 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로를 간략하게 도시한 개략도이다.
도 3a 및 3b는 본 발명의 실시예 따른 도 2의 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로에서 이용 가능한 2 개의 비교기 회로를 간략하게 도시한 개략도이다.
도 4a 및 4b는 본 발명의 실시예 따른 도 2의 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로에서 이용 가능한 2 개의 비교기 회로를 간략하게 도시한 개략도이다.
도 5는 본 발명의 실시예에 따른 도 2의 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 동작을 보여주는 타이밍도 및 파형도를 도시한다.
도 6은 본 발명의 다른 실시예에 따른 온도 보상 장치를 포함하는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로를 간략하게 도시한 개략도이다.
도 7은 본 발명의 실시예에 따른 도 6의 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로에서 이용 가능한 온도 계수 보상 회로를 간략하게 도시한 개략도이다.
이하의 설명은 상기에서 열거된 일련의 도면을 참고하여 주어질 것이며, 이들 도면은 단지 예시일 뿐 청구범위를 한정하는 것은 아니다. 예시되고 기술된 다양한 측면을 통해, 본 발명이 속하는 통상의 기술자가 다양한 변형, 수정, 및 대안이 가능함을 이해 할 수 있다.
도 2는 본 발명의 실시예에 따른 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로(200)를 간략하게 도시한 개략도이다. 도 2에 도시된 바와 같이, 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로(200)는 결합 전류-전압 기준 회로(210)를 구비하여 기준 전류(Is), 제 1 기준 전압(Vref1) 및 제 2 기준 전압(Vref2)를 제공한다. 결합 기준 전류-전압 기준 회로(200)는 다이오드 연결 구조를 갖는 제 1 PMOS 트랜지스터(MP1), 저항(R0), 및 직렬 결합된 다이오드 연결구조를 갖는 제 1 NMOS 트랜지스터(MN1) 의 분기회로를 포함한다. 또한, 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로(200)는 신호 발생 회로(220)을 구비하는데, 신호 발생 회로(220)는 커패시터(C0)를 포함하여 제 1 기준 전압과 제 2 기준 전압 사이의 값을 상기 커패시터에 충전 및 방전시키도록 구성되어 있다. 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로(200)는 발진 장치 출력 신호 (OSCOUT, OSCOUTB)를 제공하도록 구성된다. 또한,, 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로(200)는 상기 커패시터의 노드(223)에서 램프 또는 톱니 신호를 제공하도록 구성된다. 실시예에 따르면, 상기 램프 신호뿐만 아니라, 상기 출력신호(OSCOUT) 및 상기 반전 출력 신호(OSCOUTB)는 1/2R0C0의 발진 주파수를 갖는다. 여기에서, R0는 상기 결합 기준 전류-전압 기준 회로(210)에서 저항(R0)의 저항 값을 의미하고, C0는 상기 신호 발생 회로(220)에서 커패시터(C0)의 정전용량 값을 의미한다.
도 2에서 도시된 바와 같이, 상기 결합 기준 전류-전압 기준 회로(210)에서, 제 1 PMOS 트랜지스터(MP1) 의 소스 노드는 전원 공급부(VDD)에 결합된다. 상기 제 1 PMOS 트랜지스터(MP1)의 게이트 노드와 드레인 노드는 제 1 노드(211)에서 서로 결합되며, 상기 제 1 노드(211)는 저항(R0)의 제 1 단자에 결합된다. 제 1 NMOS 트랜지스터(MN1)의 소스는 접지단(VSS)에 연결된다. 상기 제 1 NMOS 트랜지스터(MN1)의 게이트 및 드레인은 제 2 노드(212)에서 서로 연결되며, 상기 제 2 노드(212)는 저항(R0)의 제 2 단자에 연결된다. 상기 결합 기준 전류-전압 기준 회로는 제 1 노드(211)에서 제 1 기준 전압(Vref1)을 제공하며, 제 2 노드(212)에서 제 2 기준 전압(Vref2)를 제공하도록 구성된다. 또한, 상기 결합 기준 전류-전압 기준 회로는 제 1 노드(211) 및 제 2 노드(212) 사이에 위치한 저항(R0)을 통하여 흐르는 기준 전류(Is)를 제공하도록 구성된다. 도 2에서, VDD 및 VSS는 전원전압 및 접지전압을 각각 의미한다.
도 2에 도시된 바와 같이, 신호 발생 회로(220)은 제 1 PMOS 트랜지스터(MP1)에 결합되어 제 1 전류 미러(mirror)를 형성하는 제 2 PMOS 트랜지스터(MP2)를 포함한다. 제 2 NMOS 트랜지스터(MN2)는 제 1 NMOS 트랜지스터(MN1)에 결합되어 제 2 전류 미러를 형성한다. 제 3 PMOS 트랜지스터(MP3) 및 제 4 PMOS 트랜지스터(MP4)를 포함하는 제 1 차등 페어(pair)회로는 제 2 PMOS 트랜지스터(MP2)에 연결되어 기준 전류(Is)를 수신한다. 또한, 제 3 NMOS 트랜지스터(MN3) 및 제 4 NMOS 트랜지스터(MN4)를 포함하는 제 1 차등 페어(pair)회로는 제 2 NMOS 트랜지스터(MN2)에 연결되어 기준 전류(Is)를 수신한다. 제 3 PMOS 트랜지스터(MP3)의 드레인 및 제 3 NMOS 트랜지스터(MN3)의 드레인은 제 3 노드(223)에서 서로 연결되며, 상기 제 3 노드는 커패시터(C0)에 결합되어 커패시터를 충전 및 방전시킨다.
도 2에서 도시된 바와 같이, 신호 발생 회로(220)는 제 1 비교 회로(COMP_P)를 포함하며, 상기 제 1 비교 회로(COMP_P)는 제 3 노드(223)에 결합되어 커패시터(C0)의 전압을 감지하는 양의 입력단, 제 1 기준 전압(Vref1)에 연결된 음의 입력단, 및 제 4 NMOS 트랜지스터(MN4)의 드레인 및 디스에이블 신호(OSCOUT)에 결합된 바이어스 전류단(Ibs)을 포함한다. 또한, 신호 발생 회로(220)는 제 2 비교 회로(COMP_N)를 포함하며, 상기 제 2 비교 회로(COMP_N)는 제 3 노드(223)에 연결되어 커패시터(C0)의 전압을 감지하는 음의 입력단, 제 2 기준 전압(Vref2)에 연결된 양의 입력단, 제 4 PMOS 트랜지스터(MP4)의 드레인 및 디스에이블 신호(OSCOUTB)에 연결된 바이어스 전류단(Ibs)을 포함한다. 또한, 신호 발생 회로(220)는 래치(230)을 구비하는데, 상기 래치(230)는 제 1 비교기(COMP_P)의 출력단에 결합된 셋 입력단(set input) 및 제 2 비교기(COMP_N)의 출력단에 결합된 리셋 입력단(reset input)을 포함한다. 상기 래치(230)는 발진 장치 출력 신호(OSCOUT) 및 반전 출력 신호(OSCOUTB)를 제공하도록 구성된다. 발진 장치 출력 신호(OSCOUT)는 제 3 PMOS 트랜지스터(MP3)의 게이트 및 제 3 NMOS 트랜지스터(MN3)의 게이트에 연결된다. 반전 출력 신호(OSCOUTB)는 제 4 PMOS 트랜지스터(MP4)의 게이트 및 제 4 NMOS 트랜지스터(MN4)의 게이트에 연결된다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 도 2의 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로에서 이용 가능한 2 개의 비교기 회로를 간략하게 도시한 개략도이다. 도 3a는 도 2의 비교기(COMP_P)로서 이용된 비교기(310)를 간략하게 도시한 개략도이다. 도 3a에서 도시된 바와 같이, 상기 비교기(310)는 차등 증폭기를 구성하는 4 개의 트랜지스터(M0, M1, M2, M3)를 구비하며, 그리고 비교기가 디스에이블될 때 출력단을 제어하는 제 4 트랜지스터(M4)를 구비한다. 양 및 음의 입력 노드는 트랜지스터(M0, M1) 게이트 노드에 각각 결합된다. 노드(Ibs)는 바이어스 전류 신호를 수신하도록 구성된다. 트랜지스터(M4)의 게이트는 신호(OSCOUT)를 수신하도록 구성되어, Ibs=0일 때, 출력단이 강제로 0 (Vss 또는 접지 전압)이 되도록 하여, 출력단이 전원 전압(VDD)으로 플로트(float)되는 것을 막는다. 유사하게, 도 3b는 도 2의 비교기(COMP_N)로서 이용될 수 있는 비교기(320)를 간략하게 도시한 개략도이다. 비교기(320)는 반대 극성을 가지는 것을 제외하고 비교기(310)와 유사하다. 양 및 음의 입력 노드는 트랜지스터(M0, M1) 게이트 노드에 각각 결합된다. 노드(Ibs)는 바이어스 전류 신호를 수신하도록 구성된다. 트랜지스터(M4)의 게이트는 신호(OSCOUTB)를 수신하도록 구성되어, Ibs=0일 때, 출력단이 강제로 0(Vss 또는 접지 전압)이 되도록 하여, 출력단이 전원전압(VDD)로 플로트(float)되는 것을 막는다.
도 4a 및 도 4b는 본 발명의 다른 실시예 따른 도 2의 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로에서 이용 가능한 2 개의 비교기 회로를 간략하게 도시한 개략도이다. 도 4a는 도 2의 비교기(COMP_P)로서 이용 가능한 비교기(410)를 간략하게 도시한 개략도이며, 도 4b는 도 2의 비교기(COMP_N)로서 이용 가능한 비교기(420)를 간략하게 도시한 개략도이다. 비교기(410, 420)는 인버터 타입 비교기이고, 입력단 중 하나 (양의 입력단 또는 음의 입력단)는 이용되지 않음을 알아야 한다. 비교기(410, 420)에서, 트랜지스터(M0)는 도 2의 결합 기준 전류-전압 기준 회로에 대응 트랜지스터와 같도록 선택된다. 이러한 배치구조에서, 동일 전류(Is)에서, 게이트 전압과 드레인 전압은 동일하며, 스위칭 포인트는 차등 페어를 통해서라기 보다 매칭을 통해서 Vgs로 설정된다. 더욱 상세하게, 비교기(410)에 구비된 트랜지스터(M0)는 도 2의 트랜지스터(MP1)에 매칭되며, 비교기(420)에 구비된 트랜지스터(M0)는 도 2의 트랜지스터(MN1)에 매칭된다. 또한, 트랜지스터(M1)는 도 3a 및 3b에서 도시된 트랜지스터(M4)의 기능과 유사하게, 출력이 공지된 전압이 되도록 구성된다.
도 5는 본 발명의 실시예에 따른 도 2의 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 동작을 보여주는 타이밍도 및 파형도를 도시한다. 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로(200)의 동작은 도 5에 도시된 파형도를 참고하여 기술될 수 있다. 상술한 바와 같이, 도 2에 도시된 바와 같이, 제 1 PMOS 트랜지스터(MP1)는 다이오드 연결 구조를 가지며, 그것의 게이트와 드레인 노드는 노드(211)에서 묶여 있으며, Vdd-Vsg1로 기준 전압 (Vref1)을 제공하는데, 여기에서 Vsg1는 상기 제 1 PMOS 트랜지스터(MP1)의 소스와 게이트 노드 사이의 전압을 의미한다. 유사하게, 제 1 NMOS 트랜지스터(MN1)는 다이오드 연결 구조를 가지며, 그것의 게이트와 드레인 노드는 노드 (212)에서 묶여 있으며, Vgs0로 기준 전압(Vref2)을 제공하는데, Vgs0는 상기 제 1 NMOS 트랜지스터(MN1)의 소스와 게이트 노드 사이의 전압을 의미한다. 또한, 전류(Is)는 기준 전압(VDD-Vsg1) 및 전압(Vgs0)에 의하여 저항(R0)를 통하여 흐르는 전류이다. 전류(Is)는 하기 수학식과 같이 표현될 수 있으며, 여기에서VSS = 0이다.
Figure pat00001
따라서 결합 기준 전류-전압 기준 회로(210)는 기준 전류(Is)뿐만 아니라 제 1 및 2 기준 전압(VDD - Vsg1, Vgs0)을 제공하도록 구성됨을 알 수 있다. 상기 전압 및 전류 기준 회로를 하나의 분기회로로 결합함으로써, 기준 회로는 간략화될 수 있으며, 저전력 소모를 가질 수 있다.
도 2에 도시된 바와 같이, 기준 전압(Vref1)이 제 2 PMOS 트랜지스터(MP2)의 게이트 및 비교기(COMP_P)의 음의 입력단에 제공되며, 기준전압(Vref2)은 제 2NMOS 트랜지스터의 게이트 및 비교기(COMP_N)의 양의 입력단에 제공된다. 또한, 제 2 PMOS 트랜지스터 (MP2)는 제 1 PMOS 트랜지스터(MP1)와 함께 전류 미러를 형성하여 바이어스 전류(Is)를 트랜지스터(MP3, MP4)에 의하여 형성된 차등 페어 회로에 제공한다. 유사하게, 제 2 NMOS 트랜지스터(MN2)는 제 1 NMOS 트랜지스터(MN1)과 함께 전류 미러를 형성하여 바이어스 전류(Is)를 트랜지스터(MP3, MP4)에 의하여 형성된 차등 페어 회로에 제공한다. 본 실시예에 따르면, 상기 전류의 오른쪽 측에 위치한 래치(230)는 출력 신호(OSCOUT) 및 반전 출력 신호(OSCOUTB)를 제공하며, 출력 신호(OSCOUT) 및 반전 출력 신호(OSCOUTB)는 전원 전압(VDD)및 접지 전압(VSS)로 각각 표현되는 하이(high) 및 로우(low) 전압레벨을 각각 갖는 논리 신호이다.
도 2에서, 상술한 바와 같이, 출력 신호(OSCOUT) 및 반전 출력 신호(OSCOUTB)는 트랜지스터(MP3, MP4, MN3, MN4)의 게이트 단자를 바이어스 하기 위하여 이용된다. 출력 신호(OSCOUT)가 로우(low)이거나 접지 전압(VSS)이고, 반전 출력 신호(OSCOUTB)가 하이(high)이거나 전원 전압(VDD)인 경우, 트랜지스터(MP3, MN4)는 턴온(turned on)되며, 트랜지스터(MN3, MP4)는 턴오프(turned off)된다. 따라서, 바이어스 전류(Is)는 트랜지스터(MP3)를 통하여 커패시터(C0)로 흐른다. 또한, 비교기(COMP_P)는 트랜지스터(MN4)를 통해 흐르는 바이어스 전류(Is)에 의하여 바이어스 전류단(Ibs)에서 바이어스된다. 이 때, 비교기 (COMP_N)는 디스에이블된다. 이러한 조건에서, 커패시터(C0)는 그것의 전압이 기준 전압(Vref1) 즉, Vdd-Vsg1이 될 때까지 충전된다. 이 때에, 비교기(COMP_P)의 출력은 비교기(COMP_P)의 양의 입력이 음의 입력을 초과하기 시작함에 따라서 변경된다. 래치(S)의 세트 입력은 하이(high)가 되며 출력신호(OSCOUT)는 전원전압(VDD)이 되고, 반전 출력 신호(OSCOUTB)는 접지전압(VSS)이 된다. 이때 트랜지스터(MN4)는 턴오프되어 비교기(COMP_P)를 디스에이블 시킴으로써 전력이 절감되도록 한다. 또한, 트랜지스터(MP4)는 턴온되어 비교기(COMP_N)를 바이어스시키며, 상기 트랜지스터(MN3)는 턴온되어 커패시터(C0)를 Vdd-Vsg1로부터 방전시킨다. 커패시터(C0)는 그것의 전압이 Vgs0에 도달할 때까지 방전될 것이다. 이 때에, 비교기 (COMP_N)의 출력이 변경되어 래치(R)의 리셋 입력이 전원전압(VDD)으로 설정되도록 하며 출력신호(OSCOUT)는 VDD가 되도록 한다. 상술한 동작 순서가 도 5에 도시된 파형도에 의하여 도시되어 있다.
발진 신호의 주파수는 다음과 같이 계산될 수 있다. 커패시터(C0)가 방전되는 동안, 커패시터의 전압은 Vdd-Vsg1에서 Vgs0로 감소된다. 방전 시간은 하기 수학식과 같다.
Figure pat00002
커패시터(C0)가 다시 충전되는 경우, 커패시터(C0)의 전압은 Vgs0에서 Vdd-Vsg1로 상승하며, 충전 시간은 하기 수학식과 같다.
Figure pat00003
따라서, 발진 장치의 주기는 하기 수학식이 된다.
Figure pat00004
따라서, 주파수는 하기 수학식과 같이 표현될 수 있다.
Figure pat00005
발진 장치 주파수는 하나의 저항(R0)과 커패시터(C0)의 값에 의하여 정확하게 결정됨을 알 수 있다. 상술한 바와 같이, 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로(200)는 저 전력 소모가 되도록 구성된다. 주어진 시간에, 차등 페어 신호의 각각의 두 트랜지스터 중 하나는 디스에이블되며, 비교기중의 하나도 디스에이블된다. 또한, 결합 전류-전압 기준 회로는 2 개의 트랜지스터 및 저항의 신호 분기에 의하여 형성되어, 저전력의 단순한 회로가 획득될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 온도 계수 보상 장치를 포함하는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로를 간략하게 도시한 개략도이다. 도 6에서 도시된 바와 같이, 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로(600)는 상기 결합 기준 전류-전압 기준 회로(210)에 온도 계수 보상 회로 블록(231)가 결합된 도 2의 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로(200)와 유사하다. 상기 저항(R0), 커패시터(C0), 상기 보상장치, 및 전류 미러의 온도 효과를 보상하기 위하여, 온도 계수 보상 회로 블록(231)은 전압이 각각Vdd-Vsg1 및 Vgs0이 되는 기준 노드(211, 212)에 삽입된다. 온도 의존적 전류가 기준 노드에 삽입됨으로써, 발진 장치의 온도 계수는 변경될 수 있다.
도 7은 본 발명의 실시예에 따른 도 6의 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로(600)에서 이용 가능한 온도 계수 보상 회로를 간략하게 도시한 개략도이다. 도 7에 도시된 바와 같이, 온도 계수 보상 회로(700)는 전원단(VDD)과 접지단(VSS) 사이에서 개재된 제 1 트랜지스터(M1), 제 2 트랜지스터(M2), 및 저항(R0)의 직렬 커플(couple)을 구비한다. 상기 온도 계수 보상 회로(700)는 또한, 전원단(VDD)과 접지단(VSS) 사이에 개재된 제 3 트랜지스터(M3) 및 제 4 트랜지스터(M4)의 직렬 커플(couple)을 구비한다. 트랜지스터(M1, M3)의 게이트 노드는 함께 묶여 있고, 트랜지스터(M2, M4)의 게이트 노드가 함께 묶여 있다. 제 1 및 제 3 트랜지스터(M1, M3)는 동일한 폭 대 길이(W/L) 비를 가져 제 1 전류 미러를 형성한다. 제 2 트랜지스터(M2)는 상기 제 4 트랜지스터(M4)의 W/L비보다 큰 채널 폭 대 길이(W/L) 비를 가지며, 상기 제 2 및 제 4 트랜지스터(M2, M4)는 제 2 전류 미러를 형성한다. 상기 온도 계수 보상 회로(700)는 또한, 상기 전원단과 연결된 소스, 제 1 및 제 3 트랜지스터의 게이트와 연결된 게이트, 및 상기 결합 기준 전류-전압 기준 회로(210)의 제 1 노드(211)에 결합되도록 구성된 드레인을 갖는 제 5 트랜지스터(M5)를 구비한다. 상기 온도 계수 보상 회로(700)는 또한, 접지단에 연결된 소스, 제 2 및 제 4 트랜지스터의 게이트에 연결된 게이트, 및 상기 결합 기준 전류-전압 기준 회로(210)의 제 2 노드에 결합되도록 구성된 드레인을 갖는 제 6 트랜지스터(M6)를 구비한다. 도 7의 예에서, 트랜지스터(M1, M3, M5)는 PMOS 트랜지스터이며, 트랜지스터 (M2, M4, M6)는 NMOS 트랜지스터이다.
도 7에서 도시되고 상술한 바와 같이, 온도 계수 보상 회로(700)는 PMOS 등가의 트랜지스터(M1, M3)로 구성되며, 동일 전류가 NMOS 트랜지스터(M2, M4)를 통하여 흐르도록 구성된 전류 미러를 포함한다. 본 실시예에 따르면, 트랜지스터(M2, M4)는 서로 다른 채널 폭 대 길이(W/L)을 갖는데, 트랜지스터(M2)의 폭 대 길이(W/L)가 트랜지스터(M4)의 폭 대 길이(W/L)보다 크다. 따라서, 저항(R0)에 게이트-소스 전압(Vgs)이 인가된다. 상기 온도 계수 보상 회로(700)는 트랜지스터(M5, M6)를 이용한 서로 다른 비율의 전류 미러들에 의하여 발진 장치 회로에서 바이어스 기준 전류에 대하여 가감될 수 있는 양(positive)의 온도 계수(TC) 전류를 발생시켜 TC를 트림하도록 하도록 구성된다. 임의의 실시예에서, 적절한 크기의 트랜지스터(M5, M6)가 실험에 의하여 또는 회로 모의 실험기술에 근거하여 결정될 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형 실시가 가능한 것은 물론이고, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다. 예를 들어, 또 다른 실시예에서, 결합 기준 전류-전압 기준 회로는 단일 저항 및 단일 트랜지스터를 이용하여 구현될 수 있다. 일 실시예에 따르면, 결합 기준 전류-전압 기준 회로는 단일 저항 및 단일 PMOS 트랜지스터를 이용하여 구현될 수 있다. 다른 실시예에 따르면, 결합 기준 전류-전압 기준 회로는 단일 저항 및 단일 NMOS 트랜지스터를 이용하여 구현될 수 있다. 또 다른 실시예에 따르면, 2 개의 커패시터 각각은 전류원(current source)과 함께 사용되고 그리고/또는 다른 PMOS 및 NMOS 전류 미러는 비교기 그리고/또는 커패시터에 대하여 반대 방향으로 전류를 제공하기 위하여 이용된다. 또한, 모든 예들이 CMOS 트랜지스터를 이용하여 기술되었지만, 여기에서 기술된 회로는 NPN 및 PNP 바이폴라 트랜지스터를 포함하는 바이폴라 트랜지스터를 이용하여 구현될 수 있다. 이들 및 기타 변형 또는 변경예가 통상의 기술자에 의하여 제안될 수 있으며, 이 또한 본 발명의 범위 내에 포함될 수 있음을 이해할 수 있다.

Claims (20)

  1. 자기-바이어스 RC(저항-커패시터) 발진 장치 및 램프 발생 장치 회로의 집적회로로서, 기준 전류, 제 1 기준 전압, 및 제 2 기준 전압을 제공하며, 직렬로 연결된 다이오드 연결(diode-connected) 제 1 PMOS 트랜지스터, 저항, 및 다이오드 연결 제 1 NMOS 트랜지스터로 구성된 분기 회로(circuit branch)를 포함하는 결합 전류-전압 기준 회로(combined current and voltage reference circuit), 및
    커패시터를 포함하며, 상기 제 1 기준 전압과 상기 제 2 기준 전압 사이에서 상기 커패시터를 충전 및 방전시키도록 구성된 신호 발생 회로를 포함하며,
    상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 상기 커패시터의 노드에서 램프 신호를 제공하며, 상기 신호 발생 회로의 출력단에서 발진 주파수 출력 신호를 제공하도록 구성된 자기-바이어스 RC(저항-커패시터) 발진 장치 및 램프 발생 장치 회로의 집적회로.
  2. 제 1 항에 있어서,
    상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로는 1/2R0C0의 발진 주파수를 제공하도록 구성되며, R0는 상기 저항의 저항 값이고, C0는 상기 커패시터의 정전용량 값인 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  3. 제 1 항에 있어서, 상기 결합 기준 전류-전압 기준 회로에서,
    상기 제 1 PMOS 트랜지스터의 소스는 전원 공급부에 연결되며,
    상기 제 1 PMOS 트랜지스터의 게이트 및 드레인은 제 1 노드에서 서로 결합되며, 상기 제 1 노드는 상기 저항의 제 1 단자에 연결되며,
    상기 제 1 NMOS 트랜지스터의 소스는 접지단에 연결되며,
    상기 제 1 NMOS 트랜지스터의 게이트 및 드레인은 제 2 노드에서 서로 연결되며, 상기 제 2 노드는 상기 저항의 제 2 단자에 연결되며,
    상기 결합 기준 전류-전압 기준 회로는 상기 제 1 노드에서 상기 제 1 기준 전압을 제공하며, 상기 제 2 노드에서 상기 제 2 기준 전압을 제공하며, 그리고 상기 제 1 노드와 상기2 노드 사이에서 상기 저항을 통하여 흐르는 상기 기준 전류를 제공하도록 구성되는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  4. 제 3 항에 있어서,
    상기 제 1 노드 및 제 2 노드 사이에서 결합된 온도 보상 회로를 더 포함하는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  5. 제 4 항에 있어서,
    상기 온도 보상 회로는전원단자와 접지단자 사이에서 개재된 제 1 트랜지스터, 제 2 트랜지스터, 및 저항의 직렬 커플,
    상기 전원단자와 상기 접지단자 사이에서 개재된 제 3 트랜지스터 및 제 4 트랜지스터의 직렬 커플,
    상기 전원 공급부에 연결된 소스, 상기 제 1 트랜지스터 및 상기 제 3 트랜지스터의 게이트들과 연결된 게이트, 및 상기 결합 기준 전류-전압 기준 회로의 상기 제 1 노드에 결합되도록 구성된 드레인을 갖는 제 5 트랜지스터, 및
    상기 접지단에 연결된 소스, 상기 제 2 트랜지스터 및 제 4 트랜지스터의 게이트에 연결된 게이트, 및 상기 결합 기준 전류-전압 기준 회로의 상기 제 2 노드에 결합되도록 구성된 드레인을 갖는 제 6 트랜지스터를 포함하며,
    상기 제 1 및 제 3 트랜지스터는 동일한 채널 폭 대 길이(W/L) 비를 가지고 제 1 전류 미러를 형성하며,
    제 2 트랜지스터는 상기 제 4 트랜지스터의 채널 폭 대 길이(W/L) 비보다 큰 채널 폭 대 길이(W/L) 비를 가지며,
    상기 제 2 트랜지스터 및 상기 제 4 트랜지스터는 제 2 전류 미러를 형성하는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  6. 제 1 항에 있어서, 상기 신호 발생 회로는
    상기 제 1 PMOS 트랜지스터에 결합되어 제 1 전류 미러를 형성하는 제 2 PMOS 트랜지스터,
    상기 제 1 NMOS 트랜지스터에 결합되어 제 2 전류 미러를 형성하는 제 2 NMOS 트랜지스터,
    상기 제 2 PMOS 트랜지스터에 연결되어 상기 기준 전류를 수신하며, 제 3 PMOS 트랜지스터 및 제 4 PMOS 트랜지스터를 포함하는 제 1 차등 페어 회로, 및
    제 2 NMOS 트랜지스터에 연결되어 상기 기준 전류를 수신하며, 제 3 NMOS 트랜지스터 및 제 4 NMOS 트랜지스터를 포함하는 제 2 차등 페어 회로를 포함하며,
    상기 제 3 PMOS 트랜지스터의 드레인 및 상기 제 3 NMOS 트랜지스터의 드레인은 제 3 노드에서 서로 연결되며, 상기 제 3 노드는 상기 커패시터에 결합되어 상기 커패시터를 충전 및 방전시키며, 그리고 상기 제 3 노드는 램프신호를 제공하도록 구성되는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  7. 제 6 항에 있어서,
    상기 제 3 노드에 연결되어 상기 커패시터의 전압을 감지하는 양의 입력단, 및 상기 신호 발생 회로의 상기 제 4 NMOS 트랜지스터의 드레인에 연결된 바이어스단을 포함하는 제 1 비교기, 및
    상기 제 3 노드에 연결되어 상기 커패시터의 전압을 감지하는 음의 입력단, 및 상기 신호 발생 회로의 상기 제 4 PMOS 트랜지스터의 드레인에 연결된 바이어스단을 포함하는 제 2 비교기를 더 포함하며,
    상기 제 3 PMOS 트랜지스터, 상기 제 4 PMOS 트랜지스터, 상기 제 3 NMOS 트랜지스터, 및 상기 제 4 NMOS 트랜지스터의 게이트 전압은 상기 제 1 및 제 2 비교기의 출력값에 관련되는자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  8. 제 7 항에 있어서, 래치를 더 포함하며,
    상기 래치는
    상기 제 1 비교기의 상기 출력단에 연결되는 세트 입력단,
    상기 제 2 비교기의 상기 출력단에 연결되는 리셋 입력단,
    상기 제 3 PMOS 트랜지스터의 게이트 및 상기 제 3 NMOS 트랜지스터의 게이트에 연결된 양의 출력단, 및
    상기 제 4 PMOS 트랜지스터의 게이트 및 상기 제 4 NMOS 트랜지스터의 게이트에 연결되는 음의 출력단을 포함하며,
    상기 양의 출력단은 발진 장치 출력 신호를 제공하도록 구성되며, 상기 음의 출력단은 상보적인 발진 장치 출력 신호를 제공하도록 구성되는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  9. 제 8 항에 있어서,
    신호 처리 장치는 상기 커패시터가 충전되는 경우 상기 제 1 비교기를 인에이블시키며, 상기 제 2 비교기를 디스에이블시키도록 구성되며, 그리고
    상기 커패시터가 방전 되는 경우, 상기 제 1 비교기를 디스에이블시키며, 상기 제 2 비교기를 인에이블시키도록 구성되는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  10. 제 7 항에 있어서,
    상기 제 1 비교기는
    상기 전원 단자에 연결되는 전류원,
    상기 전류원에 연결되는 차등 페어,및
    상기 차등 페어에 연결되는 바이어스 노드를 포함하며, 그리고
    상기 제 2 비교기는
    상기 접지단에 연결되는 전류원,
    상기 전류원에 연결되는 차등 페어,및
    상기 차등 페어에 연결되는 바이어스 노드를 포함하는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  11. 제 7 항에 있어서,
    상기 제 1 비교기는
    상기 전원 단자에 연결된 소스,
    상기 제 1 비교기의 양의 입력 노드에 연결된 게이트,
    상기 제 1 비교기의 출력을 제공하는 드레인, 및
    상기 제 1 트랜지스터의 상기 드레인에 연결된 바이어스 노드를 갖는 제 1 트랜지스터를 포함하며,
    상기 제 2 비교기는
    상기 접지단에 연결되는 소스,
    상기 제 2 비교기의 상기 부의 입력 노드에 연결된 게이트,
    상기 제 2 비교기의 출력을 제공하는 드레인, 및
    상기 제 1 트랜지스터의 상기 드레인에 연결된 바이어스 노드를 갖는 제 1 트랜지스터를 포함하는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  12. 제 1 항에 있어서,
    상기 결합 기준 전류-전압 기준 회로 및 상기 신호 발생 회로는 단일 집적 회로로 구현되는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로의 집적회로.
  13. 기준 전류, 제 1 기준 전압, 및 제 2 기준 전압을 제공하며, 직렬로 연결된 제 1 NMOS 트랜지스터, 제 1 PMOS 트랜지스터, 및 저항을 갖는 분기 회로를 포함하는 결합 기준 전류-전압 기준 회로,및
    커패시터를 포함하며, 상기 제 1 기준 전압과 제 2 기준 전압 사이에서 상기 커패시터를 충전 및 방전시키도록 구성된 신호 발생 회로를 포함하는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로.
  14. 제 13 항에 있어서,
    상기 신호 발생 회로는 상기 저항의 저항값에 의하여 분기되는 상기 제 1 기준 전압과 상기 제 2 기준 전압 사이의 차이에 의하여 결정되는 전류의 크기와 같은 크기를 갖는 충전 전류 및 방전 전류를 제공하도록 구성되는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로.
  15. 제 13 항에 있어서,
    상기 결합 기준 전류-전압 기준 회로에서,
    상기 제 1 PMOS 트랜지스터의 게이트 및 드레인은 제 1 노드에서 서로 결합되며, 상기 제 1 노드는 상기 저항의 제 1 단자에 연결되며,
    상기 제 1 NMOS 트랜지스터의 게이트 및 드레인은 제 2 노드에서 서로 연결되며, 상기 제 2 노드는 상기 저항의 제 2 단자에 연결되며,
    상기 결합 기준 전류-전압 기준 회로는 상기 제 1 노드에서 상기 제 1 기준 전압을 제공하며,
    상기 제 2 노드에서 상기 제 2 기준 전압을 제공하며, 그리고
    상기 제 1 노드와 상기 제 2 노드 사이에서 상기 저항을 통하여 흐르는 상기 기준 전류를 제공하도록 구성되는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로.
  16. 제 13 항에 있어서,
    상기 제 1 NMOS 트랜지스터는 게이트와 드레인이 서로 결합된 다이오드 연결 구조를 가지며, 상기 제 1 PMOS 트랜지스터는 게이트와 드레인이 서로 연결된 다이오드 연결 구조를 갖는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로.
  17. 제 13 항에 있어서,
    1/2R0C0 의 발진 주파수를 제공하도록 구성되며, R0는 상기 결합 기준 전류-전압 기준 회로의 분기회로에서 상기 저항의 저항값을 의미하고 C0는 커패시터의 정전용량 값을 의미하는 상기 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로.
  18. 제 13 항에 있어서,
    상기 신호 발생 회로는
    상기 커패시터의 충전을 위한 제 1 차등 페어 및 제 1 비교기, 및 상기 커패시터의 방전을 위한 제 2 차등 페어 및 제 2 비교기를 포함하며,
    상기 제 2 비교기는 상기 커패시터가 충전되는 동안 디스에이블되고, 상기 제 1 비교기는 상기 커패시터가 방전되는 동안 디스에이블되는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로.
  19. 제 13 항에 있어서,
    상기 결합 기준 전류-전압 기준 회로 및 상기 신호 발생 회로는 단일 집적 회로로 구현되는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로.
  20. 제 13 항에 있어서,
    제 1 노드 및 제 2 노드 사이에 연결된 온도 보상 회로를 더 포함하는 것을 특징으로 하는 자기-바이어스 RC 발진 장치 및 램프 발생 장치 회로.
KR1020150126578A 2014-09-15 2015-09-07 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 장치 및 그의 방법 Ceased KR20160031959A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/487,090 2014-09-15
US14/487,090 US9287823B1 (en) 2014-09-15 2014-09-15 Method and apparatus of a self-biased RC oscillator and ramp generator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170119332A Division KR101812931B1 (ko) 2014-09-15 2017-09-18 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 회로 장치 및 그의 방법

Publications (1)

Publication Number Publication Date
KR20160031959A true KR20160031959A (ko) 2016-03-23

Family

ID=55450259

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150126578A Ceased KR20160031959A (ko) 2014-09-15 2015-09-07 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 장치 및 그의 방법
KR1020170119332A Active KR101812931B1 (ko) 2014-09-15 2017-09-18 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 회로 장치 및 그의 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020170119332A Active KR101812931B1 (ko) 2014-09-15 2017-09-18 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 회로 장치 및 그의 방법

Country Status (4)

Country Link
US (1) US9287823B1 (ko)
KR (2) KR20160031959A (ko)
CN (1) CN105429612B (ko)
TW (1) TWI560996B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105958943B (zh) * 2016-04-21 2018-12-04 新茂国际科技股份有限公司 弛张振荡器
CN106026616A (zh) * 2016-06-15 2016-10-12 中山大学 一种无电容结构的自适应斜坡补偿电路
TWI616060B (zh) * 2016-08-04 2018-02-21 松翰科技股份有限公司 時脈信號產生裝置及其時脈信號產生方法
US10044346B2 (en) * 2016-09-09 2018-08-07 Nuvoton Technology Corporation Low-power slew rate detector for edge rate control of an output power stage
US10664031B2 (en) * 2016-11-26 2020-05-26 Arm Limited Monitoring circuit and method
US10425064B2 (en) * 2016-12-08 2019-09-24 Micron Technology, Inc. Apparatus and method for a PVT independent RC delay
US10483985B2 (en) 2017-01-23 2019-11-19 Samsung Electronics Co., Ltd. Oscillator using supply regulation loop and operating method thereof
IT201700014710A1 (it) * 2017-02-10 2018-08-10 St Microelectronics Srl Generatore di tensione a forma d'onda triangolare e relativo circuito amplificatore in classe d
IT201700021392A1 (it) * 2017-02-24 2018-08-24 St Microelectronics Srl Circuito di pilotaggio, apparecchiatura ad ultrasuoni e procedimento corrispondenti
US10571516B2 (en) * 2017-08-30 2020-02-25 Arm Limited CMOS process skew sensor
EP3490147B1 (en) 2017-11-28 2024-04-10 ams AG Relaxation oscillator with an aging effect reduction technique
CN109257032A (zh) * 2018-07-26 2019-01-22 上海华虹宏力半导体制造有限公司 低频振荡器
KR102488110B1 (ko) * 2018-09-21 2023-01-13 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 씨모스 이미지 센서
US10727827B2 (en) * 2018-12-19 2020-07-28 Texas Instruments Incorporated Self-biased gate controlled switching circuit
CN109672428B (zh) * 2018-12-19 2023-07-07 上海琪埔维半导体有限公司 一种张弛振荡器
TWI673952B (zh) * 2018-12-28 2019-10-01 大陸商北京集創北方科技股份有限公司 Rc振盪器
CN109995325B (zh) * 2018-12-29 2023-05-30 成都锐成芯微科技股份有限公司 一种低噪声rc振荡器
CN111294701B (zh) * 2018-12-29 2021-11-02 展讯通信（深圳）有限公司 信号发生电路及音频处理装置
EP3826179A1 (en) * 2019-11-22 2021-05-26 Nexperia B.V. Schmitt trigger voltage comparator
KR20210092987A (ko) * 2020-01-17 2021-07-27 삼성전기주식회사 잡음 및 지터에 둔감한 발진회로
TWI756855B (zh) * 2020-09-29 2022-03-01 北京歐錸德微電子技術有限公司 Rc振盪器電路及資訊處理裝置
CN114204933B (zh) * 2020-11-09 2025-07-01 台湾积体电路制造股份有限公司 集成电路及其操作方法
CN112491397A (zh) * 2020-12-07 2021-03-12 成都锐成芯微科技股份有限公司 一种多频点rc振荡器
CN114665820A (zh) * 2021-12-15 2022-06-24 深圳思睿达微电子有限公司 一种振荡器电路
CN114244320B (zh) * 2022-02-25 2022-05-24 杭州万高科技股份有限公司 张驰振荡电路
US12249957B2 (en) 2022-09-30 2025-03-11 Nxp Usa, Inc. Self-biased, closed loop, low current free running oscillator
US20240388252A1 (en) * 2023-05-17 2024-11-21 Nxp Usa, Inc. Temperature compensation in oscillator circuits
CN116527019B (zh) * 2023-07-03 2023-12-05 成都芯翼科技有限公司 一种片内振荡器电路
CN116683906B (zh) * 2023-08-04 2024-01-26 深圳飞骧科技股份有限公司 Bg启动电路及射频芯片
CN117728766B (zh) * 2024-01-02 2024-10-25 芯佰微电子（北京）有限公司 振荡器
KR102649439B1 (ko) * 2024-02-01 2024-03-20 주식회사 아크칩스 온도에 무관한 발진신호를 출력하는 rc발진기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418502A (en) * 1994-03-03 1995-05-23 Micro Linear Corporation Micro power R-C relaxation oscillator
EP0735677B1 (en) * 1995-03-31 1999-12-22 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Oscillator circuit having oscillation frequency independent from the supply voltage value
WO2004055968A2 (en) * 2002-12-17 2004-07-01 Koninklijke Philips Electronics N.V. Temperature compensated r-c oscillator
US7116181B2 (en) * 2004-12-21 2006-10-03 Actel Corporation Voltage- and temperature-compensated RC oscillator circuit
US7342463B2 (en) * 2005-11-15 2008-03-11 Analog Devices, Inc. Timer circuits and method
US9385694B2 (en) 2011-12-20 2016-07-05 Conexant Systems, Inc. Low-power programmable oscillator and ramp generator

Also Published As

Publication number Publication date
TW201611511A (zh) 2016-03-16
KR20170108924A (ko) 2017-09-27
US9287823B1 (en) 2016-03-15
CN105429612A (zh) 2016-03-23
US20160079917A1 (en) 2016-03-17
TWI560996B (en) 2016-12-01
KR101812931B1 (ko) 2017-12-27
CN105429612B (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
KR101812931B1 (ko) 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 회로 장치 및 그의 방법
EP1523806B1 (en) Ring oscillator with frequency stabilization
US11018577B2 (en) Charge pump circuit for providing voltages to multiple switch circuits
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
JP6048289B2 (ja) バイアス回路
CN111610812B (zh) 一种带隙基准电源产生电路及集成电路
US9882558B1 (en) Power-on reset circuit
US9436205B2 (en) Apparatus and method for low voltage reference and oscillator
KR20100077271A (ko) 기준전압 발생회로
JP6376961B2 (ja) Ｄｃ／ｄｃコンバータ
KR20100077272A (ko) 기준전압 발생회로
JP4824599B2 (ja) 三角波生成回路
US20180024584A1 (en) Voltage source
JP5637096B2 (ja) バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路
JP2008099481A (ja) チャージポンプ回路
JP2012209762A (ja) レベル生成回路
EP3308240B1 (en) Start-up circuit
TW201823908A (zh) 分壓器
JP2011188361A (ja) パワーオンリセット回路
JP2004318604A (ja) バンドギャップ型基準電圧回路のスタートアップ回路
JP7624871B2 (ja) スイッチング電源回路
US9362897B2 (en) Method and apparatus for an integrated PN-junction oscillator
US11683010B2 (en) Oscillation circuit
US20140232480A1 (en) Clock apparatus
US20160134264A1 (en) Meta-stability prevention for oscillators

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150907

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160711

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170308

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160711

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20170308

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20161011

Comment text: Amendment to Specification, etc.

E601 Decision to refuse application
E801 Decision on dismissal of amendment
PE0601 Decision on rejection of patent

Patent event date: 20170620

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160711

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20170620

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20170607

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20161011

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20170918

Patent event code: PA01071R01D