TWI430275B

TWI430275B - 用於程式化非揮發性記憶體裝置之方法

Info

Publication number: TWI430275B
Application number: TW098110873A
Authority: TW
Inventors: Chang-Hee Shin; Ki-Seok Cho; Si-Hyung Cho
Original assignee: Magnachip Semiconductor Ltd
Priority date: 2008-04-16
Filing date: 2009-04-01
Publication date: 2014-03-11
Also published as: US20090262565A1; JP2009259385A; TW201001427A; JP5756874B2; US7885117B2; JP2014099243A

Description

用於程式化非揮發性記憶體裝置之方法

本發明係關於一種用於驅動一半導體記憶體裝置之方法；且更特定而言係關於一種用於程式化一包含若干單次可程式化(OTP)單元小區之非揮發性記憶體裝置之方法。

本發明主張分別於2008年4月16日及2008年5月15日申請之韓國專利申請案第10-2008-0035209號及第10-2008-0045126號之優先權，該等申請案以引用方式併入本文中。

單次可程式化(OTP)單元小區係形成於一揮發性記憶體裝置(諸如隨機存取記憶體(DRAM))或一非揮發性記憶體裝置(諸如電可擦除可程式化唯讀記憶體(EEPROM)或快閃記憶體)內，且用於記憶體修復目的。另外，OTP單元小區係用於一混合信號晶片(其中混合一類比晶片及一數位晶片)中之內部運作電壓及頻率修整。

一般而言，每一OTP單元小區包含一抗熔絲，其構建有一金屬氧化物半導體場效應電晶體(後文中稱為一MOS電晶體)及一個或多個MOS電晶體。此一OTP單元小區係以一單個或陣列組態形成於每一記憶體晶片內且用於修復或修整。

圖1係一典型OTP單元小區之一等效電路圖。

參照圖1，該典型OTP單元小區包含一抗熔絲ANT_FS與電晶體NM1及NM2。抗熔絲ANT_FS係連接於一節點B與一輸入端子之間，程式化電壓係藉由該輸入端子輸入的。電晶體NM1及NM2係n-通道電晶體，且其串聯連接於節點B與一位元線BL之間，位元線BL係一在讀取作業期間藉由其輸出資料之端子。

圖2係一圖解說明一典型非揮發性記憶體裝置之一記憶體小區陣列之方塊圖。

參照圖2，該典型非揮發性記憶體裝置之記憶體小區陣列包含複數個以一矩陣形式配置之單元小區UC。如圖1中所圖解說明，單元小區UC包含：第一及第二電晶體NM1及NM2，其等具有串聯連接之n-通道；及一個抗熔絲ANT_FS，其串聯連接至第一及第二電晶體NM1及NM2。

另外，該典型非揮發性記憶體裝置之記憶體小區陣列包含複數個字線WL0至WLn(其中n在本文中係一正整數)，字線WL0至WLn經組態以選擇單元小區UC之第二電晶體NM2。此外，該記憶體小區陣列包含複數個位元線BL0至BLm(其中m在本文中係一正整數)，位元線BL0至BLm經組態以感測透過電晶體NM1之一汲極而將其傳送至一偵測單元(未顯示)之資料。此外，該記憶體小區陣列包含複數個控制線CL0至CLn，控制線CL0至CLn經組態以向第一電晶體NM1之一閘極施加一偏壓，以藉此控制第一電晶體NM1之作業。

下文將闡述一習用非揮發性記憶體裝置之程式化及讀取作業。

圖3係一圖解說明一習用非揮發性記憶體裝置之一程式化作業之波形圖。

程式化作業

參照表1及圖3，在一程式化週期TPGM期間向一輸入端子A施加一高電壓VPP。將具有對應於一電源電壓VDD之一第一邏輯位準(後文中稱為邏輯高位準)之一第一控制信號作為一偏壓輸入至控制線CL0至CLn。將具有邏輯高位準之一第二控制信號輸入至字線WL0至WLn之一選定字線，並將具有對應於一接地電壓VSS之一第二邏輯位準(後文中稱為邏輯低位準)之第二控制信號輸入至一未選字線。向位元線BL0至BLm施加接地電壓VSS。

在一其中反熔絲之一閘極介電層係在程式化作業期間崩潰之選定小區中，回應於第一及第二控制信號接通第一及第二電晶體NM1及NM2以使得選定位元線與節點B電連接。此允許將接地電壓VSS施加至節點B。因此，在一基板與構建有一MOS電晶體之反熔絲ANT_FS之閘極之間形成一高電場，從而導致形成於該閘極與該基板之間的閘極介電層之一介電崩潰。因此，反熔絲ANT_FS之閘極與基板電短路。

讀取作業

在程式化作業之後，向輸入端子A施加電源電壓VDD，且將邏輯高位準之第一控制信號輸入至控制線CL0至CLn。將邏輯高位準之第二控制信號輸入至字線WL0至WLn之一選定字線，並將邏輯低位準之第二控制信號輸入至一未選字線。將位元線BLO至BLm連接至偵測單元(未顯示)。因此，形成一自輸入端子A經由反熔絲ANT_FS、第一電晶體NM1及第二電晶體NM2至位元線之電流路徑。因此，施加至輸入端子A之電源電壓VDD被傳送至位元線以便透過位元線偵測到電源電壓VDD。

然而，在以下習用非揮發性記憶體裝置之程式化作業中存在數個限制。

如圖3中所圖解說明，以一靜態應力方式(在程式化週期TPGM期間繼續施加具有一恆定位準之程式化電壓以導致反熔絲ANT_FS之閘極介電層之介電崩潰)執行習用非揮發性記憶體裝置之程式化作業。以此一靜態應力方式，電子被捕獲於反熔絲ANT_FS之閘極介電層之一介面處，且因此在程式化作業期間電場強度降低。因此，在程式化作業期間施加至反熔絲之閘極介電層之電場不充足，使得不能正常地執行閘極介電層之介電崩潰。因此，一資料感測容限變得較差從而在讀取作業期間導致一故障，此降格OTP單元小區之讀取作業之可靠性。

本發明之一實施例係關於一種用於程式化一非揮發性記憶體裝置之方法，該方法可藉由在一程式化作業期間透過一抗熔絲之正常介電崩潰增強一讀取作業之一資料感測容限來防止故障，且因此改良一OTP單元小區之讀取作業之可靠性。

根據本發明之一態樣，提供一種用於程式化一包含若干單次可程式化(OTP)單元小區之非揮發性記憶體裝置之方法，該方法包括施加一具有複數個循環之脈衝型程式化電壓。

根據本發明之另一態樣，提供用於在一個循環內執行之一程式化作業及一驗證作業，以及用於端視該驗證作業之一結果執行之一下一循環作業。

根據本發明之再一態樣，提供一種用於程式化一具有一OTP單元小區之非揮發性記憶體裝置之方法，該方法包含：對該OTP單元小區執行一預程式化作業；對已完成該預程式化作業之OTP單元小區執行一驗證作業；及端視一驗證結果而執行一後程式化作業。

根據本發明之尚一態樣，提供一種用於程式化一具有一OTP單元小區之非揮發性記憶體裝置之方法，該方法包含：在一預設定程式化間隔期間對該OTP單元小區執行一程式化作業；偵測來自OTP單元小區之資料；將所偵測之資料與一參考值相比較；當該所偵測之資料不同於該參考值時增加該程式化間隔；及將該程式化間隔與一預設定限制值相比較，並在該程式化間隔小於限制值時以該增加之程式化間隔對OTP單元小區執行一程式化作業。

根據本發明之再一態樣，提供一種用於程式化一具有一OTP單元小區之非揮發性記憶體裝置之方法，該方法包含：以一預設定程式化電壓對OTP單元小區執行一程式化作業；偵測來自OTP單元小區之資料；將所偵測之資料與一參考值相比較；在該所偵測之資料不同於該參考值時增加該程式化電壓之一幅值；及將該程式化電壓與一預設定限制值相比較，並在該程式化電壓之幅值小於限制值時以該程式化電壓對OTP單元小區執行一程式化作業。

根據以下闡述可理解本發明之其他目標及優點，且參考本發明之實施例其將變得顯而易見。此外，熟習與本發明相關之技術者顯而易見，可藉由所請求之方式及其組合實現本發明之目標及優點。

後文中，將參考附圖闡述本發明之較佳實施例從而以熟悉與本發明相關技術者可易於實施該等較佳實施例之方式充分解釋本發明。在對每一實施例之以下闡述中，將選取圖2中所示之一非揮發性記憶體裝置之一記憶體小區陣列組態作為實例；然而，本發明之技術理念並不限於此。整個說明書中所揭示之一術語「間隔」對應於每一波形圖之一X-軸且意指一段時間。在每一實施例中，除一程式化作業期間之一程式化電壓之外的字線電壓、位元線電壓、控制信號等其他偏壓條件與一典型方法中之彼等偏壓條件相同。

圖4係一圖解說明一根據本發明之一實施例1用於程式化一非揮發性記憶體裝置之方法之波形圖。

參照圖4，一根據本發明之實施例1用於程式化一非揮發性記憶體裝置之方法包含在一程式化週期TPGM期間施加一具有複數個循環C1至C4之脈衝型程式化電壓(參見A)。該程式化電壓在循環C1至C4之每一者中具有相同幅值V。

循環C1至C4之每一者具有相同間隔。循環C1至C4之每一者包含一接通間隔T1(後文中稱為第一間隔)及一斷開間隔T2(後文中稱為第二間隔)，在第二間隔T2期間一電壓具有一不同於一在第一間隔T1期間施加之電壓之位準的位準。較佳地，在第二間隔T2期間施加之電壓具有一小於在第一間隔T1期間施加之電壓之位準的位準。更佳地，在第一間隔T1期間施加一高電壓VPP，而在第二間隔T2期間施加一接地電壓或負電壓。第一間隔T1長於第二間隔T2。較佳地，第二間隔T2係第一間隔T1的約1/2至約1/10。

下文將參照圖2及4闡述根據本發明之實施例1之程式化方法。

首先，在每一循環C1至C4之第一間隔T1期間，向單元小區UC施加一高電壓VPP以使反熔絲ANT_FS之閘極介電層崩潰。隨後，在第二間隔T2期間，切斷施加至單元小區UC之高電壓VPP並向反熔絲ANT_FS之一連接至端子A之端子施加一接地電壓或負電壓，藉此移除第一間隔T1期間捕獲於反熔絲ANT_FS之閘極介電層之一介面處之電子。

圖5係一圖解說明一根據本發明之一實施例2用於程式化一非揮發性記憶體裝置之方法之波形圖。

參照圖5，如同實施例1，一根據本發明之實施例2用於程式化一非揮發性記憶體裝置之方法包含在一程式化週期TPGM期間施加一具有複數個循環C1至C4之脈衝型程式化電壓(參見A)。然而，在實施例2中，該程式化電壓在每一循環C1至C4中並不具有相同幅值(參見圖4中之V)，而是分別具有不同幅值V1至V4。此處，該程式化電壓之幅值隨著循環之一進程而增加。亦即，該程式化電壓之幅值按C1、C2、C3及C4之次序增加。相應循環C1至C4之間的幅值差可彼此相等或不相等。

圖6係一圖解說明一根據本發明之一實施例3用於程式化一非揮發性記憶體裝置之方法之波形圖。

參照圖6，在根據本發明之實施例3用於程式化非揮發性記憶體裝置之方法中，該程式化電壓之幅值並不增加而是隨著循環之一進程而降低，此與圖5之先前實施例2相反。亦即，幅值按C1、C2、C3及C4之次序降低。同樣，相應循環C1至C4之間的幅值差可彼此相等或不相等。

圖7係一圖解說明一根據本發明之一實施例4用於程式化一非揮發性記憶體裝置之方法之波形圖。

參照圖7，如同實施例1，根據本發明之實施例4用於程式化一非揮發性記憶體裝置之方法包含在一程式化週期TPGM期間施加一具有複數個循環C1至C4之脈衝型程式化電壓(參見A)。然而，在實施例4中，循環C1至C4之間隔不相等，而且其等在每一循環C1至C4中彼此不同。每一循環C1至C4之間隔隨著循環之一進程而增加。亦即，循環之間隔按C1、C2、C3及C4之次序增加。相應循環C1至C4之間的間隔差可彼此相等或不相等。

圖8係一圖解說明一根據本發明之一實施例5用於程式化一非揮發性記憶體裝置之方法之波形圖。

參照圖8，根據本發明之實施例5用於程式化非揮發性記憶體裝置之方法對應於實施例2與實施例3之組合。在實施例5中，程式化電壓之幅值隨著循環之一進程而增加直至未超過一預定循環之循環為止，舉例而言，對應於整個程式化週期之一半之循環C3；然而，超出循環C3程式化電壓之幅值便隨著循環之一進程而降低。相應循環C1至C5之間的幅值差可彼此相等或不相等。

圖9係一圖解說明一根據本發明之一實施例6用於程式化一非揮發性記憶體裝置之方法之波形圖。

參照圖9，根據本發明之實施例6之非揮發性記憶體裝置之方法與實施例5之方法相反。在實施例6中，程式化電壓之幅值隨著循環之一進程而降低直至未超過一預定循環之循環為止，舉例而言，對應於整個程式化週期之一半之循環C3；然而，超出循環C3程式化電壓之幅值便隨著循環之一進程而增加。此外，相應循環C1至C5之間的幅值差可彼此相等或不相等。

圖10係一圖解說明一根據本發明之一實施例7用於程式化一非揮發性方法之方法的流程圖，且圖11係一圖解說明圖2中之信號之波形圖。

參照圖10及11，在根據實施例7用於程式化非揮發性方法之方法中，在OTP單元小區UC之一程式化間隔TPGM期間於一個循環內執行一程式化作業(S40)及一驗證作業(S41及S42)。具體而言，在一第一間隔TP內執行該程式化作業且在一間隔TV內執行該驗證作業，並端視驗證結果重複該等作業。

程式化週期TPGM包含複數個循環C1至C4。循環C1至C4之每一者包含用於程式化作業之第一間隔TP及用於驗證作業之第二間隔TV。僅在第一間隔TP期間向一反熔絲ANT_FS(參見圖2)施加一具有一固定幅值V之程式化電壓A，且在第二間隔TV期間不施加此電壓。舉例而言，在第二間隔TV期間施加之程式化電壓A等於一接地電壓，亦即，0 V。

驗證作業包含：對已執行程式化作業之OTP單元小區UC執行一讀取作業；及將在該讀取作業期間自OTP單元小區UC所偵測之資料與一參考值相比較。可以與OTP單元小區之前述讀取作業相同之方式來執行該讀取作業。藉由一連接至位元線(BL0至BLm，參見圖2)之偵測單元(未顯示)來執行將所偵測之資料與該參考值相比較之作業。舉例而言，一比較器(未顯示)將藉由一感測放大器所偵測之OTP單元小區UC之資料與預設定參考值相比較。

當驗證結果顯示OTP單元小區UC之資料不等於參考值時，則執行一下一循環作業。舉例而言，當於循環C1之第二間隔TV中OTP單元小區UC之資料不同於參考值時，則在循環C2期間執行該下一循環作業。繼續執行該下一循環作業直至OTP單元小區UC之資料變為等於參考值為止。

在每一循環C1至C4之第一間隔TP中使用具有相同幅值V之程式化電壓A。雖然未顯示，但程式化電壓在每一循環C1至C4之第一間隔TP中可具有不同幅值。在此情形下，程式化電壓之幅值可隨著循環增加而按C1、C2、C3及C4之次序增加。另一選擇為，幅值可隨著一循環進程而以相同或不同速率增加。舉例而言，若循環C2之程式化電壓高於循環C1之程式化電壓0.5 V，則循環C3之程式化電壓亦高於循環C2之程式化電壓0.5 V。

在循環C1至C4期間相應程式化作業採用之第一間隔TP彼此相等。雖然未顯示，但循環C1至C4之相應程式化作業採用之第一間隔TP可彼此不同。在此情形下，第一間隔TP可隨著循環增加而按C1、C2、C3及C4之次序增加。另一選擇為，第一間隔TP可隨著循環之一進程而以相同或不同速率增加。舉例而言，若循環C2之程式化間隔長於循環C1之程式化間隔0.5秒，則循環C3之程式化間隔亦長於循環C2之程式化間隔0.5秒。

雖然未顯示，但在每一循環C1至C4之第一間隔TP期間使用之程式化電壓可具有一脈衝類型。此處，脈衝型程式化電壓意指以規律循環週期性地輸入具有不同幅值之電壓。

圖12係一圖解說明一根據本發明之一實施例8用於程式化一非揮發性方法之方法的流程圖，且圖13係一圖解說明圖2中之信號之波形圖。

參照圖12及13，如同實施例7，根據本發明之實施例8用於程式化非揮發性記憶體裝置之方法包含一程式化作業(S60)及一驗證作業(S61及S62)。由於以與實施例7相同之方式執行程式化作業(S60)及驗證作業(S61及S62)，因此此處將省略其詳細闡述。

根據本發明之實施例8之程式化方法在單元小區未通過驗證作業(S61及S62)時將一程式化間隔增加△t。舉例而言，當單元小區在循環C1期間未通過驗證作業時，在循環C2期間以一長於循環C1中執行程式化作業之程式化間隔△t的時間執行程式化作業，或在以循環C1之相同程式化間隔執行程式化作業之後以增加之程式化間隔△t額外地執行程式化作業。更具體而言，若循環C1期間之程式化間隔在循環C1期間係5秒且△t係0.5秒，則可以5.5秒執行循環C2期間之程式化作業，或在程式化作業已執行5秒後僅進一步執行0.5秒。

然而，程式化間隔不可無限增加，因為其與反熔絲之介電崩潰密切相關，如已在背景技術中所闡述。此乃因程式化間隔之增加並非總是成比例地改良反熔絲之介電崩潰特性。亦即，反熔絲之介電崩潰特性隨程式化間隔增加而改良直至一預定時間；然而，在該預定時間之後達到飽和狀態且因此不再會有任何增強。

因此，在根據本發明之實施例8之程式化方法中，將程式化間隔增加△t，並將經增加之程式化間隔與預設定限制值相比較(S64)。當經增加之程式化間隔小於或等於預設定限制值時，則在一下一循環期間再一次執行程式化作業(S30)；否則，一對應OTP單元小區則被視為一缺陷(S65)。可藉由考量一程式化電壓位準(其係一電位)及閘極介電層之介電崩潰特性(其包含一閘極大小、一閘極厚度及一閘極介電材料)而適當地選擇限制值。

圖14係一圖解說明一根據本發明之一實施例9用於程式化一非揮發性方法之方法的流程圖，且圖15係一圖解說明圖2中之信號之波形圖。

參照圖14及15，如同實施例7，根據本發明之實施例8用於程式化非揮發性記憶體裝置之方法包含一程式化作業(S80)及一驗證作業(S81及S82)。由於以與實施例7相同之方式來執行程式化作業(S80)及驗證作業(S81及S82)，因此此處將省略其詳細闡述。

根據本發明之實施例9之程式化方法，在單元小區未通過驗證作業(S81及S82)時將一程式化電壓之一幅值增加△V。舉例而言，當單元小區在循環C1期間未通過驗證作業時，在循環C2期間以一其幅值大於循環C1之程式化電壓之幅值△V的程式化電壓執行程式化作業。更具體而言，若循環C1期間之程式化電壓在循環C1期間係5 V且△V係0.5 V，則可以5.5 V之程式化電壓來執行循環C2期間之程式化作業。

在將程式化電壓增加△V之後，將經增加之電壓與一預設定限制值相比較(S84)。當經增加之程式化電壓小於或等於該限制值時，在一下一循環期間再一次執行程式化作業(S80)；否則，一對應小區則被視為一缺陷(S85)。可藉由考量反熔絲ANT_FS之閘極介電層之介電崩潰特性(其係閘極大小、閘極厚度及閘極介電材料)而適當地選擇限制值。

圖16係一圖解說明一根據本發明之一實施例10用於程式化一非揮發性方法之方法的流程圖，且圖17係一圖解說明圖2中之信號之波形圖。

參照圖16及17，在一程式化週期TPGM內以一預程式化間隔TPRE對一對應OTP單元小區UC執行一預程式化作業(S100)。可選擇性地對1-位元OTP小區或多位元OTP小區執行預程式化作業。另外，可藉由使用一脈衝型程式化電壓來執行預程式化作業。

以一第二間隔TV對已完成預程式化作業之OTP單元小區執行一驗證作業(S101及S102)。以與實施例7中圖解說明之驗證作業相同之方式來執行該驗證作業。

當驗證結果顯示OTP單元小區UC之資料不等於一預設定參考值時，則以後程式化間隔TPOS執行下一後程式化作業(S103)。舉例而言，當OTP單元小區UC之資料小於該參考值時，則執行該後程式化作業。

可使用一與預程式化作業具有相同幅值之程式化電壓來執行後程式化作業或可使用具有不同幅值(未顯示)之程式化電壓來執行後程式化作業。在使用具有不同幅值之程式化電壓之情形下，可使用具有高於預程式化作業之程式化電壓之一幅值之一程式化電壓來執行後程式化作業。此外，可使用具有複數個循環之一脈衝型程式化電壓(未顯示)來執行後程式化作業(如同預程式化作業)。

後程式化間隔TPOS可等於預程式化間隔TPRE。此外，雖然未顯示，但後程式化間隔TPOS可不同於預程式化間隔TPRE。當以不同之程式化間隔執行預程式化作業及後程式化作業時，後程式化間隔TPOS可長於預程式化間隔TPRE。

根據本發明，存在數個如下有利效應。

首先，可將被捕獲於一單元小區中一反熔絲之一閘極介電層之一介面處而致使電場強度降低之電子自該閘極介電層之介面移除，因為一程式化作業係以在一非揮發性記憶體裝置之程式化作業期間施加一脈衝型程式化電壓之一方式執行。因此，可使電場強度之降低最小化並防止故障，因此改良了一OTP單元小區之讀取作業之可靠性。

第二，在一程式化週期期間重複一程式化作業及一驗證作業，並藉由僅在一單元小區未通過驗證作業時增加一程式化電壓一幅值或一程式化間隔來執行程式化作業。因此，可在一初始階段使用一相對低程式化電壓(其使得最小化施加至單元小區之應力成為可能)來執行程式化作業。

第三，由於在一程式化週期期間重複執行一程式化作業及一驗證作業，使得不對一在一先前循環期間已通過驗證作業之單元小區執行一下一循環程式化作業而對一未通過驗證作業之單元小區執行一下一循環程式化作業，因此在其中對複數個單元小區執行一多位元程式化作業之情形下可使一單元小區之電阻不均勻性(其由每一單元小區之特性不均勻性引起)最小化。

具體而言，當對複數個單元小區執行一程式化作業時，相應單元小區可具有由其自身特性而引起之一反熔絲之一閘極介電層之不同介電崩潰特性。在此情形下，難以確保程式化作業後之一記憶體小區陣列中之單元小區之電阻均勻性。因此，在本發明之方法中，在一程式化週期期間以如下方式重複執行一程式化作業及一驗證作業：在一初始階段用一低程式化電壓來執行程式化作業，然後在根據一循環進程增加該程式化電壓之一幅值或一程式化間隔時執行程式化作業。因此，可在記憶體小區陣列中之複數個單元小區上獲得均勻電阻。

第四，可將被捕獲於一單元小區中一反熔絲之一閘極介電層之一介面處而致使電場強度降低之電子自該閘極介電層之介面移除，因為一程式化作業係使用一脈衝型程式化電壓而執行。因此，可使電場之降低最小化並可防止故障，因此改良了一OTP單元小區之讀取作業之可靠性。

如上所述，雖然在較佳實施例中具體揭示了本發明之技術理念，但應注意該等較佳實施例僅提供解釋而非限制本發明。藉由組合其中相應循環彼此不同之實施例與其中相應幅值彼此不同之實施例亦可實現本發明，例如，組合實施例4與2、實施例4與3、實施例4與5、實施例4與6等等。另外，熟悉此項技術者將瞭解藉由組合實施例1至10可對本發明進行各種改變及修改，而此並不背離本發明之精神及範疇。

A．．．輸入端子

ANT_FS．．．反熔絲

B．．．節點

BL．．．位元線

BL0．．．位元線

BL1．．．位元線

BL2．．．位元線

BLm．．．位元線

CL．．．控制線

CL0．．．控制線

CL1．．．控制線

CLn．．．控制線

NM1．．．第一電晶體

NM2．．．第二電晶體

UC．．．單元小區

WL．．．字線

WL0．．．字線

WL1．．．字線

WLn．．．字線

圖1係一典型OTP單元小區之一等效電路圖；圖2係一圖解說明一典型非揮發性記憶體裝置之一記憶體小區陣列之方塊圖；圖3係一圖解說明一習用非揮發性記憶體裝置之一程式化作業之波形圖；圖4係一圖解說明一根據本發明之一實施例1用於程式化一非揮發性記憶體裝置之方法之波形圖；圖5係一圖解說明一根據本發明之一實施例2用於程式化一非揮發性記憶體裝置之方法之波形圖；圖6係一圖解說明一根據本發明之一實施例3用於程式化一非揮發性記憶體裝置之方法之波形圖；圖7係一圖解說明一根據本發明之一實施例4用於程式化一非揮發性記憶體裝置之方法之波形圖；圖8係一圖解說明一根據本發明之一實施例5用於程式化一非揮發性記憶體裝置之方法之波形圖；圖9係一圖解說明一根據本發明之一實施例6用於程式化一非揮發性記憶體裝置之方法之波形圖；圖10係一圖解說明一根據本發明之一實施例7用於程式化一非揮發性方法之方法的流程圖；圖11係一圖解說明根據本發明之實施例7用於程式化該非揮發性方法之方法的波形圖；圖12係一圖解說明一根據本發明之一實施例8用於程式化一非揮發性方法之方法的流程圖；圖13係一圖解說明根據本發明之實施例8用於程式化該非揮發性方法之方法的波形圖；圖14係一圖解說明一根據本發明之一實施例9用於程式化一非揮發性方法之方法的流程圖；圖15係一圖解說明根據本發明之實施例9用於程式化該非揮發性方法之方法的波形圖；圖16係一圖解說明一根據本發明之一實施例10用於程式化一非揮發性方法之方法的流程圖；及圖17係一圖解說明根據本發明之實施例10用於程式化該非揮發性方法之方法的波形圖。

A．．．輸入端子

BL0．．．位元線

BLn．．．位元線

WL0．．．字線

WLn．．．字線

Claims

一種用於程式化一包含若干單次可程式化(OTP)單元小區之非揮發性記憶體裝置之方法，該方法包括：施加一具有複數個循環之脈衝型程式化電壓；其中該等循環之每一者包含一第一間隔及一第二間隔，在該第二間隔期間施加一電壓，該電壓具有的位準不同於該第一間隔期間所施加電壓之位準；其中該第二間隔係該第一間隔的約1/2至約1/10。
如請求項1之方法，其中該第一間隔及該第二間隔之長度之一總和在該等循環之每一者中係相同。
如請求項2之方法，其中該程式化電壓在該等循環之每一者中具有相同幅值。
如請求項2之方法，其中該程式化電壓在該等循環之每一者中具有不同幅值。
如請求項4之方法，其中該程式化電壓之該等幅值隨著該等循環之一進程而增加。
如請求項4之方法，其中該程式化電壓之該等幅值隨著該等循環之一進程而降低。
如請求項4之方法，其中該程式化電壓之該等幅值隨著該等循環之一進程而增加直至一預設定循環，且該程式化電壓之該等幅值自該預設定循環隨著該等循環之一進程而降低。
如請求項4之方法，其中該程式化電壓之該等幅值隨著該等循環之一進程而降低直至一預設定循環，且該程式化電壓之該等幅值自該預設定循環隨著該等循環之一進程而增加。
如請求項2之方法，其中在該第二間隔期間施加一具有一不同於該第一間隔期間所施加一電壓之位準的位準之電壓。
如請求項2之方法，其中在該第二間隔期間施加一具有一小於該第一間隔期間所施加一電壓之位準的位準之電壓。
如請求項10之方法，其中在該第一間隔期間施加一高電壓，且在該第二間隔期間施加一接地電壓或一負電壓。
如請求項5之方法，其中該程式化電壓之該等幅值隨著該等循環之一進程而以相同速率增加。
如請求項5之方法，其中該程式化電壓之該等幅值隨著該等循環之一進程而以不同速率增加。
一種用於程式化一包含若干單次可程式化(OTP)單元小區之非揮發性記憶體裝置之方法，該方法包括：施加一具有複數個循環之脈衝型程式化電壓，該等循環之每一者具有若干間隔；其中於該等循環之至少一者中的間隔長度係不同於該等循環之一其他者的間隔長度。
如請求項14之方法，其中該等循環之該等間隔長度隨著該等循環之一進程而增加。
如請求項14之方法，其中該等循環之該等間隔長度隨著該等循環之一進程而降低。
如請求項14之方法，其中該程式化電壓在該等循環之每一者中具有相同之幅值。
如請求項14之方法，其中該程式化電壓在該等循環之每一者中具有不同之幅值。
如請求項18之方法，其中該程式化電壓之該等幅值隨著該等循環之一進程而增加。
如請求項18之方法，其中該程式化電壓之該等幅值隨著該等循環之一進程而降低。
如請求項18之方法，其中該程式化電壓之該等幅值隨著該等循環之一進程而增加直至一預設定循環，且該程式化電壓之該等幅值自該預設定循環隨著該等循環之一進程而降低。
如請求項18之方法，其中該程式化電壓之該等幅值隨著該等循環之一進程而降低直至一預設定循環，且該程式化電壓之該等幅值自該預設定循環隨著該等循環之一進程而增加。
如請求項14之方法，其中該等循環之每一者包含一第一間隔及一第二間隔，在該第二間隔期間施加一具有一不同於該第一間隔期間所施加一電壓之位準的位準之電壓。
如請求項14之方法，其中該等循環之每一者包含一第一間隔及一第二間隔，在該第二間隔期間施加一具有一小於該第一間隔期間所施加一電壓之位準的位準之電壓。
如請求項24之方法，其中該第一間隔長於該第二間隔。
如請求項24之方法，其中該第二間隔係該第一間隔的約1/2至約1/10。
如請求項24之方法，其中在該第一間隔期間施加一高電壓，且在該第二間隔期間施加一接地電壓或一負電壓。
如請求項19之方法，其中該等程式化間隔隨著該等循環之一進程而以相同速率增加。
如請求項19之方法，其中該等程式化間隔隨著該等循環之一進程而以不同速率增加。
一種用於程式化一包含若干單次可程式化(OTP)單元小區之非揮發性記憶體裝置之方法，該方法包括：施加一具有複數個循環之脈衝型程式化電壓；其中在一個循環內執行一程式化作業及一驗證作業，並端視該驗證作業之一結果執行一下一循環作業。
如請求項30之方法，其中該驗證作業包括：對該OTP單元小區執行一讀取作業；及將在該讀取作業期間自該OTP單元小區所偵測之資料與一參考值相比較。
如請求項31之方法，其中當該資料不同於該參考值時執行該下一循環作業。
如請求項31之方法，其中繼續執行該下一循環作業直至該資料變為等於該參考值為止。
如請求項31之方法，其進一步包括：在該等循環中之一者之一預設定程式化間隔期間對該OTP單元小區執行該程式化作業；當該所偵測之資料不同於該參考值時增加該預設定程式化間隔；將該所增加之間隔與一預設定限制值相比較；及在該所增加之間隔小於該預設定限制值時針對該所增加間隔對該OTP單元小區執行下一循環作業。
如請求項31之方法，其進一步包括：以該等循環中之一者之一預設定程式化電壓對該OTP單元小區執行該程式化作業；在該所偵測之資料不同於該參考值時增加該程式化電壓之一幅值；將該所增加之幅值與一預設定限制值相比較；及在該所增加之幅值小於該預設定限制值時針對該程式化電壓對OTP單元小區執行下一循環作業。