TWI716163B - 熔斷反熔絲元件的方法 - Google Patents

Abstract

揭露一種熔斷反熔絲元件的方法。接收反熔絲元件，反熔絲元件包括第一導體、第二導體和設置在第一導體和第二導體之間的介電層，其中介電層具有崩潰電壓。在第一時段內，施加第一電壓於第一導體與第二導體之間，其中第一電壓小於崩潰電壓。在施加第一電壓之後，在第二時段內，施加第二電壓於第一導體與第二導體之間，以熔斷反熔絲元件，其中第二電壓大於崩潰電壓。

Description

熔斷反熔絲元件的方法

本揭示內容是關於一種熔斷反熔絲元件的方法。

積體電路(Integrated circuit，IC)裝置通常在製造過程中完成所有的內部連接。然而，由於製造這種積體電路的製造時間長、開發成本高及製造工具成本高，用戶會希望能夠可以在工廠內編程或安裝電路。這種電路稱為可編程電路(programmable circuits)，通常包括可編程連結物(programmable links)。可編程連結物是在製造和封裝積體電路裝置後，為用戶於經選定之節點處崩潰或形成之導電內連物，以啟動或關閉各個經選定的電子節點。

可編程連結物的其中一類是熔絲元件(fuse element)。在IC裝置中，藉由在選定的交叉點處熔斷熔絲元件來編程電路以產生開路(open circuit)。此外，另一種類型的可編程連結物是反熔絲元件(antifuse element)，其執行與熔絲元件相反的功能。反熔絲元件起始自高電阻，被設計以形成永久的導電路徑。更具體地，藉由在選定的交叉 點處熔斷反熔絲元件對其進行編程，以在其中產生短路(short circuit)或相對低電阻的連結。然而，在傳統的熔斷製程之後，反熔絲元件通常具有不穩定的崩潰後電阻(post-breakdown resistance)。鑑於上述，需要提供一種熔斷反熔絲元件的新方法。

本揭示內容提供一種熔斷反熔絲元件的方法。接收一反熔絲元件，反熔絲元件包括第一導體、第二導體和設置在第一導體和第二導體之間的介電層，其中介電層具有崩潰電壓。在第一時段內，施加第一電壓於第一導體與第二導體之間，其中第一電壓小於崩潰電壓。在施加第一電壓之後，在第二時段內，施加第二電壓於第一導體與第二導體之間，以熔斷反熔絲元件，其中第二電壓大於崩潰電壓。

在一些實施方式中，在第一時段內，第一電壓是定值。

在一些實施方式中，在第二時段內，第二電壓是定值。

在一些實施方式中，第二時段緊接在第一時段之後。

在一些實施方式中，第一時段等於第二時段。

在一些實施方式中，第一時段大於第二時段。

在一些實施方式中，在施加第一電壓之後並且在施加第二電壓之前，還包括在第三時段內，施加第三電壓 於第一導體與第二導體之間，其中第三電壓介於第一電壓和崩潰電壓之間。

在一些實施方式中，在第三時段內，第三電壓是定值。

在一些實施方式中，第一時段、第二時段和第三時段是相等的。

在一些實施方式中，第一時段大於第三時段，第三時段大於第二時段。

在一些實施方式中，第二時段等於第一時段和第三時段的總時段。

在一些實施方式中，第二時段大於第一時段和第三時段中的每一個。

在一些實施方式中，第一電壓是崩潰電壓的35%-45%，第三電壓是崩潰電壓的75%-85%，第二電壓是崩潰電壓的115%-125%。

在一些實施方式中，第一電壓是崩潰電壓的35%-45%，第三電壓是崩潰電壓的55%-65%，第二電壓是崩潰電壓的115%-125%。

在一些實施方式中，第一電壓是崩潰電壓的35%-45%，第三電壓是崩潰電壓的85%-95%，第二電壓是崩潰電壓的115%-125%。

在一些實施方式中，在施加第三電壓之後且在施加第二電壓之前，還包括在第四時段內，施加第四電壓於第一導體與第二導體之間，其中第四電壓介於第三電壓與崩 潰電壓之間。

在一些實施方式中，在施加第四電壓之後且在施加第二電壓之前，還包括在第五時段內，施加第五電壓於第一導體與第二導體之間，其中第五電壓介於第四電壓與崩潰電壓之間。

在一些實施方式中，在施加第二電壓之後，還包括在第六時段內，施加第六電壓於第一導體與第二導體之間，其中第六電壓大於第二電壓。

應該理解的是，前述的一般性描述和下列具體說明僅僅是示例性和解釋性的，並旨在提供所要求的本發明的進一步說明。

100‧‧‧反熔絲元件

110‧‧‧第一導體

120‧‧‧第二導體

130‧‧‧介電層

140‧‧‧電壓源

810、820‧‧‧資料點

V1‧‧‧第一電壓

V2‧‧‧第二電壓

V3‧‧‧第三電壓

V4‧‧‧第四電壓

V5‧‧‧第五電壓

V6‧‧‧第六電壓

VB‧‧‧崩潰電壓

t1‧‧‧第一時段

t2‧‧‧第二時段

t3‧‧‧第三時段

t4‧‧‧第四時段

t5‧‧‧第五時段

t6‧‧‧第六時段

本揭示內容上述和其他態樣、特徵及其他優點參照說明書內容並配合附加圖式得到更清楚的瞭解，其中：

第1圖是示意性地示出根據本揭示內容各種實施方式的反熔絲元件的橫截面圖。

第2A、2B、3A、3B、3C、4A、4B、5、6及7圖分別繪示出根據本揭示內容的各種實施方式的電壓-時間圖。

第8圖繪示根據實施例和比較例的崩潰後電阻-電壓圖。

為了使本揭示內容之敘述更加詳盡與完備，可 參照所附之圖式及以下所述各種實施例，圖式中相同之號碼代表相同或相似之元件。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

本揭示內容提供了一種熔斷反熔絲元件的方法。第1圖是示意性地示出根據本揭示內容各種實施方式的反熔絲元件的橫截面圖。第2A圖繪示出根據本揭示內容的各種實施方式的電壓-時間圖。

如第1圖所示，提供或接收一個或多個反熔絲元件100。儘管第1圖僅示出了單個反熔絲元件100，但是應該理解，可以在晶圓上的半導體結構中提供或形成多個反熔絲元件100。此外，可以包括或設置諸如電晶體、電容器等其他半導體裝置在反熔絲元件100附近。

反熔絲元件100包括第一導體110、第二導體120和設置在第一導體110和第二導體120之間的介電層130。在一些實施方式中，第一導體110和第二導體120分別包括金屬或其他合適的導電材料，例如摻雜的半導體材料。摻雜的半導體材料可以是摻雜的多晶矽。在一些實施方式中，介電層130包括二氧化矽(SiO₂)、氮化矽(SiN)、氧化矽-氧氮化矽-氧化矽(ONO)或其組合。在一些實施 方式中，介電層130包括閘極氧化物(gate oxide，GOX)。在一些實施方式中，介電層130的厚度為25埃(Å)至30埃。

隨後，在第一導體110和第二導體120之間依序施加兩個不同的電壓。請參閱第2A圖以詳細說明。在第一時段t1內，施加第一電壓V1於第一導體110和第二導體120之間。介電層130具有崩潰電壓(breakdown voltage)VB。第一電壓V1小於崩潰電壓VB。在施加第一電壓V1之後，在第一導體110和第二導體120之間施加第二電壓V2，以在第二時段t2內熔斷反熔絲元件100，其中第二電壓V2大於崩潰電壓VB。

通常，反熔絲元件100在積體電路裝置和製程的領域內被用於實現多種目的，包括編程可變電路連接，或以冗餘電路元件替換有缺陷的電路元件。在向第一導體110和第二導體120施加足夠的電壓和電流時，介電層130會崩潰。反熔絲元件100的介電層130上的電阻編碼反熔絲元件100的「導通(on)」或「斷開(off)」狀態。在崩潰之後，介電層130上的崩潰後電阻顯著降低，表明「導通」狀態。反熔絲元件100的開關狀態可藉由電阻測量電路來讀取。

應注意，因為第一電壓V1小於如第2A圖所示的崩潰電壓VB，所以電荷將累積在第一導體110和第二導體120上而不流經介電層130，在第一時段t1內，介電層130沒有崩潰。隨後，將大於崩潰電壓VB的第二電壓V2施加在第一導體110和第二導體120之間以使介電層130崩潰，此 時，先前所累積的電荷流過介電層130以協助在介電層130中形成導電路徑。因此，反熔絲元件100可以具有穩定且足夠低的崩潰後電阻。更具體地，崩潰後電阻幾乎不隨不同的測量電壓而變化。此外，即使介電層130的厚度不是非常均勻，反熔絲元件100仍然可以具有穩定且足夠低的崩潰後電阻。

在一些實施方式中，第一電壓V1和第二電壓V2由第1圖中所示的電壓源140提供。在一些實施方式中，如第2A圖所示，在第一時段t1內，第一電壓V1是定值。在一些實施方式中，如第2A圖所示，在第二時段t2內，第二電壓V2是定值。在一些實施方式中，如第2A圖所示，第二時段t2緊接在第一時段t1之後。在一些實施方式中，如第2A圖所示，第一時段t1等於第二時段t2，但不限於此。

請參考第2B圖。第2B圖繪示出根據本揭示內容的各種實施方式的電壓-時間圖。第2B圖和第2A圖之間的區別在於，在第2B圖中，第一時段t1大於第二時段t2。

請參考第3A圖。第3A圖繪示出根據本揭示內容的各種實施方式的電壓-時間圖。在一些實施方式中，如第3A圖所示，在施加第一電壓V1之後並且在施加第二電壓V2之前，在第三時段t3內，在第一導體110和第二導體120之間施加第三電壓V3，其中第三電壓V3介於第一電壓V1和崩潰電壓VB之間。

在一些實施方式中，第三電壓V3由第1圖中所示的電壓源140提供。在一些實施方式中，如第3A圖所示， 在第三時段t3內，第三電壓V3是定值。在一些實施方式中，如第3A圖所示，第三時段t3緊接在第一時段t1之後。在一些實施方式中，如第3A圖所示，第二時段t2緊接在第三時段t3之後。在一些實施方式中，如第3A圖所示，第一時段t1、第二時段t2和第三時段t3是相等的，但不限於此。在一些實施方式中，第一電壓V1是崩潰電壓VB的35%-45%，第三電壓V3是崩潰電壓VB的75%-85%，第二電壓V2是崩潰電壓VB的115%-125%。

請參考第3B圖。第3B圖繪示出根據本揭示內容的各種實施方式的電壓-時間圖。第3B圖和第3A圖之間的區別在於，在第3B圖中，第一時段t1大於第三時段t3，並且第三時段t3大於第二時段t2。

請參考第3C圖。第3C圖繪示出根據本揭示內容的各種實施方式的電壓-時間圖。第3C圖和第3A圖之間的區別在於，在第3C圖中，第二時段t2大於第一時段t1和第三時段t3中的每一個。在一些實施方式中，如第3C圖所示，第二時段t2等於第一時段t1和第三時段t3的總時段。在一些實施方式中，如第3C圖所示，第一時段t1等於第三時段t3。

請參考第4A圖。第4A圖繪示出根據本揭示內容的各種實施方式的電壓-時間圖。如第4A圖所示，在一些實施方式中，第一電壓V1為崩潰電壓VB的35%-45%，第三電壓V3為崩潰電壓VB的55%-65%，第二電壓V2是崩潰電壓VB的115%-125%。

請參考第4B圖。第4B圖繪示出根據本揭示內容 的各種實施方式的電壓-時間圖。如第4B圖所示，第一電壓V1為崩潰電壓VB的35%-45%，第三電壓V3為崩潰電壓VB的85%-95%，第二電壓V2是崩潰電壓VB的115%-125%。

請參考第5圖。第5圖繪示出根據本揭示內容的各種實施方式的電壓-時間圖。在一些實施方式中，如第5圖所示，在施加第三電壓V3之後並且在施加第二電壓V2之前，在第四時段t4內，在第一導體110和第二導體120之間施加第四電壓V4，其中第四電壓V4介於第三電壓V3和崩潰電壓VB之間。

在一些實施方式中，第四電壓V4由第1圖中所示的電壓源140提供。在一些實施方式中，如第5圖所示，在第四時段t4內，第四電壓V4是定值。在一些實施方式中，如第5圖所示，第四時段t4緊接在第三時段t3之後。在一些實施方式中，如第5圖所示，第二時段t2緊接在第四時段t4之後。在一些實施方式中，如第5圖所示，第一時段t1、第二時段t2、第三時段t3和第四時段t4是相等的，但不限於此。

請參考第6圖。第6圖繪示出根據本揭示內容的各種實施方式的電壓-時間圖。在一些實施方式中，如第6圖所示，在施加第四電壓V4之後並且在施加第二電壓V2之前，在第五時段t5內，在第一導體110和第二導體120之間施加第五電壓V5，其中第五電壓V5介於第四電壓V4和崩潰電壓VB之間。

在一些實施方式中，第五電壓V5由第1圖中所 示的電壓源140提供。在一些實施方式中，如第6圖所示，在第五時段t5內，第五電壓V5是定值。在一些實施方式中，如第6圖所示，第五時段t5緊接在第四時段t4之後。在一些實施方式中，如第6圖所示，第二時段t2緊接在第五時段t5之後。在一些實施方式中，如第6圖所示，第一時段t1、第二時段t2、第三時段t3、第四時段t4和第五時段t5是相等的，但不限於此。

請參考第7圖。第7圖繪示出根據本揭示內容的各種實施方式的電壓-時間圖。在一些實施方式中，如第7圖所示，在施加第二電壓V2之後，在第六時段t6內，在第一導體110和第二導體120之間施加第六電壓V6，其中第六電壓V6大於第二電壓V2。

在一些實施方式中，第六電壓V6由第1圖中所示的電壓源140提供。在一些實施方式中，如第7圖所示，在第六時段t6內，第六電壓V6是定值。在一些實施方式中，如第7圖所示，第六時段t6緊接在第二時段t2之後。在一些實施方式中，如第7圖所示，第一時段t1、第二時段t2、第三時段t3、第四時段t4、第五時段t5和第六時段t6是是相等的，但不限於此。

請參考第2A、2B、3A、3B、3C、4A、4B和5圖。在一些實施方式中，在施加第二電壓V2之後，在第六時段t6(未繪於這些圖中)內在第一導體110和第二導體120之間施加第六電壓V6(未繪於這些圖中)，其中第六電壓V6大於第二電壓V2。

測量崩潰後電阻

提供實施例和比較例。在實施例和比較例中，反熔絲元件100用於被熔斷。反熔絲元件100包括第一導體110、第二導體120和設置在第一導體110和第二導體120之間的介電層130。介電層130是SiO₂層，厚度為25埃，崩潰電壓約為4.2V。在熔斷反熔絲元件100之後，測量反熔絲元件100的崩潰後電阻。結果繪於第8圖。第8圖繪示根據實施例和比較例的崩潰後電阻-電壓圖。

在實施例中，在第一導體110和第二導體120之間施加一系列不同電壓以熔斷反熔絲元件100。請參閱第7圖以詳細說明。電壓V1、V3、V4、V5、V2和V6分別為1V、2V、3V、4V、5V和6V。時段t1、t3、t4、t5、t2和t6分別為5ms。在不同電壓下測量反熔絲元件100的崩潰後電阻。通過上述操作熔斷並測量五個反熔絲元件100。測量結果是第8圖中所示的數據點810。數據點810在各測量電壓下幾乎重疊。

另一方面，在比較例中，在3ms的時段內，在第一導體110和第二導體120之間施加6V的單一固定電壓以熔斷反熔絲元件100。在不同電壓下測量反熔絲元件100的崩潰後電阻。通過上述操作熔斷並測量三個反熔絲元件100。測量結果是第8圖中所示的數據點820。

請參考第8圖。從數據點810可以看出，實施例中的反熔絲元件100的崩潰後電阻幾乎不隨著不同的測量 電壓而變化。相反地，從數據點820可以看出，比較例中的反熔絲元件100的崩潰後電阻會隨不同的測量電壓變化。此外，在各測量電壓下，實施例的反熔絲元件100的崩潰後電阻低於比較例的反熔絲元件100的崩潰後電阻。因此可知，實施例的反熔絲元件100具有穩定且足夠低的崩潰後電阻。

鑑上述，在施加電壓以在導體之間熔斷包括導體和介電層的反熔絲元件之前，施加至少另一個小於介電層的崩潰電壓的電壓以在導體上累積電荷，對於熔斷反熔絲元件是有利的，因此反熔絲元件可以具有穩定且足夠低的崩潰後電阻。

儘管已經參考某些實施方式相當詳細地描述了本發明，但是亦可能有其他實施方式。因此，所附權利要求的精神和範圍不應限於此處包含的實施方式的描述。

對於所屬技術領域人員來說，顯而易見的是，在不脫離本發明的範圍或精神的情況下，可以對本發明的結構進行各種修改和變化。鑑於前述內容，本發明意圖涵蓋落入所附權利要求範圍內的本發明的修改和變化。

V1‧‧‧第一電壓

V2‧‧‧第二電壓

VB‧‧‧崩潰電壓

t1‧‧‧第一時段

t2‧‧‧第二時段

Claims (18)

1. 一種熔斷反熔絲元件的方法，包括：接收一反熔絲元件，該反熔絲元件包括一第一導體、一第二導體和設置在該第一導體和該第二導體之間的一介電層，其中該介電層具有一崩潰電壓；在一第一時段內，施加一第一電壓於該第一導體與該第二導體之間，其中該第一電壓小於該崩潰電壓，該介電層沒有崩潰；以及在施加該第一電壓之後，在一第二時段內，施加一第二電壓於該第一導體與該第二導體之間，以熔斷該反熔絲元件，其中該第二電壓大於該崩潰電壓。
2. 如請求項1所述之方法，其中在該第一時段內，該第一電壓是一定值。
3. 如請求項1所述之方法，其中在該第二時段內，該第二電壓是一定值。
4. 如請求項1所述之方法，其中該第二時段緊接在該第一時段之後。
5. 如請求項1所述之方法，其中該第一時段等於該第二時段。
6. 如請求項1所述之方法，其中該第一時段 大於該第二時段。
7. 如請求項1所述之方法，在施加該第一電壓之後並且在施加該第二電壓之前，還包括在一第三時段內，施加一第三電壓於該第一導體與該第二導體之間，其中該第三電壓介於該第一電壓和該崩潰電壓之間。
8. 如請求項7所述之方法，其中在該第三時段內，該第三電壓是一定值。
9. 如請求項7所述之方法，其中該第一時段、該第二時段和該第三時段是相等的。
10. 如請求項7所述之方法，其中該第一時段大於該第三時段，該第三時段大於該第二時段。
11. 如請求項7所述之方法，其中該第二時段等於該第一時段和該第三時段的一總時段。
12. 如請求項7所述之方法，其中該第二時段大於該第一時段和該第三時段中的每一個。
13. 如請求項7所述之方法，其中該第一電壓是該崩潰電壓的35%-45%，該第三電壓是該崩潰電壓的75%-85%，該第二電壓是該崩潰電壓的115%-125%。
14. 如請求項7所述之方法，其中該第一電壓是該崩潰電壓的35%-45%，該第三電壓是該崩潰電壓的55%-65%，該第二電壓是該崩潰電壓的115%-125%。
15. 如請求項7所述之方法，其中該第一電壓是該崩潰電壓的35%-45%，該第三電壓是該崩潰電壓的85%-95%，該第二電壓是該崩潰電壓的115%-125%。
16. 如請求項7所述之方法，在施加該第三電壓之後且在施加該第二電壓之前，還包括在一第四時段內，施加一第四電壓於該第一導體與該第二導體之間，其中該第四電壓介於該第三電壓與該崩潰電壓之間。
17. 如請求項16所述之方法，在施加該第四電壓之後且在施加該第二電壓之前，還包括在一第五時段內，施加一第五電壓於該第一導體與該第二導體之間，其中該第五電壓介於該第四電壓與該崩潰電壓之間。
18. 如請求項17所述之方法，在施加該第二電壓之後，還包括在一第六時段內，施加一第六電壓於該第一導體與該第二導體之間，其中該第六電壓大於該第二電壓。

Images