[go: up one dir, main page]

TWI435217B - 可程式化記憶體及其寫入和讀取方法 - Google Patents

可程式化記憶體及其寫入和讀取方法 Download PDF

Info

Publication number
TWI435217B
TWI435217B TW100105048A TW100105048A TWI435217B TW I435217 B TWI435217 B TW I435217B TW 100105048 A TW100105048 A TW 100105048A TW 100105048 A TW100105048 A TW 100105048A TW I435217 B TWI435217 B TW I435217B
Authority
TW
Taiwan
Prior art keywords
programmable memory
address
length
memory unit
bit
Prior art date
Application number
TW100105048A
Other languages
English (en)
Other versions
TW201235841A (en
Inventor
Shih Chang Chi
Hsiang Sheng Liu
Kuo Jui Sun
Yen Min Chang
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Priority to TW100105048A priority Critical patent/TWI435217B/zh
Priority to US13/398,294 priority patent/US8644076B2/en
Publication of TW201235841A publication Critical patent/TW201235841A/zh
Application granted granted Critical
Publication of TWI435217B publication Critical patent/TWI435217B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/26—Floating gate memory which is adapted to be one-time programmable [OTP], e.g. containing multiple OTP blocks permitting limited update ability

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

可程式化記憶體及其寫入和讀取方法
本發明係關於一種可程式化記憶體及其寫入和讀取方法，尤指一種包含複數個單次可程式化記憶體單元的可程式化記憶體及其寫入和讀取方法。
在積體電路的製造過程中，由於設備機台間的製程參數變異，使得個別的積體電路製造完成後在每一批貨(lot)與貨之間、每一片晶圓(wafer)與晶圓之間，甚至同一片晶圓上的每一顆晶粒(die)與晶粒之間，存在程度不一的製程參數變異，造成積體電路元件，例如：電阻、電容、電晶體等，產生元件參數的變化。因此，由元件組成的電路，例如震盪器或是電壓調整器(Voltage Regulator)等，其頻率或是輸出電壓值會與設計值有所誤差。如果該些電路的參數變異量過大，而超過規格書制訂的誤差範圍，在測試時就會被判定為不良品。因此，積體電路製造廠商往往需要進行微調步驟以修正電路的誤差，藉以提升製造良率(yield)。一般而言，微調步驟大多使用保險絲(fuse)或是金屬絲等之一次可程式化(One-Time Programming，以下簡稱OTP)元件，來達到微調的功能。
一般積體電路常使用的OTP調整方法為雷射修補(laser trim)或是保險絲修補(poly fuse或稱E-fuse)等方法。雷射修補方法係使用多組OTP元件，例如金屬線段，以進行程式化(programming)步驟。在程式化的過程中，高能量的雷射光會使用以燒毀不同的金屬線段。另一方面，保險絲修補方法係使用多組OTP元件，例如多晶矽線段或是金屬線段，以進行程式化步驟。在程式化的過程中，大電流或電壓會使用以燒毀不同的多晶矽線段或是金屬線段。上述程式化過程為一不可逆的破壞性動作，也就是該些OTP元件在程式化後，將無法再次被使用。
為了達到多次可程式化的目的，多次可程式化(Multiple-Time Programming，以下簡稱MTP)元件，例如：可拭除且可程式唯讀記憶體(EPROM)、電子抹除式可編程唯讀記憶體(EEPROM)、快閃記憶體(FLASH MEMORY)等MTP元件，可被使用以實現多次可程式化之目的。然而，MTP元件需要額外的電路和複雜的製程步驟才可獲得，其製程成本較高，且與半導體製程的關聯性高，故不易分散產能風險。
因此，若OTP元件可採用以達到多次可程式化的功能，則可降低製造步驟及成本，且保有多次設定的彈性。在習知技術中美國公告專利第6728137號揭示一種可程式化記憶體架構。參照圖1，該可程式化記憶體10是利用複數組的OTP記憶體區塊15來達到多次可程式化的功能。該可程式化記憶體10藉由控制電路11以經由列解碼器12與行解碼器13來寫入與讀取資料。在運作時，該可程式化記憶體10必須額外利用記錄元件14來記錄哪個或哪些單次可程式化記憶體區塊15已被程式化。
習知架構中的可程式化記憶體10在每次重新寫入資料時，不管資料的位元長度多大，都會寫入一組新的單次可程式化記憶體元件中。因此，即使寫入的資料僅有一位元長度，習知方式都會用到一組完整的的單次可程式化記憶體元件以儲存資料。換言之，習知架構在寫入輸入資料時，會浪費多餘的記憶體空間。
基於上述理由，業界迫切需要一種包含複數個單次可程式化記憶體單元的可程式化記憶體，以解決上述問題。
本發明揭示一種可程式化記憶體及其寫入和讀取方法。根據本發明一實施例，該可程式化記憶體包含複數個單次可程式化記憶體單元、一搜尋單元、一寫入單元及一讀取單元。該等單次可程式化記憶體單元對應複數個位址。該搜尋單元用以在一寫入運作中自該等單次可程式化記憶體單元中，搜尋最接近的可寫入可程式化記憶體單元，或在一讀取運作中自該等單次可程式化記憶體單元中，搜尋最後一組已程式化記憶體單元。該寫入單元用於自該最接近的可寫入可程式化記憶體單元，緊接地寫入一輸入資料的位元長度以及該輸入資料。該讀取單元用於自該最後一組已程式化的記憶體單元中依序讀取資料。
本發明之另一實施範例揭示一種可程式化記憶體的寫入方法，其中該可程式化記憶體包含複數個單次可程式化記憶體單元，對應複數個位址。該寫入方法包含下列步驟：自一起始位址搜尋最接近的可寫入可程式化記憶體單元；以及自該最接近的可寫入可程式化記憶體單元緊接地進行以下資料寫入步驟：寫入一輸入資料的位元長度；及寫入該輸入資料。
本發明之又一實施範例揭示一種可程式化記憶體的讀取方法，其中該可程式化記憶體包含複數個單次可程式化記憶體單元，對應複數個位址。該可程式化記憶體依照上述實施範例所揭示之寫入方法寫入資料。該讀取方法包含下列步驟：自一起始位址搜尋最後一組已程式化記憶體單元；以及依序自該最後一組已程式化的記憶體單元中讀取資料。
本發明在此所探討的方向為一種可程式化記憶體及其寫入和讀取方法。為了能徹底地瞭解本發明，將在下列的描述中提出詳盡的步驟及結構。顯然地，本發明的施行並未限定於相關領域之技藝者所熟習的特殊細節。另一方面，眾所周知的結構或步驟並未描述於細節中，以避免造成本發明不必要之限制。本發明的較佳實施例會詳細描述如下，然而除了這些詳細描述之外，本發明還可以廣泛地施行在其他的實施例中，且本發明的範圍不受限定，其以之後的專利範圍為準。
為更流暢地闡釋本發明之可程式化記憶體的寫入和讀取方法之方法，以下將先描述執行本發明之方法之可程式化記憶體架構。圖2係本發明一實施例之可程式化記憶體20的方塊示意圖，其包含複數個單次可程式化(OTP)記憶體單元22、一搜尋單元24、一寫入單元26及一讀取單元28。該些OTP記憶體單元100、200及300位於一記憶體陣列22內。該搜尋單元24係設計用以在一寫入運作中自該記憶體陣列22中搜尋最接近的可寫入可程式化記憶體單元，或在一讀取運作中自該記憶體陣列22中搜尋最後一組已程式化記憶體單元。該寫入單元26係設計用於自該最接近的可寫入可程式化記憶體單元，緊接地寫入一輸入資料的位元長度以及該輸入資料。該讀取單元28係設計用於自該最後一組已程式化的記憶體單元中依序讀取資料。
參照圖2，在本發明一實施例中，該可程式化記憶體20另包含一檢查單元21，用以檢查該可程式化記憶體20的剩餘位元長度。該檢查單元21係設計用以讀取該可程式化記憶體20之剩餘位元長度，並比較該剩餘位元長度與一待輸入資料Data_in的位元長度。當該剩餘位元長度大於該輸入資料Data_in的位元長度時，該可程式化記憶體20始進行資料寫入步驟。
圖3係本發明一實施例之可程式化記憶體的寫入方法之流程圖。該可程式化記憶體包含複數個單次可程式化記憶體單元，其對應複數個位址。該寫入方法包含下列步驟：自一起始位址搜尋最接近的可寫入可程式化記憶體單元(步驟S20)，及自該最接近的可寫入可程式化記憶體單元緊接地進行以下資料寫入步驟：寫入一輸入資料的位元長度和寫入該輸入資料(步驟S22)。以下將進一步說明本發明之可程式化記憶體的寫入方法。
參照圖2，當該可程式化記憶體20進行一寫入運作時，該搜尋單元24首先自該記憶體陣列22中搜尋最接近的可寫入可程式化記憶體單元，以準備寫入資料。由於該記憶體陣列22中的OTP記憶體單元為一次可程式化元件，故當某一OTP記憶體單元已經程式化後，資料將無法再次被寫入該記憶體單元。因此，該可程式化記憶體20需要該搜尋單元24以選擇未被程式化的OTP記憶體單元。圖4顯示本發明一實施例之該搜尋單元24的方塊示意圖。該搜尋單元24包含一位址給定單元242、一檢查單元244和一位移單元246。該位址給定單元242用以提供一起始位址或一更新位址至該記憶體陣列22。該檢查單元244用以檢查該起始位址或該更新位址所對應的單次可程式化記憶體單元之已寫入資料位元長度。該位移單元246用以根據該檢查單元244的檢查結果提供該更新位址至該位址給定單元242。
現以一實施例說明本發明之該可程式化記憶體20的運作方式。請同時參照圖4及圖5，在該可程式化記憶體20執行一寫入運作時，該位址給定單元242首先提供一起始位址，例如位址“0x0000”，至該記憶體陣列22。接著，該檢查單元244檢查位址“0x0000”所對應的OTP記憶體單元(本實施例為記憶體單元100)是否已經程式化。在本發明一實施例中，該檢查單元244係藉由檢查該OTP記憶體單元100的一標示欄110所儲存之資料以判斷該記憶體單元100是否已經程式化。若該標示欄110儲存位元“0”，代表該OTP記憶體單元100尚未寫入資料，故位址“0x0000”所對應的OTP記憶體單元100即為最接近的可寫入可程式化記憶體單元。參照圖5，在本實施例中該標示欄110儲存位元“X”，代表該OTP記憶體單元100已經程式化，且已寫入X位元長度之資料。因此，該位移單元246會將位元“0x0000”與已寫入的位元長度(此處為X位元長度)加總，以獲得一更新位址(位址“0x0000+X”)。
接著，該位址給定單元242提供該更新位址(位址“0x0000+X”)至該記憶體陣列22。該檢查單元244根據該更新位址檢查對應的OTP記憶體單元(本實施例為記憶體單元200)的已寫入資料位元長度。如圖5所示，該OTP記憶體單元200已寫入Y位元長度之資料。故該位移單元246再次將位址“0x0000+X”與寫入的Y位元長度加總，以獲得下一更新位址(位址“0x0000+X+Y”)。
接著，該位址給定單元242提供該下一更新位址(位址“0x0000+X+Y”)至該記憶體陣列22。該檢查單元244根據該更新位址檢查對應的OTP記憶體單元(本實施例為記憶體單元300)的已寫入資料位元長度。如圖5所示，該OTP記憶體單元300中的標示欄330儲存位元“0”，代表該OTP記憶體單元300尚未寫入資料，故位址“0x0000+X+Y”所對應的OTP記憶體單元300即為最接近的可寫入可程式化記憶體單元。
相較於習知架構，本發明所揭示之可程式化記憶體20係利用OTP記憶體單元的標示欄以判斷該記憶體單元是否已經程式化。因此，本發明所揭示之可程式化記憶體20不需要額外的記錄元件來記錄已經程式化的OTP記憶體單元。此外，該可程式化記憶體20在每次重新寫入資料時，會依據資料的位元長度配置記憶體空間，再記錄寫入的資料位元長度於標示欄中。因此，只要藉由檢查OTP記憶體單元的標示欄所儲存之資料，即可得知本次寫入資料的記憶體單元之最新位址。換言之，使用本發明所揭示之可程式化記憶體20可充分利用記憶體單元之儲存空間。
另一方面，當輸入資料Data_in寫入至該記憶體陣列22中的該些OTP記憶體單元後，一讀取步驟將被執行以讀取該些寫入的資料。圖6係本發明一實施例之可程式化記憶體的讀取方法之流程圖。依照前述步驟寫入資料後，該讀取方法包含下列步驟：自一起始位址搜尋最後一組已程式化記憶體單元(步驟S50)，及依序自該最後一組已程式化的記憶體單元中讀取資料(步驟S52)。現以一實施例說明本發明之該可程式化記憶體10的的讀取方法。
請同時參照圖4及圖7，當該可程式化記憶體20進行一讀取運作時，該搜尋單元24會自該記憶體陣列22中搜尋最後一組已程式化記憶體單元，以準備讀取資料。在運作時，首先該位址給定單元242提供一起始位址，例如位址“0x0000”，至該記憶體陣列22。接著，該檢查單元244檢查位址“0x0000”所對應的OTP記憶體單元(本實施例為記憶體單元100)的已寫入資料位元長度。在本實施例中，該檢查單元244係檢查該記憶體單元100的標示欄110所儲存之資料。若該標示欄110儲存位元“0”，代表該記憶體陣列22中的每一記憶體單元均未寫入資料，故將終止該讀取運作。
在本實施例中，該標示欄110儲存位元“Z”，代表該OTP記憶體單元100已經程式化，且已寫入Z位元長度之資料。故該位移單元246會將位元“0x0000”與已寫入的位元長度(此處為Z位元長度)加總，以獲得一更新位址(位址“0x0000+Z”)。接著，該位址給定單元242提供該更新位址(位址“0x0000+Z”)至該記憶體陣列22。該檢查單元244檢查位址“0x0000+Z”所對應的記憶體單元(本實施例為記憶體單元200)的已寫入資料位元長度。若該記憶體單元的已寫入資料位元長度等於零時，則該位址“0x0000+Z”的前一位址，亦即位址“0x0000”，所對應的OTP記憶體單元100即為該最後一組已程式化的記憶體單元。
此外，若位址“0x0000+Z”所對應的記憶體單元的已寫入資料位元長度大於零時，則該位移單元246再次將位址“0x0000+Z”與寫入的位元長度加總，以獲得另一更新位址。接著重覆上述步驟，以根據另一更新位址的前一位址而從該些OTP記憶體單元中選擇最後一組已程式化的記憶體單元。該讀取單元28將自該最後一組已程式化的記憶體單元中依序讀取寫入資料。
根據本發明之實施例的每一單元可藉由全硬體的方式實現、全軟體的方式實現或包含硬體和軟體的元件所實現。此外，該單元也可藉由電腦程式產品而實現。該電腦程式產品可由電腦可用或電腦可讀取的媒介存取，其提供程式碼以藉由或連接至一電腦或任何指令執行系統運作。該電腦可用或電腦可讀取的媒介存取可以為任何裝置，其可包容、儲存、通訊、傳播、或傳送程式以藉由或連接至一電腦或任何指令執行系統運作。
本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。
10．．．可程式化記憶體
11．．．控制電路
12．．．列解碼器
13．．．行解碼器
14．．．記錄元件
15．．．OTP記憶體區塊
20．．．可程式化記憶體
21．．．檢查單元
22．．．記憶體陣列
24．．．搜尋單元
242．．．位址給定單元
244．．．檢查單元
246．．．位移單元
26．．．寫入單元
28．．．讀取單元
100,200,300．．．OTP記憶體單元
110,220,330．．．標示欄
S20~S22．．．步驟
S50~S52．．．步驟
圖1顯示一習知可程式化記憶體的方塊示意圖；
圖2係本發明一實施例之可程式化記憶體的方塊示意圖；
圖3係本發明一實施例之可程式化記憶體的寫入方法之流程圖；
圖4顯示本發明一實施例之該搜尋單元的方塊示意圖；
圖5顯示本發明一實施例之可程式化記憶體之寫入方式；
圖6係本發明一實施例之可程式化記憶體的讀取方法之流程圖；及
圖7顯示本發明一實施例之可程式化記憶體之讀取方式。
20．．．可程式化記憶體
21．．．檢查單元
22．．．記憶體陣列
24．．．搜尋單元
26．．．寫入單元
28．．．讀取單元
100．．．OTP記憶體單元
200．．．OTP記憶體單元
300．．．OTP記憶體單元

Claims (16)

  1. 一種可程式化記憶體的寫入方法，該可程式化記憶體包含複數個單次可程式化記憶體單元，對應複數個位址，該寫入方法包含下列步驟：自一起始位址搜尋最接近的可寫入可程式化記憶體單元；讀取該可程式化記憶體之剩餘位元長度；比較該剩餘位元長度與該輸入資料的位元長度；以及當該剩餘位元長度大於該輸入資料的位元長度時，自該最接近的可寫入可程式化記憶體單元緊接地進行以下資料寫入步驟：寫入一輸入資料的位元長度；及寫入該輸入資料。
  2. 如請求項1所述之寫入方法，其中自一起始位址搜尋最接近的可寫入可程式化記憶體單元之步驟，包含下列步驟：自該起始位址，檢查對應的單次可程式化記憶體單元的已寫入資料位元長度；以及根據檢查結果，選擇該最接近的可寫入可程式化記憶體單元，以緊接地寫入該輸入資料。
  3. 如請求項2所述之寫入方法，其中自該起始位址檢查對應的單次可程式化記憶體單元的已寫入資料位元長度之步驟，包含下列步驟：(a1)讀取該起始位址所對應的單次可程式化記憶體單元的已寫入資料位元長度，其中該已寫入資料位元長度大於零； (a2)將該起始位址與該已寫入位元長度加總，以獲得一次一位址；(a3)將該次一位址作為一更新的起始位址，重複上述步驟，直到該更新的起始位址所對應的單次可程式化記憶體單元的已寫入資料位元長度等於零；以及指定步驟(a3)所對應的單次可程式化記憶體單元為最接近的可寫入可程式化記憶體單元。
  4. 如請求項2所述之寫入方法，其中自該起始位址檢查對應的單次可程式化記憶體單元的已寫入資料位元長度之步驟，包含下列步驟：讀取該起始位址所對應的單次可程式化記憶體單元的已寫入資料位元長度，其中該資料位元長度等於零；以及指定該起始位址所對應的該單次可程式化記憶體單元為該最接近的可寫入可程式化記憶體單元。
  5. 如請求項1所述之寫入方法，其中每一單次可程式化記憶體單元具有一位元(1-bit)長度的資料位元儲存區域。
  6. 一種可程式化記憶體的讀取方法，該可程式化記憶體包含複數個單次可程式化記憶體單元，對應複數個位址，該可程式化記憶體依照如請求項1所述之寫入方法寫入資料，該讀取方法包含下列步驟：自一起始位址搜尋最後一組已程式化記憶體單元；以及依序自該最後一組已程式化的記憶體單元中讀取資料。
  7. 如請求項6所述之讀取方法，其中自一起始位址搜尋最後 一組已程式化記憶體單元之步驟，包含下列步驟：自該起始位址，檢查對應的單次可程式化記憶體單元的已寫入資料位元長度；以及根據檢查結果，選擇該最後一組已程式化的記憶體單元，以依序讀取資料。
  8. 如請求項7所述之讀取方法，其中自該起始位址檢查對應的單次可程式化記憶體單元的已寫入資料位元長度之步驟，包含下列步驟：讀取該起始位址所對應的單次可程式化記憶體單元的已寫入資料位元長度，其中該已寫入資料位元長度大於零；將該起始位址與該已寫入資料位元長度加總，以獲得一次一位址；將該次一位址作為一更新的起始位址，重複上述步驟，直到該更新的起始位址所對應的單次可程式化記憶體單元的已寫入資料位元長度等於零；以及若該更新的起始位址所對應的該單次可程式化記憶體單元的已寫入資料位元長度為零，返回該更新的起始位址之一前一位址；以及指定該前一位址所對應的該單次可程式化記憶體單元為該最後一組已程式化的記憶體單元。
  9. 如請求項7所述之讀取方法，其中每一單次可程式化記憶體單元具有一位元(1-bit)長度的資料位元儲存區域。
  10. 一種可程式化記憶體，包含：複數個單次可程式化記憶體單元，對應複數個位址； 一搜尋單元，用以在一寫入運作中自該等單次可程式化記憶體單元中，搜尋最接近的可寫入可程式化記憶體單元，或在一讀取運作中自該等單次可程式化記憶體單元中，搜尋最後一組已程式化記憶體單元；一寫入單元，用於自該最接近的可寫入可程式化記憶體單元，緊接地寫入一輸入資料的位元長度以及該輸入資料；以及一讀取單元，用於自該最後一組已程式化的記憶體單元中依序讀取資料。
  11. 如請求項10所述之可程式化記憶體，其中每一單次可程式化記憶體單元具有一位元(1-bit)長度的資料位元儲存區域。
  12. 如請求項10所述之可程式化記憶體，其中該可程式化記憶體單元更包含一檢查單元，用以檢查該可程式化記憶體的剩餘位元長度。
  13. 如請求項10所述之可程式化記憶體，其中該搜尋單元更包含：一位址給定單元，用以提供一起始位址或一更新位址至該等單次可程式化記憶體單元；一檢查單元，用以檢查該起始位址或該更新位址所對應的單次可程式化記憶體單元的已寫入資料位元長度；一位移單元，用以根據該檢查單元的檢查結果提供該更新位址至該位址給定單元。
  14. 如請求項13所述之可程式化記憶體，其中當該可程式化記憶體執行該寫入運作時，當該起始位址或該更新位址所對 應的單次可程式化記憶體單元的已寫入資料位元長度等於零時，則該起始位址或該更新位址所對應的該單次可程式化記憶體單元為該最接近的可寫入可程式化記憶體單元。
  15. 如請求項13所述之可程式化記憶體，其中當該可程式化記憶體執行該寫入運作時，當該起始位址所對應的單次可程式化記憶體單元的已寫入資料位元長度大於零時，則該位移單元將該起始位址與該位元長度加總，以獲得該更新位址。
  16. 如請求項13所述之可程式化記憶體，其中當該可程式化記憶體執行該讀取運作時，當該起始位址或該更新位址所對應的單次可程式化記憶體單元之已寫入資料位元長度等於零時，該位移單元將提供該起始位址或該更新位址之前一位址至該位址給定單元，且該前一位址所對應的單次可程式化記憶體單元為該最後一組已程式化的記憶體單元。
TW100105048A 2011-02-16 2011-02-16 可程式化記憶體及其寫入和讀取方法 TWI435217B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100105048A TWI435217B (zh) 2011-02-16 2011-02-16 可程式化記憶體及其寫入和讀取方法
US13/398,294 US8644076B2 (en) 2011-02-16 2012-02-16 Programmable memory device and memory access method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100105048A TWI435217B (zh) 2011-02-16 2011-02-16 可程式化記憶體及其寫入和讀取方法

Publications (2)

Publication Number Publication Date
TW201235841A TW201235841A (en) 2012-09-01
TWI435217B true TWI435217B (zh) 2014-04-21

Family

ID=46636765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105048A TWI435217B (zh) 2011-02-16 2011-02-16 可程式化記憶體及其寫入和讀取方法

Country Status (2)

Country Link
US (1) US8644076B2 (zh)
TW (1) TWI435217B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6035760B2 (ja) * 2012-02-07 2016-11-30 セイコーエプソン株式会社 半導体記憶装置及び半導体記憶装置の制御方法
KR101994350B1 (ko) * 2012-12-28 2019-07-01 삼성디스플레이 주식회사 멀티-타임 프로그래머블 동작의 오류 검출 방법 및 이를 채용한 유기 발광 표시 장치
US10379785B2 (en) 2015-05-15 2019-08-13 Cryptography Research, Inc Virtual one-time programmable memory management
CN110489351B (zh) * 2018-05-14 2021-03-09 英韧科技(上海)有限公司 芯片指纹管理装置及安全芯片
CN108875075A (zh) * 2018-07-09 2018-11-23 深圳市道通智能航空技术有限公司 无人机系统日志的存储方法及无人机图传系统
TWI715371B (zh) 2019-12-25 2021-01-01 新唐科技股份有限公司 一次性可編程記憶體裝置及其容錯方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728137B1 (en) 2003-04-29 2004-04-27 Ememory Technology Inc. Method for programming and reading a plurality of one-time programmable memory blocks
TWI271620B (en) * 2005-06-16 2007-01-21 Ememory Technology Inc Method and apparatus for performing multi-programmable function with one-time programmable memories
US20080091901A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Method for non-volatile memory with worst-case control data management
TWI430275B (zh) * 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
JP5328020B2 (ja) * 2009-01-15 2013-10-30 セイコーインスツル株式会社 メモリ装置及びメモリアクセス方法
WO2010096915A1 (en) * 2009-02-27 2010-09-02 Sidense Corp. Low power antifuse sensing scheme with improved reliability
US8401186B2 (en) * 2010-11-29 2013-03-19 Beijing Z&W Technology Consulting Co., Ltd. Cloud storage data access method, apparatus and system based on OTP

Also Published As

Publication number Publication date
US8644076B2 (en) 2014-02-04
US20120206971A1 (en) 2012-08-16
TW201235841A (en) 2012-09-01

Similar Documents

Publication Publication Date Title
TWI435217B (zh) 可程式化記憶體及其寫入和讀取方法
US8601331B2 (en) Defective memory block remapping method and system, and memory device and processor-based system using same
US7433247B2 (en) Method and circuit for reading fuse cells in a nonvolatile memory during power-up
JP4642018B2 (ja) 不揮発性半導体装置および不揮発性半導体装置の消去動作不良自動救済方法
US7254086B2 (en) Method for accessing memory
CN102403039A (zh) 半导体存储器件及其操作方法
US9281075B2 (en) Memory programming method and apparatus
JP2005293659A (ja) メモリ装置とリファレンス電流設定方法
US20180308562A1 (en) Non-volatile memory repair circuit
JP2008108326A (ja) 記憶装置およびその自己テスト方法
US9230692B2 (en) Apparatuses and methods for mapping memory addresses to redundant memory
US9093178B1 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
CN102646452B (zh) 可编程存储器及其写入和读取方法
US20140281678A1 (en) Memory controller and memory system
CN114303200A (zh) 存储器装置和用于监测存储器装置的性能的方法
CN116259352A (zh) 一种非易失性存储自适应控制系统
JP4880999B2 (ja) 半導体集積回路およびその検査方法
US9240243B2 (en) Managing of the erasing of operative pages of a flash memory device through service pages
JP2012155788A (ja) Ｎａｎｄ型フラッシュメモリ
JP2009032313A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のテスト方法
US11837311B2 (en) Integrated circuit, memory and operation method of memory
TWI779610B (zh) 偵測快閃記憶體模組的方法及相關的系統晶片
CN117573155B (zh) 产品信息处理方法及芯片
CN117891471A (zh) 可重复编程烧写efuse的方法和电路
CN106910530B (zh) 集成电路和存储器件