[go: up one dir, main page]

TWI416673B - 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板 - Google Patents

覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板 Download PDF

Info

Publication number
TWI416673B
TWI416673B TW097110947A TW97110947A TWI416673B TW I416673 B TWI416673 B TW I416673B TW 097110947 A TW097110947 A TW 097110947A TW 97110947 A TW97110947 A TW 97110947A TW I416673 B TWI416673 B TW I416673B
Authority
TW
Taiwan
Prior art keywords
resin
layer
resin composition
semiconductor package
build
Prior art date
Application number
TW097110947A
Other languages
English (en)
Other versions
TW200849506A (en
Inventor
Kenya Tachibana
Masahiro Wada
Takuya Hatao
Original Assignee
Sumitomo Bakelite Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co filed Critical Sumitomo Bakelite Co
Publication of TW200849506A publication Critical patent/TW200849506A/zh
Application granted granted Critical
Publication of TWI416673B publication Critical patent/TWI416673B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00—Compositions of unspecified macromolecular compounds
    • C08L101/12—Compositions of unspecified macromolecular compounds characterised by physical features, e.g. anisotropy, viscosity or electrical conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
本發明係有關半導體封裝，更詳細言之，係有關覆晶半導體封裝。
伴隨著近年來電子機器之高機能化及輕薄短小化之要求，電子零件之高密度積體化、甚至於高密度安裝化係不斷進展，而此等電子機器所使用之半導體封裝係比以往更為逐漸小型化。
由於使用以往的導線架(lead frame)之型態之半導體封裝的小型化係有極限，故最近提案如在電路基板上安裝有半導體元件之球柵陣列(ball grid array；亦即BGA)‘晶片尺寸封裝(chip scale package；亦即CSP)等區域安裝型半導體封裝方式。在此等半導體封裝中，就將搭載於BGA之半導體元件予以接續至電路基板的方式而言，係已知有引線接合(wire bonding)方式或捲帶自動接合(tape automated bonding；亦即TAB)方式、或是覆晶(flip chip；亦即FC)方式等，但最近係熱烈提案使用有利於半導體封裝小型化之覆晶接續方式的BGA或CSP的構造。
在此，比起引線接合接續方式，覆晶接續方式之安裝係被視為具有可使安裝面積變小之優點。另外，覆晶安裝係因電路配線為短，而亦具有電特性為優良之特徵。覆晶安裝係在強烈要求小型薄型之攜帶機器之電路、或重視電特性之高頻電路等方面為優異的接續方式。
在覆晶安裝中，就接續半導體之中介片(interposer)而言，一般係使用具有芯層與增層者。此中介片係為了因應更進一步之高密度安裝、或是工作頻率高速化之要求，而提案有一種薄型增疊中介片(例如專利文獻1)，其係藉由使芯層之厚度變薄、或採用不設置芯層而將於樹脂等形成配線圖案之積層體作為中介片使用的無芯構造，而使中介片整體之厚度變薄，並使層間接續長度變短以對應高頻率。
另外，為了對應更進一步之高頻傳送，可使用在中介片增層之連續縱方向的接續，亦即所謂堆疊通孔接續。堆疊通孔係將通孔(via)直線性地疊積複數層而成者，因可縮短配線距離而可有效地降低電感(例如專利文獻2)。
經覆晶安裝之半導體封裝係為了確保半導體元件、電路基板以及金屬凸塊等接合部之可靠性，通常在半導體元件及電路基板之間隙中會填充補強用之樹脂組成物(底部填充劑(underfill))。底部填充劑材料可廣泛地使用以往以環氧樹脂為首之熱硬化性樹脂。
此半導體裝置係由將矽晶片之主動面朝著電路基板側隔介導電性材料而電性接續於電路基板，並以熱硬化性樹脂組成物填充矽晶片與電路基板之間隙並使其硬化而成的半導體裝置。另外，此熱硬化性樹脂組成物具有與熱硬化性樹脂進行化學鍵結之碳原子數10以上30以下之直鏈狀脂肪族烴化合物。該半導體裝置係在具有高溫度循環之可靠性之同時，亦可以低溫、小之剪力或是不會損傷矽晶片或電路基板之方式來移除矽晶片者(例如專利文獻3)。
[專利文獻1]日本特開2006－24842號公報[專利文獻2]日本特開2001－35960號公報[專利文獻3]日本特開平11－233571號公報
然而，上述文獻所記載之先前技術，仍有以下數點之改善餘地。
第一：一般而言，電路基板與半導體元件之線膨脹係數為不同，電路基板係由包含有機樹脂之材料所構成，而具有比半導體元件大之線膨脹係數。因此，具有在電路基板上安裝有半導體元件之構造的半導體封裝若受到熱歷程，則因兩者之線膨脹係數之不同，而會使電路基板產生翹曲。
即使是在採用不具芯材之無芯構造的薄型增疊中介片中，亦有會產生翹曲之問題。
第二：依據所使用之電路基板之內層電路構成，而使半導體封裝之溫度循環可靠性大幅地有所不同。具體而言，依據存在於芯層之穿通孔(through hole)之數目、或存在於增層之堆疊通孔之數目，該可靠性會大幅地變化。
中介片會成為具有堆疊通孔接續之電路基板，其可靠性則成為問題。
第三：近年來，半導體元件之構成材料、或是接續半導體元件與電路基板之金屬凸塊之材料係逐漸使用與以往不同者，而關於底部填充劑係亦要求重新設計成適合此等 者。另外，從環境調和之觀點來看，凸塊之構成材料逐漸變成以不含鉛之材料作為主流。
上述破裂等損傷之發生係在使用無鉛焊接(lead－free soldering)時為更加明顯。由於無鉛焊接之韌性不充足，故在金屬凸塊與半導體元件或電路基板的界面容易發生破裂。
本發明係有鑒於上述課題而創作者，其目的係解決先前技術中之課題，尤其本發明之目的係提供一種覆晶半導體封裝、增層材料、以及密封樹脂組成物，其係當於半導體封裝用電路基板適用具有堆疊通孔之電路基板時，能確實地抑制或降低破裂或剝離之發生而提高可靠性，並藉由提升電路基板內層電路之設計自由度，而可縮短內層電路之接續配線長度以降低電感。
前述之目的係藉由下述[1]至[11]所記載之本發明而達成。
[1]一種覆晶半導體封裝用之接續構造，該構造具有：具備芯層與增層之電路基板、隔介金屬凸塊而接續於前述電路基板之半導體元件、以及封入於前述半導體元件與前述電路基板之間之密封樹脂組成物；其中，前述密封樹脂組成物之硬化物之玻璃轉移溫度為60℃以上150℃以下，且其從室溫至玻璃轉移溫度為止之線膨脹係數為15 ppm/℃以上35ppm/℃以下；前述增層之硬化物之玻璃轉移溫度為170℃以上，且其在玻璃轉移 溫度以下之面方向之線膨脹係數為40ppm/℃以下；並且，在前述芯層之至少一單側之增層具有堆疊通孔。
[2]如上述[1]記載之覆晶半導體封裝用之接續構造，其中，前述增層之樹脂部係由含有環氧樹脂、酚樹脂、氰酸酯樹脂、三樹脂、雙馬來醯亞胺樹脂、聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、苯并環丁烯樹脂中之至少一種或複數種的樹脂組成物所構成。
[3]如上述[1]或[2]記載之覆晶半導體封裝用之接續構造，其中，在前述芯層之兩側具備具有堆疊通孔之增層。
[4]如上述[1]至[3]中任一項記載之覆晶半導體封裝用之接續構造，其中，前述芯層具有穿通孔。
[5]如上述[1]至[4]中任一項記載之覆晶半導體封裝用之接續構造，其中，前述芯層具有穿通孔，並隔介增層之堆疊通孔而使穿通孔與半導體元件接續。
[6]如上述[1]至[5]中任一項記載之覆晶半導體封裝用之接續構造，其中，在前述芯層之穿通孔上形成前述增層之堆疊通孔，隔介該堆疊通孔並藉由金屬凸塊而使半導體元件與電路基板接續。
[7]如上述[1]至[6]中任一項記載之覆晶半導體封裝用之接續構造，其中，前述密封樹脂組成物係含有至少一種環氧樹脂，並復含有硬化劑、矽烷偶合劑、以及無機填充材。
[8]如上述[1]至[7]中任一項記載之覆晶半導體封裝用之接續構造，其中，前述密封樹脂組成物之黏度係在50Pa．sec以下(25℃)。
[9]一種增層材料，其係使用於上述[1]至[8]中任一項記載之覆晶半導體封裝用之接續構造中。
[10]一種密封樹脂組成物，其係使用於上述[1]至[8]中任一項記載之覆晶半導體封裝用之接續構造中。
[11]一種電路基板，其係使用於上述[1]至[8]中任一項記載之覆晶半導體封裝用之接續構造中。
本發明相關之覆晶半導體封裝用之接續構造，係在適用具有堆疊通孔之電路基板時，可發揮如下述之效果：確實地抑制或降低破裂或剝離之發生而提高可靠性，並藉由提升中介片內層電路之設計自由度，而可縮短內層電路之接續配線長度，以降低半導體封裝之電感。
 [實施發明之最佳形態]
本發明係提供一種覆晶半導體封裝用之接續構造，該構造具有具備芯層與增層之電路基板、隔介金屬凸塊而接續於前述電路基板之半導體元件、以及封入於前述半導體元件與前述電路基板之間之密封樹脂組成物；其中，前述密封樹脂組成物之硬化物之玻璃轉移溫度為60℃以上150℃以下，且其從室溫至玻璃轉移溫度為止之線膨脹係數為15 ppm/℃以上35ppm/℃以下，前述增層之硬化物之玻璃轉移溫度為170℃以上，且其在玻璃轉移溫度以下之面方向之線膨脹係數為40ppm/℃以下；並且，在前述芯層之至少一單側之增層上具有堆疊通孔；藉由使用如上述之覆晶 半導體封裝用之接續構造，而可確實地抑制或降低因半導體元件與密封樹脂組成物之間之邊界界面附近之應力集中而造成之破裂或剝離之發生。
以下，針對本發明相關之覆晶半導體封裝用之接續構造的實施型態，於參考圖式下加以詳細說明。
<關於半導體封裝之構造>
第1圖係顯示本發明之第一實施型態相關之覆晶半導體構造的略截面示意圖。圖中，1為電路基板，2為設置在電路基板上方之半導體元件，其厚度為例如約100 μm至750 μm之範圍。上述電路基板1之上面之半導體元件接續用電極面、與半導體元件2之下面之電極面之間，係隔介著作為金屬凸塊之焊接球3而經覆晶接合。然後，在上述電路基板1與半導體元件2之間，注入密封樹脂組成物4。就電路基板1之內層構成而言，芯層5係存在於中央之層，在其上下則積層有增層6。就電路基板1內之接續而言，在芯層5則藉由穿通孔7確保上下之接續，在增層6則藉由堆疊通孔8確保層間之接續。在與晶片搭載面相對之面上形成外部接續端子9，外部接續端子9係與母板端子(motherboard terminal)接續。
<關於密封樹脂組成物之組成>
在第1圖中，以其之一種型態而言，密封樹脂組成物4係使用滿足下述特性之樹脂：(1)其硬化物之TMA之玻璃轉移溫度為60至150℃(較佳為70至115℃)的樹脂。
(2)其硬化物之線膨脹係數為15至35ppm/℃(較佳為20至35ppm/℃)的樹脂。
線膨脹係數係可使用例如TMA裝置(TA儀器公司製)並以10℃/分鐘升溫而評估。
若使用具有如此特性之密封樹脂組成物4，則由於可使半導體元件2與密封樹脂組成物4之線膨脹率之差降低，故可更有效地達成確實抑制或降低因邊界界面附近之應力集中而造成之破裂或剝離之發生。
由於密封樹脂組成物4之熱硬化收縮率係比電路基板1或半導體元件2之熱收縮率大，故依據環境溫度等變化而使各構成組件相對產生翹曲，因此，尤其是應力會集中在各構成組件之邊界附近，而有容易造成破裂發生之問題。於是，藉由使用滿足上述條件的玻璃轉移溫度或線膨脹率低之密封樹脂組成物4，而可緩和因密封樹脂組成物4與電路基板1或半導體元件2之線膨脹率等之不同所造成之熱應力。
另外，在第1圖中，密封樹脂組成物4係含有至少一種環氧樹脂之樹脂，可使用含有硬化劑、矽烷偶合劑、以及無機填充材者。如此之密封樹脂組成物4，不但賦予可靠性提升的耐熱性或介電特性等為優異，且因交聯密度之調節而降低硬化物之玻璃轉移溫度或彈性係數等，並為有助於如上述之應力減低構造者，故為較佳。
在此，若要針對密封樹脂組成物4作更進一步之詳細說明，則上述密封樹脂組成物4為熱硬化樹脂組成物，就 其之一種型態而言，為含有(A)環氧樹脂、(B)硬化劑、(C)矽烷偶合劑、以及(D)無機填充材、填料(filler)的液狀環氧樹脂組成物的硬化物。又，除了上述(A)至(D)以外，上述密封樹脂組成物4亦可因應需要而含有(E)其他添加劑。以下針對各成分來加以說明。
密封樹脂組成物4所使用之(A)環氧樹脂，只要是在一分子中具有2個以上環氧基者即可，其分子量或構造並無特別限定。可列舉例如酚醛(novolac)型環氧樹脂、雙酚型環氧樹脂、芳香族環氧丙基胺型環氧樹脂、氫醌型環氧樹脂、聯苯型環氧樹脂、二苯乙烯型環氧樹脂、三酚甲烷型環氧樹脂、三酚丙烷型環氧樹脂、烷基改質三酚甲烷型環氧樹脂、含有三核之環氧樹脂、二環戊二烯改質酚型環氧樹脂、萘酚型環氧樹脂、萘型環氧樹脂、酚芳烷基型環氧樹脂、萘酚芳烷基型環氧樹脂、脂肪族環氧樹脂等。
此時，從耐熱性、機械特性、耐濕性之觀點來看係以包含由環氧丙基醚構造或環氧丙基胺構造結合於芳香族環而成的構造者為佳，再從可靠性、尤其是接著性之觀點來看，脂肪族或脂環式環氧樹脂係以限制使用量為佳。此等可單獨使用，亦可混合2種以上使用。本發明之密封樹脂組成物4之態樣，就環氧樹脂而言係以最終在常溫(25℃)時為液狀為佳，但即使是在常溫下為固體之環氧樹脂，只要可溶解於常溫下為液體之環氧樹脂中，結果是液狀之狀態即可。
密封樹脂組成物4所使用之(B)硬化劑，只要是一分子 中含有2個以上可與環氧樹脂中之環氧基形成共價鍵的官能基者(惟，當官能基為酸酐基時，為含有1個以上酸酐基者)即可，其分子量或構造並無特別限定。官能基為酚性羥基、酸酐基、胺基，具體例則有酚樹脂、酸酐、一級胺、二級胺等。
上述硬化劑係可單獨使用，亦可調配2種以上含有相同官能基之硬化劑使用，更進一步，只要是在不損害適用期(pot life)或與環氧樹脂之硬化性的範圍內，亦可調配2種以上含有不同官能基之硬化劑使用。若考慮到半導體封裝之密封用途，從耐熱性、電性機械性特性之觀點來看，則以酚樹脂及芳香族多胺型硬化劑為佳。再從兼具密著性、耐濕性之觀點來看，以芳香族多胺型硬化劑為較佳。
就硬化劑之調配量而言，相對於環氧樹脂之環氧當量，硬化劑之活性氫當量(環氧當量/活性氫當量)係在0.6至1.4之範圍，更佳為在0.7至1.3之範圍。在此，當硬化劑之活性氫當量不在上述範圍時，因反應性或組成物之耐熱性會明顯地受損，故為不佳。惟，當硬化劑所含有之官能基為酸酐基時，因1個酸酐基會衍生出2個羧酸基，故每1個酸酐基係作為含有2個活性氫者來計算。
密封樹脂組成物4所使用之(C)矽烷偶合劑，只要是具備在一分子中包含結合有烷氧基之矽原子以及結合有官能基之烴部的化學構造者即可，其分子量或構造並無特別限定。可列舉如：3－環氧丙氧基丙基三甲氧基矽烷、3－環氧丙氧基丙基三乙氧基矽烷、3－環氧丙氧基丙基甲基二甲氧 基矽烷、3－環氧丙氧基丙基乙基二乙氧基矽烷、2－(3,4－環氧基環己基)乙基三甲氧基矽烷等環氧基矽烷偶合劑；3－甲基丙烯醯氧基丙基三甲氧基矽烷、3－甲基丙烯醯氧基丙基三乙氧基矽烷、3－甲基丙烯醯氧基丙基甲基二甲氧基矽烷、3－甲基丙烯醯氧基丙基乙基二乙氧基矽烷、3－丙烯醯氧基丙基三甲氧基矽烷等結合有丙烯酸酯基之矽烷偶合劑；N－胺基乙基化之胺基丙基甲基二烷氧基矽烷、N－胺基乙基化之胺基丙基三烷氧基矽烷、3－胺基丙基三甲氧基矽烷、3－胺基丙基三乙氧基矽烷、N－苯基－γ－胺基丙基三甲氧基矽烷、N－苯基－γ－胺基丙基三乙氧基矽烷、N－苯基－γ－胺基丁基三甲氧基矽烷、N－苯基－γ－胺基丁基三乙氧基矽烷等胺基矽烷偶合劑；N－(1,3－二甲基亞丁基)－3－(三乙氧基矽烷基)丙基胺、N－(亞苯基)－3－(三乙氧基矽烷基)丙基胺等使胺基矽烷偶合劑之一級胺基與酮或醛反應而經保護的潛在性胺基矽烷偶合劑；3－巰基丙基三甲氧基矽烷、3－巰基丙基甲基二甲氧基矽烷等巰基矽烷偶合劑；雙(3－三乙氧基矽烷基丙基)四硫化物、雙(3－三乙氧基矽烷基丙基)二硫化物等藉由進行熱分解而表現與巰基矽烷偶合劑相同機能的矽烷偶合劑等。
另外，此等矽烷偶合劑亦可調配預先經水解反應者。此等可單獨使用，亦可混合2種以上使用。在本發明中，從對於電路基板、半導體封裝之組件表面(電路基板表面之阻焊劑(solder resist)、矽晶片表面之聚醯亞胺、矽晶片之側面)的密著性為較佳之觀點來看，係以環氧基矽烷偶合劑 為較佳。而胺基矽烷偶合劑、潛在性胺基矽烷偶合劑以及巰基矽烷偶合劑，係因與矽晶片表面之聚醯亞胺及氮化矽表面的密著性為非常良好，故為較佳。
矽烷偶合劑之調配方法，可列舉如：在製造樹脂組成物之過程中，將氧化矽(silica)填料與其他材料混合時，同時將偶合劑調配、分散、混合的整體混合(Integral blend)方式；預先將偶合劑分散、溶解於除了(A)環氧樹脂、(B)芳香族胺硬化劑及/或氧化矽填料以外之其他添加劑中，然後再調配至其餘材料中的主體批次(master batch)方式；預先將偶合劑對於氧化矽填料表層進行化學修飾的方式等，可採用上述任一種調配方法，亦可將此等調配方法予以組合進行。以主體批次方式、或是以將主體批次方式與對氧化矽填料表層進行化學修飾之方式予以組合的調配方法即可獲·得均勻之樹脂組成物，而為較佳。
密封樹脂組成物4所使用之(D)無機填充材、填料，可列舉如：滑石、煅燒黏土(calcined clay)、未煅燒黏土、雲母、玻璃等矽酸鹽；氧化鈦、氧化鋁、或熔融氧化矽(熔融球狀氧化矽、熔融破碎氧化矽)、合成氧化矽、結晶氧化矽等氧化矽粉末等氧化物；碳酸鈣、碳酸鎂、水滑石(hydrotalcite)等碳酸鹽；氫氧化鋁、氫氧化鎂、氫氧化鈣等氫氧化物；硫酸鋇、硫酸鈣、亞硫酸鈣等硫酸鹽或亞硫酸鹽；硼酸鋅、偏硼酸鋇、硼酸鋁、硼酸鈣、硼酸鈉等硼酸鹽；氮化鋁、氮化硼、氮化矽等氮化物等。此等無機填充材係可單獨使用，亦可混合使用。此等之中，熔融氧化 矽、結晶氧化矽、合成氧化矽粉末係由於可提升樹脂組成物之耐熱性、耐濕性、強度等而為較佳。
上述無機填充材之形狀係無特別限定，但從填充特性之觀點來看，其形狀係以球狀為較佳。此時，無機填充材之平均粒子徑較佳為0.1至20 μm，更佳為0.2至8 μm。當平均粒子徑超過上述下限值時，由於樹脂組成物之黏性降低，故使填充性上升；當未超過上述上限值時，在將樹脂組成物填充至半導體封裝之間隙時，由於不易發生樹脂堵塞，故為較佳。
在密封樹脂組成物4中，因應需要而亦可調配除了上述成分以外的低應力材、稀釋劑、顏料、阻燃劑、界面活性劑、均染劑(leveling agent)、消泡劑等其他添加物(E)。
就密封樹脂組成物4之製造方法而言，係可將各成分、添加物等使用行星混合機(planetary mixer)、三軸輥筒、二軸熱輥筒、擂潰機等裝置進行分散混練，然後於真空下進行脫泡處理而製造。為了預先或在製造途中階段時去除原材料中的揮發成分，亦可在大氣壓或減壓環境下，於不會引起環氧樹脂與硬化劑之反應或各成分之分解反應的溫度範圍中(例如為50至200℃)進行加熱反應。另外，在分散混合步驟之途中階段、或是最終階段時，亦可於5℃至35℃之溫度、以12至96小時之範圍進行硬化(curing)。
<關於電路基板>
在第1圖中，電路基板1係形成有至少一層包含樹脂組成物之增層與芯層的多層電路基板，該芯層具有作為導 電部之穿通孔，且該增層具有作為導電部之堆疊通孔。
就增層之特性而言，增層樹脂部之硬化物之玻璃轉移溫度為170℃以上，且其在玻璃轉移溫度以下之面方向之線膨脹係數為40ppm/℃以下。在此，面方向之線膨脹係數係可使用例如TMA裝置(TA儀器公司製)並以10℃/分鐘升溫而評估。
若增層樹脂部之硬化物之玻璃轉移溫度低於170℃，則在製造步驟中經加熱後回復到室溫時，翹曲程度會變大。控制多層電路基板之翹曲的因子，可列舉如在玻璃轉移溫度以下之線膨脹係數。較佳係增層之玻璃轉移溫度為175℃以上。
若增層樹脂部之硬化物之線膨脹係數大於40ppm/℃，則變得比通常電路所使用之銅之線膨脹係數(17至18ppm/℃)大1倍以上，而成為使翹曲變大之原因。較佳係在玻璃轉移溫度以下之線膨脹係數為10至35ppm/℃，更佳為15至30ppm/℃。
另外，增層樹脂部之硬化物在室溫下之彈性係數係以5GPa以上為佳。尤其是當電路基板之電路厚度為薄到0.5mm以下時，整體之剛性高，且製造半導體封裝時之處理性或加工性提升。
增層之厚度為10至60 μm，以20至50 μm為更佳。
芯層之厚度以500 μm以下為佳，以50至400 μm為較佳，又以100至300 μm為更佳。
多層電路基板係以含有芯層與例如2至10層之增層而 構成。較佳為含有2至6層之增層而構成。
在上述電路基板之外層表面，為了保護導體、維持絕緣性等，亦可設置阻焊劑等耐熱性塗佈層。
若使用具有如此特性之電路基板1，則可使電路基板1與密封樹脂組成物4之線膨脹率之差降低，故除了因調整密封樹脂組成物4之特性而產生作用效果之外，亦可更有效地達成抑制或降低因應力集中而造成之破裂之發生。
<關於芯層>
在電路基板1中，芯層之樹脂部所使用之材料係只要具有適當強度即可，並無特別限制，但可適用例如將環氧樹脂、酶樹脂、氰酸酯樹脂、三樹脂、雙馬來醯亞胺樹脂、聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、苯并環丁烯樹脂中之至少一種或複數種之樹脂組成物含浸於纖維基材(例如玻璃纖維薄片等)並半硬化而成的板狀材料(亦即所謂之預浸物(prepreg))。尤其是可適用將含有氰酸酯樹脂、酚樹脂、環氧樹脂、無機填充材之樹脂組成物含浸於纖維基材(例如玻璃纖維薄片等)並半硬化而成的板狀材料(亦即所謂之預浸物)。
<關於增層>
在電路基板1中，增層之樹脂部所使用之材料係只要滿足前述之增層之玻璃轉移溫度及線膨脹係數之條件並具有適當強度即可，並無特別限制，但較佳係以含有熱硬化性樹脂之樹脂組成物所構成。藉此，可提升增層之耐熱性。
另外，增層所使用之樹脂組成物係可含浸於以玻璃纖維薄片為首之纖維基材中，亦可直接使樹脂組成物硬化。在此，使樹脂組成物含浸於纖維基材之方法係並無特別限制。此外，附有載體基材之增層，係將以上述樹脂組成物所構成之樹脂層形成於載體基材而成者。
上述熱硬化性樹脂係可列舉如環氧樹脂、酚樹脂、氰酸酯樹脂、三樹脂、雙馬來醯亞胺樹脂、聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、苯并環丁烯樹脂、具有苯并 環之樹脂、尿素樹脂、三聚氰胺樹脂等具有三環之樹脂、不飽和聚酯樹脂、聚胺甲酸酯(polyurethane)樹脂、苯二甲酸二烯丙酯(diallyl phthalate)樹脂、聚矽氧樹脂等。
此等之中，可單獨使用1種，亦可併用2種以上具有不同重量平均分子量者，或是亦可將1種或2種以上與該等之預聚物(prepolymer)併用。
較佳係含有環氧樹脂、酚樹脂、氰酸酯樹脂、三樹脂、雙馬來醯亞胺樹脂、聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、苯并環丁烯樹脂、具有苯并 環之樹脂中的至少一種或複數種者。
就環氧樹脂而言，可列舉如：雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚E型環氧樹脂、雙酚S型環氧樹脂、雙酚Z型環氧樹脂、雙酚P型環氧樹脂、雙酚M型環氧樹脂等雙酚型環氧樹脂；酚酚醛(phenol novolac)型環氧樹脂、甲酚酚醛(cresol novolac)型環氧樹脂等酚醛型環氧樹脂；聯苯型環氧樹脂、聯苯芳烷基型環氧樹脂、芳基伸烷 基型環氧樹脂、萘型環氧樹脂、蒽型環氧樹脂、苯氧基型環氧樹脂、二環戊二烯型環氧樹脂、降冰片烯型(norbornene)環氧樹脂、金剛烷型環氧樹脂、茀型環氧樹脂等環氧樹脂等。
就酚樹脂而言，可列舉如：酚酚醛樹脂、甲酚酚醛樹脂、雙酚A酚醛樹脂等酚醛型酚樹脂；未改質之甲階酚醛酚(resol phenol)樹脂、桐油、亞麻仁油、胡桃油等經改質之油改質甲階酚醛酚樹脂等甲階酚醛(resol)型酚樹脂等酚樹脂等。
另外，此等中尤以氰酸酯樹脂(包含氰酸酯樹脂之預聚物)為較佳。藉此，可使增層之線膨脹係數變小。更進一步，增層之電特性(低介電常數、低介電損耗角正切(dielectric loss tangent))、機械強度等方面亦為優異。
上述氰酸酯樹脂係可藉由例如使鹵化氰化合物與酚類進行反應，有需要時以加熱等方法進行預聚物化而獲得。具體而言，可列舉如酚醛型氰酸酯樹脂、雙酚A型氰酸酯樹脂、雙酚E型氰酸酯樹脂、四甲基雙酚F型氰酸酯樹脂等雙酚型氰酸酯樹脂等。此等中又以酚醛型氰酸酯樹脂為佳。藉此，可因增加交聯密度而使耐熱性提升，並可提升樹脂組成物等之阻燃性。此係由於酚醛型氰酸酯樹脂是在硬化反應後形成三環之故。再者，推測此係由於酚醛型氰酸酯樹脂在其構造中之苯環比率高而容易碳化之故。
上述之酚醛型氰酸酯樹脂，可使用例如式(1)所示者。
上述式(1)所示之酚醛型氰酸酯樹脂的平均重複單元n係並無特別限制，以1至10為佳，尤以2至7為更佳。若平均重複單元n未達上述下限值，則酚醛型氰酸酯樹脂容易結晶化，對於泛用溶媒之溶解性較為降低，故有時會變得難以處理。另外，若平均重複單元n超過上述上限值，則熔融黏度會變得過高，而有使增層之成形性降低的情形。
上述氰酸酯樹脂之重量平均分子量係並無特別限制，但以重量平均分子量500至4,500為佳，又以600至3,000為更佳。若重量平均分子量未達上述下限值，則增層之硬化物之機械性強度會有降低之情形，更進一步，會有在製作增層時產生黏性、造成樹脂轉印之情形。另外，若重量平均分子量超過上述上限值，則硬化反應變快，製成基板(尤其是電路基板)時，會有成形不良或降低層間剝離強度之情形。
上述氰酸酯樹脂等之重量平均分子量，係可使用例如GPC(凝膠滲透層析法，標準物質：聚苯乙烯換算)測定。
另外，雖然並無特別限制，但上述氰酸酯樹脂係包含其衍生物，而可單獨使用1種，亦可併用2種以上具有不同重量平均分子量者，或是亦可將1種或2種以上與該等之預 聚物併用。
上述熱硬化性樹脂之含量係並無特別限制，以上述樹脂組成物整體之5至50重量%為佳，又以10至40重量%為更佳。若含量未達上述下限值，則會有難以形成絕緣層之情形；若超過上述上限值，則會有降低增層之強度的情形。
當使用氰酸酯樹脂(尤其是酚醛型氰酸酯樹脂)作為上述熱硬化性樹脂時，以併用環氧樹脂(實質上不含有鹵原子)為較佳。
就上述環氧樹脂而言，可列舉如：雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚E型環氧樹脂、雙酚S型環氧樹脂、雙酚Z型環氧樹脂、雙酚P型環氧樹脂、雙酚M型環氧樹脂等雙酚型環氧樹脂；酚酚醛型環氧樹脂、甲酚酚醛型環氧樹脂等酚醛型環氧樹脂；聯苯型環氧樹脂、伸茬基(xylylene)型環氧樹脂、聯苯芳烷基型環氧樹脂等芳基伸烷基型環氧樹脂；萘型環氧樹脂、蒽型環氧樹脂、苯氧基型環氧樹脂、二環戊二烯型環氧樹脂、降冰片烯型環氧樹脂、金剛烷型環氧樹脂、茀型環氧樹脂等。
就環氧樹脂而言，此等之中可單獨使用1種，亦可併用2種以上具有不同重量平均分子量者，或是將1種或2種以上與該等之預聚物併用。
此等環氧樹脂中，尤以芳基伸烷基型環氧樹脂為佳。藉此，而可使吸濕焊接耐熱性及阻燃性提升。
上述芳基伸烷基型環氧樹脂係指在重複單元中具有1 個以上芳基伸烷基的環氧樹脂。可列舉例如伸茬基型環氧樹脂、聯苯二亞甲基型環氧樹脂等。其中以聯苯二亞甲基型環氧樹脂為佳。聯苯二亞甲基型環氧樹脂例如可以式(2)表示。
上述式(2)所示之聯苯二亞甲基型環氧樹脂的平均重複單元n係並無特別限制，以1至10為佳，尤以2至5為更佳。若平均重複單元n未達上述下限值，則聯苯二亞甲基型環氧樹脂容易結晶化，對於泛用溶媒之溶解性較為降低，故有時會變得難以處理。
另外，若平均重複單元n超過上述上限值，則樹脂之流動性會降低，而有時會成為成形不良等之原因。藉由使平均重複單元n之數目在上述範圍內，而可製成此等特性之平衡為優異者。
上述環氧樹脂之含量並無特別限制，係以樹脂組成物整體之1至55重量%為佳，又以5至40重量%為更佳。若含量未達上述下限值，則會有使氰酸酯樹脂之反應性降低、或使所得之製品之耐濕性降低的情形；若超過上述上限值，則會有使低線膨脹性或耐熱性降低的情形。
上述環氧樹脂之重量平均分子量係並無特別限制，但 以重量平均分子量500至20,000為佳，又以800至15,000為更佳。若重量平均分子量未達上述下限值，則會有在增層之表面產生黏性的情形；若超過上述上限值，則會有降低焊接耐熱性之情形。藉由使重量平均分子量在上述範圍內，而可製成此等特性之平衡為優異者。
上述環氧樹脂之重量平均分子量，係可使用例如GPC來測定。
上述樹脂組成物係以含有製膜性樹脂為佳。藉此，可使製造附有載體基材之增層時的製·膜性或處理性更為提升。上述製膜性樹脂係可列舉如苯氧基系樹脂、雙酚F系樹脂、烯烴系樹脂等。就製膜性樹脂而言，亦包含此等之中之衍生物，而可單獨使用1種，亦可併用2種以上具有不同重量平均分子量者，或是亦可將1種或2種以上與該等之預聚物併用。此等中以苯氧基系樹脂為佳。藉此，而可提升耐熱性及阻燃性。
上述苯氧基系樹脂並無特別限制，可列舉如：具有雙酚A骨架之苯氧基系樹脂、具有雙酚F骨架之苯氧基系樹脂、具有雙酚S骨架之苯氧基系樹脂、具有雙酚M骨架之苯氧基系樹脂、具有雙酚P骨架之苯氧基系樹脂、具有雙酚Z骨架之苯氧基系樹脂等具有雙酚骨架之苯氧基系樹脂；具有酚醛骨架之苯氧基系樹脂、具有蒽骨架之苯氧基系樹脂、具有茀骨架之苯氧基系樹脂、具有二環戊二烯骨架之苯氧基系樹脂、具有降冰片烯骨架之苯氧基系樹脂、具有萘骨架之苯氧基系樹脂、具有聯苯骨架之苯氧基系樹 脂、具有金剛烷骨架之苯氧基系樹脂等。
另外，就苯氧基系樹脂而言，可使用具有複數種此等中之骨架的構造，亦可使用各個骨架之比率為不同的苯氧基系樹脂。更進一步，可使用複數種不同骨架之苯氧基系樹脂，亦可使用複數種具有不同重量平均分子量之苯氧基系樹脂，或亦可併用該等之預聚物。
此等之中，可使用具有聯苯骨架與雙酚S骨架之苯氧基系樹脂。藉此，因聯苯骨架所具有之剛性而可提高玻璃轉移溫度，同時因雙酚S骨架而可使製造多層電路基板時之電鍍金屬附著性提升。
另外，可使用具有雙酚A骨架與雙酚F骨架之苯氧基系樹脂。藉此，在製造多層電路基板時可提升對於內層電路基板之密著性。更進一步，亦可併用上述具有聯苯骨架與雙酚S骨架之苯氧基系樹脂、以及具有雙酚A骨架與雙酚F骨架之苯氧基系樹脂。
上述製膜性樹脂之分子量並無特別限制，但以重量平均分子量為1,000至100,000為佳，又以10,000至60,000為更佳。
若製膜性樹脂之重量平均分子量未達上述下限值，則會有提升製膜性之效果為不充分的情形。另一方面，若超過上述上限值，則會有使製膜性樹脂之溶解性下降之情形。藉由使製膜性樹脂之重量平均分子量在上述範圍內，而可製成此等特性之平衡為優異者。
製膜性樹脂之含量並無特別限制，以樹脂組成物整體 之1至40重量%為佳，又以5至30重量%為更佳。若製膜性樹脂之含量未達上述下限值，則會有提升製膜性之效果為不充分之情形。另一方面，若超過上述上限值，則因氰酸酯樹脂之含量會相對性地變少，而有使賦予低線膨脹性之效果降低的情形。藉由使製膜性樹脂之含量在上述範圍內，而可製成此等特性之平衡為優異者。
增層中所使用之上述熱硬化性樹脂以及製膜性樹脂，係以任一者皆為實質上不含有鹵原子者為佳。藉此，不使用鹵化物，即可賦予阻燃性。在此，所謂「實質上不含有鹵原子」係指例如在環氧樹脂或苯氧基樹脂中之鹵原子之含量為0.15重量%以下(JPCA－ES01－2003)者。
在上述樹脂組成物中，因應需要而亦可使用硬化促進劑。該硬化促進劑可使用公知物，可列舉如：咪唑化合物、環烷酸鋅、環烷酸鈷、辛酸錫、辛酸鈷、雙(乙醯丙酮)鈷(II)、參(乙醯丙酮)鈷(III)等有機金屬鹽；三乙基胺、三丁基胺、二氮雜雙環[2,2,2]辛烷等三級胺類；酚、雙酚A、壬基酚等酚化合物；乙酸、苯甲酸、水楊酸、對甲苯磺酸等有機酸等；或是該等之混合物。硬化促進劑可單獨使用1種(包含此等中之衍生物)，亦可併用2種以上(包含此等之衍生物)。
此等硬化促進劑中，尤以咪唑化合物為佳。藉此，而可使吸濕焊接耐熱性提升。然後，上述咪唑化合物係並無特別限制，但期望其具有與上述氰酸酯樹脂、環氧樹脂、製膜性樹脂成分之相溶性。
在此，所謂「具有與上述氰酸酯樹脂、環氧樹脂、製膜性樹脂成分之相溶性」係指一種性狀，此性狀係當將咪唑化合物與上述氰酸酯樹脂、環氧樹脂、製膜性樹脂成分混合時，或是當將咪唑化合物與上述氰酸酯樹脂、環氧樹脂、製膜性樹脂成分與有機溶劑一起混合時，可溶解到實質上為分子等級之狀態、或分散到接近分子等級之狀態。
增層之樹脂組成物所使用之上述咪唑化合物，可列舉如1－苄基－2－甲基咪唑、1－苄基－2－苯基咪唑、2－苯基－4－甲基咪唑、2－乙基－4－甲基咪唑、2,4－二胺基－6－[2’－甲基咪唑基－(1’)]－乙基－s－三、2,4－二胺基－6－[2’－十一烷基咪唑基]－乙基－s－三、2,4－二胺基－6－[2’－乙基－4－甲基咪唑基－(1’)]－乙基－s－三、2－苯基－4,5－二羥基甲基咪唑、2－苯基－4－甲基－5－羥基甲基咪唑等。
此等之中，係以選自1－苄基－2－甲基咪唑、1－苄基－2－苯基咪唑、以及2－乙基－4－甲基咪唑中之咪唑化合物為較佳。此等咪唑化合物係尤其由於具有優異之相溶性，而可在獲得均一性高之硬化物時，同時並形成微細且均一之粗化面，因此，不但可容易地形成微細之導體電路，亦可使多層電路基板表現高耐熱性。藉由使用如此之咪唑化合物，而可有效地促進氰酸酯樹脂或環氧樹脂之反應，另外，即使減少咪唑化合物之調配量，亦可賦予相同等級之特性。
更進一步，使用有如此之咪唑化合物的樹脂組成物，係可在與樹脂成分之間由微小之基質單元以高均一性進行硬化。藉此，而可使形成在多層電路基板上之增層之絕緣 性、耐熱性提高。
上述咪唑化合物之含量雖並無特別限制，但相對於上述氰酸酯樹脂與環氧樹脂之合計量，係以0.01至5重量%為佳，尤以0.05至3重量%為更佳。藉此，可特別提升耐熱性。
另外，上述樹脂組成物以含有無機填充材為佳。藉此，可試圖提升低線膨脹性及阻燃性。此外，藉由上述氰酸酯樹脂及/或其預聚物(尤其是酚醛型氰酸酯樹脂)與無機填充材之組合，而可提升彈性係數。
上述無機填充材，可列舉如：滑石、煅燒黏土、未煅燒黏土、雲母、玻璃等矽酸鹽；氧化鈦、氧化鋁、氧化矽、熔融氧化矽等氧化物；碳酸鈣、碳酸鎂、水滑石等碳酸鹽；氫氧化鋁、氫氧化鎂、氫氧化鈣等氫氧化物；硫酸鋇、硫酸鈣、亞硫酸鈣等硫酸鹽或亞硫酸鹽；硼酸鋅、偏硼酸鋇、硼酸鋁、硼酸鈣、硼酸鈉等硼酸鹽；氮化鋁、氮化硼、氮化矽等氮化物；鈦酸鍶、鈦酸鋇等鈦酸鹽等。無機填充材係可單獨使用此等中之1種，亦可併用2種以上。此等中尤以氧化矽為佳，而從低線膨脹性為優異之觀點來看係以熔融氧化矽(尤其是球狀熔融氧化矽)為較佳。其形狀有破碎狀、球狀，可配合其目的而採用使用方法，例如為了確保對於纖維基材之含浸性而使用球狀氧化矽以降低樹脂組成物之熔融黏度等。
上述無機填充材之平均粒子徑雖並無特別限制，但以0.01至5.0 μm為佳，又以0.1至2.0 μm為更佳。
若無機填充材之平均粒子徑未達上述下限值，則在使用本發明之樹脂組成物調製樹脂清漆(resin varnish)時，因樹脂清漆之黏度變高，故有時會對在製作附有載體基材之增層時的作業性造成影響。另一方面，若超過上述上限值，則有引起樹脂清漆中無機填充材之沉降等現象之情形。藉由使無機填充材之平均粒子徑在上述範圍內，而可製成此等特性之平衡為優異者。
另外，上述無機填充材雖並無特別限制，但可使用平均粒子徑為單分散之無機填充材，亦可使用平均粒子徑為多分散之無機填充材。再者，亦可使用1種或併用2種以上之平均粒子徑為單分散及/或多分散之無機填充材。
上述無機填充材之含量雖並無特別限制，但係以樹脂組成物整體之20至70重量%為佳，尤以30至60重量%為更佳。
若無機填充材之含量未達上述下限值，則會有使賦予低熱膨脹性、低吸水性之效果降低的情形。另外，若超過上述上限值，則會因樹脂組成物之流動性之下降而有使增層之成形性降低的情形。藉由使無機填充材之含量在上述範圍內，而可製成此等特性之平衡為優異者。
上述樹脂組成物雖並無特別限制，但以使用偶合劑為佳。上述偶合劑係藉由使上述熱硬化性樹脂與上述無機填充材之界面之濕潤性提升，而可提升耐熱性(尤其是吸濕焊接耐熱性)。
上述偶合劑只要是通常所用者皆可使用，具體而言， 較佳係使用選自環氧基矽烷偶合劑、陽離子型(Cationic)矽烷偶合劑、胺基矽烷偶合劑、鈦酸酯系偶合劑、以及聚矽氧油型偶合劑中之1種以上之偶合劑。藉此，而可提高與無機填充材之界面之濕潤性，藉此而可更加提升耐熱性。
上述偶合劑之含量雖並無特別限制，但相對於無機填充材100重量份，係以0.05至3.0重量份為佳。若偶合劑之含量未達上述下限值，則被覆無機填充材而使耐熱性上升之效果會有不充分的情形。另一方面，若超過上述上限值，則有使增層之彎曲強度降低的情形。藉由使偶合劑之含量在上述範圍內，而可製成此等特性之平衡為優異者。
上述樹脂組成物，亦可併用下述者：苯氧基樹脂、聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、聚苯醚(polyphenylene oxide)樹脂、聚醚碸樹脂、聚酯樹脂、聚乙烯樹脂、聚苯乙烯樹脂等熱可塑性樹脂；聚苯·乙烯系熱可塑性彈性體(例如苯乙烯－丁二烯共聚物、苯乙烯－異戊二烯共聚物等)、聚烯烴系熱可塑性彈性體、聚醯胺系熱可塑性彈性體、聚酯系熱可塑性彈性體等熱可塑性彈性體；聚丁二烯、環氧改質聚丁二烯、丙烯醯基改質聚丁二烯、甲基丙烯醯基改質聚丁二烯等二烯系彈性體。
另外，在上述樹脂組成物中，亦可因應需要而添加顏料、染料、消泡劑、均染劑、紫外線吸收劑、發泡劑、抗氧化劑、阻燃劑、離子捕捉劑等上述成分以外之添加物。
在此，使樹脂組成物形成於載體基材之方法並無特別限制，可列舉如：將樹脂組成物溶解、分散於溶劑等而調 製樹脂清漆，並使用各種塗佈裝置將樹脂清漆塗佈於載體基材後使其乾燥的方法；以及將樹脂清漆使用噴霧裝置噴霧塗佈於載體基材後使其乾燥的方法等。
此等中，較佳係使用刮刀式塗佈機(comma coater)、模具塗佈機等各種塗佈裝置將樹脂清漆塗佈於載體基材後使其乾燥的方法。藉此，而可有效地製造出沒有空隙(void)且具有均一增層厚度的附有載體基材之增層。
就載體基材而言無特別限制，可使用例如：聚對苯二甲酸乙二酯、聚對苯二甲酸丁二酯等聚酯樹脂、氟系樹脂、聚醯亞胺樹脂等具有耐熱性之熱可塑性樹脂薄膜；或是銅及/或銅系合金、鋁及/或鋁系合金、鐵及/或鐵系合金、銀及/或銀系合金、金及金系合金、鋅及鋅系合金、鎳及鎳系合金、錫及錫系合金等金屬箔等。
上述載體基材之厚度雖然並無特別限制，但若使用厚度為10至100 μm者，則在製造附有載體基材之增層時其處理性良好，故為較佳。
上述樹脂清漆所使用之溶媒，雖然期望其對於上述樹脂組成物中之樹脂成分能顯示良好之溶解性，但在不會造成不良影響之範圍內亦可使用貧溶媒。顯示良好溶解性之溶媒係可列舉如丙酮、甲基乙基酮、甲基異丁基酮、環己酮、四氫呋喃、二甲基甲醯胺、二甲基乙醯胺、二甲基亞碸、乙二醇、溶纖劑(cellosolve)系、卡必醇系等。
上述樹脂清漆中之固形物含量雖然並無特別限制，但以30至80重量%為佳，尤以40至70重量%為更佳。
然後，由如此之樹脂組成物所形成的增層，若使用例如過錳酸鹽、重鉻酸鹽等氧化劑進行表面之粗化處理，則可在經粗化處理之增層表面上形成多個均一性高之微小凹凸形狀。
由於若在如此之經粗化處理之增層表面上進行金屬電鍍處理，粗化處理面之平滑性即為高，故可以良好之精度來形成微細之導體電路。另外，因微小之凹凸形狀而可提高定錨效應(anchor effect)，並可在增層與電鍍金屬之間賦予高密著性。
在增層中，由樹脂組成物所構成之增層之厚度雖並無特別限制，但以5至100 μm為佳，又以10至80 μm為更佳。藉此，在使用此增層製造多層電路基板時，可填充內層電路之凹凸以進行成形，同時並可確保較佳之增層厚度。
<關於多層電路基板之製造方法>
在前述芯層所用之材料上形成穿通孔7後，於含有穿通孔內面之表面上施行電鍍銅等，藉由形成所期望之圖案之導體層而製作內層配線板。又，內層配線板本身亦可為多層配線板。
第1圖係顯示在內層配線板之兩側各積層3層增層的構造。亦即，在內層配線板之一方之面(元件搭載面側)上，積層形成有第1層之增層6a、第2層之增層6b、以及第3層之增層6c。內層配線板之另一方之面側亦為相同。另外，增層6之積層數並不限定於此，可因應信號配線數或配線圖案等而適當設定。此外，增層6係亦可只形成於內 層配線板之一方之面上。
上述增層6之形成，係藉由將上述增層疊加於內層配線板之單面或兩面並進行加熱形成。具體而言，可藉由將上述增層6與內層配線板貼合，並使用真空加壓式積層裝置等進行真空加熱加壓成形，然後以熱風乾燥裝置等使其加熱硬化而獲得。
在此，加熱加壓成形之條件係無特別限制，若要列舉一例，可以溫度60至160℃、壓力0.2至3MPa來實施。另外，加熱硬化之條件雖然並無特別限制，但可以溫度140至240℃、時間30至120分鐘來實施。或者是可藉由將上述增層6之絕緣樹脂疊加於內層配線板，並使用平板加壓裝置等進行加熱加壓成形而獲得。在此，加熱加壓成形之條件係無特別限制，若要列舉一例，則可以溫度140至240℃、壓力1至4MPa來實施。
複數之增層6具有配線層(導體層)11。藉由將此等增層6與配線層11依序積層，同時並將各層配線層11之間以堆疊通孔8電性接續，而可由複數之增層6形成多層配線構造。在增層6之形成步驟中，可適用例如半加成(Semi－additive)法或全加成(Full－additive)法等加成法。若依據半加成法，則在內層配線板之兩面上形成增層6後，例如以雷射加工而在增層6上形成導通孔(via hole)。在包含導通孔內之增層6之表面上，依序施行例如無電解電鍍銅與電解電鍍銅，而形成堆疊通孔8及配線層11。在無電解電鍍加工後，為了提升增建材與銅之密著性，亦可施行 加熱處理。如此之增層6與配線層11(包含堆疊通孔8)之形成步驟係因應增層數而重複進行數次來實施。
在具有上述增層6之電路基板1之半導體搭載面側，形成有電極墊12，該電極墊12係接續於由配線層11、堆疊通孔8、及穿通孔7所形成之內部配線。另一方面，在電路基板1之與半導體搭載面相反側之面上，形成有外部接續端子9，該外部接續端子9係接續於內部配線。電極墊12與外部接續端子9係隔介由配線層11、堆疊通孔8、及穿通孔7所形成之內部配線而電性接續。外部接續端子9係可適用焊接凸塊(solder bump)或金凸塊等金屬端子。
<關於半導體封裝>
其次，針對第1圖之覆晶半導體封裝加以說明。
在本發明之一實施型態中，具有下述步驟：將電路基板1之半導體元件接續用電極面與半導體元件2之電極面進行覆晶接合的接合步驟、以及在上述電路基板1與上述半導體元件2之間注入密封樹脂組成物4而形成底部填充劑部的密封步驟。
上述密封步驟係將經覆晶接合電路基板1與半導體2且未填充密封樹脂組成物4前之半導體封裝、以及密封樹脂組成物4進行加熱，同時並在半導體元件2之側緣部塗佈密封樹脂組成物4，藉由毛細孔現象而使其填滿間隙，為了縮短生產週期，亦可併用使半導體封裝傾斜、或利用壓力差而使注入加速等方法。
如此操作而將密封樹脂組成物4填充、塗佈時，係在 100至170℃溫度範圍加熱1至12小時，使密封樹脂組成物4硬化。在此，亦可變更硬化之溫度分布(temperature profile)，例如亦可以在100℃加熱1小、時後接著在150℃加熱2小時之方式，一邊使溫度階段性地變化一邊進行加熱硬化。
用於形成密封樹脂組成物4的密封樹脂組成物4之黏度，係期望為50Pa．sec以下(25℃)。另外，關於電路基板1，於選自具有在半導體封裝之上述實施型態所述之特性者的方面亦為相同。
另外，注入密封樹脂組成物4時的密封樹脂組成物4之黏度，係期望為2Pa．sec以下。注入時之溫度為60至140℃，以100至120℃為佳。又，雖然在上述型態中是以有助於減低應力之方式來調整密封樹脂組成物4之特性與電路基板1之特性，但密封樹脂組成物4之特性與電路基板1之特性可任意調整。
(實施例)
以下，依據實施例說明本發明，但本發明不限定於此。
1.密封樹脂組成物之硬化物的物性試驗
調製密封樹脂組成物a至f。
表1顯示密封樹脂組成物之組成及玻璃轉移溫度、線膨脹係數、彎曲彈性係數、黏度的測定結果。調配量為重量份。
關於玻璃轉移溫度，係將密封樹脂組成物以150℃硬化120分鐘後，藉由切割而獲得5×5×10mm之試驗片，將 此試驗片使用SEIKO製之TMA/SS120，以壓縮負重5g、－100℃至300℃之溫度範圍、昇溫速度10℃/分鐘之條件進行測定。藉由該測定亦獲得線膨脹係數。
關於彎曲彈性係數，係將密封樹脂組成物於150℃烤爐中硬化120分鐘後，並成形為寬度10mm、長度約150mm、厚度4mm後，使用Tensilon試驗機以3點彎曲模式、跨距(span)64mm、速度1mm/分鐘之條件在25℃環境下測定，從所得之應力－變形曲線之初期梯度(initial gradient)計算出彈性係數，作為彎曲彈性係數。
25℃時之黏度測定，係將CP－51型圓錐體裝設於布式黏度計(Brookfield viscometer)並以5rpm之條件來實施測定。110℃時之黏度測定，係將PP－60型圓錐．盤狀體裝設於HAAAKE公司製之RheoStressRS150型流變計(Rheometer)並以1Hz之條件來實施測定。
EXA－830LVP：大日本油墨化學工業股份有限公司製，環氧當量161 E－630：日本環氧樹脂股份有限公司製，N,N－雙(2,3－環氧基丙基)－4－(2,3－環氧基丙氧基)苯胺，環氧當量97.5 Kayahard AA：日本化藥股份有限公司製，3,3’－二乙基－4,4’－二胺基苯基甲烷，胺當量63.5 KBM－403：信越化學工業股份有限公司製，3－環氧丙氧基丙基三甲氧基矽烷，分子量236.3，理論性被覆面積330m2 /g E－1800－6.5(環氧基改質聚丁二烯)：日本石油化學股份有限公司製，E－1800－6.5，數平均分子量1800，環氧當量250 DGME：試劑二乙二醇單乙基醚，和光純藥股份有限公司製Admatechs：Admatechs股份有限公司製，將合成球狀氧化 矽SE－6200(平均粒徑2.5 μm)、SO－E3(平均粒徑l μm)、SO－E2(平均粒徑0.5 μm)分別以45：40：15之比率混合者(密封樹脂組成物e係只使用SE－6200)
2.增層所使用之材料之硬化物的物性試驗
增層所使用之材料，係使用以下之材料1、ABF－GX13及FBR－EX－60。
(1)樹脂清漆之調製
將酚醛型氰酸酯樹脂(LONZA日本股份有限公司製，Primaset PT－30，重量平均分子量約700)25重量份、聯苯二亞甲基型環氧樹脂(日本化藥股份有限公司製，NC－3000，環氧當量275，重量平均分子量2000)24.7重量份、苯氧基樹脂/聯苯環氧樹脂與雙酚S環氧樹脂之共聚物且在末端部具有環氧基者(日本環氧樹脂股份有限公司製，YX－8100H30，重量平均分子量30000)10重量份、咪唑化合物[四國化成工業股份有限公司製，Curezol 1B2PZ(1－苄基－2－苯基咪唑)]0.1重量份溶解、分散於甲基乙基酮中。更進一步，添加無機填充材/球狀熔融氧化矽(Admatechs股份有限公司製，SO－25R，平均粒子徑0.5 μm)40重量份與偶合劑/環氧基矽烷偶合劑(GE東芝聚矽氧股份有限公司製，A－187)0.2重量份，使用高速攪拌裝置攪拌10分鐘，調製固形成分50重量%之樹脂清漆。
(2)增層所用之材料的製作
以使乾燥後之樹脂層之厚度成為60 μm的方式，將上 述所得之樹脂清漆使用刮刀式塗佈機塗佈於厚度25 μm之PET(聚對苯二甲酸乙二酯)薄膜之單面上，將其於160℃之乾燥裝置中乾燥10分鐘，而製成增層所用之材料(以下亦稱為「材料1」)。
使用常壓積層機，將增層所用之材料積層2片，製作80 μm厚之絕緣層，就上述所得之材料1而言係於200℃硬化2小時，就ABF－GX13及FBR－EX－60而言係於180℃硬化2小時。在表2顯示增層所用之材料的玻璃轉移溫度、線膨脹係數、彈性係數的測定結果。
[玻璃轉移溫度及彈性係數]
從上述所得之樹脂硬化物採取試驗片5mm×30mm之評估用試料。
使用動態黏彈性測定裝置(DMA)(SEIKO儀器公司製之DMS6100)，一邊以5℃/分鐘昇溫一邊賦予頻率10Hz之歪曲而進行動態黏彈性測定，從tan δ之尖峰值判定玻璃轉移溫度(Tg)，另由測定而求得25℃、250℃時之彈性係數。
[玻璃轉移溫度及線膨脹係數]
從上述所得之樹脂硬化物採取試驗片4mm×20mm之評估用試料。
使用TMA裝置(TMA)(TA儀器公司製)，以10℃/分鐘昇溫而測定。α 1係玻璃轉移溫度以下之線膨脹係數，α 2係玻璃轉移溫度以上之線膨脹係數。
3.芯層所用之材料的硬化物的物性試驗
就芯層所用之材料而言，係使用HL832HSTypeHS。將厚度0.4mm兩面板之銅箔·進行蝕刻去除。在表3顯示芯層所用之材料的玻璃轉移溫度、線膨脹係數、彈性係數的值。
[玻璃轉移溫度及彈性係數]
從上述所得之樹脂硬化物採取試驗片5mm×30mm之評估用試料。
使用動態黏彈性測定裝置(DMA)(SEIKO儀器公司製之DMS6100)，一邊以5℃/分鐘昇溫一邊賦予頻率10Hz之歪曲而進行動態黏彈性測定，從tan δ之尖峰值判定玻璃轉移溫度(Tg)，另由測定而求得25℃時之彈性係數。
[玻璃轉移溫度及線膨脹係數]
從上述所得之樹脂硬化物採取試驗片4mm×20mm之評估用試料。
使用TMA裝置(TMA)(TA儀器公司製)，以10℃/分鐘昇溫而測定。α 1係玻璃轉移溫度以下之線膨脹係數。
4.電路基板之內層構成
使用上述增層所用之材料、以及芯層所用之材料，依據半加成法製作評估用多層電路基板。此評估用多層電路基板係為分別在芯層之兩側積層3層增層而成的8層基板，內層配線係具有如下述之內層配線構造：芯層具有穿通孔，在該穿通孔之兩側配置有3段之堆疊通孔，並且半導體元件搭載面的電極墊與形成在穿通孔之兩側的堆疊通孔係直線性地接續。
5.半導體封裝之可靠性試驗：耐回流試驗＋熱循環試驗
使用上述密封樹脂組成物a至f、電路基板A至E(在比較例1、2係使用電路基板A，在比較例3係使用電路基板B，在實施例1、2係使用電路基板C，在比較例4至7及實施例3係使用電路基板D，在比較例8係使用電路基板E)、矽晶片、以及作為金屬凸塊之焊接球，以表4所示之組合製作由覆晶安裝所得的半導體封裝(凸塊數為484)，比較例1至8、實施例1至3係以下述條件進行評估。電路基板A至E之構成係如下所示。
電路基板A：尺寸50mm×50mm、厚度0.7mm(690 μ m)、電路層8層
基板之內層構造，係如第1圖在芯層之穿通孔上之兩側配置有堆疊通孔的構造(芯層材料：三菱瓦斯化學工業股份有限公司製，HL832HSTypeHS，厚度0.4mm；增層：味之素股份有限公司製，ABF－GX13，厚度40 μm，SR層上下25 μm)。
電路基板B：尺寸50mm×50mm、厚度0.7mm(690 μm)、電路層8層
基板之內層構造，係如第2圖在芯層之穿通孔上之兩側未配置堆疊通孔的構造(芯層材料：三菱瓦斯化學工業股份有限公司製，HL832HSTypeHS，厚度0.4mm；增層：材料1，厚度40 μm，SR層上下25 μm)。
電路基板C：尺寸50mm×50mm、厚度0.7mm(690 μm)、電路層8層
基板之內層構造，係如第1圖在芯層之穿通孔上之兩側配置有堆疊通孔的構造(芯層材料：三菱瓦斯化學工業股份有限公司製，HL832HSTypeHS，厚度0.4mm；‘增層：材料1，厚度40 μm，SR層上下25 μm)。
電路基板D：尺寸50mm×50mm、厚度0.7mm(690 μm)、電路層8層
基板之內層構造，係如第3圖在芯層之穿通孔上之半導體元件搭載面側之一部分配置有堆疊通孔的構造(芯層材料：三菱瓦斯化學工業股份有限公司製，HL832HSTypeHS，厚度0.4mm；增層：材料1，厚度40 μ m，SR層上下25 μm)。
電路基板E：尺寸50mm×50mm、厚度0.7mm(690 μm)、電路層8層
基板之內層構造，係如第3圖在芯層之穿通孔上之半導體元件搭載面側之一部分配置有堆疊通孔的構造(芯層材料：三菱瓦斯化學工業股份有限公司製，HL832HSTypeHS，厚度0.4mm；增層：田村化研股份有限公司製，厚度40 μm，SR層上下25 μm)。
進行30℃、60%、192小時之前處理，在進行耐回流試驗(尖峰溫度260℃，實施3次)＋熱循環試驗[－55℃(30分鐘)/125℃(30分鐘)，500次循環]後，以導通電阻試驗進行凸塊接續及基板內接續的評估。以可觀測到從初期電阻值上升＋5%電阻值的部位作為不良部，計算出不良率(＝不良部數/初期接合評估部數)。在表4顯示評估結果、以及從晶片中心附近之焊接凸塊接續墊部到外部輸出端子為止的配線長度。另外，亦檢測已測定過配線長度之部分的電感。○為良好，△為相對於實施例1之值為2倍以上不良者。
-：電路基板內為不良，而無法測定。
由以上之實驗結果可知，藉由將增層及密封樹脂組成物之特性最適化，而可達成各構成組件間之應力減低構造，並在適用具有堆疊通孔之多層電路時基板時，可獲得沒有凸塊破裂及電路基板內接續不良且可靠性高的覆晶半導體封裝。另外，藉由使在芯層之穿通孔上配置有堆疊通孔的增層增加，而可使接續配線長度縮短，故具有減低電感之效果。
尤其是比較例3係由於增層不具有堆疊通孔，故配線長度為長，可確認到結果其電感變大。
1‧‧‧電路基板
2‧‧‧半導體元件
3‧‧‧焊接球
4‧‧‧密封樹脂組成物
5‧‧‧芯層
6‧‧‧增層
6a‧‧‧第1層之增層
6b‧‧‧第2層之增層
6c‧‧‧第3層之增層
7‧‧‧穿通孔
8‧‧‧堆疊通孔
9‧‧‧外部接續端子
11‧‧‧配線層
12‧‧‧電極墊
第1圖係顯示本發明之覆晶半導體封裝構造之一例的略截面示意圖。
第2圖係比較例所用的在芯層之穿通孔上之兩側未配置堆疊通孔的構造的截面圖。
第3圖係實施例所用的在芯層之穿通孔上之半導體元件搭載面側配置有堆疊通孔的構造的截面圖。
1‧‧‧電路基板
2‧‧‧半導體元件
3‧‧‧焊接球
4‧‧‧密封樹脂組成物
5‧‧‧芯層
6‧‧‧增層
6a‧‧‧第1層之增層
6b‧‧‧第2層之增層
6c‧‧‧第3層之增層
7‧‧‧穿通孔
8‧‧‧堆疊通孔
9‧‧‧外部接續端子
11‧‧‧配線層
12‧‧‧電極墊

Claims (10)

  1. 一種覆晶半導體封裝用之接續構造，該構造具有：具備具有穿通孔的芯層與增層之電路基板、隔介金屬凸塊而接續於前述電路基板之半導體元件、以及封入於前述半導體元件與前述電路基板之間的密封樹脂組成物；其中，前述密封樹脂組成物之硬化物之玻璃轉移溫度為60℃以上150℃以下，且其從室溫至玻璃轉移溫度為止之線膨脹係數為15ppm/℃以上35ppm/℃以下；前述增層之硬化物之玻璃轉移溫度為170℃以上，且其在玻璃轉移溫度以下之面方向之線膨脹係數為40ppm/℃以下，在室溫之彈性係數為5GPa以上；並且，在前述芯層之至少一單側之增層形成之堆疊通孔係位於前述芯層的穿通孔上。
  2. 如申請專利範圍第1項之覆晶半導體封裝用之接續構造，其中，前述增層之樹脂部係由含有環氧樹脂、酚樹脂、氰酸酯樹脂、三樹脂、雙馬來醯亞胺樹脂、聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、苯并環丁烯樹脂中之至少一種或複數種的樹脂組成物所構成者。
  3. 如申請專利範圍第1項或第2項之覆晶半導體封裝用之接續構造，其中，在前述芯層之兩側具備具有堆疊通孔之增層。
  4. 如申請專利範圍第1或2項之覆晶半導體封裝用之接續構造，其中，前述芯層具有穿通孔，並隔介增層之堆疊 通孔而使穿通孔與半導體元件接續。
  5. 如申請專利範圍第1或2項之覆晶半導體封裝用之接續構造，其中，隔介在前述芯層之穿通孔上形成之前述增層之堆疊通孔，藉由金屬凸塊而使半導體元件與電路基板接續。
  6. 如申請專利範圍第1或2項之覆晶半導體封裝用之接續構造，其中，前述密封樹脂組成物係含有至少一種環氧樹脂，並復含有硬化劑、矽烷偶合劑、以及無機填充材。
  7. 如申請專利範圍第1或2項之覆晶半導體封裝用之接續構造，其中，前述密封樹脂組成物之黏度係在50Pa．sec以下(25℃)。
  8. 一種增層材料，其係使用於申請專利範圍第1項至第7項中任一項之覆晶半導體封裝用之接續構造者。
  9. 一種密封樹脂組成物，其係使用於申請專利範圍第1項至第7項中任一項之覆晶半導體封裝用之接續構造者。
  10. 一種電路基板，其係使用於申請專利範圍第1項至第7項中任一項之覆晶半導體封裝用之接續構造者。
TW097110947A 2007-03-30 2008-03-27 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板 TWI416673B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007092937 2007-03-30

Publications (2)

Publication Number Publication Date
TW200849506A TW200849506A (en) 2008-12-16
TWI416673B true TWI416673B (zh) 2013-11-21

Family

ID=39830899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110947A TWI416673B (zh) 2007-03-30 2008-03-27 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板

Country Status (7)

Country Link
US (1) US7893542B2 (zh)
JP (1) JP5660272B2 (zh)
KR (1) KR101439565B1 (zh)
CN (1) CN101542719B (zh)
MY (1) MY151804A (zh)
TW (1) TWI416673B (zh)
WO (1) WO2008123414A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050150A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置及び半導体モジュール
JP5147755B2 (ja) * 2009-02-20 2013-02-20 新光電気工業株式会社 半導体装置及びその製造方法
JP5397007B2 (ja) * 2009-05-14 2014-01-22 富士通株式会社 プリント配線板および電子部品パッケージ
JP4973761B2 (ja) * 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9225379B2 (en) 2009-12-18 2015-12-29 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8217272B2 (en) 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
JP5581933B2 (ja) * 2010-09-22 2014-09-03 ソニー株式会社 パッケージ基板及びこれを用いたモジュール並びに電気・電子機器
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8105875B1 (en) * 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US20120095132A1 (en) * 2010-10-19 2012-04-19 Chung-Hao Chang Halogen- and phosphorus-free thermosetting resin composition
US8586411B2 (en) 2010-11-16 2013-11-19 International Business Machines Corporation Manufacturing a filling of a gap in semiconductor devices
TWI436464B (zh) * 2011-01-13 2014-05-01 Advanced Semiconductor Eng 半導體封裝、基板及基板製造方法
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US20130048355A1 (en) * 2011-08-30 2013-02-28 Ibiden Co., Ltd. Printed wiring board
US11127664B2 (en) * 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9236277B2 (en) * 2012-08-10 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with a thermally conductive underfill and methods of forming same
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9615453B2 (en) 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
CN104823530B (zh) * 2012-12-11 2018-03-30 三井金属矿业株式会社 多层印刷布线板及其制造方法
JP5966903B2 (ja) * 2012-12-13 2016-08-10 Dic株式会社 シアン酸エステル樹脂、硬化性樹脂組成物、その硬化物、プリプレグ、回路基板、半導体封止材料、及びビルドアップフィルム
KR20140089178A (ko) * 2013-01-04 2014-07-14 삼성전기주식회사 정전 방전 보호 소자 및 그 제조 방법
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
CN104112673B (zh) * 2013-04-19 2017-06-23 碁鼎科技秦皇岛有限公司 芯片封装基板及其制作方法
US9474148B2 (en) 2013-09-26 2016-10-18 Trumpet Holdings, Inc. Stacked circuit board assembly with compliant middle member
JP2015070187A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 半導体装置及び半導体装置の製造方法
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
KR102122540B1 (ko) * 2013-12-31 2020-06-26 엘지디스플레이 주식회사 씨오지 방식의 반도체칩 탑재용 기판 및 그 제조방법
JP2014220534A (ja) * 2014-08-26 2014-11-20 株式会社東芝 半導体装置の製造方法
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
KR102182945B1 (ko) * 2015-01-13 2020-11-25 데쿠세리아루즈 가부시키가이샤 범프 형성용 필름, 반도체 장치 및 그의 제조 방법 및 접속 구조체
KR102414836B1 (ko) * 2015-09-17 2022-06-30 삼성전기주식회사 인쇄회로기판의 제조 방법
JP2017098338A (ja) * 2015-11-19 2017-06-01 株式会社デンソー 電子装置
CN105357864A (zh) * 2015-11-30 2016-02-24 珠海方正科技多层电路板有限公司 多层线路板及其制作方法
JP6735505B2 (ja) * 2016-09-06 2020-08-05 パナソニックＩｐマネジメント株式会社 プリント配線板、プリント回路板、プリプレグ
JP6891427B2 (ja) * 2016-09-09 2021-06-18 住友ベークライト株式会社 樹脂シート
JP6988818B2 (ja) 2016-11-09 2022-01-05 昭和電工マテリアルズ株式会社 プリント配線板及び半導体パッケージ
US10178755B2 (en) 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10685922B2 (en) * 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10714448B2 (en) 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
US10950535B2 (en) 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2019071393A (ja) * 2017-10-11 2019-05-09 イビデン株式会社 プリント配線板
WO2020236908A1 (en) * 2019-05-23 2020-11-26 Rogers Corporation Low loss, composite layer and a composition for forming the same
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
CN111757593B (zh) * 2020-06-29 2023-12-22 深圳市百柔新材料技术有限公司 玻璃芯板电路板及其制备方法
GB202018676D0 (en) * 2020-11-27 2021-01-13 Graphcore Ltd Controlling warpage of a substrate for mounting a semiconductor die
CN114786367A (zh) * 2021-01-22 2022-07-22 宏恒胜电子科技（淮安）有限公司 高密度互连电路板及其制备方法
US11638359B2 (en) 2021-05-05 2023-04-25 Toyota Motor Engineering & Manufacturing North America, Inc. Low profile power module package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071656A (ja) * 2002-08-01 2004-03-04 Sumitomo Bakelite Co Ltd 多層配線板および半導体装置
JP2006316250A (ja) * 2005-04-12 2006-11-24 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233571A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
JP2000204131A (ja) * 1999-01-08 2000-07-25 Sumikin Chemical Co Ltd フェノ―ル系重合体組成物
JP3558576B2 (ja) * 1999-02-22 2004-08-25 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2001035960A (ja) 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP2002076202A (ja) * 2000-08-31 2002-03-15 Keihin Corp 半導体装置の実装構造および実装方法
JP2002076201A (ja) * 2000-08-31 2002-03-15 Keihin Corp 半導体装置の実装構造および実装方法
JP2002327035A (ja) * 2001-02-28 2002-11-15 Sumikin Chemical Co Ltd フェノール系重合体、その製造方法及びそれを用いたエポキシ樹脂用硬化剤、半導体封止用エポキシ樹脂組成物ならびに半導体装置
JP2003082061A (ja) * 2001-09-10 2003-03-19 Asahi Denka Kogyo Kk 硬化性組成物
JP2003174257A (ja) * 2001-12-07 2003-06-20 Hitachi Chem Co Ltd 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法
JP2003258034A (ja) * 2002-03-06 2003-09-12 Mitsubishi Electric Corp 多層配線基体の製造方法および多層配線基体
JP2004134679A (ja) 2002-10-11 2004-04-30 Dainippon Printing Co Ltd コア基板とその製造方法、および多層配線基板
JP2005268259A (ja) * 2004-03-16 2005-09-29 Kyocera Corp 多層配線基板
JP4449608B2 (ja) * 2004-07-09 2010-04-14 凸版印刷株式会社 半導体装置
JP2006073593A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 配線基板とそれを用いた半導体装置
JP2006290949A (ja) * 2005-04-07 2006-10-26 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4372749B2 (ja) * 2005-12-22 2009-11-25 株式会社ルネサステクノロジ 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071656A (ja) * 2002-08-01 2004-03-04 Sumitomo Bakelite Co Ltd 多層配線板および半導体装置
JP2006316250A (ja) * 2005-04-12 2006-11-24 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置

Also Published As

Publication number Publication date
JP5660272B2 (ja) 2015-01-28
CN101542719B (zh) 2011-05-11
CN101542719A (zh) 2009-09-23
JPWO2008123414A1 (ja) 2010-07-15
US7893542B2 (en) 2011-02-22
KR20100014220A (ko) 2010-02-10
KR101439565B1 (ko) 2014-09-11
MY151804A (en) 2014-07-14
TW200849506A (en) 2008-12-16
WO2008123414A1 (ja) 2008-10-16
US20090273073A1 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
TWI416673B (zh) 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
JP5608977B2 (ja) 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物
TWI477220B (zh) 多層電路基板，絕緣片，及使用多層電路基板之半導體封裝
JP4802246B2 (ja) 半導体装置
JPWO2008018557A1 (ja) 半導体パッケージ及びその製造方法、並びに封止樹脂
JP5533657B2 (ja) 積層板、回路板および半導体装置
TWI433628B (zh) 半導體裝置
JP2011135034A (ja) 半導体パッケージおよび半導体装置
JP2009070891A (ja) 半導体装置
JP2010080609A (ja) 半導体装置
TW201726404A (zh) 構造體、佈線基板及佈線基板之製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees