TWI383460B

TWI383460B - Metal bump structure and its application in package structure

Info

Publication number: TWI383460B
Application number: TW097119573A
Authority: TW
Original assignee: Hannstar Display Corp
Priority date: 2008-05-27
Filing date: 2008-05-27
Publication date: 2013-01-21
Also published as: TW200949390A

Description

金屬凸塊結構及其應用於封裝結構

本發明係有關一種覆晶玻璃(COG)構裝技術，特別是指一種金屬凸塊結構及其應用於封裝結構。

覆晶玻璃(Chip on Glass；COG)乃為高腳數(high pin count)及超細節距(fine pitch)平面顯示器(Flat Panel Display)之模組構裝技術。此模組構裝之技術特徵為驅動IC訊號源及面板玻璃基板間具有最少接合點且其不須使用可撓性基板，因此，可以克服捲帶式封裝(TCP)容易因彎摺而產生引腳斷裂的現象，進而提高產品之可靠度。

目前COG技術是使用異方性導電膜(Anisotropic Conductive Film；ACF)作為導電接合之介質。請參照第1圖，異方性導電膜10為一種高分子材料，係由導電粒子11及接著劑均勻混合後，塗佈在離型材質上而成。而異方性導電膜10的厚度選擇與金屬凸塊(Gold Bump)12之高度有關，若金屬凸塊12之高度為15~18微米(μm)，異方性導電膜10之膜厚約在23－25μm左右。

然而，量產的COG技術存在著接合面異方性導電膜導電粒子數捕捉率不足的問題，此現象會造成接合點阻抗過高及可靠度降低(見第1圖)。異方性導電膜導電粒子數捕捉率不足的原因，包括有異方性導電膜導電粒子的密度、接合界面的粗糙度及表面形狀、以及接合界面的升溫速率。

其中，若以增加異方性導電膜導電粒子的數目改善捕捉率，過多的導電粒子會降低金屬凸塊間的絕緣阻抗，造成導線間的短路機率增加。部分異方性導電膜的廠商提出雙層(double layer)異方性導電膜的解決方案，如第2圖所示，此方案是將傳統的異方性導電膜分為導電接合層(ACF)20及非導電性接合層(NCF)21，利用非導電性接合層21將導電粒子22限制在導電接合層20中，以導電接合層20及非導電性接合層21不同膠材的黏滯係數來控制導電粒子22的流動速率。但是，此方案的製程較為複雜，不但成本提高，也仍舊存在有短路的問題。

另外，有些驅動IC廠商則是以金屬凸塊的表面凹陷部分去捕捉異方性導電膜導電粒子，但因金屬凸塊的楊氏係數(Young’s Modulus)大於異方性導電膜導電粒子，會造成異方性導電膜導電粒子壓合不良的現象。

鑒於以上的問題，本發明的主要目的在於提供一種金屬凸塊結構及其應用於封裝結構，其金屬凸塊四週圍繞有高度超出於金屬凸塊之阻障層，此阻障層可限制異方性導電層中導電粒子的流動，藉以提高導電粒子的捕捉率，並大體上解決先前技術存在之缺失。

本發明的另一目的在於提供一種金屬凸塊結構及其應用於封裝結構，係利用高分子材料之阻障層的熱阻高於金屬凸塊，使得異方性導電層產生流動性之差異，進而減少導電粒子的流失，及提高導電粒子的捕捉率。

因此，為達上述目的，本發明揭露一種金屬凸塊結構，是在半導體元件上形成有凸塊底部金屬層(UBM)，且凸塊底部金屬層電性連接至半導體元件之連接墊，凸塊底部金屬層上為金屬凸塊，而阻障層形成於半導體元件上並位於金屬凸塊周圍，其高度超出於金屬凸塊，使阻障層圍繞於金屬凸塊而形成一半封閉空間。此金屬凸塊結構係可應用於封裝產品上作為兩基板接合的媒介。

本發明也揭露一種封裝結構，是將凸塊底部金屬層形成於第一基板的第一連接墊上，金屬凸塊形成於凸塊底部金屬層上，而阻障層形成於第一連接墊周圍的第一保護層上並位於金屬凸塊周圍，且阻障層之高度超出金屬凸塊之高度，使阻障層圍繞金屬凸塊形成一半封閉空間，另外，第二基板具有第二連接墊與第二保護層，將第一基板翻覆朝下接合於第二基板，阻障層會頂抵於第二連接墊周圍的第二保護層，使半封閉空間密閉於第二基板，而異方性導電層(ACF)則形成於第一基板與第二基板之間，其內散佈有複數導電粒子，在第一基板與第二基板接合期間，導電粒子係受到阻障層的阻擋而減少流失於半封閉空間外的機會。

再者，本發明之阻障層可為高分子材料，其熱阻高於金屬凸塊，所以異方性導電層的流動性會受到阻障層較慢的熱傳作用而降低，從而減少導電粒子的流失，使導電粒子的捕捉率得以提高。

為使對本發明的目的、特徵及其功能有進一步的了解，茲配合圖式詳細說明如下：

請參照第3A圖與第3B圖，係分別繪示本發明之實施例所提供之金屬凸塊結構的剖面圖與俯視圖。此金屬凸塊結構主要包含一凸塊底部金屬層(UBM)30、一金屬凸塊31與一阻障層(dam structure)32，其中凸塊底部金屬層30設置於半導體元件40的連接墊41與金屬凸塊31之間，而阻障層32是以高分子材料於半導體元件40上所構成，且阻障層32完整環繞於金屬凸塊31四週，其中，阻障層32之高度b乃超出於金屬凸塊31之高度a，如第3A圖所示之b>a，且阻障層32係與金屬凸塊31不相互接觸，即阻障層32係與金屬凸塊31之間具有一間隙，如第3A圖所示之c>e。

請參照第4A圖~第4F圖，以下詳細說明本實施例藉由蝕刻製程製作金屬凸塊結構的整個流程。

首先，如第4A圖所示，提供一半導體元件40，譬如驅動IC，然後，在其基板42上覆蓋於連接墊41周圍的保護層43上方塗佈聚亞醯胺材料，並加以圖案化，以形成本實施例之阻障層32。其中，連接墊41係以鋁(Al)、金(Au)或其他合金等金屬材質形成。

如第4B圖所示，再於整個基板42上方濺鍍上一層凸塊底部金屬層30，其中，凸塊底部金屬層30其材質可為鋁(Al)、鈦(Ti)、鎢(W)、金(Au)或其合金等金屬材質形成。

如第4C圖所示，塗佈光阻層44於凸塊底部金屬層30上方，並加以圖案化，以露出部分的凸塊底部金屬層30之蝕刻區域。

如第4D圖所示，鍍上一金屬層於前述蝕刻區域上，以形成金屬凸塊31，其中，金屬凸塊31之材質可為鋁(Al)、金(Au)或其合金等金屬材質形成。

如第4E圖所示，將剩下的光阻層44予以蝕刻移除。

如第4F圖所示，再蝕刻除去金屬凸塊31周圍的凸塊底部金屬層30，最後，即完成本實施例之金屬凸塊結構。

此金屬凸塊結構可應用於封裝產品上作為兩基板接合的媒介。請參照第5圖所示，係繪示本發明之實施例所提供之金屬凸塊結構應用於驅動IC晶片50與TFT液晶基板60之覆晶接合的封裝結構中。凸塊底部金屬層30形成於驅動IC晶片50的連接墊51上，金屬凸塊31形成於凸塊底部金屬層30上，阻障層32形成於驅動IC晶片50的的保護層52上並位於金屬凸塊31周圍，且阻障層32之高度超出金屬凸塊31之高度，使阻障層32完整圍繞於金屬凸塊31四周，並且阻障層32與金屬凸塊31不相互接觸，即阻障層32係與金屬凸塊31之間具有一間隙。在覆晶接合期間，藉由將驅動IC晶片50翻覆朝下接合於TFT液晶基板60，使阻障層32頂抵於TFT液晶基板60上位於連接墊61周圍的保護層62，至於異方性導電層(ACF)33形成於驅動IC晶片50與TFT液晶基板60之間，異方性導電層33內散佈有複數導電粒子34，則阻障層32會阻擋導電粒子34，以減少或避免導電粒子34流失於阻障層32圍繞範圍之外。

其中，由於阻障層32為高分子材料，阻障層32的熱阻會高於金屬凸塊31之熱阻，也就是說，阻障層32的溫度變化率低於金屬凸塊31，能使異方性導電層33產生流動性差異，進而限制異方性導電層 33之導電粒子34的流失，進而提高導電粒子34的捕捉率。其中，阻障層32的熱阻係數約略為0.042至0.488W/m－K，而金屬凸塊31之熱阻之熱阻係數約略為301W/m－K。此外，本發明還可以降低異方性導電層33之導電粒子34的使用量，並降低異方性導電層33購入成本。

進一步而言，導電粒子34的原始直徑大約為3~4微米(μm)，而導電粒子34於兩基板接合而變形後的直徑大約符合下列方程式：D－1≧d≧D－2；其中，D表示導電粒子34的原始直徑(μm)；且d表示導電粒子34於兩基板接合而變形後的直徑(μm)。

更進一步而言，本發明之阻障層32與金屬凸塊31於與TFT液晶基板60接合前的高度差係以符合下列規格為較佳：2D≧b－a≧0.5d；其中，a表示金屬凸塊31的高度；且b表示阻障層32的高度。

因此，本發明之阻障層32與金屬凸塊31於與TFT液晶基板60接合前的高度差約略範圍為：8um≧b－a≧0.5um。

再者，本發明之阻障層32與金屬凸塊31於與TFT液晶基板60接合後的高度差係以符合下列規格為佳：1.2D≧b－a≧0.5d；其中，a表示金屬凸塊31的高度；且b表示阻障層32的高度。

因此，本發明之阻障層32與金屬凸塊31於TFT液晶基板60接合後的高度差約略範圍在：4.8um≧b－a≧0.5um。

另外，在實際應用上，本發明之金屬凸塊可以為單一或複數個；如第6A圖~第6C圖所示，係繪示本發明之金屬凸塊結構應用於驅動IC晶片之不同排列方式的實施例。這些金屬凸塊結構70具有直線排列或交錯排列的複數金屬凸塊71，且每一金屬凸塊71相對應有一阻障層72。

另外，如第7A圖~第7C圖所示，這些金屬凸塊結構80具有直線排列或交錯排列的複數金屬凸塊81，且阻障層82形成於每一列的金屬凸塊81周圍，再者，該阻障層82係可一體成形，且每一金屬凸塊81所對應之阻障層82結構彼此間並無任何間隙。或者，如第8A圖~第8B圖所示，這些金屬凸塊結構90具有直線排列或交錯排列的複數金屬凸塊91，且阻障層92形成於全部的金屬凸塊91周圍。

又，本發明之阻障層實務上係可為長方形或梯形之截面，且阻障層與金屬凸塊之間可具有一間隙，當然，阻障層也可以緊鄰於金屬凸塊，只要能達到作為導電粒子之屏障的效果即可，皆不脫離本發明之精神和範圍。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

10‧‧‧異方性導電膜

11‧‧‧導電粒子

12‧‧‧金屬凸塊

20‧‧‧導電接合層

21‧‧‧非導電性接合層

22‧‧‧導電粒子

30‧‧‧凸塊底部金屬層

31‧‧‧金屬凸塊

32‧‧‧阻障層

33‧‧‧異方性導電層

34‧‧‧導電粒子

40‧‧‧半導體元件

41‧‧‧連接墊

42‧‧‧基板

43‧‧‧保護層

44‧‧‧光阻層

50‧‧‧驅動IC晶片

51‧‧‧連接墊

52‧‧‧保護層

60‧‧‧TFT液晶基板

61‧‧‧連接墊

62‧‧‧保護層

70、80、90‧‧‧金屬凸塊結構

71、81、91‧‧‧金屬凸塊

72、82、92‧‧‧阻障層

第1圖係先前技術所提供之COG產品所產生的異方性導電膜導電粒子捕捉數不足的現象之示意圖；第2圖係先前技術所提供之雙層異方性導電膜結構之示意圖；第3A圖與第3B圖係分別為本發明之實施例所提供之金屬凸塊結構的剖面圖與俯視圖；第4A圖~第4F圖係依序為本發明之實施例藉由光蝕刻製程製作金屬凸塊結構的流程示意圖；第5圖係本發明之實施例所提供之金屬凸塊結構應用於驅動IC晶片與TFT液晶基板之覆晶接合的封裝結構示意圖；第6A圖~第6C圖係本發明之金屬凸塊結構應用於驅動IC晶片之不同排列方式的實施例；第7A圖~第7C圖係本發明之金屬凸塊結構應用於驅動IC晶片之不同排列方式的實施例；以及第8A圖~第8B圖係本發明之金屬凸塊結構應用於驅動IC晶片之不同排列方式的實施例。

30‧‧‧凸塊底部金屬層

31‧‧‧金屬凸塊

32‧‧‧阻障層

40‧‧‧半導體元件

41‧‧‧連接墊

Claims

一種金屬凸塊結構，其包含：一凸塊底部金屬層(UBM)，形成於一半導體元件上並電性連接至該半導體元件之一連接墊；一金屬凸塊，形成於該凸塊底部金屬層上；以及一阻障層(dam structure)，形成於該半導體元件上並完整環繞於該金屬凸塊周圍，且該阻障層之高度係超出該金屬凸塊之高度；其中該阻障層與該金屬凸塊於該半導體元件與一基板接合前的高度差係符合下列方程式：2D≧b-a≧0.5d；其中，D表示一導電粒子的原始直徑(μm)；a表示該金屬凸塊的高度；b表示該阻障層的高度；及d表示一導電粒子因兩基板接合而變形後的直徑(μm)。
如申請專利範圍第1項所述之金屬凸塊結構，其中該阻障層係為高分子材料。
如申請專利範圍第1項所述之金屬凸塊結構，其中該阻障層係具有一為長方形或梯形之截面。
如申請專利範圍第1項所述之金屬凸塊結構，其中該阻障層與該金屬凸塊之間係具有一間隙。
如申請專利範圍第1項所述之金屬凸塊結構，其中該阻障層係緊鄰於該金屬凸塊。
如申請專利範圍第1項所述之金屬凸塊結構，其中該連接墊之材質係選自鋁(Al)、金(Au)之金屬或合金。
如申請專利範圍第1項所述之金屬凸塊結構，其中該凸塊底部金屬層之材質係選自鋁(Al)、鈦(Ti)、鎢(W)、金(Au)之金屬或其合金。
如申請專利範圍第1項所述之金屬凸塊結構，其中該金屬凸塊之材質係選自鋁(Al)、金(Au)之金屬或其合金。
如申請專利範圍第1項所述之金屬凸塊結構，其中該阻障層的熱阻係數係高於該金屬凸塊之熱阻係數。
如申請專利範圍第1項所述之金屬凸塊結構，其中該阻障層的熱阻係數為0.042至0.488 W/m-K。
一種封裝結構，其包含：一第一基板，具有一第一連接墊與一第一保護層，該第一保護層係形成於該第一連接墊周圍；一凸塊底部金屬層(UBM)，形成於該第一連接墊上；一金屬凸塊，形成於該凸塊底部金屬層上；一阻障層(dam structure)，形成於該第一保護層上並完整環繞於該金屬凸塊之周圍，且該阻障層之高度係超出該金屬凸塊之高度；一第二基板，具有一第二連接墊與一第二保護層，該第二保護層係形成於該第二連接墊周圍；以及一異方性導電層(Anisotropic Conductive Film；ACF)，係散佈有複數導電粒子，形成於該第一基板與該第二基板之間；其中該些導電粒子於該第一基板接合於該第二基板而變形後的直徑係符合下列方程式：D-1≧d≧D-2；其中，D表示該些導電粒子的原始直徑(μm)；及d表示該些導電粒子於該第一基板接合於該第二基板而變形後的直徑(μm)。
如申請專利範圍第11項所述之封裝結構，其中該阻障層係為高分子材料。
如申請專利範圍第11項所述之封裝結構，其中該阻障層係具有一為長方形或梯形之截面。
如申請專利範圍第11項所述之封裝結構，其中該阻障層與該金屬凸塊之間係具有一間隙。
如申請專利範圍第11項所述之封裝結構，其中該阻障層係緊鄰於該金屬凸塊。
如申請專利範圍第11項所述之封裝結構，其中該些導電粒子的原始直徑係3~4微米(μm)。
如申請專利範圍第11項所述之封裝結構，其中該金屬凸塊係複數個，且每一該金屬凸塊係相對應一該阻障層。
如申請專利範圍第17項所述之封裝結構，其中該些金屬凸塊係直線排列或交錯排列於該第一基板上。
如申請專利範圍第11項所述之封裝結構，其中該金屬凸塊係複數個，且該阻障層係形成於該些金屬凸塊周圍。
如申請專利範圍第19項所述之封裝結構，其中該些金屬凸塊係直線排列或交錯排列於該第一基板上。
如申請專利範圍第11項所述之封裝結構，其中該第一基板係為IC晶片。
如申請專利範圍第11項所述之封裝結構，其中該第二基板係為TFT液晶面板。
如申請專利範圍第11項所述之封裝結構，其中該連接墊之材質係選自鋁(Al)、金(Au)之金屬或合金。
如申請專利範圍第11項所述之封裝結構，其中該凸塊底部金屬層之材質係選自鋁(Al)、鈦(Ti)、鎢(W)、金(Au)之金屬或其合金。
如申請專利範圍第11項所述之封裝結構，其中該金屬凸塊之材質係選自鋁(Al)、金(Au)之金屬或其合金。
如申請專利範圍第11項所述之封裝結構，其中該阻障層的熱阻係數係高於該金屬凸塊之熱阻係數。
如申請專利範圍第11項所述之封裝結構，其中該阻障層的熱阻係數為0.042至0.488 W/m-K。
一種金屬凸塊結構，其包含：一凸塊底部金屬層(UBM)，形成於一半導體元件上並電性連接至該半導體元件之一連接墊；一金屬凸塊，形成於該凸塊底部金屬層上；以及一阻障層(dam structure)，形成於該半導體元件上並完整環繞於該金屬凸塊周圍，且該阻障層之高度係超出該金屬凸塊之高度；其中該阻障層與該金屬凸塊於該半導體元件與一基板接合前的高度差係符合下列方程式：8um≧b-a≧0.5um；其中，a表示該金屬凸塊的高度；及b表示該阻障層的高度。
一種封裝結構，其包含：一第一基板，具有一第一連接墊與一第一保護層，該第一保護層係形成於該第一連接墊周圍；一凸塊底部金屬層(UBM)，形成於該第一連接墊上；一金屬凸塊，形成於該凸塊底部金屬層上；一阻障層(dam structure)，形成於該第一保護層上並完整環繞於該金屬凸塊之周圍，且該阻障層之高度係超出該金屬凸塊之高度；一第二基板，具有一第二連接墊與一第二保護層，該第二保護層係形成於該第二連接墊周圍；以及一異方性導電層(Anisotropic Conductive Film；ACF)，係散佈有複數導電粒子，形成於該第一基板與該第二基板之間；其中該阻障層與該金屬凸塊於該第一基板與該第二基板接合後的高度差係符合下列方程式：2D≧b-a≧0.5d；其中，a表示該金屬凸塊的高度；及b表示該阻障層的高度。
一種封裝結構，其包含：一第一基板，具有一第一連接墊與一第一保護層，該第一保護層係形成於該第一連接墊周圍；一凸塊底部金屬層(UBM)，形成於該第一連接墊上；一金屬凸塊，形成於該凸塊底部金屬層上；一阻障層(dam structure)，形成於該第一保護層上並完整環繞於該金屬凸塊之周圍，且該阻障層之高度係超出該金屬凸塊之高度；一第二基板，具有一第二連接墊與一第二保護層，該第二保護層係形成於該第二連接墊周圍；以及一異方性導電層(Anisotropic Conductive Film；ACF)，係散佈有複數導電粒子，形成於該第一基板與該第二基板之間；其中該阻障層與該金屬凸塊於該第一基板與該第二基板接合後的高度差係符合下列方程式：4.8um≧b-a≧0.5um；其中，a表示該金屬凸塊的高度；及b表示該阻障層的高度。