[go: up one dir, main page]

TWI300589B - - Google Patents

Download PDF

Info

Publication number
TWI300589B
TWI300589B TW091115966A TW91115966A TWI300589B TW I300589 B TWI300589 B TW I300589B TW 091115966 A TW091115966 A TW 091115966A TW 91115966 A TW91115966 A TW 91115966A TW I300589 B TWI300589 B TW I300589B
Authority
TW
Taiwan
Prior art keywords
layer
epitaxial layer
transferring
substrate
epitaxial
Prior art date
Application number
TW091115966A
Other languages
English (en)
Inventor
Yew Chung Sermon Wu
Pei Yen Lin
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW091115966A priority Critical patent/TWI300589B/zh
Priority to US10/253,575 priority patent/US6686257B1/en
Application granted granted Critical
Publication of TWI300589B publication Critical patent/TWI300589B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

1300589
1300589 五、發明說明(2) 術’將氮化鎵磊晶層轉移至其他材料之基板上,以增加氮 化鎵之應用性。 目如分離氮化錄基板之技術包括雷射移除法(1 a s e r lift Off)與離子佈植分離法(smart cut),但兩者均 有其應用之限制與缺點。一般而言,雷射移除法受限於較 小之雷射光束打點面積(spot s ize ),使得其僅適用於 分離小區域的氮化鎵磊晶層,而除此缺點外,不易均勻之 雷射光束能量分佈,會造成氮化鎵不同區域之熱分解程度 不同;再者,因無法精確的控制氮化鎵磊晶層與基板之間 介面的分解步驟,所以造成雷射移除法分離後的部分氮化 蘇I晶層會因不均勻的熱分解而表面粗糙,甚至於分離過 私中承叉不均勻的熱震(t h e r m a 1 s h 〇 c k )而使得元件效 能降低或無法使用。最後,雷射昂貴的設備與較小的產能 也不適合大量的生產製造與降低成本。 至於離子佈植法,則是在晶圓接合前於磊晶層中植入 離子’然後再進行晶圓接合,並加熱以分離磊晶層。但離 子植入氮化鎵蟲晶層的過程中,會破壞磊晶層的晶體結 構’增加蠢晶層的缺陷密度,而影響磊晶層中的元件效能 或材料品質,因此,並不適於以商業用途為目的之半導體 蠢晶層轉移。 此外’此兩種方法都有不適合大面積氮化鎵磊晶層轉 移、轉移後所得的磊晶層品質較差,磊晶基板不可重複利 用’以及造成製程成本偏高等共同的缺點。 職是之故,申請人見於習知技術之缺失,乃經悉心試
l3〇〇589
終研發出本案之「轉 五:發明 檢與研究,並一本錢而不捨之精神 多侧向覆蓋生長蠢晶層之方法」。 發明概述 本發明 層之方法, 上’而不傷及原有之 之主要目 將該側向 本發明 晶層至另一 度少之氮化 盍生長磊晶 本發明 層之方法, (b)形成一 層於該第一 案;(d)形 一基板於該 之接合介面 (f )餘刻該 層,以致獲 根據上 (sapphire 生長氮化鎵 根據上 之另一目 可選擇之 鎵側向覆 層不同之 之又一目 該方法包 第^一蠢晶 磊晶層上 成一第二 第二蠢晶 可視需要 遮罩層, 得具有該 述構想, )、碳化 之基板。 述構想, 的在於提供 覆蓋生長蟲 生長基板與 的在於轉換 基板上,而 蓋生長磊晶 使用途徑。 的在提供一 一轉移側向覆蓋生長磊 晶層轉移至所需之基板 該側向覆蓋生長磊晶層。 一氮化鎵側向覆蓋生長磊 得到一品質良好、缺陷密 層’並提供氮化鎵側向覆 曰曰 種轉移 :(a) 層於該第一基板上 遮罩層 遮罩層 括下列步驟 ,並餘刻該 蠢晶層於該 層上,該第 而加入不同 並分離該第 第二磊晶層 —基板 之一接
—晶 之該第 該第一基板係選自 矽(S 矽(S i C ) 側向覆蓋生長磊晶 提供一第一基板; ,(c) 形成一遮罩 以形成至少一圖 上;(e ) 接合一第 與該第二磊晶層間 合媒介層;以及 層與該第一磊晶 一基板。 石申化鎵、氧化鋁 1 )及任何可磊晶 該第一蠢晶層係包含—低溫緩衝層
第6頁 1300589 五、發明說明(4) (Low Temperature Buffer Layer , LT-Buffer Layer ) 及一兩溫蠢晶層。 ^當然’該低溫緩衝層之材質係選自氮化鎵、氮化鋁、 虱化鎵鋁及任何可增進氮化鎵磊晶層品質之材料。 =然,該低溫緩衝層係形成於 積厚度約20 0 - 5 0 0埃。 八^ $然,該高溫磊晶層係包含氮化鎵材質。 ,該高溫磊晶層係形成於攝氏1 0 0 0- 1 1 〇〇产,1 沈積厚度約1 · 5微米。 ^ υ度,其 _。根據上述構想,該遮罩層係為金屬及陶兗材質其中之 :然,其中該金屬#質係包含鎢。 虽# t㈣w f係包含 之一 ^一虱化石夕其中 根據上述構想,該至,丨、一 狀(line)開口。 b 一圖案可為點狀(dot )及條 ,根據上述構想,其中該步驟(d )更可勺人— 形成一接合媒介層於該第二磊晶層上。匕3 一步驟(d 1 ) 鎳 生 當然’其中該接合媒介層係包含 及其混合多層其中之一。 鈦 銦、金、 根據上述構想,其中石曰 長磊晶層。 5亥第一麻日日層係為一側向覆蓋 鎵 根據上述構想,其中石曰 (GaN)材質。 中忒第一挪日日層係包含氮化
第7頁 1300589 五、發明說明(5) 根據上述構想 形成一接合媒介層 當然,其中該 及其混合多層其中 根據上述構想 根據上述構想 當然,該晶圓 )步驟。 根據上述構想 名虫刻。 本案之次一目 之方法,該方法包 (b)形成一第一蟲 層於該第一蟲晶層 案;(d)形成一第 罩層;以及(f )接 離該第二磊晶層與 晶層之該第二基板 根據上述構想 (Low Temperatur 及一高溫蠢晶層。 根據上述構想 形成一接合媒介層 根據上述構想 ’其中該步驟(e)更可包含一步驟(el) 於該第二基板上。。 接合媒介層係包含鈀、鈦、銦、金、鎳 之一0 ’ 5亥苐二基板係包含秒材質。 ’該接合係為一晶圓接合。 接合更包括一熱處理(thermal anneal ’該步驟(f )之該蝕刻步驟係為一濕式 的為提供一種轉移側向覆蓋生長磊晶層 括下列步驟··(a) 提供一第一基板; 晶層於該第一基板上;(c ) 形成一遮罩 上,並餘刻該遮罩層以形成至少一圖 二蟲晶層於該遮罩層上,(e )钱刻該遮 合一第二基板於該第二蠢晶層上,並分 該第一磊晶層,以致獲得具有該第二遙 0 ,該第一磊晶層係包含一低溫緩衝層 e Buffer Layer , LT-Buffer Layer ) ,其中該步驟(d)更可包含一步驟(dl) 於該第二蠢晶層上。 ,其中該第二磊晶層係為一側向覆蓋生
1300589
長蠢晶層。 根據上述構想 #刻。 该步驟(e )之該蝕刻步驟係為一濕式 根據上述構想,該接合係為一晶圓接合。 當然’该晶圓接合更包括一埶卢 .^ ί 熱處理(thermalanneal 步驟。 根據上述構想,其 形成一接合媒介層於該 中該步驟(f)更可包含一步驟(fl) 第^一基板上。 較佳實施例說明
—本案之轉移側向覆蓋生長遙晶層之方法,料由以下 的貫施例說明而得到充分瞭解,使得熟習本技藝之人士可 以據以完成之,然本幸之音始并丄 '、个系 < 灵施亚非可由下列實施例而被限 制其實施型態。
租芩閱第一圖,其係為根據本案構想轉移側向覆蓋生 長,化鎵磊晶層之較佳實施例之製造方法及步驟示意圖。 如第一圖(a )所示,一第一氮化鎵磊晶層丨丨2形成於一第 一基板111上,通常,形成氮化鎵磊晶層之基板多為氧化 鋁(sapphire )基板,因其晶格常數與晶體結構適合成長 氮化叙之遙晶層’而可得而品質之氮化鎵蠢晶層,但其卻 有不易切割、不易導電等缺點。在本案之較佳實施例中, 第一氮化鎵遙晶層11 2係包含一低溫氮化鎵蟲晶層1 1 2 1 (低溫緩衝層)及一高溫氮化鎵磊晶層11 2 2,而該低溫氮 化鎵遙晶層1 1 2 1係為該第一基板111上所沈積厚度約
第9頁
1300589 五、發明說明(7) 2 0 0 - 5 0 0埃之氮化鎵或氮化鋁層,其沈積溫度約在攝氏 6 0 0 - 7 0 0度;該高溫氮化鎵磊晶層11 2 2則為該低溫氮化鎵 磊晶層11 21上所沈積厚度約1 · 5微米之氮化鎵層,其沈積 溫度約在攝氏1 〇 〇 〇 -11 〇 〇度。而本實施例中,該第一基 板、該低溫氮化鎵蟲晶、層及該高溫氮化鎵蟲晶層則共同組 成了 一蠢晶層組合基板。 t 接著,於該第一氮化鎵磊晶層1 1 2上再形成一遮罩層 11 3 ’並利用蝕刻在該遮罩層11 3上做出一圖案114,此圖 案可為點狀或條狀開口,其中該遮罩層丨丨3之材質可為二 氧化矽、氮化矽或鎢等金屬或陶瓷。再者,如第一圖(b )所示’形成一第二氮化鎵磊晶層1 21於該遮罩層1 1 3上, 该第二側向覆蓋生長氮化鎵磊晶層1 2 1係經由一側向覆蓋 生長製程(epitaxy lateral overgrowth)所形成,且該 製程需進行至生長出之側向覆蓋氮化鎵晶體平行於基板之 表面且平整為止(於此製程中,側向覆蓋生長晶體可合併 C coal eseence )完成,或未合併完成,僅需個別晶粒表 面平整即可),同時其形成溫度約在攝氏1〇〇〇 — 11〇〇度之 間。然後’一第二基板1 2 2 (所欲轉移之基板)與該第二 側向覆蓋生長氮化鎵蠢晶層121進行晶圓接合(wafer bonding )的步驟,以將該第二基板丨22接合至該第二側向 覆蓋生長氮化鎵磊晶層1 2 1,其中該第二基板之材質並不 限疋’視轉移後之用途、需要而定,而接合時之溫度也視 對接材料而定。同時,亦視情況需要,可於該第二基板 1 22與該第二侧向覆蓋生長氮化鎵磊晶層丨2 1上分別鍍覆一
第10頁 1300589
晶圓接合媒介層131,該媒介層可為單層或多層結構,其 材料可為把、欽、銦、金、鎳等金屬。
之後,利甩濕式蝕刻的方法,將完成以上步驟之晶圓 接合組合(wafer bonding assembly ) 1〇放入蝕刻液中, I虫刻泫遮罩層11 3,而形成一懸空式結構,如第一圖(c ) 所示。其中蝕刻液之選擇視遮罩材料及基板轉移材料而決 定,以能快速蝕刻遮罩層且不影響其他基板及磊晶層者為 佳。最後,如第一圖(d)所示,將第一氮化鎵磊晶層112 與該第二側向覆蓋生長氮化鎵磊晶層丨2丨分離,即可得到 覆蓋有該第二側向覆蓋生長氮化鎵磊晶層1 2 1之該第二基 板 122。 一土 在本案較佳實施例之晶圓接合製程,除了提供該第二 氮化鎵磊晶層1 2 1 —個新的支撐基材外,更會因基板與氮 化鎵熱膨脹係數(Thermal Expansion Coefficient)之
差異’而在晶圓接合之熱處理(annea 1 )過程中,造成應 力集中(stress concentration)於接點上,而促進基材 與蠢晶基板之分離。同時,濕式蝕刻因具有高選擇比、不 破壞蠢晶層、低成本及適合大尺寸等優點,而為一適合本 案之去除遮罩層的方式。並且,在基板分離後,由該第一 基板、該低溫氮化鎵磊晶層及該高溫氮化鎵磊晶層所共同 組成之成晶基板並不受濕式钱刻法破壞,可重複使用,降 低生產成本。最重要的是,轉移之側向覆蓋生長磊晶層的 缺陷(defect )密度少,對於將來應用於元件時,可增加 使用壽命及效能。
第11頁 1300589 —----- 五、發明說明(9) 另’有關本案轉移基板之 之順序’施行步驟可以在晶圓 覆蓋生長氮化鎵磊晶層前,先 懸空的結構,接著,再進行晶 合過程中熱處理的步驟,促進 綜上所述,本案之製程方 生長氮化鎵磊晶層轉移至各類 途使用外,也可同時解決現存 各種問題,如:不導電、不易 高等問題;同時,也克服了現 如·氮化蘇蠢晶層受損、不適 等問題;而且,本案對於製程 可元成’更甚者,蠢晶基板可 也可以降低成本。因此,本發 本案得由熟悉此技藝之人 皆不脫如附申請範圍所欲保護 實施步驟,並不侷限於以上 接合該第二基板至第二側向 行蝕刻該遮罩層,即先形成 圓接合,並同時利用晶圓接 之後分離的過程。 法可以將尚品質之側向覆蓋 型基板,除了可提供各種用 基板所帶來製程或使用上之 切割、不易散熱及材料成本 存基板轉移方法的缺點, 合大尺寸商業化及成本昂貴 之改進,並不需昂貴設備即 以回收再使用,如此的同時 明貫具產業發展之價值。 任施匠思而為諸般修飾,然 者0
第12頁 1300589 圖式簡單說明 本案藉由下列圖示及詳細說明,俾得一更深入瞭解: 第一圖(a )〜(d ):其係為根據本案構想轉移氮化鎵磊 晶層之較佳實施例之製造方法及步驟示意圖。 本案圖式中所包含之各元件列示如下: 第一基板111 第一氮化鎵磊晶層112 低溫氮化鎵磊晶層1121 高溫氮化鎵磊晶層1122 遮罩層113 圖案114 第二側向覆蓋氮化鎵磊晶層1 2 1 晶圓接合媒介層1 3 1 第二基板122
第13頁

Claims (1)

  1. t 丨一… ^一 M I3雖A日修(叉)正本 六、申請專利範圍 1 · 一種轉移側向覆蓋生長磊晶層之方法,該方法包括下 -列步驟: (a) 提供一第一基板; (b) 形成一第一蠢晶層於該第一基板上; (c) 形成一遮罩層於該第一磊晶層上,並蝕刻該遮罩層以 形成至少一圖案,其中該圖案為貫穿該遮罩層的一開口; (d) 形成一第二磊晶層於該開口内及該遮罩層上,使該第 二磊晶層藉由該開口而與該第一磊晶層相連接,其中該第 一蠢晶層係為一侧向覆蓋生長蠢晶層; (e )接合一第二基板於該第二磊晶層上,;以及 (〇 蝕刻該遮罩層,並分離該第二磊晶層與該第一磊晶 層,致獲得具有該第二磊晶層之該第二基板。 2 ·如申請專利範圍第1項所述之轉移側向覆蓋生長磊晶層 之方法,其中該第一基板係包含砷化鎵、氧化鋁 (sapphire)、複化矽(SiC)及矽(Si)基板其中之 —^ 0 3. 如申請專利範圍第1項所述之轉移側向覆蓋生長磊晶層 之方法,其中該第一磊晶層係包含一低溫緩衝層(Low Temperature Buffer Layer,LT-Buffer Layer )及一高♦ 溫蠢晶層。 4. 如申請專利範圍第3項所述之轉移側向覆蓋生長磊晶層 之方法,其中該低溫緩衝層之材質係包含氮化鎵、氮化鋁 及氮化鎵鋁其中之一。 5 ·如申請專利範圍第3項所述之轉移側向覆蓋生長磊晶層
    1300589 六、申請專利範圍 之方法,其中該低溫緩衝層係形成於攝氏60 0 -70 0度,其 沈積厚度約20 0-5〇〇埃。 6.如申請專利範圍第3項所述之轉移側向覆蓋生長磊晶層 之方法,其中該高溫磊晶層係包含氮化鎵材質。 7 ·如申請專利範圍第3項所述之轉移側向覆蓋生長磊晶層 之方法,其中該高溫磊晶層係形成於攝氏丨0 〇 〇 —丨丨〇 〇度, 其沈積厚度約1 · 5微米。 8 ·如申請專利範圍第1項所述之轉移側向覆蓋生長磊晶層 之方法,其中該遮罩層係為金屬及陶瓷材質其中之一。 9 ·如申請專利範圍第8項所述之轉移側向覆蓋生長磊晶層 之方法,其中該金屬材質係包含鎢。 1〇·如申請專利範圍第8項所述之轉移側向覆蓋生長磊晶 層之方法,其中該陶瓷材質係包含氮化矽、二氧化矽其中 之一 ° 11·如申請專利範圍第丨項所述之轉移側向覆蓋生長磊晶 層之方法,其中該至少一圖案町為點狀(do t )及條狀 (1 ine )開口其中之一。 12.如申請專利範圍第1項所述之轉移側向覆蓋生長磊晶 層之方法,其中該步驟(d)更讦包含一步驟(dl)形成一接 合媒介層於該第二磊晶層上。 13>如申請專利範圍第12項所述之轉移側向覆蓋生長磊晶 層之方法,其中該接合媒介層係包含鈀、鈦、銦、鎳、金 及其混合多層其中之一。 14·如申請專利範圍第丨項所述之轉移側向覆蓋生長磊晶
    1300589 六、申請專利範圍 , 層之方法,其中該第二磊晶層係包含氮化鎵(GaN )材 ’ 質。 · 15. 如申請專利範圍第1項所述之轉移側向覆蓋生長磊晶 層之方法,其中該步驟(e )更可包含一步驟(e 1)形成一接 合媒介層於該第二基板上。 16. 如申請專利範圍第1 5項所述之轉移側向覆蓋生長磊晶 層之方法,其中該接合媒介層係包含鈀、鈦、銦、鎳、金 及其混合多層其中之一。 17. 如申請專利範圍第1項所述之轉移側向覆蓋生長磊晶 層之方法,其中該第二基板係包含矽材質。 〇 18. 如申請專利範圍第1項所述之轉移側向覆蓋生長磊晶 層之方法,其中該接合係為一晶圓接合。 19. 如申請專利範圍第1 8項所述之轉移側向覆蓋生長磊晶 層之方法,其中該晶圓接合更包括一熱處理(thermal anneal )步驟。 20. 如申請專利範圍第1項所述之轉移側向覆蓋生長磊晶 層之方法,其中該步驟(f)之該蝕刻步驟係為一濕式蝕 刻。 21. —種轉移侧向覆蓋生長蠢晶層之方法,該方法包括下 列步驟: (a) 提供一第一基板; (b) 形成一第一磊晶層於該第一基板上; (c) 形成一遮罩層於該第一磊晶層上,並蝕刻該遮罩層以 形成至少一圖案,其中該圖案為貫穿該遮罩層的一開口;
    第16頁 1300589 六、申請專利範圍 (d )形成一第二磊晶層於該開口内及該遮罩層卜,处> # ㈢工 使該第 二磊晶層藉由該開口而與該第一磊晶層相連接,其中_第 二磊晶層係為一側向覆蓋生長磊晶層; ~ (e ) 蝕刻該遮罩層;以及 (f)接合一第二基板於該第二蠢晶層上’並分離該第一石 晶層與該第一磊晶層,致獲得具有該第二磊晶層之今第一 基板。 22. 如申請專利範圍第2 1項所述之轉移侧向覆蓋生長遙曰 層之方法,其中該第一磊晶層係包含一低溫緩衝層(L〇w Temperature Buffer Layer ,LT-Buffer Layer)及_高 溫蟲晶層。 23. 如申請專利範圍第2 1項所述之轉移侧向覆蓋生長磊晶 層之方法,其中該步驟(d )更可包含一步驟(d 1 )形成一接 合媒介層於該第二磊晶層與該第二基板之上。 2 4.如申請專利範圍第2 1項所述之轉移側向覆盍生長蠢晶 層之方法,其中該步驟(e)之該蝕刻步驟係為一濕式蝕 刻。 25.如申請專利範圍第21項所述之轉移側向覆蓋生長磊晶 層之方法,其中該步驟(f)更玎包含一步驟(fl)形成一接 合媒介層於該第二基板與該第二磊晶層之接觸面。 2 6.如申請專利範圍第2 1項所述之轉移側向復盍生長磊晶
    層之方法’其中該接合係為/晶圓接合。 27. *申請專利範圍第26項戶斤述之轉移;向二二 層之方法,其中該晶圓接合更包括一熱處( ermal 曰曰
    1300589
    第18頁
TW091115966A 2002-07-17 2002-07-17 TWI300589B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091115966A TWI300589B (zh) 2002-07-17 2002-07-17
US10/253,575 US6686257B1 (en) 2002-07-17 2002-10-04 Method for transferring epitaxy layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091115966A TWI300589B (zh) 2002-07-17 2002-07-17

Publications (1)

Publication Number Publication Date
TWI300589B true TWI300589B (zh) 2008-09-01

Family

ID=30442124

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091115966A TWI300589B (zh) 2002-07-17 2002-07-17

Country Status (2)

Country Link
US (1) US6686257B1 (zh)
TW (1) TWI300589B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064188A (ja) * 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法
US20050186757A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
US20050186764A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
US8188573B2 (en) * 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
TWI520206B (zh) 2008-11-19 2016-02-01 新加坡科技研究局 至少部分分離磊晶層的方法
TWI472477B (zh) * 2010-03-02 2015-02-11 Univ Nat Taiwan 矽奈米結構與其製造方法及應用
TWI429795B (zh) * 2011-10-31 2014-03-11 Univ Nat Taiwan 於氮化鎵上製作氧化鋅之方法與其應用thereof
TWI460885B (zh) * 2011-12-09 2014-11-11 Univ Nat Chiao Tung 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
EP4144896A4 (en) * 2020-04-28 2024-07-10 Kyocera Corporation METHOD FOR MANUFACTURING A SEMICONDUCTOR ELEMENT

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
ATE217447T1 (de) * 1990-08-03 2002-05-15 Canon Kk Verfahren zur herstellung eines halbleiterkörpers
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
JP4461616B2 (ja) * 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板

Also Published As

Publication number Publication date
US20040014297A1 (en) 2004-01-22
US6686257B1 (en) 2004-02-03

Similar Documents

Publication Publication Date Title
TWI300589B (zh)
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
KR101495581B1 (ko) 다층막이 형성된 단결정 기판, 다층막이 형성된 단결정 기판의 제조 방법 및 소자 제조 방법
JP6425835B2 (ja) ダイヤモンド−半導体複合基板を製造する方法
TWI278540B (en) A method of fabricating an epitaxially grown layer
US8932891B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
JP2010056458A (ja) 発光素子の製造方法
TW200811913A (en) Multilayered semiconductor wafer and process for manufacturing the same
CN105006446A (zh) 基于飞秒激光技术的GaN薄膜与蓝宝石衬底的剥离方法
CN111771256B (zh) 半导体元件的制造方法
JP2009102218A (ja) 化合物半導体基板の製造方法
TW561652B (en) Method of manufacturing compound semiconductor substrate
WO2022120825A1 (zh) 外延衬底及其制备方法、半导体晶圆
TW201220361A (en) Epitaxial substrate, semiconductor light-emitting device using such epitaxial substrate and fabrication thereof
WO2011161190A1 (en) Substrates for semiconductor devices
TWI474402B (zh) 應變材料層的鬆弛及轉移
CN103123895A (zh) 应变层的松弛
JP2003303743A (ja) 窒化物半導体装置の製造方法及び窒化物半導体基板の製造方法
CN102349148B (zh) 应变材料层的晶格参数的调节
JP7341059B2 (ja) 六方晶構造の二次元膜の製造方法
US6902989B2 (en) Method for manufacturing gallium nitride (GaN) based single crystalline substrate that include separating from a growth substrate
US20050186757A1 (en) Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP2023139075A (ja) 半導体デバイスの製造方法および半導体デバイス並びにテンプレート基板
CN102124557B (zh) 应变层松弛用补强层

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees