TWI290797B - Enhanced rake structure - Google Patents

Description

1290797 ⑴ 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明） 發明所屬之技術領域 本發明係關於一使用於CDMA通訊系統之犛耙式架構。 更具醴而言，本發明係關於一使用一共享記億體之犛耙 式架構，其設計目的為顯著減少所需記憶髖容量，從而 亦減小用於該犛耙式架構之一專用積醴電路（ASIC)之一晶 粒區域，但系統容量並沒有絲毫下降。該架構可使用於 所有類型之使用一锋耙式接收器之通訊系統中，包括但 不侷限於：分頻雙工（FDD)、分時雙工（TDD)及分時-同步 分碼多工<TD-SCDMA) 〇 先前技術 許多類型的通訊系統中使用犛耙式接收器。寬頻分碼 多工（W-CDMA)類型系統中，基地台傳送主要和次要同步 碼，亦傳送一公共前導頻道（CPICH),對於各基地台，其 前導信號係唯一。然後，無線行動單元（UE)接收該等信 號並與之同步，以建立並支援一通訊。 一範例中，一 UE可追蹤三或三以上基地台。傳統方式 中，利用一犛耙式接收器，通過使用一交互相關器與一 代碼產生器，解拓從基地台接收之傳送信號。UE接收器 一併接收直接（即視線路）RF波及因不同傳送路徑長度、 反射等引起的延遲（多路徑）波。因直接波並不必然係信 號最強或足夠強而可用於接收，故合成（即合併）直接波 能量與延遲波能量將產生更好信號。一犛耙式接收器之 各指部均具有一交互相關器及代碼產生器，用於執行解 1290797 ___ (2) 發明說明鑛頁

I 拓。利用一延遲電路調整時間偏移，因此所有信號在加上 一適當延遲之後皆叠加在一起。 犛耙式指部與一單元檢索機制及犛耙式指部定位器協同 工作。 圖1顯示一訊框之基本時序。一 10微秒同步頻道（SCH)無線 電訊框劃分成15畤槽，標識為從（0)至（14)。各基地台傳送主 要和次要同步碼，亦傳送一公共前導頻道（CPICH)。主要和 次要同步碼僅在各時槽的前256資料片期間存在，CPICH則不 同，其存在於整個訊框並在各訊框中重複，且對各基地台 其係唯一。犛耙式指部定位器利用該唯一性，根據從UE區 域中各可能基地台傳送的CPICH進行相關。進行CPICH相關之 後，犛耙式指部定位器決定將何尖峰指定給犛耙式接收器 之何指部。如上文所述及，各UE通常需要追蹤三或三以上 基地台，該能力決定於交接要求。 參考圖3,其顯示一傳統代碼追蹤器10之簡化方塊圖。各 犛耙式指部皆具有一代碼追蹤器10。一代碼產生器12具有 一特定於基地台之代碼。代碼時序必須偏移以補償從指定 之尖峰之訊框開始的當前時間偏移。一間隔插值器與取樣 過滅器14在14a、14b與14c處分別產生較早、較遲及準時输出 。較早與較遲输出係利用來將準時输出保持在資料片時間 之中央〇 較早、較遲及準時输出與特定基地台之代碼一同分別在 16、18及20處解拓。較早與較遲展開信號分別在整合與轉儲 裝置22及24處經歷整合與轉儲，然後在平方裝置26及28處進 1290797 !__-__1 (3) I發明說明鑛頁 # 行平方，最後在30處求和以產生一錯誤信號<t)。 · 準時输出亦在整合與轉儲裝置34處經歷整合與轉儲，所 得输出經過移動平均值過濾器36及應用硬限制器38,然後 與求和電路30输出之錯誤和_ 一同至標準化電路32。標準 化输出隨後又經過一回饌路徑：迴圈過濾器40、累積器42、 放大器44、硬限制器46、延遲估計處理器48及量化器50至間 隔插值器與取樣器14 ,以向間隔插值器與取樣器14提供一 延遲估計，從而將準時输出保持在資料片時間之中央。若 錯誤變得太大，以致代碼追蹤器無法追蹤，則代碼產生器 12將作調整。間隔插值器與取樣器14基本上將資料片時間 分解成（例如區段。根據錯誤信號，選擇8區段之一。隨 時間流逝，若錯誤隨之不斷增大，則從過濾器14選擇另外 一输出。最終，若錯誤足夠大，而資料片時間耗盡，則在 此時調整前導產生器12。前導產生器12通常係一線性回饋 轉移寄存器（LFSR>，其以資料片率確定時鐘（以前進若前 導產生器需在下一資料片時間前進，其實際上將前進兩倍 於該資料片時間。相反地，若前導產生器需延遲，其將在 第二資料片時間仍保存當前值。 圖2顯示一典型多路徑。各較高值點代表一多路徑。 各準時输出傳送至犛耙式接收器之單獨的時間延遲元件 (沒有顯示時間延遲元件的目的為從眾多多路徑中去除 時間歧義性，示於圖2。代碼追蹤之後所有剩餘能量隨後在 一資料估計器（沒有顯示）中累計，並解拓、解密成符號。 參考圖4，其顯示一包括六⑹犛耙式指部的傳統犛耙式架 1290797 (4) 發明說明績頁 $ 構。所有犛耙式指部之設計和功能本質上相同，因此•圖4 中僅簡明地顯示其一之細節。如上文所述，圖3顯示之代 碼追蹤器10,其亦在圖4中以方塊圖形式簡單地顯示，產生 一準時输出14c(參見圖3)，該输出傳送至一延遲元件52，該 元件較佳者係一具有一讀取埠與一寫入埠之環形緩衝器。 一寫入指標54以資料片率遞增至一寫入一準時输入之位置 ，並持續指向緩衝器52內的下一資料片位置。一讀取指標 55以資料片率遞增，但相對於寫入指標54有偏移，偏移係 根據相對於參考時槽時序之偏移之資料片數目。該精細偏 移係從代碼偏移電路56(其在56a處接收資料片偏移）、代碼 追蹤器在56b處之输出及代碼產生器58在56c處之输出獲得， 其可用於記憶髖讀取指標55作進一步調整。緩衝器52提供 一時間對準之输出。應瞭解，剩餘犛耙式指部「2」至「6」 以類似方式操作。 發明內容 本發明之主要優點在於一裝置及方法，其將用於對準追 蹤之多路徑所需的（可能）很多較小記憶鼸共享，並且將共 享記憶體在代碼追蹤器之前移動。多路徑之對準及對其移 動之追蹤仍由代碼追蹤器執行，但代碼追蹤器現在係從一 共享之输入符號緩衝器中接收資料，因而不同於傳統方法 :發送输入流至所有代碼追蹤器並要求各代碼追蹤器緩存結 果，然後提供要求之延遲以獲得對準。 本發明利用一環形緩衝器彳較佳者係一共享記憶體形式）， 對各犛耙式指部皆具有一記憶鼸讀取指標，以提供一相對 1290797 __ (5) 發明說明鑛頁

I 於記憶鼸寫入指標寫入資料之位置的偏移，該偏移與接收 一多路徑成分之各犛耙式指部相關聯。各多路徑成分發送 至指定之犛耙式指部，以接受代碼追蹤。所有多路徑皆係 對準，因而代碼在時間上亦係對準，使得所有犛耙式指部 之代碼追蹤器均可共享一單一代碼產生器。該新型裝置和 方法可節省三分之二記憶髏，並且減少了犛耙式接收器所 需之代碼產生器之數目。 資施方式 下文將#考圖式說明本發明，在整份說明書中相似的符 號代表相似的元件。 圖5顯示一犛耙式接收器59 ,其具體化本發明之原則，並 包含六⑹犛耙式指部，但圖中為簡明起見僅顯示其一（即「犛 耙式指部1」）之細節。應瞭解，剩餘之犛耙式指部「2」至 「6」在設計與功能上均類似。諝注意犛耙式指部之數目並 不構成本發明之一要求，在此處其僅用於說明各元件如何 操作。 犛耙式接收器59利用一環形緩衝器60，其較佳者係共享記 憶體類型，其以二倍資料片率操作並具有一寫入指標60a及 六讀取指標60b(圖中簡明地顯示為單箭頭線）。犛耙式接收 器59在進行代碼追蹤之前，先將相同基地台之多路徑前導 信號初始移動對準，以此來執行時間對準。 參考圖2，並假設較高分層勾勒相關值（HGC)之尖峰皆來 自於相同基地台，並皆能在時間上轉移以形成各尖峰均在 另一尖峰之上的佇列，一旦偏移完成，各多路徑成分發送 1290797 發明說明績頁 ⑹ 至其指定之犛耙式指部並進行代碼追蹤。假設接收到二（2) 相隔五⑺資料片之信號，並假設多路徑圖中的每一點均係 一資料片時間。假設圖5之讀取與寫入指標以資料片率操 作，藉由讓讀取指標前進五（5)計數，該二信號可同時從記 憶髖中讀出。提供至讀取指標68之各代碼偏移均與犛耙式 指部之一相關聯。圖2顯示之尖峰之位置為已知。利用多 路徑之間隔與數目以決定讀取指標之偏移總量。

因多路徑成分已排隊，故代碼亦在時間上尉準，並且代 碼產生器（即62、64與66中之一）可在六（6)犛耙式指部1至6之 代碼追蹤器10·之間共享。提供三代碼產生器62、64與66以分 別為三基地台BS1、BS2與BS3產生偽隨機雜訊（PN)碼，其將 由具有圖5顯示之犛耙式接收器之UE追蹤。一多工器69將希 望之代碼產生器由多工器69選擇性耦合至代碼追蹤器10，。

當犛耙式指部之代碼追蹤器10,請求將代碼產生器（例如） 62更換為64或66之一時，用於與更換之代碼產生器相關聯 的犛耙式指部之記憶體指標68將調整。對應於該代碼追蹤 器10,之讀取點遞增1或遞減1。本發明之獨特記憶體共享配 置使得一單一記億髖60可在所有六⑹犛耙式指部之間共享 ，對於所有六犛耙式指部雖然僅有一共享記憶髖，但因代 碼追蹤器10’在每資料片需要二樣本，故該共享記憶體（60)以 二倍於資料片率操作，從而可節省三分之二記憶醴。 因此，代碼追蹤器10,根據解碼之基地台代碼提供一時間 對準之準時输出70。代碼追蹤器，其亦包含圖4顯示之代 碼偏移電路56，以類似於上文關於圖4描述之方式提供精細 -10· 1290797 _Ί (7) I發明說明績頁

I 偏移输出10a，至記憶釀讀取指標68。 · 圖式簡單說明 研判所附圈式，將可更好瞭解本發明之方法與裝置，其 中： 圖1顯示一典型10毫秒SCH無線電訊框。 圖2為一典型多路徑圖。 圖3為使用於一犛耙式接收器之各犛耙式指部之一傳統代 碼追蹤器的簡明方塊圖。 圖4為一顯示一傳統代碼追蹤器使用於一犛耙式接收器之 各犛耙式指部之簡明方塊圖。 圖5為一筒明方塊圖，其顯示用於將一多路徑信號時間對 準以用在犛耙式接收器之犛耙式指部之裝置，並具體化本 發明之原則。 圖式代表符號說明 1-6 犛 耙 式 指 部 10, 10' 代 碼 追 蹤器 12 前 導 產 生 器 14 間 隔 插 值 器 與 取 樣器 22, 24 整 合與 轉 儲 裝 置 26, 28 平 方 裝 置 32 標 準 化 電 路 34 整 合 與 轉 儲 裝 置 36 移 動 平 均 值 過 濾 器 38 硬 限 制 器 1290797(8) 40 迴 圈 過 濾 器 42 累 積 器 44 放 大 器 46 硬 限 制 器 48 延 遲 估 計 處 理 器 50 量 化 器 52 延 遲 元 件 /緩衝器 54 寫 入 指 標 55 讀 取 指 標 56 代 碼 偏 移 電 路 58 代 碼 產 生 器 59 犛 耙 式 接 收 器 60 環 形 緩 衝 器 62, 64, 66 代 碼 產 生 器 68 記 憶 體 讀 取 指 標 69 多 工 器 70 時 間 對 準 之 输 出 發明說明績頁

12 1290797 元件符號對照表 序號 元件符號或編號 原文 中文 1 1-6 rake finger 犛耙式指部 2 10,10' code tracker 代碼追蹤器 3 12 pilot generator 前導產生器 4 14 interpolator & decimator 間隔插値器與取樣器 5 22,24 integration & dumping device 整合與轉儲裝置 6 26,28 squaring device 平方裝置 7 32 normalizationCircuit 標準化電路 8 34 integration & dumping device 整合與轉儲裝置 9 36 moving average filter 移動平均値過濾器 10 38 hard limiter 硬限制器 11 40 loop filter 迴圈過濾器 12 42 accumulator 累積器 13 44 amplifier 放大器 14 46 hard limiter 硬限制器 15 48 delayestimate processor 延遲估計處理器 16 50 quantitizer 量化器 17 52 delayelement /Buffer 延遲元件/緩衝器 18 54 write pointer 寫入指標 19 56 read pointer 讀取指標

1290797 20 56 code offsetCircuitry 代碼偏移電路 21 58 code generator 代碼產生器 22 59 rake receiver 犛耙式接收器 23 60 circularBufFer 環形緩衝器 24 62,64,66 code generator 代碼產生器 25 68 memory read pointer 記億體讀取指標 26 69 multiplexer 多工器 27 70 time aligned output 時間對準之輸出

Claims (1)

1290797 __ 申請專利範圃績頁 拾、申請專利範圔 1. 一種用於將多路徑信號作時間對準之方法，以為應用 一犛耙式接收器之複數個指部之調變，該方法包含： 接收來自於一基地台之多路徑信號，該信號具有複 數個成份； 將該成份儲存至具有一寫入指標和複數個讀取指標 的一共享記億醴，每個該讀取指標係與該複數個指部 之一相關聯； 決定每個成份的一時間偏移，該時間偏移係對應於 該犛耙式接收器之一指部； 產生用以分配該信號之一代碼； 讀取使用該讀取指標之一的該信號的每個成份，並 且將每個成份轉發給每個指部；及 將該信號的每個成份與調諧偏移作時間對準。 2. 如申請專利範圍第1項之方法，其中產生該代碼之步 驟包含： 產生複數個代碼，該複數個代碼係用於被複數個 基地台所分配之信號；及 選擇該複數個代碼之一，用以將傳自於該基地台 的該信號的每個成份作時間對準。 3. 如申請專利範圍第2項之方法，其中該複數個代碼係 共享於該犛耙式接收器之所有指部。 4. 如申請專利範圍第1項之方法，其中該共享記憶體係 13 1290797 車月日修正替換頁

為一環形記憶體。 5. 一種用於將多路徑信號作時間對準之裝置，以為應用 一犛耙式接收器之複數個指部之調變，該裝置包含： 一接收器，用以接收來自於一基地台之多路徑信號 ，該信號具有複數個成份； 一共享記憶體，用以儲存該複數個成份，該共享記 憶髏具有一寫入指標和複數個讀取指標的，每個該讀 取指標係與該複數個指部之一相關聯； 用以決定該多路徑信號的每個成份的一時間偏移， 該時間偏移係對應於該犛耙式接收器之一指部； 一代碼產生器，用以產生分配該多路徑信號之一代 碼； 一代碼追蹤器，用以將使用該信號的該多路徑信號 的每個成份作時間對準。 6. 如申請專利範圍第5項之裝置，其中該代碼產生器包 含： 複數個代碼產生器，用以產生用於被複數個基地 台所分配之信號的該代碼；及 一選擇器，用以選擇該複數個代碼之一，以將傳 自於該基地台的該信號的每個成份作時間對準。 7. 如申請專利範圍第6項之裝置，其中該複數個代碼係 共享於該犛耙式接收器之所有指部。 8. 如申請專利範圍第5項之裝置，其中該共享記憶髁係 為一環形記憶體。 -14-