[go: up one dir, main page]

TWI252364B - Display device, method of manufacturing the same and wiring board - Google Patents

Display device, method of manufacturing the same and wiring board Download PDF

Info

Publication number
TWI252364B
TWI252364B TW090117212A TW90117212A TWI252364B TW I252364 B TWI252364 B TW I252364B TW 090117212 A TW090117212 A TW 090117212A TW 90117212 A TW90117212 A TW 90117212A TW I252364 B TWI252364 B TW I252364B
Authority
TW
Taiwan
Prior art keywords
wiring
layer
short
circuit
sub
Prior art date
Application number
TW090117212A
Other languages
English (en)
Inventor
Shinji Takasugi
Hideo Iiyori
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TWI252364B publication Critical patent/TWI252364B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

1252364 A7
[發明範疇] 4= 有關於顯示裝置,製造其之方法及接線板,且尤 引^' ^裝置具有短路接線以抑制接、線間的靜電崩潰 ::的短路’該靜電崩潰因爲與另-接線短路而產生; 坆其又万法及接線板。 [背景説明] 曰關於個人電腦或其他各種顯示器用的影像顯示裝置 曰日顯π (LCD)裝£已廣泛使用。通常液晶顯示裝置包括一液 :曰:::板(具有驅動電路),及背光單元在其背面,顯示板 精&制穿透其中的光而顯示影像,顯示板包括排成矩陣 ,複數個子像素組成的顯示區’及形成在其外圍的外周邊 區域,在液晶顯示裝置中有一主動矩陣1(:1)其中各子像素 具有一切換元件如薄膜電晶體(丁FT)及金屬絕屬 (MIM) 〇 臂 因爲主動矩陣LCD能執行精細的灰階顯示且具有高對比 性’因此廣泛用於高解析度顯示裝置或彩色LCD裝置,一 般用彩色濾波器,具有切換元件的陣列基材,及像素電極 等其以陣列形式形成,藉由封閉陣列基材與彩色濾波^材 間的液晶而形成彩色LCD裝置,彩色LCE)具有一彩色^波 器,各子像素中有R,G及B,且藉由控制各子像素的發光 量而執行彩色顯示,3個R,G及B子像素形成一像素,^意 在單色LCD中,各子像素對應該像素。 圖1的組成圖示意的顯示含TFT的子像素其作爲切換元 件’圖中僅顯示丁FT基材側形成的一子像素。圖1的底閘極 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1252364 A7 ______ B7 五、發明説明(2 ) 型TFT使用非晶矽(a-si)作爲半導體,此外也存在使用聚晶 石夕的底閘極型TFT作爲半導體,或是頂閘極型TFT等,底閘 極型TFT是指一種TFT其中TFT的閘極在低於汲極/源極層 的層中。 圖中的參考數字Π表示作爲切換元件的TFτ,數字丨2是 閘極,數字13是閘極絕緣層,數字14是非晶矽(a_si)層,數 丰15疋k姆層以改善層與電極間的歐姆接觸,數字μ 是源極,數字17是汲極,及數字18是像素電極以施加電場 到液叩。歐姆層15摻雜有p或As以作爲施子,閘極12經由閘 極線19而接到γ軸側的驅動IC(未示),而源極16經由信號線 20而接到X軸側驅動1(:(未示)。注意因爲打丁 u是交流驅動 ,所以源極16及汲極17的極性會隨著時間而相反。 以下説明子像素的操作,信號經由閘極線19而從γ軸驅 動1C傳送到各閘極12,藉由此信號,即可控制TFT丨丨的閘 極電壓以開啓或關閉叮丁 u。此外,信號經由信號線20而 從X軸驅動1C傳送到源極16,不論信號是是從源極16傳送 到汲極17,都由閘極12控制。將信號電壓値從χ軸驅動⑴ 變成源極16即可控制送入汲極17的信號電壓大小,具有從 汲極17送出信號電壓的像素電極18即施加電壓到液晶,其 在像素電極18與形成在相對基材上的共同電極(未示)之間 ,改變施加到液晶的電壓即可執行灰階顯示。 圖2的結構圖示意的顯示一TFT陣列基材,圖中的參考數 字21表示顯示區,數字22是外周圍區域,數字以是信號線 ,數字24是閑極線,及數字25是短路環,製造Μ障列基 -5- 1252364 A7 ____ B7 五、發明説明(3~ 材時’在顯示區2 1外部形成稱爲短路環的接線25,各短路 環是一種接線其中各信號線及閘極線的末端是互相短路, 以避免主動矩陣的靜電崩潰,惟,各短路環25僅於完成閘 極線24及信號線23之後才動作,因此尤其是當信號線23具 有複數個層時,才在連接信號線23的最上層之前在信號線 23與閘極線24之間發生短路的問題,此外,已知靜電崩潰 時常發生在顯示區2 1的最外信號線與其下面閘極線之間。 這是因爲產生靜電崩潰的電荷易於在基材端上累積,因爲 當承載基材時基材端會與裝置接觸,因此可知靜電崩潰易 於在外部導體之間發生。 爲了避兄在元成#號液晶前即發生這種靜電崩潰,在外 周圍區域上形成僞信號線,這是接線在電浮動狀態下其形 成於顯示區的最外信號線的更外面,此僞線具有與信號線 相同的結構,且在形成信號線的同時形成,藉由形成這種 僞信號線,因靜電崩潰而導致的短路即在閘極線與僞信號 線之間產生,因而可避免缺陷其導因於信號線與閘極線之 間的短路。 惟即使以上述方式形成僞線,也有問題即僞線會使至少2 個閘極線短路。在此一情況下短路發生在至少2處,2個互 連閘極線因而導致一種稱爲閘極線間短路的缺陷,爲了在 其間避免這種短路,可以將閘極線間的僞線先切斷,但是 當依照上述方式而切斷僞線時,因爲各切斷僞線的電容會 減少,所以會產生問題,即靜電崩潰不發生在僞線與閘極 線之間而是發生在最外信號線與閘極線之間。 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公复) --------------- 1252364 A7 B7 五、發明説明(4 [本發明欲解決之問題] 決上述問題,本發明的目的是得到-種顯示裝置 h其以法及接線板,其能避免接線間的短路,本 明的另一目的是得到一種顯示裝置, 發 板,即使在僞線及其他至少2個接線::避::線 2個接線間的短路,本發明的又-目的是得到—:::;: 之方法及接線板’即使在僞線及其他至少 4時’仍能避免至少2個接線間的短路,且也能維持 大小以使僞接線短路。 、 。 [解決問題之方法] 製If造:示裝置的方法而言,本發明的第-特徵是-種 ==置的方法’該顯示裝置含有排成矩陣之複數個 J::、,且成之顯示區’該方法包括以下步驟:在基材上形 成下層接線,下層接線傳送電信號到複數個 數==個下層接線上形成—絕緣層;在絕緣層上形成複 線以傳送電信號到複數個子像素,及在複數個 =接、=邵與顯示區外部之短路接綠;及去除整個短路 二者去除其一部分,以使短路接線斷電。以液晶顯 馬例,顯示裝置包括所有的液晶顯示器,各具有一液 :顯:格:液晶則封閉在2個基材之間,-驅⑽在液晶 r、路^ = 他裝置如背光。注意,可同時與上層接線形成 短路接線及當蝕刻上層接線時將其去除。 :t路接線具有複數個下層,而去除步驟最好在 路接線之上層接線時,也去除其下層接線-部分, -7- X 297公釐) 本紙狀度適财S S家料(CNS) 1252364 五 、發明説明( 二,短路接線斷電。此外,較佳的,短路接線具有與上層 要線相同之組成,具有相同組成表示由相同材料形成之相 :目!、仁不表不其結構相同。或者較佳的,短路接線 八有約等於(或大於)上層接線之電容。 s接、泉可以疋閘極線接到形成在子像素中的TFT閘極 二上層接線可以是信號線接到TFT的源極/没極,短路接線 :具有與信號線相同之組成,且能與信號線同時形成,而 #號線及短路接線能具有—Si下層及_A1上層,而且當蚀 相上層時可以將siT層切斷。信號線及短路接線更可包 中間層在81下層與A1上層之間,IT〇中間層可分離 形成在複數個接線中,而Si下層可以將—曝露部分與ιτ〇中 間層之分離部分分離。 :製造顯示裝置的方法而言,本發明的另—特徵是—種 裝置的方法’該顯示裝置含有排成矩陣之複數個 來成I赵f义顯不區’孩万法包括以下步驟:在—基材上 二^固下層接線,下層接線傳送電信號到複數個子像 2錢數個下層接線上形成一絕緣層;在絕緣層 線及一短路接線,上層接線傳送電信號到複 、子像素;及去除整個短路接線,或者去除其一部分, 線斷電’其中一短路因短路接線與下層接線間 A包朋戌,比在上層接線及下層接線之間易於發生, 者比在下層接線之間易於發生。 一 =示裝置而言,本發明的又一特徵是一種顯示裝置本 有排成矩陣之複數個子像素组成之顯示區,包括:_基ς -8 - X297^) 本紙張尺度適用中s S ^igNS) Α4_(2ιί 五 1252364 、發明説明(6 在2Γ層接線傳送電信號到複數個子像素,下層形成 二送==複數個下層接線上;複數個上 層上二::個子像素,上層接線形成在絕緣 區外部,短:接在複數個上層接線外部及該顯示 接線,或者开《成後緣層上’其中去除整個短路 、、次者形成後去除其一部分,以便斷電。 言’本發明的又一特徵是-種接線板,包括 之二❹ (複油下層接線;形成在下層接線上 =士、曰’形成在絕緣層上之複數個上層接線·一短路接 、”-精通賴緣層而將下層接線短路以抑制上層接線間之 短或者下層接線間之短路’短路接線形成在絕緣層上 ’八中去除整個短路接線’或者形成後去除其一部分,以 便斷電。 以顯示裝置而言’本發明的又一特徵是一種顯示裝置含 有排成矩陣之複數個子像素组成之顯示區,包括:一基材 ’複數個下層接線傳送電信號到複數個子像素,下層形成 在基材上;一絕緣層形成在複數個下層接線上;複數個上 層接線傳送電信號到複數個子像素,上層接綠形成在絕緣 層上;及一短路接線形成在I緣層上,纟中藉由通過絕緣 層而將短路接線與下層接線短路,且在形成後將短路接線 斷電。 [附圖簡單説明] 圖1的結構圖示意的顯示一習用子像素。 圖2的結構圖示意的顯示一習用TFT陣列基材。 -9 本紙張尺度適财S目家標準(CNS) A4規格( X挪公董)
裝 訂
1252364 五、發明説明( 圖3的結構圖示意的顯示實例丨中的咖陣列基材。 圖4的電路圖示意的顯示實例}中的短路環。 圖5 A及圖5 B的結構圖示意的顧 ^ , 、 〜、不开〉成貫例1的TFT陣列 基材接線的方法。 圖6 A及圖6B的結構圖示音的蕊 偁圏不思的顯不形成實例1的TFT陣列 基材接線的方法。 圖7A及圖7B的結構圖示意的顯 〜J顯不形成實例1的TFT陣列 基材接線的方法。 圖8A及圖8B的結構圖亍音沾點—…、 再®1不思的顯不形成實例1的丁FT陣列 基材接線的方法。 圖9A及圖9B的結構圖示音的顯 口丁 w的顯不形成實例1的TFT陣列 基材接線的方法。 圖10的結構圖7F意的顯示實例2的閘極接線圖。 [圖號説明] 11...TFT’ 12···閘極,13···閘極絕緣層,14••非晶矽卜叫 層’ 15···歐姆下層’ 16···源極,17···汲極,18…像素電極, 19···閘極線,21···顯示區,22••外周邊區域,23…信號線, 24···閘極線,25.··短路環,31.··顯示區,32·.·外周邊區域, 33···信號線,34···閘極線,35···短路環,36••僞信號線,53··· 閘極線,66···♦層,67···二氧化碎層,68··.ΙΤ〇層,71 ••像 素電極,72及73···第2層,81及82_八丨層,91及92···源極/ ;及極’ 93及94···最上層,…拉出線,1〇2···短路環,1〇3 · 石夕接線’ 104…共同圓周線,1 〇5…塾,1 〇6···閘極接線。 -10- ^紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公羡) 1252364
[較佳實例詳細説明] 實例1 、下參考附圖以说明本發明的實例,附圖是爲了説明實 U圖形大小及形狀不必正確的表示實際裝置及製造它的 方法。 ,實例中的薄膜電晶體(TFT)陣列基材包括—偽信號線 乍爲L路接..泉以避免因信號線(即上層接線)與閘極線(即下 層接線)間靜電崩潰而導致的短路,僞信號線形成在TF 丁陣 列基材的外周邊區4 ’此僞信號線具有三層結構,即一碎 下層’一氧化錫銦(IT0)中間層,及銘(A1)上層(由下層算起) 隹矽層在形成時疋形成爲_連續接線,但是當A1層於 圖:Φ成時矽層是與A1層同時蝕刻,而且在各閘極線中是 斷屯的名is]斷電是指藉由去除連續形成接線的一部 分而形成的分離部分,並不包括先前分離形成的接線。
圖3的結構圖示意的顯示此實例的TFT陣列基材基材,並 上面形成-接線圖案,圖中的數字31表示由排成矩陣的; 像素組成的顯示下I,數字33是信號線,各傳送信號到ΤΗ ·數字34是閘極線,各傳送信號到tft的問極;數 字32是顯^區31外的外周邊區域;數字35是短路環;及數 字36是僞信_。料環35及祕外周邊區域 32上,僞接線36形成在顯示區31的信號線的 外部,此實例中的僞接線36分別形成在顯示區31的^的 頌π區3 1的組成與習用的TFT陣列接線相同因而省去其詳 細沉明。注意,在彩色LCD中,各子像素設置有r,g,B
1252364
,衫色濾波器,且藉由控制各子像素的發光量而執行彩色 F ’ 3個R’ g&b子像素形成_像纟,注意在單色乙⑶中 ,各子像素對應該像素。 一圖4的一電路圖顯示短路環的組成,各閑極線及信號線接到 一短路環,而各短路環接到一共同接、線,短路環由2個丁打 組成且具有2端,閘極線(或信號線)接到一端,而共同接線 妾J另知閘極線號線接到第一丁FT的源極/没極的一 端,及接到第二TFT的源極/汲極的一端。 ”同接線接到第二TFT的閘極的源極/汲極的一端,且更 接到第一 TFT的源極/汲極的一端,完成信號線後,即可抑 制=靜電崩潰而產生的短路因爲信號線及閘極線接到此短 路環。當施加高電壓到電路時,電路即因TFT的導通而成 爲低電阻狀悲、。當電壓變低時,電路即因TFT的關閉而成 爲鬲電阻狀態,因爲一般使用的電壓是約5伏,所以不會發 生因高電阻而產生的問題。 閘極線34是由鋁製造,信號線33是由矽層,氧化錫銦 (ITO)層,及鋁層組成(由下層算起)。矽層由下a_si層及上 n+a-Si層組成’僞信號線36具有的組成與信號線33相同, 且同時與#號線3 3形成,圖9B的剖面圖顯示僞線3 6的最後 結構,僞信號線具有三層結構,即矽層66,1丁〇層68及八1 層93 (或94)。矽層66由a-Si層及n + a-Si歐姆層組成,二氧化 石夕層67接到玻璃基材的整個表面,最後僞線的狀態使得所 有的三層在閘極線5 3間分離。 以下説明此實例中製造TFT陣列基材的方法,其中以説 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 1252364 A7 ------- B7 五、發明説明(1〇 ) 明具有底閘極型(逆階型)參考圖的TFT陣列接線爲主,在底 閘極型TFT中,閘極及閘極線形成在下層,而絕緣層沈積 在上面,在此絕緣層上設置有源極/汲極及信號線,而且使 用a-Si的半導體材料,可藉由材料的沈積,微影製程及蝕 刻製程而形成絕緣膜,藉由物理氣體沈積(如濺擊方法及眞 全洛發)或者藉由化學氣體沈積(如電漿CVD)而執行材料的 沈積,藉由光阻層的連接,通過光罩圖案的曝露,藉由顯 影光阻層圖案的形成,及光阻層脱離等製程而執行微影製 程。 、藉由乾蝕刻(如電漿濺擊及RIE濺擊)或者藉由使用蝕刻 液的濕蝕刻而執行蝕刻製程,在各步驟中選擇一較佳者, 攻些製程是習用的,所以省去其詳細説明。注意短路環h 形成在外周邊區域32上,其與打丁及各接線的形成同時(如 以下所述)。 以下藉由與TFT的形成而説明陣列基材上僞接線的形成 ,首先參考圖5以説明閘極線層的形成,在玻璃基材5丨的完 全表面上,藉由濺擊法而沈積…層其具有1〇〇〇到5〇〇〇埃 (最好是2000埃)的厚度,接著在刈層的完全表面上沈積光 阻層,且執行曝露及顯影製程,因而形成光阻層的圖案, 將此光阻層作爲保護膜,藉由濕蝕刻而蝕刻八丨層,因而形 成閘極52及閘極線53,閘極線53的線寬約爲10到3〇微米, 接著剥離光阻層而完成閘極線層的形成製程。 接著參考圖6來説明,先形成氧化絕緣層,使用電漿匚 而在基材的完全表面上沈積二氧化矽(Si〇x)膜,在tft中,
1252364 A7 _ B7 五、發明説明(11 ) 一氧化矽層的功能是閘極絕緣層6丨,在信號線中(或是在僞 接線中),二氧化矽層的功能是閘極線53與信號線/僞線間 的絕緣層66,沈積的8丨〇\膜厚約爲15〇〇到6〇〇〇埃,最好是 3 5 00埃接著使用電漿CVD而沈積一非晶矽層厚度是2〇〇 到1000埃,最好是5〇〇埃。 此外藉由電漿CVD而沈積一氮化矽63以作爲蝕 刻保護膜,沈積蝕刻保護膜以避免蝕刻下層的氧化膜,藉 由微影製程及濕蝕刻製程而將氮保護膜63作圖案成型,接 著藉由電漿CVD而沈積n+a-Si層作爲歐姆層,將a_Si層及 n+a-Si層同時作微影製程及蝕刻製程,因而形成心以層62 及n+a Si層64的圖案。形成的a_Si層及n + a_Si層也作爲信號 線及僞線中的第一層(Si層)67,信號線的線寬約爲5微米。 接著藉由濺擊法而在基材的完全表面上沈積1丁〇層65,68 其厚度爲300到2000埃,最好是4〇〇埃,藉由微影製程及乾 蝕刻製程而形成特定圖案(圖7),IT〇層的功能是像素電極 7 1,也形成爲信號線及僞線的第二層72,73,在僞線中, 形成的ΙΤΟ層在閘極線53之間分離,當然在信號線中的ΙΤ〇 層不疋分離的,且形成爲一連續接線。如上所述,雖然ΙΤ〇 層是分離的,因而低Si層67接到僞接線,但是僞接線的電 容約等於信號線的電容。 接著藉由濺擊法而在基材的完全表面上沈積^層81,82 其厚度爲1000到3000埃(圖8),藉由微影製程及濕蝕刻製程 而圖案开)成A1層(圖9),形成A1層以作爲源極/没極9 1,92 。此外在信號線及僞線中,A1層也形成爲這些線的最上層 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1252364
在門扭在僞線中,將A1層作圖案成型,在該狀態下A1層 甲”接線間是分離的,A1接線間的間隙95約爲職米, 離:層二濕蝕刻製程中,蝕刻A1層之後,也經由1το層的分 77而1虫刻Sl層67的曝露部分,而且切斷,因此將Α1 :。’ 9’B案成型後,僞線即在閘極線53間成爲斷電狀 人上述接線圖案同時在外周邊區域上形成短路環,因此 乍爲最上層)已作圖案成型且完成信號線之後,短路 %即可^各信號線與閘極線之間動作,短路環開始動作後 路裒即可有效抑制閘極線與信號線之間因靜電崩潰而 產生的短路。 “ 品在此實例中,目爲僞信I線(作爲短路環)形成在外周邊 區域上,、因此能避免因閘極線(即下層接線)與信號線(即上 層接線)之間因靜電崩潰而產生的短路。因爲在特徵步驟後 =接、、泉即切斷’所以即使僞信號線與至少2個閘極線短路也 能避免閘極線之間的短路。藉由將閘極線之間的僞接線切 斷即使任何閘極接線及任何僞接線短路仍可避免閘極線
之間的短路。、,王意,較佳的,僞接線的電容約等於信號線 的電容或是更大。 、α P 在此實例中,當冗成信號線時僞接線即切斷,這是因爲 卜周邊區域上的短路環在旯成信號線後在各信號線與閘極 線之間動作,因而可避免因接線之間介電崩潰而產生的短 路。注意僞接線的此切斷製程不限於僅在完成信號線時執 行而疋可以在疋成最後產品(即顯示器)之前的任何充分 -15- 1252364 A7 ----------— —__Β7 ________ 五、發明説明(13 )' 一" 時間執行該切斷製程,除了出現短路環以外,藉由提供僞 接線,即能更加避免短路。惟,可以在信號線的最上層的 蝕刻步驟中使僞接線切斷,因而可以在不增加新步驟下切 斷。 >王意僞線不限於三層結構,它也可具有至多二層,或者 至少四層。在此實例中,可以不形成IT〇層作爲第二層,惟 ,僞接線最好具有等於或大於信號線的電容,以便在僞線 與閘極線之間比信號線與閘極線之間更容易發生介電崩溃 ,因此期望僞接線具有與信號線相同的組成。 在此貝例中,若以濺擊蝕刻鋁層,則也能在蝕刻Α1時蝕 刻ιτο及矽,而不是形成ΙΤ〇且將它分成複數個接線以使僞 信號線切斷,在此例中,ΙΤ〇層形成爲一連續接線與矽層類 似,此外即使銘層作濕蝕刻,若它的蝕刻劑也能蝕刻ιτ〇 及Α1,則ΙΤΟ不必分成數個而形成。也能藉由習用的μ蝕刻 劑而ϋ刻非晶ITQ,注意以_沈積後才沈積ΙΤΌ層爲例, ΙΤΟ層不必形成在僞信號線上,這是因爲當形成⑽時僞線 的電容夠大。 在此實例中,㈣層沈積後,即沈積僞線及信號線的αι 層’惟,也能在最後沈積IT0’在此例中,當蚀刻ιτ〇時也 可蚀刻ARSi,而且切斷僞接線。當然,並 分成複數個接線的形成例子,此外本發明也適用於階狀圖 形。 注意在上閘極型丁FT中,因爲形成太纽& r /风在絕緣層的接線是閘 極接線,所以在許多情況下上層接線且 、’果具有一層結構,以閘 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
1252364 A7 B7 14 五、發明説明( 極線及僞信號線作爲上層接線且僅由乂層形成爲例,先將 僞信號線形成爲一連接A1接線,接著完成最後產品後,即 切斷僞信號線,例如在電氣檢查TFT陣列之前即切斷,在 此例中,需要-額外步驟即於切斷製程,注意本發明的僞 線特別適用於上層接線具有複數個層的情況。 實例2 以下説明-特徵其中短路接線適用於另—實例的閑極接 線的拉出部分,閘極接線的拉出部分表示_部分的接線其 中TFT陣列接線中的閘極接線接到外周邊區域上面的驅動 W °圖10的結構示意圖顯示閘極接線的拉出部分,其形成 始4陣列基材的外周S區域上,目中的數字1 〇 1是閘極接 ίϋ數字⑽是短路環,而數字⑼切接線,各短 路% 102由圖4中串聯的2個短路環組成。 :信號線的形成説明所述,碎接線1〇3是由a_si層及㈣ ::形成以作爲TFT的歐姆層,形切接線ι〇3以經由氧化 過閘極接線拉出㈣^接線的厚度與偽線的梦 1曰04予矣又★員似’此外碎接線的綠寬约爲100到200微米’數字 ^共同圓周線以連接短路環,數字1()5是#,而數字 0疋問極接線’閘極接㈣6及共同圓周線H)4未互相連接。 生:::;:線拉出線101是由高密度線形成,所以易於發 的拉出線之間的靜電介電崩潰,纟出、線之間 埃。,因此Γ Γ微米’而拉出線與矽線之間的間隙約爲3500 拉出線不會短路,但是在拉出線…接 g 111靜電朋潰而產生的短路。作爲短路接線
1252364 五 、發明説明( 15 A7 B7 絕緣層而在閉極接線拉出線的 ,因此可避免問極接線之間的短路。 /成 的矽厗中:矽接線整個去除,如同實例1中使僞信號線 沾g刀辦’藉由整個去除碎接線,即可避免閘極接線間 一 用下層中的至少2個低拉出線而將矽接線 短路。 7 匕在、、’巴、彖層上的下層中的閘極線與上層中的信號線之 間形成閘極拉出線,在此例中 '經由-通孔而將下接線及 ^接、、泉%的互連。在此_例中,短路接線具有的組成與信 唬、、泉的類似’而且具有一 Si下層,一ιτ〇中間層及一 A1上層 此外未去除整個短路接線,.而是將它一部分去除及切斷 在閘極接線拉出線中將短路接線切斷,分離部分的寬度 約爲10微米,雖然它是依拉出線的密度而定。 在上述2個實例中,使用A1作爲金屬層,惟,除了 αι以外 也可使用Cr ’ Mo-Ta,Ta等作爲金屬接線層。因爲可正確 使用閘極絕緣膜或保護膜,:氧切或氮切,所以也能 使用Ta205,其藉由濺擊法而沈積爲絕緣膜。在此例中,使 用a Si作爲半導體,惟,也可使用聚晶石夕而形成丁π及接線。 本發明的短路接線不限於具有主動元件的陣列接線,它 也適用於播主動元件的裝置(如簡單矩陣型裝置),此外雖 然已用TF丁作爲主動元件而作説明,本發明的僞接線也適 用於具有其他主動元件(如MIM)的陣列接線。本發明適用 於其他顯示裝置如有機冷光型顯示裝置,而且不限於液晶 顯示裝置。 ______ -18- 本纸張尺度適用中國國豕標準(CNS) A4規格(210X297公爱)

Claims (1)

  1. 六、申請專利範圍 1 · 一種製造顯示裝置之方法,古玄顯一 個子像素組成之顯示區,該;=二含牛有矩… 形成複數個τ層接線,下層接:傳送心 唬到該複數個子像素; 吁疋电1口 在該絕緣層上形成複數個上層接線及_短 層接線傳送電信號到該複數個子 ' 複數個上層接線外部及該顯示區及而短路接線在該 去除該整個短路接線,或者去除苴一 接線斷電。 σ刀以使该紐路 2·如申請專利範圍第!項之製造顯示農置之方法 ” =線與該上層接線同時形成,且當_該上層接料 3. 如申請專利範圍第〗項之製造顯示裝置之方法, 其中该短路接線具有複數個下層,及 該去除步驟去除該短路接線之部分下層,以便餘刻其 上層時使該短路接線斷電。 八 4. 如申請專利g圍第i項之製造顯示|置之方法,其中該短 路接線具有與該上層接線相同之組成。 / 5·如申請專利範圍第丨項之製造顯示裝置之方法,其中該短 路接線具有之電容約等於或大於該上層接線之電容/ 6.如申請專利範圍第丨項之製造顯示裝置之方法, 其中该下層接線係閘極線,接到形成在該子像素上之 TFT閘極, μ 该上層接線係信號線,接到該TFT之源極/汲極, 本紙張尺度適财_家標準(CNS) Μ規格(⑽χ 297公發) 圍 I252364 、申請專利範 °亥短路接線具有與該信號峻> 線同時形成,a “虎線相问之組成,且與該信號 者該信號線及該短路接線具有—SiT層及—ai上層,且 田蝕刻該A1上層時切斷該Si下層.。 7.如申請專利範圍第6項之製造顯示裝置之方法, 其中該信號線及該短路接線更包括_ιτ〇中間層在該 Μ下層與該Α1上層之間, 该1丁0中間層形成為複數個分離之接線,及 斷4 slT層在一曝露部分與該ΙΤ〇中間層之分離部分切 個裝置之方法’該顯示裝置含有矩陣式複數 子像素組成之顯示區,該方法包括以下步驟·· 在一基材上形成複數個下層接線,該複數個下層接 傳送電信號到該複數個子像素; 在该複數個下層接線上形成一絕緣層; 在該絕緣層上形成複數個上層接線及一短路接線,上 層接線傳送電信號到該複數個子像素;及 去除該整個短路接線,或者去除其一部分以使該 接線斷電, Λ 其中一短路因該短路接線與下層接線間之介電崩潰, 比在该上層接線及該下層接線之間易於發生,或者比在 該下層接線之間易於發生。 9· 一種顯示裝置,其含有矩陣式複數個子像素組成之顯示 區,包括·· 、V' 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂 1252364 申請專利範圍 A8 B8 C8 D8 一基材; 複數個下層接線傳送電信號到該複數個子像素,下層 接線形成在該基材上; ^ 一絕緣層形成在該複數個下層接線上; 複數個上層接線傳送電信號到該複數個子像素,上層 接線形成在該絕緣層上;及 曰 一短路接線形成在該複數個上層接線外部及該顯示 外部,短路接線形成在該絕緣層上, 分 其中去除該整個短路接線,或者形成後去除其一部 以便斷電。 八 ' 有 讥如申請專利範圍第9項之顯示裝置,其中該短路接線具 與該上層接線相同之組成。 ^ U·如申請專利範圍第9項之顯示裝置,其中該短路接線具有 之電容約等於或大於該上層接線之電容。 12. —種接線板,包括: 形成在一基材上之複數個下層接線; 形成在該下層接線上之絕緣層; 形成在該絕緣層上之複數個上層接線; -短路接線藉由通過該絕緣層而將該下層接線短路以 抑制該上層接線間或該下層接線間之短路,短路接線妒 成在該絕緣層上, 、y 其中去除該整個短路接線,或者形成後去除其一 以便斷電。 ϋ刀 13·-種顯示裝f ’其含有矩陣式複數個子像素組成之顯示 3- 本紙張尺度適用中關家標準(CNS) M規格(⑽χ 297公^y 1252364 申請專利範圍 區,包括: 一基材; 複數個下層接線傳送電信號到該複數個子像素,下声 接線形成在該基材上; θ 一絕緣層形成在該複數個下層接線上; 複數個上層接線傳送電信號到該複數個子像素 接線形成在該絕緣層上;及 /、 上層 一短路接線形成在該絕緣層上, ,:中通過該絕緣層而將該短路接線與該下層接線短路 在形成後將該短路接線斷電。 -4 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 彳 .........-wm—。· fH約 1252364 M 一-一第供0册2子2號專利申請發 中文圖式替換頁(94年9 累積電容 閘極絕緣層閘極 13 〜 12· 源極 16 像素電極 18 a-Si KnSWs^v 汲極 ""Η~Ί7 I 1 a-Si 14 閘極線 19 信號線 20
TW090117212A 2000-07-24 2001-07-13 Display device, method of manufacturing the same and wiring board TWI252364B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000222318A JP2002040481A (ja) 2000-07-24 2000-07-24 表示装置、その製造方法、及び配線基板

Publications (1)

Publication Number Publication Date
TWI252364B true TWI252364B (en) 2006-04-01

Family

ID=18716574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090117212A TWI252364B (en) 2000-07-24 2001-07-13 Display device, method of manufacturing the same and wiring board

Country Status (5)

Country Link
US (1) US6636279B2 (zh)
JP (1) JP2002040481A (zh)
KR (1) KR100479290B1 (zh)
CN (1) CN1174353C (zh)
TW (1) TWI252364B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399606B (zh) * 2009-10-05 2013-06-21 Au Optronics Corp 主動元件陣列基板以及顯示面板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447231B1 (ko) * 2001-12-27 2004-09-04 엘지.필립스 엘시디 주식회사 액정표시장치
US20050182056A9 (en) * 2002-02-21 2005-08-18 Seth Pawan Modified release formulations of at least one form of tramadol
KR100859509B1 (ko) * 2002-02-27 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR100443539B1 (ko) * 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2004294787A (ja) 2003-03-27 2004-10-21 Sharp Corp 表示装置およびその配線修復方法
KR100635061B1 (ko) * 2004-03-09 2006-10-17 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
US20060118787A1 (en) * 2004-12-02 2006-06-08 Toppoly Optoelectronics Corp. Electronic device with electrostatic discharge protection
JP2006267818A (ja) * 2005-03-25 2006-10-05 Hitachi Displays Ltd 液晶表示装置およびプロジェクタ
JP5167685B2 (ja) * 2007-04-25 2013-03-21 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、及び電気光学装置の製造方法
KR101884738B1 (ko) 2011-12-23 2018-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN103839907B (zh) 2012-11-21 2016-08-31 瀚宇彩晶股份有限公司 主动元件阵列基板及其电路堆叠结构
CN104377132A (zh) * 2013-08-13 2015-02-25 中国科学院微电子研究所 半导体器件及其制造方法
KR102332255B1 (ko) 2015-04-29 2021-11-29 삼성디스플레이 주식회사 표시 장치
KR102305920B1 (ko) 2015-04-30 2021-09-28 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105914212B (zh) * 2016-05-09 2019-02-05 京东方科技集团股份有限公司 阵列基板及其制作方法、以及显示装置
CN106684093B (zh) 2016-07-20 2019-07-12 京东方科技集团股份有限公司 显示基板及其制造方法、以及显示装置
CN107367876A (zh) * 2017-08-01 2017-11-21 深圳市华星光电技术有限公司 防静电电路及液晶显示面板
CN110346994B (zh) * 2019-07-23 2022-07-08 昆山国显光电有限公司 阵列基板和显示面板
KR102740392B1 (ko) * 2020-12-24 2024-12-06 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373377A (en) * 1992-02-21 1994-12-13 Kabushiki Kaisha Toshiba Liquid crystal device with shorting ring and transistors for electrostatic discharge protection
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
JP3429775B2 (ja) * 1995-08-07 2003-07-22 株式会社 日立製作所 静電気対策に適するアクティブ・マトリックス方式の液晶表示装置
KR100603853B1 (ko) * 1998-12-02 2006-10-24 엘지.필립스 엘시디 주식회사 정전기 방지회로를 구비한 액정 표시 장치
KR100560968B1 (ko) * 1998-12-04 2006-06-14 삼성전자주식회사 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법
KR100303352B1 (ko) * 1998-12-29 2002-06-20 박종섭 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399606B (zh) * 2009-10-05 2013-06-21 Au Optronics Corp 主動元件陣列基板以及顯示面板

Also Published As

Publication number Publication date
KR100479290B1 (ko) 2005-03-28
JP2002040481A (ja) 2002-02-06
CN1334550A (zh) 2002-02-06
US20020008793A1 (en) 2002-01-24
KR20020009414A (ko) 2002-02-01
CN1174353C (zh) 2004-11-03
US6636279B2 (en) 2003-10-21

Similar Documents

Publication Publication Date Title
TWI252364B (en) Display device, method of manufacturing the same and wiring board
JP3717078B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
TW487826B (en) Liquid crystal display device and method for manufacturing the same
TW589501B (en) Manufacturing method of liquid crystal display
TWI357590B (en) Thin film transistor array panel and liquid crysta
TW591276B (en) Liquid crystal display device
US20060273316A1 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same
JPH11288007A (ja) 液晶表示装置及びその製造方法
TWI356962B (en) Substrate for display device, manufacturing method
TW200809365A (en) Liquid crystal display device and manufacturing method thereof
WO2009081633A1 (ja) アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
CN102792356A (zh) 显示装置及其制造方法
JP2005123610A (ja) 薄膜トランジスタアレイ基板の製造方法
TW200403859A (en) Thin film transistor array panel
CN105321958A (zh) 薄膜晶体管阵列面板及其制造方法
JP2000307118A (ja) 薄膜トランジスタおよびその製造方法
TWI312085B (zh)
KR100238206B1 (ko) 박막트랜지스터 액정 표시장치및 그 제조방법
JPH08184853A (ja) アクティブマトリクス基板の製造方法およびアクティブマトリクス基板
JPH04280226A (ja) 薄膜トランジスタ素子アレイおよびその駆動方法
JP2617950B2 (ja) 液晶表示装置の製造方法
JPH09101542A (ja) 表示装置用アレイ基板及びその製造方法
JPH06130405A (ja) 液晶表示装置の製造方法
JPH11259016A (ja) 表示装置用アレイ基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees