TWI241776B - Clock generator and data recovery circuit - Google Patents
Clock generator and data recovery circuit Download PDFInfo
- Publication number
- TWI241776B TWI241776B TW093130780A TW93130780A TWI241776B TW I241776 B TWI241776 B TW I241776B TW 093130780 A TW093130780 A TW 093130780A TW 93130780 A TW93130780 A TW 93130780A TW I241776 B TWI241776 B TW I241776B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- aforementioned
- signal
- clock
- generates
- Prior art date
Links
- 238000011084 recovery Methods 0.000 title claims description 53
- 238000005070 sampling Methods 0.000 claims abstract description 30
- 230000001186 cumulative effect Effects 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 9
- 241000282376 Panthera tigris Species 0.000 claims 1
- 210000004907 gland Anatomy 0.000 claims 1
- 230000003534 oscillatory effect Effects 0.000 claims 1
- 239000011257 shell material Substances 0.000 claims 1
- 238000009825 accumulation Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1241776 玫、發明說明: 【發明所屬之技術領域】 本發明係關於時脈產生電路以及使用該時脈產生電 路之資料回復電路,特別是關於利用具有清除功能之數位 低通濾波器的時脈產生電路以及使用該時脈產生電路之 資料回復電路。 【先前技術】 在互應式數位視訊(Digital Video Interactive,DVI)戍 而疋義媒體介面(High Definition Media Interface,HDMI) 等數位電視之資料介面中,都會使用一資料回復電路將包 含紅、藍、綠等不同顏色視訊資料之串列信號中的資料回 復。資料回復電路一般包含回授式資料回復 (Feedback-based data recovery)以及前饋式資料回復 (Feedforward-based data recovery)。 第1圖顯示回授式資料回復之電路架構。如該圖所 示,回授式資料回復電路10包含了時脈產生單元u與相 位偵測及取樣單元12。時脈產生單元丨丨接收一參考時脈 後’產生多相位時脈(或單一相位時脈)。相位彳貞測及取樣 單元12接收一輸入信號並根據多相位時脈產生一輸出信 號,同時產生一相位調整信號。時脈產生單元n係根據 相位調整信號來調整多相位時脈之相位。時脈產生單元i i 可以是相鎖迴路(Phase Locked Loop,PLL)、延遲鎖定迴 路(Delay Locked Loop,DLL)、或是延遲單元(Delay Unit) 1241776 等。所以’回授式資料回復電路10是在產生輸出信號後, 再根據輸出信號的狀態來產生相位調整信號。 第2圖顯示前饋式資料回復之電路架構。如該圖所 不,岫饋式資料回復電路20包含了一時脈產生單元2工、 一超取樣單元(0ver_sampling unit)22、一最佳相位偵測單 π (Optimum Phase detecting unit)23、以及一多工器 (Multiplexer,Μυχ)24。時脈產生單元以接收一參考時脈 後產生夕相位時脈。超取樣單元22接收輸入資料,並 根據多相位時脈來超取樣輸入資料而產生複數個取樣資 料最佳相位偵測單元23根據複數個取樣資料產生一選 擇L號。夕工裔24即根據選擇信號輸出複數個取樣資料 中的一個取樣信號作為輸出信號。由於該前饋式資料回復 電路20需要超取樣輸入資料,因此需要高頻之多相位時 脈作為取樣時脈。 於”A 2-1600-MHz CMOS Clock Recovery plL with
Low-Ydd Capability^ IEEE Journal of Solid-State Circuits, V〇1.34, Νο·12, December 1999)中,Larsson 係揭露 了一種 將壓控振盪迴路(VC0 loop )與資料回復迴路(心匕 recovery ι〇ορ )分開獨立設計的回授式相位選取時脈回復 相鎖迴路(feedback phase selection cl〇ck rec〇very pLL ), 其具有兩迴路之頻寬可分別獨立設計、以及於相位選取時 不會產生遽烈之相位切換等優點。然而其卻具有資料回復 的追循時間(tracking time)較長,無法快速達到最佳取樣相 位的缺點。 1241776 【發明内容】 因此本發明的目的之-是提供—種可使追循時間縮 短的時脈產生電路。 本發明之另一目的是提供一種可使追循時間縮短的 回授式資料回復電路。 依據本發明之實施例,係揭露-種資料回復電路,其包含一壓 控震盪器,係產生一取樣信號與複數個多相位時脈;一多工器,係 接收前述多相位時脈,並根據一選擇信號選擇該多相位時脈之其中 一時脈輸出;一相位頻率偵測器,係接收前述多工器之輸出信號與 -參考時脈,並赵-相位解誤差㈣;_電荷幫浦與迴路^皮 器,係接收前述相位頻率誤差健並產生_控制電壓;_相位镇測 器,係接收前述取樣信號與一輸入信號,並產生一相位誤差信號; 一數位低通濾波器,係接收前述相位誤差信號,並產生前述選擇>信 號;以及-正反H,係触前述輸人信號,絲據前述取樣信號來 取樣該輸人信號,並產生―輸出料;其巾前述數位低通濾、波器於 產生別述選擇㈣以指示該多工器切換相位時,清除本身之相位累 計誤差值。 h 依據本發明之實施例,亦揭露一種時脈產生電路,係根據一輸 入信,與:參考時脈產生_取樣時脈,該時脈產生電路包含一麼控 震’係產生-取樣信號與複數個多相位時脈;H,係接 收别述多相位時脈,並根據_選擇信號選擇該多相位時脈之盆中一 =脈輪出;—相位頻耗測器,係接收前述多工器之輸出信號盘— β時脈’並產生1位解縣㈣;幫賴迴路濾、波 1241776 口口’係接收前述相位頻率誤差 哭总私 *差彳5號並產生一控制電壓;一相位偵測
态,係接收前述取樣信號盥前 、、J ^ . Γ; ^ ^ ”引述輸入信號,並產生一相位誤差信 就,U及一數位低通濾波器 述選擇信號Id# ,'錢前述相位誤差信號,並產生前 兮多工琴切°拖1則主L位低通濾波器於產生前述選擇信號以指示 H 清除本身之彳目位累計誤差值。 km 丌揭路一種資料回復電路,其包含一壓 控振盪迴路,係接收一參考時 ^ 子脈从產生一取樣時脈,該壓控振盪迴 路係包η相位壓控振’係產生複數個具有不同相位之時 脈訊號,並依據-選擇信號選取前述時脈訊號之—以及-資料回 復坦路,係依據前述取樣信號與—輪人信號產生前述選擇信號,該 資料回復迴路係包含··-相位偵測器,係依據前述取樣信號與前述 輸入信號,產生-相位誤差信號;以及—數位低通濾波器,係依據 前述相位誤差信號,產生前述選擇信號;其中前述數位低通遽波器 於產生前述選擇信號以指示該多相位壓控㈣器切換所選取之相 位時,清除本身之相位累計誤差值。 【實施方式】 以下參考圖式詳細說明本發明之實施例中所揭露之 寺脈產生電路以及使用4時脈產生電路之資料回復電路。 第3圖為本發明時脈產生電路之第一實施例以及使用 Μ路之㈣式資料回復電路。如該圖所示,回復電路6〇 包含有由一相位頻率偵測器(Phase frequency detector) 4ι、一電荷幫浦與迴路壚波器(charge pump and loop filter) 42、一多相位壓控震盪器(multi_phase vc〇) 43、 夕工為48、及一除頻器47所構成之壓控振盪迴路(於 1241776 第3圖中頌不為迴路A)、以及由一數位低通濾波器(digiw l〇w_pass filter ) 64、及一知 a 沾、。, , 相位偵測器(phase detector ) 65 所構成之資料回復迴路(於第3圖中顯示為迴路Β)、以及 - D:正反器46。第3圖中所示之各個元件的實施方式可
參照前述Larsson文獻夕私造 沒止M 缺之教^ ’係為熟習此項技術者所廣 泛悉知,故不在此贅述。 回復電路60中之數位低通攄波器64具有清除相位偵 '器65巾所暫存之數值的功能,除了產生選擇信號給多 器48之外,還產生—清除信號給相位债測器65。而且, 數位低通較ϋ 64會在每次進行相位調整(不論是向前 調整或者向後調整)的時候’亦即,當選擇信號致能的時 候’就會清除本身之相位累計誤差值。數位低通滤波器Μ 之實現方式將於以下有較詳細的說明。 另外’相位偵測器65亦可具有清除功能。此處所謂 之,除功能,係指相㈣測胃65在接收到上述由低通滤 波态64戶斤發出之清除信號時,會將其中所暫存之運算中 間育料(calculating intermidiatedata)全部清除歸零。例 如在以管線架構(pipeline价⑽咖)實作的相位偵測器 中,當其接收到該清除信號的時候,即會將暫存於管線當 中的資料全部清除。上述利用清除信號清除相位侦測㈣ 中之資料以及清除數位低通m 64本身之相位累計誤 差值的動作’再加上數位低通濾波器64之選擇信號可以 讓多工器48 一次調整多個相位’可以加快追循速度,縮 短追循時間(tracking time )。 10 1241776 第4圖顯示以Matiab等軟體來設計第3圖之數位低通 遽波器64的實施例。在此實施例中,信號〇ut代表選擇信 號、彳§號CLR代表清除信號、參數acc(n)代表相位累計誤 差值、參數N代表每次調整之相位調整量、以及參數κ代 表臨界相位差。如第4圖所示,該程式分成兩個部分,第 邛分71是相位累計誤差值acc(n),第二部分是根據 相位累計誤差值acc(n)來產生輸出選擇信號〇加與清除信 號 CLR。 该數位低通濾波器64的動作原理說明如下。該數位 t通濾波器64是接收相位偵測器65之輸出信號作為輸入 二貝料in ’並產生選擇信號〇ut與清除信號clr。首先,設 定參數值,亦即設定相位調整量N與臨界相位差κ。其次, 數位低通濾波器64在每次接收到輸入資料in之後,將相 位累計誤差值acc(n)加上輸入資料in。接著,數位低通濾 波器64在相位累計誤差值acc(n)大於臨界相位差κ時, 將選擇信號out設定為相位調整量N後輸出,且將相位累 計誤差值acc(n)清除為〇,並致能清除信號clr;或是當 相位累計誤差值acc(n)低於臨界相位差汛時,將選擇信號 out設定為相位調整量_N,且將相位累計誤差冑⑷清 除為〇,並致能清除信號CLR。若相位累計誤差值acc(n) 介於臨界相位差K與-κ之間時,則選擇信號〇加和清除信 號CLR均収為0,且不清除相位累計誤差值_⑷。 因此,數位低通濾波器64在產生選擇信號out後,會 清除之前所累積的相位累計誤差值aee⑻,並致能清除信 1241776 號CLR。所以,相位偵測器65在被致能的清除信號clR 後,會清除相位偵測器65内部之資料。如此,在數位低 通濾波器64母次調整相位後,會重新累計相位累計誤差 值acc(n),而不至於讓調整相位前之相位累計誤差值acc(n) 影響之後的调整動作。然而,在第3圖之回復電路6 〇中, 相位偵測器65必須要有接收清除信號clr,並根據該清 除h號CLR清除資料的功能。若相位彳貞測器65不具備該 功能,則不適用該實施例。以下說明不需具備清除功能之 相位偵測器65的回復電路之實施例。 罐 第5圖為本發明之回授式資料回復電路之第二實施 例。如該圖所示,該回復電路8〇與第3圖之回復電路6〇 類似,而回復電路80與第3圖之回復電路60的差異是相 位偵測器45不需具備清除功能,且數位低通濾波器料亦 不需輸出清除信號。 第6圖顯不以Matlab等軟體來設計第5圖之數位低通 濾波器84的實施例。在此實施例中,信號〇加代表選擇信 號、參數acc(n)代表相位累計誤差值、參數(幻代 籲 表累計時間、參數N代表每次調整之相位調整量、參數κ 代表臨界相位差、以及參數StGpUme代表停止累計時間。 如第6圖所tf ’該程式分成兩個部分,第一部& 91是累 - 計時間aCCtime(n)超過停止累計時間St〇ptime後,才開始 · 累計相位累計誤差值aee(n),第二部分92是根據相位累計 誤差值acc(n)來產生選擇信號〇ut。 該數位低通滤波器84的動作原理說明如下。該數位 12 1241776 低通遽波器84是接收相則貞測器45之輸出信號作為輸入 資料in’並產生選擇㈣_。首先,設定參數值,亦即 設定相位調整f N、臨界相位差κ、以及停止累計時間 Stoptime。其次,數位低通濾波器84在每次接收到輸入資 料in之後’將一時間累計值咖―⑻加丨,而且只有在 時間累計值aCCtime(n)大於停止累計時間St〇ptime之後, 相位累計誤差值aee(n)才會加上輸人f料h。接著,數位 低通遽波器84在相位累計誤差值aee(n)A於臨界相位差κ 時,將選擇信號out設定為相位調整量Ν,且將時間累計 值acctime(n)與相位累計誤差值acc(n)清除為〇 ;或是當相 位累計誤差值acc⑻低於臨界相位差·〖時,將選擇信號_ 設定為相位調整量_N,且將時間累計值acctime(幻與相位 累計誤差值aee⑷清除為〇。若相位料誤差值_⑻介於 臨养相位差κ與-κ之間時,則選擇信號〇ut設定為〇,且 不清除時間累計值aeetime(n)與相位累計誤差值咖⑷。 因此,數位低通濾波器84在產生選擇信號〇ut後,除 了 S α除所累積的相位累計誤差值acc(n)之外,還會在等 待停止累計時間Stoptime過後,才重新開始累計相^累計 誤差值。之所以要等待停止累計時間St〇ptime過後才重新 開始相位累計誤差值是為了要略過在產生不是q的選擇信 號out時所遺留在相位偵測器45内的資料。所以,停止^ 叶時間Stoptime的大小之設定方式是在選擇信冑〇加之不 t 〇時(亦即調整相位後),相位偵測器45所偵測之第—筆 資料傳送到數位低通濾波器84的時間。所以,回復電路 13 1241776 8〇所使用之相㈣測器45不需具有清除功能。 以上雖以實施例說明本發明此 之範圍,只要不脫離本 ':不因此限定本發明 變形或變更。 要曰,该行業者可進行各種 【圖式簡單說明】 第1圖顯示回授式資料回復之電路架構。 第2圖顯示前餽式資料回復之電路架構。 第3圖為本發明之回授式資料回復電路之第一實施 例。 、第4圖顯不以Mathb等軟體來設計帛3圖之數位低通 濾波器的實施例。 第5圖為本發明之回授式資料回復電路之第二實施 例。 第6圖顯示以Matlab等軟體來設計第3圖之數位低通 慮波器的實施例。 圖式編號 10回授式資料回復電路 11時脈產生單元 12相位偵測及取樣單元 20刖饋式資料回復電路 21時脈產生單元 22超取樣單元 23最佳相位偵測單元 14 1241776 24、48多工器 42電荷幫浦與迴路濾波器 43壓控震盪器 46D型正反器 41相位頻率偵測器 47除頻器 44數位濾波器 45相位偵測器 6 0、8 0資料回復電路 64、84數位濾波器
15
Claims (1)
1241776 拾、申請專利範圍: 1, 一種資料回復電路,其包含: j控震蘯器’係產生—取樣信號與複數個多相位時脈; 一多m ’係難前述多相料脈,並 多相位時脈之其中-時脈輸出; =位頻率制器,係接收前述多4之輸出信號與—參 脈,並產生一相位頻率誤差信號; 電荷幫/#與迴mu,係接收前私目位頻率誤差信號 生一控制電壓; 相位偵測n,係接收前述取樣信號與—輸人信號,並產生一 相位誤差信號; 一數位低通濾波器,係接收前述相位誤差信號,並產生前述選 擇信號;以及 正反器,係接收前述輸入信號,並根據前述取樣信號來取樣 該輸入信號,並產生一輸出資料; 其中前述數位低通濾波器於產生前述選擇信號以指示該多工 器切換相位時,清除本身之相位累計誤差值。 修 2·如申請專利範圍第1項所記載之資料回復電路,還包含一除頻 器,係配置於前述多工器與前述相位頻率偵測器之間。 3·如申請專利範圍第1項所記載之資料回復電路,其中前述數位 - 低通濾波器還輸出一清除信號給前述相位偵測器。 , 4·如申請專利範圍第3項所記載之資料回復電路,其中前述數位 低通濾波器在產生前述選擇信號後,會將前述清除信號致能, 藉以清除前述相位偵測器之資料。 16 1241776 5_如申明專利範圍第1項所記載之資料回復電路,其中前述數位 低通濾波器在產生前述選擇信號後,會等待_預設時間後再開 始相位累計誤差值。 6·種時脈產生電路’係根據一輸入信號與一參考時脈產生一取 樣時脈’該時脈產生電路包含: 一壓控震盪器,係產生一取樣信號與複數個多相位時脈; 一多工器,係接收前述多相位時脈,並根據一選擇信號選擇該 多相位時脈之其中一時脈輸出; X -相位頻率偵測H,係、接收前述多工器之輸出信號與_參考時 脈,並產生一相位頻率誤差信號; 一電荷幫浦與迴路濾波器,係接收前述相位頻率誤差信號並 生一控制電壓; ° ^虎’並產生 一相位偵測器,係接收前述取樣信號與前述輸入信 一相位誤差信號;以及 號,並產生前述選 一數位低通濾波器,係接收前述相位誤差信 擇信號; 其中則述數位低通濾波器於產生前述選擇信號以指示該 器切換相位時,清除本身之相位累計誤差值。 7.如申請專利範圍6項所記載之時脈產生電路,還包含— 器,係配置於前述多工器與前述相位頻率她之間。八 8·如申=專利範圍第6項所記載之時脈產生電路,其中前述數位 低通濾波器還輸出-清除信號給前述相位摘測器。 17 1241776 9.如申請專利範圍第8項所記载之時腺產生電路,其中前述數位 韻慮波器在產生前述選擇信號後,會將前述清除信號致能, 藉以清除前述相位偵測器之資料。 1〇·如申請專利範圍第6項所記載之時脈產生電路,其中前述數位 低通慮波器在產生前述選擇信號後,會等待一預設時間後再開 始相位累計誤差值。 曰 11_ 一種資料回復電路,其包含·· 壓控振盈迴路,係接收一參考時脈以產生一取樣時脈,該壓 控振盪迴路係包含: · 夕相位壓控振盪器,係產生複數個具有不同相位之時脈 訊號,並依據-選擇信號選取前述時脈訊號之一;以及 一貝料回復迴路,係依據前述取樣信號與一輸入信號產生前述 選擇信號,該資料回復迴路係包含: 相位彳貞測器’係依據前述取樣信號與前述輸入信號,產 生相位誤差信號;以及 一數位低通濾波器,係依據前述相位誤差信號,產生前述 選擇信號; 其中刖述數位低通濾波器於產生前述選擇信號以指示該多相響 位屢控振娜觸取之她時,清除本权相位累計誤差值 12·如申請專利範圍第11項所記載之資料回復電路,复中前述翁 位低通遽波器還輪出—清除信號給前述相位_器。L 13·如申明專利乾圍帛12項所記載之資料回復電路,其中 ’ 月匕糟、除别述相位侦測器之資料。 18 1241776 14.如申請專利範圍第11項所記載之資料回復電路,其中前述數 位低通濾波器在產生前述選擇信號後,會等待一預設時間後再 開始相位累計誤差值。
19
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093130780A TWI241776B (en) | 2004-10-11 | 2004-10-11 | Clock generator and data recovery circuit |
US11/246,090 US7778375B2 (en) | 2004-10-11 | 2005-10-11 | Clock generator and data recovery circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093130780A TWI241776B (en) | 2004-10-11 | 2004-10-11 | Clock generator and data recovery circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI241776B true TWI241776B (en) | 2005-10-11 |
TW200612668A TW200612668A (en) | 2006-04-16 |
Family
ID=36145312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093130780A TWI241776B (en) | 2004-10-11 | 2004-10-11 | Clock generator and data recovery circuit |
Country Status (2)
Country | Link |
---|---|
US (1) | US7778375B2 (zh) |
TW (1) | TWI241776B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100444641C (zh) * | 2005-11-11 | 2008-12-17 | 北京中星微电子有限公司 | 用于多媒体系统的时钟恢复系统 |
TWI635710B (zh) * | 2017-05-03 | 2018-09-11 | 創意電子股份有限公司 | 時脈資料回復裝置及方法 |
TWI703849B (zh) * | 2019-08-06 | 2020-09-01 | 瑞昱半導體股份有限公司 | 智能相位切換方法及智能相位切換系統 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4668750B2 (ja) * | 2005-09-16 | 2011-04-13 | 富士通株式会社 | データ再生回路 |
US7545188B1 (en) * | 2006-08-04 | 2009-06-09 | Integrated Device Technology, Inc | Multiphase clock generator |
JP4783245B2 (ja) * | 2006-09-01 | 2011-09-28 | 株式会社日立製作所 | 送受信機、送信機、ならびに受信機 |
TW200832925A (en) * | 2007-01-26 | 2008-08-01 | Sunplus Technology Co Ltd | Phase locked loop with phase rotation for spreading spectrum |
US8045670B2 (en) * | 2007-06-22 | 2011-10-25 | Texas Instruments Incorporated | Interpolative all-digital phase locked loop |
US7924964B2 (en) * | 2007-08-08 | 2011-04-12 | Himax Technologies Limited | Receiver with the function of adjusting clock signal and an adjusting method therefor |
US8204166B2 (en) * | 2007-10-08 | 2012-06-19 | Freescale Semiconductor, Inc. | Clock circuit with clock transfer capability and method |
US7916819B2 (en) * | 2007-10-10 | 2011-03-29 | Himax Technologies Limited | Receiver system and method for automatic skew-tuning |
US7928782B2 (en) * | 2009-01-28 | 2011-04-19 | Micron Technology, Inc. | Digital locked loops and methods with configurable operating parameters |
ITMI20090289A1 (it) * | 2009-02-27 | 2010-08-28 | Milano Politecnico | Dispositivo elettronico per generare una frequenza frazionaria |
US8284888B2 (en) * | 2010-01-14 | 2012-10-09 | Ian Kyles | Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock |
US8837639B2 (en) * | 2010-06-18 | 2014-09-16 | Ati Technologies Ulc | Parallel synchronizing cell with improved mean time between failures |
US8258833B2 (en) * | 2010-09-16 | 2012-09-04 | Himax Technologies Limited | Phase locked loop circuits |
TWI411236B (zh) * | 2010-10-26 | 2013-10-01 | Himax Tech Ltd | 相位鎖定迴路電路 |
TWI513195B (zh) * | 2012-04-24 | 2015-12-11 | Mstar Semiconductor Inc | 震盪信號提供器、同相與正交震盪信號提供器以及相關之信號處理方法 |
CN103219992B (zh) * | 2013-01-31 | 2016-01-27 | 南京邮电大学 | 一种带有滤波整形电路的盲过采样时钟数据恢复电路 |
CN103427830B (zh) * | 2013-08-08 | 2016-02-03 | 南京邮电大学 | 一种具有高锁定范围的半盲型过采样时钟数据恢复电路 |
US8823429B1 (en) * | 2013-11-19 | 2014-09-02 | Stmicroelectronics International N.V. | Data transition density normalization for half rate CDRs with bang-bang phase detectors |
US9225322B2 (en) | 2013-12-17 | 2015-12-29 | Micron Technology, Inc. | Apparatuses and methods for providing clock signals |
CN105656476B (zh) * | 2014-12-01 | 2019-06-28 | 中国航空工业集团公司第六三一研究所 | 一种低相噪雷达频率源产生电路 |
CN105871370B (zh) * | 2015-01-20 | 2018-12-21 | 瑞昱半导体股份有限公司 | 时钟数据恢复电路及其频率侦测方法 |
CN105978559B (zh) * | 2016-04-29 | 2019-03-22 | 中国科学院半导体研究所 | 宽带线性调频微波信号发生器 |
US10368174B2 (en) * | 2016-06-28 | 2019-07-30 | Semiconductor Components Industries, Llc | Distributed phase locked loop in hearing instruments |
US10503122B2 (en) | 2017-04-14 | 2019-12-10 | Innophase, Inc. | Time to digital converter with increased range and sensitivity |
US10158364B1 (en) * | 2017-08-31 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Realignment strength controller for solving loop conflict of realignment phase lock loop |
US10122527B1 (en) * | 2018-03-23 | 2018-11-06 | Northrop Grumman Systems Corporation | Signal phase tracking with high resolution, wide bandwidth and low phase noise using compound phase locked loop |
US10622959B2 (en) | 2018-09-07 | 2020-04-14 | Innophase Inc. | Multi-stage LNA with reduced mutual coupling |
US10840921B2 (en) | 2018-09-07 | 2020-11-17 | Innophase Inc. | Frequency control word linearization for an oscillator |
US11095296B2 (en) | 2018-09-07 | 2021-08-17 | Innophase, Inc. | Phase modulator having fractional sample interval timing skew for frequency control input |
CN113196184B (zh) * | 2018-10-22 | 2022-10-18 | 盈诺飞公司 | 宽测量范围高灵敏度时间数字转换器 |
US11070196B2 (en) | 2019-01-07 | 2021-07-20 | Innophase Inc. | Using a multi-tone signal to tune a multi-stage low-noise amplifier |
US10728851B1 (en) | 2019-01-07 | 2020-07-28 | Innophase Inc. | System and method for low-power wireless beacon monitor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6803827B1 (en) * | 2003-04-09 | 2004-10-12 | Analog Devices, Inc. | Frequency acquisition system |
-
2004
- 2004-10-11 TW TW093130780A patent/TWI241776B/zh not_active IP Right Cessation
-
2005
- 2005-10-11 US US11/246,090 patent/US7778375B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100444641C (zh) * | 2005-11-11 | 2008-12-17 | 北京中星微电子有限公司 | 用于多媒体系统的时钟恢复系统 |
TWI635710B (zh) * | 2017-05-03 | 2018-09-11 | 創意電子股份有限公司 | 時脈資料回復裝置及方法 |
TWI703849B (zh) * | 2019-08-06 | 2020-09-01 | 瑞昱半導體股份有限公司 | 智能相位切換方法及智能相位切換系統 |
Also Published As
Publication number | Publication date |
---|---|
US7778375B2 (en) | 2010-08-17 |
US20060078079A1 (en) | 2006-04-13 |
TW200612668A (en) | 2006-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI241776B (en) | Clock generator and data recovery circuit | |
US6329850B1 (en) | Precision frequency and phase synthesis | |
US8786341B1 (en) | Frequency synthesizer with hit-less transitions between frequency- and phase-locked modes | |
JP4216393B2 (ja) | 位相検出装置 | |
JP5776657B2 (ja) | 受信回路 | |
JP6032082B2 (ja) | 受信回路及び半導体集積回路 | |
JP2004056409A (ja) | 分数分周器を用いた位相同期ループ回路 | |
CN104821824A (zh) | 系统就绪时钟分配芯片 | |
US6526374B1 (en) | Fractional PLL employing a phase-selection feedback counter | |
JP4288178B2 (ja) | 低減されたクロックジッタを備える位相ロックループ | |
JP2007189455A (ja) | 位相比較回路およびそれを用いたpll周波数シンセサイザ | |
US8188766B1 (en) | Self-contained systems including scalable and programmable divider architectures and methods for generating a frequency adjustable clock signal | |
US6212249B1 (en) | Data separation circuit and method | |
US5281863A (en) | Phase-locked loop frequency-multiplying phase-matching circuit with a square-wave output | |
US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
CN1812268A (zh) | 时钟产生电路及相关数据恢复电路 | |
JP2004032586A (ja) | 逓倍pll回路 | |
KR101430796B1 (ko) | 주파수 배수 기능을 제공하는 위상 주파수 검출기, 상기 위상 주파수 검출기를 포함하는 위상 고정 루프 및 클락 및 데이터 복원 회로 | |
CN107710622B (zh) | 一种时钟产生电路及产生时钟信号的方法 | |
JP2007053685A (ja) | 半導体集積回路装置 | |
TWI824752B (zh) | 具有脈衝濾波器的時鐘和資料恢復裝置和其操作方法 | |
KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
JP3344628B2 (ja) | Pll回路の自走周波数安定化回路 | |
JPH07170584A (ja) | クロック切替回路 | |
JPH09149017A (ja) | Pll回路及びビット位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |