TWI222705B - Method and structure for a wafer level packaging - Google Patents

Description

1222705 五、發明說明（l) 一、 【發明所屬技術領域】 本發明係有關於一種晶圓級封裝方法及結構，特別是 有關於一種在晶圓上或可透光基板上形成間隙壁牆及封閉 框膠之晶圓級封裝之方法及其結構。 二、 【先前技術】 近年來，由於晶片之微電路的製作朝向高積集度發展 ’因此，其晶片構裝亦需具備有高功率、高密度、輕薄與 微小化等製程。晶片構裝就是晶圓製造完成後，以^膠/或 陶磁等材料，將晶粒包在其中，以達保護晶粒，使晶粒不 受外界水氣及機械性損害之目的。晶片構裝主要之功能分 別有電能傳送（Power Distribution)、訊號;傳送（ Signal Distribution)、熱的散失（Heat Dissipati〇n )與保護支持（Protection and Support)。由於積體電 路之製程發展會影響積體電路封裝之技術，而現今電子產 品的要求是輕薄短小及高的積集度，因此會使得積體電路 製程微細化，造成晶片内包含的邏輯線路增加，而進一步 使得晶片l/0(input/output)腳數增加，而為配合這些需^ 求’產生了許多不同的封裝方式，例如，球柵陣列封_裝 (ball grid array， BGA)、晶片尺寸封裝（Chip Scal$ Package, CSP)、多晶片模組封裝（Multi Chip Mc)dule package， MCM package)、覆晶式封裝（FHp Chip

Package)、捲帶式封裝（Tape Carrier Package，TCP)及 晶圓級封裝（Wafer Level Package, WLP)等。 五、發明說明（2) I不論以何種形式之封裝方法，士 A 將晶圓分離成獨立之晶片後再^ 大°卩分的封裝方法都是 封裝是半導體封袭方ΐ中的一 if ί裝之程序。而晶圓級 片晶圓為封裝對象，而並非如值 ’晶圓級封裝係以整 封裝標的，因而封裝與測試均裝是以單一晶片為 黏晶與打線等製程口：緩=可省下填膠、组裝、 低人工成本與縮短製造時間。而傳此可大量降 !· 電鐘、檢測等步^漆曰曰、鲜線、封膠、檢切、印字、 第-一 A圖至第一 c圖係傳統封裝技術之示意圖。如第一 ΤΗ丰：ί ’提供一半導體晶圓101及-可透光基板 13,此+導體晶圓101包含複數個晶粒（die)1〇3 ，更者 此複數個晶粒103係利用半導體製程以形成複數個微電 路於此晶粒1 〇 3上（圖上未示），接著，如第一 B圖所示，將 S此半導體晶圓101上之每一晶粒1〇3經由一晶片切割機切割 |分離，以得到一複數個獨立之晶粒丨〇3，之後利用一粘晶 機之取放臂將此獨立之晶粒1 〇 3放置於一半導體基板丨〇 5上 並利用一環氧物（ep〇Xy)(圖上未示）予以粘著。此半導體 基板105包含一邊框1〇7 (border)，此邊框107係利用一特 I定圖案之模版及半導體製程技術獲得，而由於粘晶（d i e mount)步驟係利用粘晶機將每一獨立之晶粒i 〇3置放於半

第6頁 1222705 發明說明（3) 導體基板1 0 5上，因此易發生獨立之晶粒丨〇 3掉落之情形， 而導致半導體晶圓1〇1所能切割出的晶粒數（gr〇ss die)減 少’因此良率會降低。然後，執行一銲線（w i r e b 〇 n d)製 程’將每一獨立之晶粒1 〇 3之電路訊號傳輸至外界，此銲 線製程包含將一金線1 〇 9打線於此獨立之晶粒1 〇 3上。 接著，如第一 C圖所示，在將每一獨立之晶粒1 〇 3粘著 並放置於半導體基板1 〇5上後，執行一封膠（M〇 1 d)製程， 係在邊框107上塗佈一框膠n l並覆蓋一可透光基板113， 使半導體基板1 0 5上之晶粒1 〇 3包覆著堅固之外殼，以防止 濕氣由外部侵入，並可有效的黏合上下兩基板。 另外一種框膠製程，係在薄膜液晶（TFT-LCD)顯示器 之製程中’將複數個間隙壁球（Spacer bal Is)(圖上未示） 隨機的與框膠111(3^1&111；)混合，框膠111的用途是要讓 液晶面板中的上下兩層基板能夠緊密黏住，並且使面板中 的液晶分子與外界阻隔，而間隙壁球主要是提供上下兩層 基板的支撐，在上層之可透光基板Π 3進行覆蓋及壓合時 ’此間隙壁球會形成一扁平狀，而由於此間隙壁球的大小 形狀不一，因此易造成框膠i [丨之寬度控制不易，同時無 法維持上下兩片基板適當之間隙（Gap)，造成電場分布不 均的現象，進而影響液晶的灰階表現。且由於框膠1丨1為 高分子之材質，因此易與液晶起化學反應，或是在塗佈時 易溢入由包含一晶片1 〇 3之顯示區（Sensor Area)内。為了

第7頁 1222705 五、發明說明（4) 使框膠1 1 1與顯示區有赵士 n. · w θ $权大之安全距離，即元件之尺寸（

Dimension)不易縮小，_ τ 造成產率無法提昇。日日圓可切割出的晶粒數亦減少， 在刖述之傳統封裝製程或是薄膜液晶顯示器之製程中 無法有效及準確地控制膠框的位置及寬度，因此，亟 待提供-種改良之封裝製程，以克服習知之封裝製程所面 臨之問題。 、【發明内容】

i A t ί 2 1二:的為提供一種晶圓級封裝方法及結構， ”：用t 製程來產生-間隙壁牆（Spacer Wall)， •精由冑閉框膠可置放於間隙壁冑之内《外側側璧 •而精確的控制封閉樞膠之位置及範 框膠與顯示區之距離而進一步地控制元件之尺寸，使^ 圓所產生之晶粒數増加，因而提高產能。 本發明之另一目的為提 其係利用半導體製程來產生 藉由精確地控制此間隙I_ 圓及可透光基板間間隙之均 可透光基板之黏合時，1p 之穩定性而增加良率。 供一晶圓級封裝方法及結構， 一間隙壁牆（Spacer Wal 1 )， 之高度可有效地維持半導體晶 勻性，且在執行半導體晶圓及 由間隙壁牆控制封閉框膠寬度

1222705 五、發明說明（5) 本發明之再一目的為提供一種晶圓級封裝方法及結構 ’其係利用半導體製程來產生一間隙壁牆，因此，在執行 半導體晶圓及可透光基板之貼合後，可預防外界之濕氣進 入顯不區對晶粒所產生之損害，且可有效地將内部產生之 熱排出於外部。

本發明之又一目的為提供一種晶圓級封裝方法及結構 ’其係以晶圓級封裝方法，科用整片晶圓與一玎透光基板 貼&後’再對整片晶圓進行切割，因此可減少在半導體製 程過程中晶粒掉落及塵埃（p a r t i c 1 e )掉落在晶粒上之機率 ，而提高其良率。 根據以上所述之目的，本發明提供一種晶圓級封裝方 法及結構，首先，提供一半導體晶圓及一可透光基板，其 中此半導體晶圓上包含複數個晶粒，且係利用半導體製程 形成複數個微電路於此複數個晶粒上。此半導體晶圓係包 含石夕（Si)或其他半導體材料，例如砷化鎵（GaAs)4磷化銦 (I nP)’而半導體晶圓上之複數個晶粒係包含一具有感光 效果之元件，此外，可透光基板係包含一具有光學鐘膜之 玻璃或石英，例如一抗反射（Anti-Refection, AR)層、 一氧化銦錫（Indium Tin Oxide, ΙΤ0)導電層、一抗紅外 線（IR cut)層或一抗紫外光（UV cut)層。接著，在可透光 基板上沉積一介電層，例如一氧化矽層、一氮化或一

第9頁 L厶厶厶丨 五、發明說明（6) )，之後，於此介電層上 行一顯影製程以暴露出其八積光阻層，並對此光阻層執 罩，對此介電層執行蝕^ 層，然後，以此光阻層為光 成複數個包含介電層之 L程’最後，將光阻層剝除以形 間隙壁牆之位置、尺寸 $壁牆結構於可透光基板上，此 複數個晶粒之位置及幾^幾何形狀係參考半導體晶圓上之 晶粒之尺寸，且其幾何^开^狀，此間隙壁牆之尺寸略小於 立之兩側或環繞於四周^狀可為臂狀物，其位置可位於對 可為L形。 > 成—矩行或四方形之形狀，亦或 個曰iiii顯影製程+ ’係利用半導體晶圓上之之複數 =/ 、乡圖案，並利用一自動框膠機將一封閉框膠塗 :並緊鄰於複數個間隙壁牆之外側側壁或内側側壁，：ί 閉框膠係可選自環氧樹月旨（epoxy)膠、紫外線j:二此封

Adhesive)膠或熱熔（therm〇 —plastic)膠。然後，將此可 透光基板覆蓋於半導體晶圓上，並使半導體晶圓上之複數 個晶粒對準於可透光基板上之複數個間隙壁牆，以完成此 封裝之程序。 上述之晶圓級封裝方法及結構，亦可以半導體晶圓作 為基板，在此半導體晶圓上形成間隙壁牆及封閉框膠之結 構。此外，亦可於半導體晶圓或可透光基板上形成一間隙 壁牆之結構，而於相對應之另一半導體晶圓或可透光基板 上形成封閉框膠，並進行與前述相同之封裝程序。

第10頁 1222705 五、發明說明（7) 四、【實施方式】 接下來是本發明的詳細說明，下述說明中對製程與結 構之描述並不包括製作的完整流程。本發明所沿用的現有 技藝，在此僅做重點式的引用，以助本發明之闡述。 本發明之内容可經由下述之第一較佳實施例與其相關 圖示（第二A圖至第二F圖）的闡述來揭示。首先，參閱第二 A圖，分別提供一半導體晶圓2 0 0及一可透光基板2 0 3，此 半導體晶圓2 0 0係包含一半導體材料，例如矽（s i )、磷化 銦（InP)或砷化鎵（GaAs)等。每一半導體晶圓2 00上係包含 ❿ 複數個具有適當形狀彼此緊鄰之晶粒2 〇 1 ( d i e )，例如矩形 或四方形，此每一晶粒2 0 1係包含具有感光效果之元件， 例如’互補性氧化金屬半導體影像感測器（C μ 〇 s i m a g e sensor)、石夕基液晶（Liquid Crystal on Silicon, LCoS) 、電荷麵合元件（Charge Coupled Device, CCD)等，即每 一晶粒2 0 1具有一可感光區域（未以圖示）。此外，於複數 個，粒2 0 1上包含複數個微電路的製作（未以圖示），更者 ’每一複數個晶粒2 0 1之一側或於相對立之兩側包含複數 個焊墊201 A(B〇nding Pads)，例如一鋁銲墊，以作為半導 _ 體晶圓2 0 0完成封裝製程並執行一切割程序後與另一基板 做電性連結之焊接點，此銲墊2 〇丨祕利用化學氣相沉積或 物理氣相沉積之方式形成。另外，可透光基板2〇3包含一 光學鍍膜2 0 3 A，例如一具有優良導電特性之透明氧化銦錫 1222705 五、發明說明（8) (Indium Tin Oxide, ΙΤ0)層或一抗反射層、一抗紅外線 (IR cut)層、一抗紫外光（UV cut)層。 接著，參閱第二B圖，首先，提供一可透光基板203, 例如一石英或一玻璃基板，在可透光基板20 3上包含一光 學鍍膜層203A，接著，在此光學鍍膜層2 0 3 A上沉積一介電 層205，此介電層20 5之材質可為氧化矽、氮化矽或一高分 子薄膜（例如聚醯亞胺），此介電層2 0 5係可利用化學氣相 沉積法（Chemical Vapor Deposition，CVD)之方式形成。 接著’如第二C圖所示，在此介電層205上塗佈一光阻 層2 0 7，並利用曝光、顯影及蝕刻等半導體製程得到一間 隙壁牆結構209。此間隙壁牆209之形成係經由下列之步驟 :首先，執行一曝光製程，將一具有特定圖案之光罩（圖 上未示）以圖案轉移之方式將此圖案轉移至光阻層2 〇 7上。 接著，對此已曝光之光阻層20 7進行曝光後烘烤（post

Exposure Bake)之程序，以減輕駐波（standing Wave)現 象的產生。然後，進行一顯影製程，將已曝光之光阻層 2 0 7去除以暴露出部分介電層2 0 5，之後，以未被移除之光 阻層2 0 7為一光罩，利用濕式蝕刻或乾式蝕刻之方式，例 如，氫氟酸水溶液（H y d r 〇 f 1 u 〇 r i c A c i d)之濕式姓刻方 式’電漿蚀刻（Plasma Etching)或反應性離子姓刻 (Reactive Ion Etch，RIE)之乾式蝕刻方式，將此被暴露 出之介電層2 0 5及其下之光學鍍膜層203A移除，最後，剝

第12頁 1222705 五、發明說明（9) 除（s t r i ρ)未被移除之光阻層2 0 7後形成一間隙壁牆結構 2 0 9於可透光基板2 0 3上’如第^一 D圖所不。此間隙壁踏2 〇 9 係包含介電層2 0 5及光學鍍膜層203A’而間隙壁牆2〇 9之高 度係決定於間隙壁牆2 0 9之材質，一般而言，高度為〇 · 1至 數十微米（micrometer)。 再者，間隙壁牆2 0 9之位置、幾何形狀與尺寸可根據晶粒 2 01之可感光區域的位置、尺寸與幾何形狀而定。更者， 間隙壁牆2 0 9之位置、幾何形狀與尺寸亦可根據晶粒2 〇 1的 位置、 隙壁牆 或連續 >上述 之兩側 間隙壁 上之可 長以保 隙壁牆 所述， 撐可透 ，皆不 尺寸與幾何形狀而定。在本發明之一實施例中，間 2 0 9具有一臂狀（arm)幾何形狀，或是以若干獨立 或部份連縯的單位結構排列成臂狀（a r m )幾何形狀 之臂狀的間隙壁牆209可參考位於晶粒2〇1上相對立 邊，尺寸則略小於晶粒之邊長。在另一實施例中， 牆2 0 9的幾何形狀可與半導體晶圓上之晶粒或晶粒 感光區域的幾何形狀相似，尺寸則略小於晶粒之周 留若干間距供後續之用。要說明的是，本發明之間 Π之位4、幾何形狀與尺寸並不限於上述實施例 :其m半導體微影步驟製作，可作為平衡並支 先基板20 3與後續晶粒間之固定距離者，例如L型等 脫離本發明範圍。 &冷J ^ ^ 一自動框膠機（Auto 2 0 9之内側側壁或外側側 接者’如第^一 E圖所示，利用 Sealant Machine)，在間隙壁牆

1222705 五、發明說明（ίο) =成一寬度小於1 0 00微米’冑度小於200微米之封閉框 frWU閉框膠211之材質可為環氧樹脂膠、紫外線膠 或熱熔膠等等，而所選用之封閉框膠211之材質^外定線於膠 間隙壁牆2G9之材質’例如，㈣壁牆2()9為—、’子 時，例如聚醮亞胺，可選用固化（curing)速度快 熱特性之紫外線膠；而當間隙壁牆2 物 薄媒時’可搭配前述任何材質之框膠。#勿及氮化物 由於形成間隙壁牆2〇9之位置可根據每一晶粒2〇ι或晶 粒上之·可感光區域之尺寸大小，且封閉框膠2ι 1緊鄰〆 (ad join)間隙壁牆2 0 9之内侧側壁或外側側壁，因此封閉 框膠2 11之位置可被控制，且可有效地縮短一晶粒2〇 1之顯 示區（可感光區域）與封閉框膠2丨丨之距離，進而增加一晶 圓所得到之晶粒數以提高其產能。接著，對封閉框膠2工Γ 執行一固化製程，例如一紫外光或熱製程固化程序〔之後 ’利用一研磨製程（grindingprocess)研磨位於可透光基 板2 0 3上之封閉框膠2 11。接著，將一包含複數個晶粒2 〇 1 之半導體晶圓2 0 0覆蓋在可透光基板2 0 3上，且對準位於可 透光基板2 0 3上之複數個間隙壁牆2 0 9，使得每一晶粒2 〇 1 均可位於間隙壁牆2 0 9之結構内，再藉由封閉框膠2 11將半 導體晶圓2 0 0及可透光基板2 0 3貼合，以完成本發明之晶圓 級封裝程序。 由於本發明係利用半導體製程來形成間隙壁牆20 9，

第14頁 1222705 五、發明說明（11) 因此，可精確的控制其高度及平坦度，所以，在進行半導 體晶圓及可透光基板之貼合時，可控制半導體晶圓及可透 光基板間間隙之均勻性。再者，由於封閉框膠2 1 1並非支 撐與平衡半導體晶圓及可透光基板之間的高度（或距離）， 因此亦有助於精確地控制高度及平坦度。此外，本發明亦 可進一步控制其膠寬之穩定性，並增加其良率，且因不需 傳統的間隙壁球材料混合在此封閉框膠2 11中，所以，可 減少製程步驟，並可防止傳統封裝方法中之框膠溢入可感 光區域中’因此’框膠與可感光區域不需有較大之安全距 離，進而提高其產能。 在完成本發明之晶圓級封裝後，以此間隙壁牆2 〇 9為 一切割道（S c r i b e L i n e )，執行一切割（s c r i b e )程序，例 如雷射切割、晶圓切割（W a f e r S a w )等。在執行切割時， 係對整片半導體晶圓2 0 0進行切割以獲得複數個獨立之晶 粒2 0 1。當複數個晶粒2 0 1中之一侧或於相對立之兩側包含 有複數個銲塾2 0 1 A時，以對此包含有複數個銲墊2 〇 1 a之一 側的切割方式，係採用斜切方式，以使銲墊2 〇丨A被暴露出 並作為與外界電性連結之一接觸點。由於本發明係對半導 體晶圓2 0 0封裝完後再進行切割製程，因此，可縮短製造 時間，且可降低因在製程過程中發生晶片之掉落及減少塵 埃（p a r t i c 1 e )掉落在晶粒2 〇 1上之機率，因此可有效地提 昇產品之良率。

1222705 五、發明說明（12) 一半導體晶圓200 第二F圖係輔助說明在第二E圖中 與一可透光基板2 0 3貼合情形之示意圖

本發明之内容可經由下述之第二較佳實施例與其相關 圖示（第三A圖至第三E圖）的闡述來揭示。首先，參閱第三 A圖，分別提供一半導體晶圓3 00及一可透光基板^〇3，此 半導體晶圓30 0係包含一半導體材料，例如矽、磷化銦或 砷化鎵等。每一半導體晶圓30 0上係包含複數個具有適當 形狀且彼此緊鄰之晶粒3 〇丨，例如矩形或四方形，此每一 複^個晶粒301係包含具有感光效果之元件，例如，互補 性氧化金屬半導體影像感測器、矽基液晶、電荷耦合元件 等，即每一晶粒301具有一可感光區域（未以圖示）。此外 ，於複數個晶粒3 0 1上包含複數個微電路的製作（未以圖示 )，更者，於每一複數個晶粒30丨之一側或於相對立之兩側 包含複數個焊墊3 0 1 A，例如一紹銲塾，作為半導體晶圓 3 0 0完成封裝製程並執行一切割程序後與另一基板作電性 連結之焊接點，此銲墊301 A係利用化學氣相沉積或物理氣 相沉積之方式形成。另外，可透光基板3 〇 3上包含一光學 鍍膜303A，例如一具有優良導電特性之透明氡化銦錫 (Indium Tin Oxide， ITO)層、一抗反射層、一抗紅外線 (IR cut)層或一抗紫外光（uv cut)層。。 接著，參閱第三B圖，沉積一介電層30 5於此半導體晶 圓30 0上，其中此半導體晶圓30 0上包含複數個晶粒3〇 i，

第16頁 1222705 而此介電層3 0 5之材料可為氧化矽、氮化矽或一古八 膜（例如聚醯亞胺），接著，在此介電層3〇5上塗 層3 0 7，此介電層3 0 5及此光阻層3 〇 7係可利用風# 積法之方式形成。 予乳相w 在介電層3 0 5上沉積一光阻層3 〇 7後，接著，如第三c 圖所示，利用曝光、顯影及蝕刻等半導體製程得 ς 壁牆結構3 0 9於半導體晶圓3 0 〇上之每一複數個晶粒3 〇 ^表’ 面之相對立的兩側。此間隙壁牆3〇9之形成係經%由下列之 步驟：首先，執行一微影製程，將一具有特定圖案之光罩 (圖上未示）以圖秦轉移之方式將圖案轉移至光阻層3〇7上 ，接著，對此已曝光之光阻層30 7進行曝光後烘烤9之程序 ，以減輕駐波現象的產生。然後，將已曝光之光阻層3 〇 7 去除以暴露出部分介電層305，之後，以未被移除之光阻 層3 0 7為一光罩，利用濕式蝕刻或乾式蝕刻之方式，例如 ，氫氟酸水溶液（Hydrofluoric Ac id)之濕式蝕刻方式， 電漿蝕刻（Plasma Etching)或反應性離子蝕刻（Reactive Ion Etch, RIE)之乾式餘刻方式，將暴露出之介電層305 移除，最後，未被移除之光阻層3 0 7被剝除後，形成一閒 隙壁牆結構3 0 9於半導體晶圓3 0 0上之每一複數個晶粒3 0 1 表面上，例如相對立之兩邊，此間隙壁牆3 0 9係包含介電 層3 0 5，而間隙壁牆3 0 9之高度係決定於間隙壁牆3 0 9之材 質’ 一般而言’其南度為0· 1至數十微米（micrometer)i 間。

第17頁 1222705 五、發明說明（14) ' ' — 曰 再者’間隙壁牆3 0 9之位置、幾何形狀與尺寸可根據 、 1之了感光區域的位置、尺寸與幾何形狀而定。更 者’間隙壁牆3 〇 9之位置、幾何形狀與尺寸亦可依據晶粒 3 0 1的位，置、尺寸與幾何形狀而定。在本發明之一實施例 中’間壁牆3 0 9具有一臂狀（arm)幾何形狀，或是以若 ^ 1立或連續或部份連續的單位結構排列成臂狀（arm)幾 可形狀。上述之臂狀的間隙壁牆3 0 9可於晶粒3 0 1上相對立 后側邊 尺寸則略小於晶粒之邊長。在另一實施例中， I5二壁牆^ 0 9的幾何形狀可與晶粒的幾何形狀相似，尺寸則 H小於晶粒之周長以保留若干間距供後續之用。要說明的 =’本發明之間隙壁牆3 0 9之位置與尺寸並不限於上述實 $例所述，只要可利用半導體微影步驟製作，可作為平衡 、f撐可透光基板3 0 3與後續晶粒間之固定距離者，例如l 聖等，皆不脫離本發明範圍。 接著，如第三圖所示，利用一自動框膠機，在此間 ^壁，3 0 9之内側側壁或外側側壁形成一寬度小於ι〇〇〇微 ^丄鬲度小於2 0 0微米之封閉框膠3 11，此封閉框膠3丨}之 質係可為環氧樹脂膠、紫外線膠或熱熔膠等等，而所選 如之封閉框膠311之材質係決定於間隙壁牆3〇9之材質，例 門隙壁知3 0 9為一高分子薄膜時，例如聚醜亞胺、，可 ^ q rV、化速度陕及無須加熱特性之紫外線膠，而當間隙壁 回9為氧化物及氮化物薄膜時，可搭配前述任何材質之

第18頁 1222705 五、發明說明（15) 框膠。 由於形成間隙壁牆3 0 9之位置是根據每一晶粒3 0 1之尺 寸大小來決定，且封閉框膠31丨緊鄰間隙壁牆3〇9之内側側 壁或外侧側壁，因此封閉框膠31 位置可被控制，而有 效地縮短包含一晶粒3 0 1之可感光區域與封閉框膠3丨丨之距 離’進而增加一晶圓所得到之晶粒數以提高其產能。接著 ，封閉之框膠3 1 1執行一固化製程，例如一紫外光或熱製 釭固化私序’之後’利用一研磨製程研磨位於半導體晶圓 3 0 0上之封閉框膠3 11，然後，覆蓋一包含光學鍍膜3 〇 3 A之 可透光基板303於半導體晶圓30 0上，例如一玻璃或一石英 基板’並對準於半導體晶圓3 〇 〇上之複數個間隙壁牆結構 309，使得每一晶粒301均可位於間隙壁牆309之結構内， 再藉由封閉框膠311將半導體晶圓30 0與可透光基板303貼 合’以元成本發明之晶圓級封裝程序。由於本發明係利用 半導體製程來形成間隙壁牆30 9，因此，可精確的控制其 間隙壁牆3 0 9之高度及其平坦度，也因此在進行半導體晶 圓及可透光基板之貼合時，可控制半導體晶圓及可透光基 板間間隙之均勻性並進一步控制其膠寬之穩定性，而增加 其產品之良率。另外，因不需傳統的間隙壁球材料混合在 封閉框膠3 11中，所以，可減少製程步驟，且可防止傳統 封裝方法之框膠溢入可感光區域中，所以，框膠與可感光 區域不需有較大之安全距離，因此，可增加其產能。

mi

第19頁 1222705 五、發明說明（16) ------- 接著，在完成本發明之晶圓級封裝程序後，以此間隙 壁牆30 9為一切割道，執行一切割程序，例如雷射切割、 晶圓切割等。在執行切割時，對整片半導體晶圓3〇()進行 切割以獲得複數個獨立之晶粒3〇丨，當複數個晶粒3〇1中之 一側或於相對立之兩側包含有複數個銲墊3 〇丨人時，以對包 含有複數個銲墊3 0 1 A之一側之切割方式，係採用斜切方式 ，以使銲墊301A被暴露出以作為與外界電性連結之一接觸 點。由於本發明係以完成半導體晶圓3 〇 〇封裝後，再進行 切割製程，因此，可縮短製造時間，且可降低因在製程過 程中發生晶粒之掉落及減少塵埃掉落在晶粒3〇1上之機率 ，因此可有效地提昇產品之良率。 第二E圖係用來輔助說明在第三D圖中，一半導體曰 300與一可透光基板30 3貼合情形之示意圖。 181 經由上述之第一及第二較佳實施例之說明後，可、、主 地了解到本發明亦有其他之實施方式，例如，丨間隙； 結構可分別形成於一半導體晶圓或一可透光基板上，2 封閉柩膠亦可塗佈於所相對應之另—半導體晶圓或一可透 光基板上，之後再進行一切割程序，以得到封裝 一分離之獨立晶片。 、 每 由以上對本發明有關之較佳實施例之闡述，可 發明優點之一為形成一間隙壁牆結構，此間隙壁牆結構之

1222705 五、發明說明（π) 形成可精確地控制其封閉框膠之位置，進而控制元件之尺 寸’因此，可增加一晶圓在切割後所得到之晶粒數。此 外’藉由精確地控制此間隙壁牆之高度，因此，可控制半 導體晶圓及可透光基板間間隙之均勻性及框膠寬度之穩定 性’且係於進行半導體晶圓與可透光基板之貼合後再執行 一切割製程，因此，可提高其產能。 以上所述僅為本發明之較佳實施例，並非用以限定本 ^明之申請專利權利。同時以上之描述對於熟知本技術領 域t專門人士應可明瞭及實施，因此其他未脫離本發明所 揭露之精神下所完成的等效改變或修飾，均應包含在下述 之申請專利範圍中。

第21頁 1222705 圖式簡單說明 【圖示簡單說明】 第一 A圖至第一 C圖係傳統封裝技術製程各步驟相應之 半導體結構結面示意圖； 第二A圖至第二F圖係為根據本發明之一種晶圓極封裝 方法之一較佳具體實施例各步驟相應之半導體結構結面示 意圖，其間隙壁結構係形成於一可透光基板上；及 第三A圖至第三E圖係為根據本發明之一種晶圓極封裝 方法之另一較佳具體實施例各步驟相應之半導體結構結面 示意圖，其間隙壁結構係形成於一半導體晶圓上。 主要部分之代表符號 101 半 導 體 晶 圓 103 晶 粒 105 半 導 體 基 板 107 邊 框 109 金 線 111 框 膠 113 可 透 光 基 板 200 半 導 體 晶 圓 201 晶 粒 201A 銲 墊 203 可 透 光 基 板

第22頁 1222705 圖式簡單說明 203A 光學鍍膜 205 介電層 207 光阻層 209 間隙壁牆 212 封閉框膠 300 半導體晶圓 301 晶粒 301 A 銲墊 303 可透光基板 30 5 介電層 307 光阻層 309 間隙壁牆 311 封閉框膠

第23頁

Claims (1)

1222705 六、申請專利範圍 1 · 一種晶圓級封裝之結構，包含： 複數個晶粒彼此緊鄰，每一該複數個晶粒具有一可感 光區域； 複數個間隙壁牆結構位於該複數個晶粒上，其中每一 該可感光區域位於該複數個間隙壁牆結構之間； 複數個封閉框膠位於該複數個晶粒上，其中每一該複 數個封閉框膠緊鄰（ad j 〇 i n i ng )於每一該間隙壁牆結構之 任一側壁（s i de wa 1 1 );及 一可透光基板位於該複數個間隙壁牆結構上。 2·如申請範圍第1項所述之晶圓級封裝之結構，其中上述 之複數個間隙壁牆結構之材質係為一氧化矽化物。 3 ·如申凊挑圍第1項所述之晶圓級封裝之結構，其中上述 之複數個間隙壁牆結構之材質係為一氮化矽化物。 4·如申請範圍第1項所述之晶圓級封裝之結構，其中上述 之複數個間隙壁牆結構之材質係為一高分子薄膜。 5 ·如申請範圍第4項所述之晶圓級封裝之結構，其中上述 之高分子薄膜係包含一聚醯亞胺化物。 6 ·如申請範圍第1項所述之晶圓級封裝之結構，其中上述 之可透光基板之材質為玻璃。

第24頁 1222705 六、申請專利範圍 7. 如申請範圍第1項所述之晶圓級封裝之結構，其中上述 之封閉框膠材料係為一環氧樹脂膠。 8. 如申請範圍第1項所述之晶圓級封裝之結構，其中上述 之封閉框膠材料係為一紫外線膠 9 .如申請範圍第1項所述之晶圓級封裝之結構，其中上述 之封閉框膠材料係為一熱熔膠。 1 0.如申請範圍第1項所述之晶圓級封裝之結構，其中上述 之任一側壁係為一内側側壁。 11.如申請範圍第1項所述之晶圓級封裝之結構，其中上述 之任一側壁係為一外側側壁。 1 2.如申請範圍第1項所述之晶圓級封裝之結構，其中上述 之複數個間隙壁牆結構至少包含兩個單位結構。 1 3.如申請範圍第1 2項所述之晶圓級封裝之結構，其中上 述之複數個間隙壁牆結構更包含位於該複數個晶粒上相對 立之兩邊。 1 4.如申請範圍第1 2項所述之晶圓級封裝之結構，其中上

第25頁 1222705 六、申請專利範圍 述之複數個間隙壁牆結構更包含位於該複數個晶粒上相鄰 之兩邊。 1 5.如申請範圍第1項所述之晶圓級封裝之結構，其中上 述之複數個間隙壁牆結構更包含以複數個獨立之單位結構 排列成臂狀（arm)之幾何形狀。 1 6.如申請範圍第1項所述之晶圓級封裝之結構，其中上 述之複數個間隙壁牆結構更包含以複數個連續之單位結構 排列成臂狀之幾何形狀。 1 7. —種晶圓級封裝之方法，包含： 提供一半導體晶圓，其中該半導體晶圓上包含複數個 晶粒； 沉積一介電層於該半導體晶圓上，並覆蓋該複數個晶 粒， 移除部分該介電層以形成複數個間隙壁牆結構於每一 該複數個晶粒表面上； 形成複數個封閉框膠緊鄰於該複數個間隙壁牆結構之 任一側壁上；及 覆蓋一可透光基板於該半導體晶圓上。 1 8.如申請範圍第1 7項所述之晶圓級封裝之方法，其中上 述之任一該複數個晶粒包含一具有可感光之區域。

第26頁 1222705 六、申請專利範圍 1 9 .如申請範圍第1 7所述之晶圓級封裝之方法，其中上述 之移除部分該介電層步驟包含暴露出一可感光區域。 2 0 .如申請範圍第1 9所述之晶圓級封裝之方法，其中上述 之可感光區域更包含被任四個該複數個間隙壁牆結構所包 圍。 2 1.如申請範圍第1 7項所述之晶圓級封裝之方法，其中上 述之任一側壁係為一内側側壁。 2 2.如申請範圍第1 7項所述之晶圓級封裝之方法，其中上 述之任一側壁係為一外側側壁。 2 3 .如申請範圍第1 7項所述之晶圓級封裝之方法，其中上 述之可透光基板之材質係為石英。 2 4. —種晶圓級封裝之方法，包含： 提供一半導體晶圓及一可透光基板，其中該半導體晶 圓上包含複數個晶粒； 沉積一介電層於該可透光基板上； 沉積一光阻層於該介電層上； 移除部分該光阻層以暴露出部分該介電層； 移除部分該暴露之介電層，係以該光阻層為一光罩，

第27頁 1222705 六、申請專利範圍 以形成複數個間隙壁牆結構於該可透光基板上； 形成複數個封閉框膠緊鄰於該複數個間隙壁牆結構之 任一側壁上；及 覆蓋該半導體晶圓於該可透光基板上。 2 5.如申請範圍第2 4項所述之晶圓級封裝之方法，其中上 述之移除部分該暴露之介電層步驟包含以該半導體晶圓之 該複數個晶粒為一參考圖案。

2 6 .如申請範圍第2 4項所述之晶圓級封裝之方法，其中上 述之任一側壁係為一内側側壁。 2 7.如申請範圍第2 4項所述之晶圓級封裝之方法，其中上 述之任一側壁係為一外側側壁。 2 8 .如申請範圍第2 4項所述之晶圓級封裝之方法，其中上 述之任一該複數個晶粒包含一可感光區域。

第28頁