CN109360860B - 一种晶圆封装结构及其制备方法 - Google Patents
一种晶圆封装结构及其制备方法 Download PDFInfo
- Publication number
- CN109360860B CN109360860B CN201811113171.XA CN201811113171A CN109360860B CN 109360860 B CN109360860 B CN 109360860B CN 201811113171 A CN201811113171 A CN 201811113171A CN 109360860 B CN109360860 B CN 109360860B
- Authority
- CN
- China
- Prior art keywords
- wafer
- packaging
- photosensitive surface
- area
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 161
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 10
- 239000003292 glue Substances 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 25
- 229910052710 silicon Inorganic materials 0.000 abstract description 24
- 239000010703 silicon Substances 0.000 abstract description 24
- 238000005336 cracking Methods 0.000 abstract description 11
- 238000012546 transfer Methods 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 261
- 239000010410 layer Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 8
- 230000011218 segmentation Effects 0.000 description 6
- 238000007789 sealing Methods 0.000 description 4
- 238000010981 drying operation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/137—Batch treatment of the devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Packaging Frangible Articles (AREA)
Abstract
本发明实施例公开了一种晶圆封装结构及其制备方法,其中,所述晶圆封装结构包括晶圆片,包括感光面以及与所述感光面相对设置的非感光面;封装盖板,设置于所述晶圆片感光面一侧,其中所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片;沟槽结构,形成于所述晶圆片的非感光面。采用上述技术方案,通过设置封装盖板在晶圆片所在平面上的垂直投影覆盖晶圆片,保证晶圆片的边缘不会超出封装盖板的边缘,保证晶圆在拿取转移过程中不会导致晶圆片与其他物体发生撞击,不会发生崩硅及硅裂现象,保证晶圆封装结构完整,性能稳定。
Description
技术领域
本发明实施例涉及晶圆封装技术领域,尤其涉及一种晶圆封装结构及其制备方法。
背景技术
晶圆级封装(Wafer Level Packaging,WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术,封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic Leadless Chip Carrier)等模式,顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化,芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术,是当前封装领域的热点和未来发展的趋势。
在晶圆级芯片封装结构中,一般在晶圆上会键合一层封装盖板作为保护结构,对晶圆进行封装保护。
但是,封装盖板的尺寸一般是固定的,而对于不同厂商的晶圆片子,其规格大小是存在差异的,有的厂商的晶圆片子的尺寸是大于封装盖板的尺寸的,如此晶圆片边缘会存在突出封装盖板边缘的现象,在工作人员拿取转移过程中,晶圆片与其他物体撞击接触时,极易导致崩硅及硅裂。
发明内容
有鉴于此,本发明实施例提供一种晶圆封装结构及其制备方法,以解决现有技术中晶圆尺寸大于封装盖板时易造成晶圆片崩硅及硅裂的技术问题。
第一方面,本发明实施例提供了一种晶圆封装结构,包括:
晶圆片,包括感光面以及与所述感光面相对设置的非感光面;
封装盖板,设置于所述晶圆片感光面一侧,其中所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片;
沟槽结构,形成于所述晶圆片的非感光面。
可选的,所述沟槽结构将所述非感光面分割成位于所述晶圆片中心区域的多个中心分割区域以及位于所述晶圆片边缘区域的多个边缘分割区域,其中,每个所述边缘分割区域的覆盖面积与每个所述中心分割区域的覆盖面积之间的比值大于或者等于三分之一。
可选的,所述封装盖板的直径为L1,其中,199.5mm≤L1≤200mm;
所述晶圆片的直径为L2,其中,199mm≤L2≤199.5mm。
可选的,所述封装盖板朝向所述晶圆片感光面的一侧形成有凸起图案,所述凸起图案表面覆盖有封装胶,所述封装盖板与所述晶圆片通过所述封装胶进行封装粘结。
可选的,所述中心分割区域的形状包括矩形,所述边缘分割区域的形状包括曲边梯形、曲面多边形和曲边三角形中的至少一种。
可选的,所述封装盖板为封装玻璃。
第二方面,本发明实施例还提供了一种晶圆封装结构的制备方法,包括:
提供一晶圆片,所述晶圆片包括感光面以及与所述感光面相对设置的非感光面;
在所述晶圆片感光面一侧制备封装盖板;
在所述晶圆片的非感光面对所述晶圆片进行刻蚀,以使所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片,以及在所述晶圆片的非感光面形成沟槽结构。
可选的,在所述晶圆片的非感光面对所述晶圆片进行刻蚀,以使所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片,以及在所述晶圆片的非感光面形成沟槽结构,包括:
在所述晶圆片的非感光面涂覆光刻胶,形成光刻胶层;
使用掩膜版对所述光刻胶层进行曝光处理,其中,所述掩膜版的覆盖尺寸小于所述封装盖板的覆盖尺寸,且所述掩膜版的掩模图案与所述沟槽结构对应设置;
使用显影液对曝光之后的光刻胶层进行显影处理;
对所述晶圆片进行刻蚀,去除所述晶圆片的边缘区域,以使所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片,同时在所述晶圆片的非感光面形成所述沟槽结构。
可选的,所述掩膜版图案包括位于所述掩膜版中心区域的中心掩模图案以及位于所述掩膜版边缘区域的边缘掩模图案,其中,每个所述边缘掩模区域的覆盖面积与每个所述中心掩模区域的覆盖面积之间的比值大于等于三分之一;
在所述晶圆片的非感光面对所述晶圆片进行刻蚀,以使所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片,以及在所述晶圆片的非感光面形成沟槽结构,还包括:
控制所述沟槽结构将所述非感光面分割成位于所述晶圆片中心区域的多个中心分割区域以及位于所述晶圆片边缘区域的多个边缘分割区域,其中,每个所述边缘分割区域的覆盖面积与所述中心分割区域的覆盖面积之间的比值大于等于三分之一。
可选的,在所述晶圆片感光面一侧制备封装盖板,包括:
提供封装盖板;
在所述封装盖板朝向所述晶圆片感光面的一侧制备凸起图案;
在所述凸起图案表面涂覆封装胶,所述封装盖板和所述晶圆片通过所述封装胶进行封装粘结。
可选的,在所述晶圆片的非感光面对所述晶圆片进行刻蚀,包括:
使用干法刻蚀工艺,在所述晶圆片的非感光面对所述晶圆片进行刻蚀。
本发明实施例提供的晶圆封装结构及其制备方法,通过设置封装盖板在晶圆片所在平面上的垂直投影覆盖晶圆片,保证晶圆片的边缘不会超出封装盖板的边缘,保证晶圆在拿取转移过程中不会导致晶圆片与其他物体发生撞击,不会发生崩硅及硅裂现象,保证晶圆封装结构完整,性能稳定。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案,下面对描述实施例中所需要用到的附图做一简单介绍。显然,所介绍的附图只是本发明所要描述的一部分实施例的附图,而不是全部的附图,对于本领域普通技术人员,在不付出创造性劳动的前提下,还可以根据这些附图得到其他的附图。
图1是现有技术中一种晶圆封装结构的结构示意图;
图2是本发明实施例提供的一种晶圆封装结构的结构示意图;
图3是图2提供的晶圆封装结构在A区域的放大结构示意图;
图4是本发明实施例提供的在封装盖板上形成凸起图案的结构示意图;
图5是本发明实施例提供的一种晶圆封装结构的制备方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下将结合本发明实施例中的附图,通过具体实施方式,完整地描述本发明的技术方案。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例,基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例,均落入本发明的保护范围之内。
图1是现有技术中一种晶圆封装结构的结构示意图,如图1所示,现有技术中的晶圆封装结构可以包括晶圆片11以及位于晶圆片一侧的封装盖板12,其中,封装盖板12在晶圆片11所在平面上的垂直投影没有完全覆盖晶圆片11,晶圆片11的尺寸大于封装盖板12的尺寸。
由于晶圆片11的外形尺寸相比封装盖板12外形尺寸较大,故晶圆片相对封装盖板12,晶圆片11的边缘会存在突出封装盖板12的边缘的现象,在晶圆封装结构的拿取转移过程中,晶圆封装结构与其他物体撞击接触时,极易导致崩硅及硅裂,同时引入了碎硅异物,在一些存在压合动作的工艺环节中,又易导致产品由于表面存在坚硬异物,产品表面受力被压裂。
基于上述技术问题,本发明实施例提供了一种晶圆封装结构,包括晶圆片,包括感光面以及与所述感光面相对设置的非感光面;封装盖板,设置于所述晶圆片感光面一侧,其中所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片;沟槽结构,形成于所述晶圆片的非感光面。本发明实施例的技术方案,通过设置封装盖板在晶圆片所在平面上的垂直投影覆盖晶圆片,保证晶圆片的边缘不会超出封装盖板的边缘,保证晶圆在拿取转移过程中不会导致晶圆片与其他物体发生撞击,不会发生崩硅及硅裂现象,保证晶圆封装结构完整,性能稳定。
以上是本发明的核心思想,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护的范围。
图2是本发明实施例提供的一种晶圆封装结构的结构示意图,如图2所示,本发明实施例提供的晶圆封装结构可以包括晶圆片21,包括感光面以及与感光面相对设置的非感光面;封装盖板22,设置于晶圆片21感光面一侧,其中封装盖板22在晶圆片21所在平面上的垂直投影覆盖晶圆片21;沟槽结构23,形成于晶圆片21的非感光面。
示例性的,在晶圆片21的感光面设置封装盖板22,封装盖板22的尺寸大于晶圆片21的尺寸,反应在图2中可以看到,封装盖板22在晶圆片21所在平面上的垂直投影覆盖晶圆片21,晶圆片21的边缘没有超出封装盖板22的边缘,如此晶圆片21在拿取转移过程中不会导致晶圆片与其他物体发生撞击。具体的,沿垂直晶圆片21的方向上,晶圆片21的厚度为100μm左右,封装盖板22的厚度为300μm或400μm,封装盖板22的厚度远大于晶圆片21的厚度,同时封装盖板22的机械性能远高于晶圆片21的性能。因此,设置封装盖板22在晶圆片21所在平面上的垂直投影覆盖晶圆片21,可以保证晶圆片21的边缘不会超出封装盖板22的边缘,保证晶圆封装结构在拿取转移过程中不会导致晶圆片21与其他物体发生撞击,不会发生晶圆片21的崩硅及硅裂现象,保证晶圆封装结构完整,性能稳定。
可选的,晶圆片21的非感光面上形成有沟槽结构23,可以通过在沟槽结构23中进行布线实现晶圆封装结构与外界其他器件电连接。
综上,本发明实施例的技术方案,通过设置封装盖板在晶圆片所在平面上的垂直投影覆盖晶圆片,保证晶圆片的边缘不会超出封装盖板的边缘,保证晶圆在拿取转移过程中不会导致晶圆片与其他物体发生撞击,不会发生崩硅及硅裂现象,保证晶圆封装结构完整,性能稳定;同时可以通过在沟槽结构中进行布线实现晶圆封装结构与外界其他器件电连接,保证晶圆封装结构正常使用。
可选的,继续参考图2,封装盖板22的直径为L1,其中,199.5mm≤L1≤200mm;晶圆片21的直径为L2,其中,199mm≤L2≤199.5mm。封装盖板22的直径大于晶圆片21的直径,保证封装盖板22可以完全覆盖晶圆片21,避免晶圆片21发生崩硅及硅裂现象,保证晶圆封装结构完整,性能稳定。
图3是图2提供的晶圆封装结构在A区域的放大结构示意图,如图2和图3所示,沟槽结构23将非感光面分割成位于晶圆片21中心区域的多个中心分割区域241以及位于晶圆片21边缘区域的多个边缘分割区域242,其中,每个边缘分割区域242的覆盖面积与每个中心分割区域241的覆盖面积之间的比值大于或者等于三分之一。如图3所示,多个边缘分割区域242围绕中心分割区域241设置,设置每个边缘分割区域242的覆盖面积与每个中心分割区域241的覆盖面积之间的比值大于或者等于三分之一,可以理解为本发明实施例提供的晶圆封装结构去除了边缘分割区域242覆盖面积较小的区域,具体可以为去除了覆盖面积小于中心分割区域241的覆盖面积三分之一的边缘分割区域242,如此可以保证无论是中心分割区域241还是边缘分割区域242,其与封装盖板22均存在较大面积的接触区域,具有良好的结合强度,避免边缘分割区域242区域发生碎硅片掉落的现象,保证晶圆封装结构性能稳定。
可选的,继续参考图2和图3所示,中心分割区域241的形状包括矩形,边缘分割区域242的形状包括曲边梯形、曲面多边形和曲边三角形中的至少一种。需要说明的一点是,本发明实施例对中心分割区域241以及边缘分割区域242的形状不进行限定,只需保证每个边缘分割区域242的覆盖面积与每个中心分割区域241的覆盖面积之间的比值大于或者等于三分之一,保证无论是中心分割区域241还是边缘分割区域242,其与封装盖板22均存在较大面积的接触区域,具有良好的结合强度,边缘分割区域242区域不会发生碎硅片掉落的现象即可。
图4是本发明实施例提供的在封装盖板上形成凸起图案的结构示意图,如图4所示,封装盖板22朝向晶圆片21的一侧形成有凸起图案25,凸起图案25表面涂覆有封装胶,封装盖板22和晶圆片21通过封装胶进行封装粘结。通过在封装盖板22朝向晶圆片21的一侧形成凸起图案25,通过涂覆在凸起图案25表面的封装胶对封装盖板22和晶圆片21进行封装,用于保护晶圆片21感光面上的感光区的密封性,防止水汽异物进入感光区。
可选的,封装盖板22可以为封装玻璃,还可以有树脂材料或者其他可选材料,本发明实施例对此不进行限定。可选的,封装盖板22可以为一层或者多层结构,本发明实施例对此同样不进行限定。
基于同样的发明构思,本发明实施例还提供了一种晶圆封装结构的制备方法,如图5所示,本发明实施例提供的晶圆封装结构的制备方法可以包括:
S110、提供一晶圆片,所述晶圆片包括感光面以及与所述感光面相对设置的非感光面。
S120、在所述晶圆片感光面一侧制备封装盖板。
示例性的,在晶圆片感光面一侧制备封装盖板,可以是在封装盖板朝向晶圆片感光面的一侧制备凸起图案,在凸起图案表面涂覆封装胶,通过封装胶将封装盖板和晶圆片进行对位贴合,保护晶圆片感光面上的感光区的密封性,防止水汽异物进入感光区。
S130、在所述晶圆片的非感光面对所述晶圆片进行刻蚀,以使所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片,以及在所述晶圆片的非感光面形成沟槽结构。
示例性的,在晶圆片的非感光面对晶圆片进行刻蚀,刻蚀掉晶圆片的边缘区域,保证晶圆片的尺寸小于封装盖板的尺寸,封装盖板在晶圆片所在平面上的垂直投影可以覆盖晶圆片,由于沿垂直于晶圆片的方向上,晶圆片的厚度为100μm左右,封装盖板的厚度为300μm或400μm,封装盖板的厚度远大于晶圆片的厚度,同时封装盖板的机械性能远高于晶圆片的性能。因此,设置封装盖板在晶圆片所在平面上的垂直投影覆盖晶圆片,可以保证晶圆片的边缘不会超出封装盖板的边缘,保证晶圆封装结构在拿取转移过程中不会导致晶圆片与其他物体发生撞击,不会发生晶圆片的崩硅及硅裂现象,保证晶圆封装结构完整,性能稳定。
同时,在晶圆片的非感光面形成沟槽结构,可以通过在沟槽结构中进行布线实现晶圆封装结构与外界其他器件电连接,保证晶圆封装结构的正常使用。
本发明实施例提供的晶圆封装结构的制备方法,通过在晶圆片的非感光面对晶圆片进行刻蚀,刻蚀掉晶圆片的边缘区域,以使封装盖板在晶圆片所在平面上的垂直投影覆盖晶圆片,保证晶圆片的边缘不会超出封装盖板的边缘,保证晶圆封装结构在拿取转移过程中不会导致晶圆片与其他物体发生撞击,不会发生晶圆片的崩硅及硅裂现象,保证晶圆封装结构完整,性能稳定;同时可以通过在沟槽结构中进行布线实现晶圆封装结构与外界其他器件电连接,保证晶圆封装结构正常使用。
可选的,在晶圆片的非感光面对晶圆片进行刻蚀,以使封装盖板在晶圆片所在平面上的垂直投影覆盖晶圆片,以及在晶圆片的非感光面形成沟槽结构,可以包括:
在晶圆片的非感光面涂覆光刻胶,形成光刻胶层;
使用掩膜版对光刻胶层进行曝光处理,其中,掩膜版的覆盖尺寸小于封装盖板的覆盖尺寸,且掩膜版的掩模图案与沟槽结构对应设置;
使用显影液对曝光之后的光刻胶层进行显影处理;
对晶圆片进行刻蚀,去除晶圆片的边缘区域,以使封装盖板在晶圆片所在平面上的垂直投影覆盖晶圆片,同时在晶圆片的非感光面形成沟槽结构。
示例性的,在晶圆片的非感光面整面涂覆光刻胶,得到整面设置的光刻胶层。光刻胶可以为正性光刻胶也可以为负性光刻胶,本发明实施例对此不进行限定。
采用掩膜板对光刻胶层进行曝光处理,其中,掩膜板的覆盖尺寸小于封装盖板的尺寸。由于在未对晶圆片进行刻蚀之前,晶圆片的覆盖尺寸大于封装盖板的覆盖尺寸,这里掩膜板的覆盖尺寸又小于封装盖板的覆盖尺寸,因此掩膜板的尺寸小于晶圆片的尺寸,掩膜版未能完全覆盖晶圆片的非感光面,晶圆片的边缘区域未被掩膜板覆盖。同时掩膜板上的掩膜图案与晶圆片的非感光面要形成的沟槽结构对应,使用该掩膜板对光刻胶层进行曝光处理后,未被掩膜板覆盖区域的光刻胶层内部发生反应,例如晶圆片的边缘区域的光刻胶层发生反应;同时,与沟槽结构对应区域的光刻胶层也发生反应。需要说明的是,此例中所用光刻胶为正性光刻胶,被掩膜版透光部分位置光刻胶发生光化学反应,掩膜版不透光部分位置光刻胶不发生反应,发生光化学反应的光刻胶将溶解于显影液中被去除。
使用显影液对曝光之后的光刻胶层进行显影处理,可以完全去除晶圆片的边缘区域以及沟槽结构处对应的光刻胶层。需要说明的是,使用显影液对光刻胶层进行显影处理后,还需要进行甩干操作,由于在显影处理过程中已经将晶圆片的边缘区域对应光刻胶层已经完全去除,因此在甩干操作过程中不会发生光刻胶破损,不会因光刻胶破损对晶圆封装结构造成污染。
对晶圆片进行刻蚀,由于晶圆片的边缘区域对应的光刻胶层已经完全去除,因此对晶圆片刻蚀可以去除晶圆片的边缘区域,保证封装盖板在晶圆片所在平面上的垂直投影可以完全覆盖晶圆片;同时,由于实际产品中的晶圆片,掩膜版覆盖区域即晶圆片的中央功能区域,存在一层氧化层,虽然与沟槽结构对应处的光刻胶层也被完全去除,但是因为掩膜版覆盖区域的晶圆片存在一层氧化层,氧化层可以阻挡进一步的刻蚀,因此对晶圆片刻蚀可以在晶圆片的非感光面形成沟槽结构,而不会将晶圆片完全刻蚀镂空,保证在在晶圆片的非感光面形成沟槽结构。
由于掩膜版的形状以及大小完全可控,使用掩膜版对光刻胶层进行曝光处理,可以保证晶圆片边缘区域的光刻胶层可以完全曝光,一方面保证在后续刻蚀过程中可以将晶圆片边缘区域的光刻胶完全去除,在甩干操作过程中不会发生边缘碎胶问题,不会对晶圆片造成污染;另一方面还可以同时在晶圆片非感光面形成沟槽结构,保证晶圆片封装结构正常使用。
可选的,掩膜版图案包括位于掩膜版中心区域的中心掩模图案以及位于掩膜版边缘区域的边缘掩模图案,其中,每个边缘掩模区域的覆盖面积与每个中心掩模区域的覆盖面积之间的比值大于等于三分之一;
在晶圆片的非感光面对晶圆片进行刻蚀,以使封装盖板在晶圆片所在平面上的垂直投影覆盖所述晶圆片,以及在晶圆片的非感光面形成沟槽结构,还可以包括:
控制沟槽结构将非感光面分割成位于晶圆片中心区域的多个中心分割区域以及位于晶圆片边缘区域的多个边缘分割区域,其中,每个边缘分割区域的覆盖面积与中心分割区域的覆盖面积之间的比值大于等于三分之一。
示例性的,还可以设置掩膜版上的掩模图案,保证每个边缘掩模区域的覆盖面积与每个中心掩模区域的覆盖面积之间的比值大于等于三分之一,如此,使用该掩膜版对光刻胶层进行掩模刻蚀后,可以在晶圆片的非感光面形成位于晶圆片中心区域的多个中心分割区域以及位于晶圆片边缘区域的多个边缘分割区域,其中,每个边缘分割区域的覆盖面积与中心分割区域的覆盖面积之间的比值大于等于三分之一,保证晶圆片的边缘分割区域的覆盖面积比较大,如此可以保证无论是中心分割区域还是边缘分割区域,其与封装盖板均存在较大面积的接触区域,具有良好的结合强度,避免边缘分割区域发生碎硅片掉落的现象,保证晶圆封装结构性能稳定。可选的,在晶圆片的非感光面对晶圆片进行刻蚀,可以包括:
使用干法刻蚀工艺,在晶圆片的非感光面对晶圆片进行刻蚀。
可选的,在晶圆片感光面一侧制备封装盖板,可以包括:
提供封装盖板;
在封装盖板朝向晶圆片感光面的一侧制备凸起图案;
在凸起图案表面涂覆封装胶,封装盖板和晶圆片通过封装胶进行封装粘结。
示例性的,通过在封装盖板朝向晶圆片的一侧形成凸起图案,通过涂覆在凸起图案表面的封装胶对封装盖板和晶圆片进行封装粘结,用于保护晶圆片感光面上的感光区的密封性,防止水汽异物进入感光区。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种晶圆封装结构,其特征在于,包括:
晶圆片,包括感光面以及与所述感光面相对设置的非感光面;
封装盖板,设置于所述晶圆片感光面一侧,其中所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片;
沟槽结构,形成于所述晶圆片的非感光面;
其中,通过在所述沟槽结构中进行布线实现所述晶圆封装结构与外界其他器件连接;
所述沟槽结构将所述非感光面分割成位于所述晶圆片中心区域的多个中心分割区域以及位于所述晶圆片边缘区域的多个边缘分割区域,其中,每个所述边缘分割区域的覆盖面积与每个所述中心分割区域的覆盖面积之间的比值大于或者等于三分之一;
所述晶圆封装结构去除了覆盖面积小于所述中心分割区域的覆盖面积三分之一的所述边缘分割区域。
2.根据权利要求1所述的晶圆封装结构,其特征在于,所述封装盖板的直径为L1,其中,199.5mm≤L1≤200mm;
所述晶圆片的直径为L2,其中,199mm≤L2≤199.5mm。
3.根据权利要求1所述的晶圆封装结构,其特征在于,所述封装盖板朝向所述晶圆片感光面的一侧形成有凸起图案,所述凸起图案表层覆盖有封装胶,所述封装盖板与所述晶圆片通过所述封装胶进行封装粘结。
4.根据权利要求1所述的晶圆封装结构,其特征在于,所述中心分割区域的形状包括矩形,所述边缘分割区域的形状包括曲边梯形、曲面多边形和曲边三角形中的至少一种。
5.根据权利要求1所述的晶圆封装结构,其特征在于,所述封装盖板为封装玻璃。
6.一种晶圆封装结构的制备方法,其特征在于,包括:
提供一晶圆片,所述晶圆片包括感光面以及与所述感光面相对设置的非感光面;
在所述晶圆片感光面一侧制备封装盖板;
在所述晶圆片的非感光面对所述晶圆片进行刻蚀,以使所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片,以及在所述晶圆片的非感光面形成沟槽结构;
在所述晶圆片的非感光面对所述晶圆片进行刻蚀,以使所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片,以及在所述晶圆片的非感光面形成沟槽结构,包括:
在所述晶圆片的非感光面涂覆光刻胶,形成光刻胶层;
使用掩膜版对所述光刻胶层进行曝光处理,其中,所述掩膜版的覆盖尺寸小于所述封装盖板的覆盖尺寸,且所述掩膜版的掩模图案与所述沟槽结构对应设置;
使用显影液对曝光之后的光刻胶层进行显影处理;
对所述晶圆片进行刻蚀,去除所述晶圆片的边缘区域,以使所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片,同时在所述晶圆片的非感光面形成沟槽结构;
所述掩膜版图案包括位于所述掩膜版中心区域的中心掩模图案以及位于所述掩膜版边缘区域的边缘掩模图案,其中,每个所述边缘掩模区域的覆盖面积与每个所述中心掩模区域的覆盖面积之间的比值大于等于三分之一;
在所述晶圆片的非感光面对所述晶圆片进行刻蚀,以使所述封装盖板在所述晶圆片所在平面上的垂直投影覆盖所述晶圆片,以及在所述晶圆片的非感光面形成沟槽结构,还包括:
控制所述沟槽结构将所述非感光面分割成位于所述晶圆片中心区域的多个中心分割区域以及位于所述晶圆片边缘区域的多个边缘分割区域,其中,每个所述边缘分割区域的覆盖面积与所述中心分割区域的覆盖面积之间的比值大于等于三分之一。
7.根据权利要求6所述的制备方法,其特征在于,在所述晶圆片感光面一侧制备封装盖板,包括:
提供封装盖板;
在所述封装盖板朝向所述晶圆片感光面的一侧制备凸起图案;
在所述凸起图案表面涂覆封装胶,所述封装盖板和所述晶圆片通过所述封装胶进行封装粘结。
8.根据权利要求6所述的制备方法,其特征在于,在所述晶圆片的非感光面对所述晶圆片进行刻蚀,包括:
使用干法刻蚀工艺,在所述晶圆片的非感光面对所述晶圆片进行刻蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811113171.XA CN109360860B (zh) | 2018-09-25 | 2018-09-25 | 一种晶圆封装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811113171.XA CN109360860B (zh) | 2018-09-25 | 2018-09-25 | 一种晶圆封装结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109360860A CN109360860A (zh) | 2019-02-19 |
CN109360860B true CN109360860B (zh) | 2023-10-24 |
Family
ID=65351368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811113171.XA Active CN109360860B (zh) | 2018-09-25 | 2018-09-25 | 一种晶圆封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109360860B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113437181B (zh) * | 2021-06-23 | 2022-05-13 | Oppo广东移动通信有限公司 | 光学盖板的制作方法、光学盖板和穿戴设备 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100653089B1 (ko) * | 2005-10-31 | 2006-12-04 | 삼성전자주식회사 | 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법 |
CN103762221A (zh) * | 2014-01-28 | 2014-04-30 | 苏州晶方半导体科技股份有限公司 | 晶圆级封装结构及其形成方法、以及封装方法 |
CN103904093A (zh) * | 2014-04-01 | 2014-07-02 | 苏州晶方半导体科技股份有限公司 | 晶圆级封装结构以及封装方法 |
CN104409422A (zh) * | 2014-11-23 | 2015-03-11 | 北京工业大学 | 一种含腔体的低厚度低成本芯片尺寸封装 |
CN105244360A (zh) * | 2015-10-29 | 2016-01-13 | 苏州晶方半导体科技股份有限公司 | 感光芯片封装结构及其封装方法 |
CN106373971A (zh) * | 2015-07-23 | 2017-02-01 | 精材科技股份有限公司 | 晶片尺寸等级的感测晶片封装体及其制造方法 |
CN106449549A (zh) * | 2016-11-08 | 2017-02-22 | 华天科技(昆山)电子有限公司 | 表面传感晶片封装结构及其制作方法 |
CN106684119A (zh) * | 2017-03-01 | 2017-05-17 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构及其制备方法 |
CN209087852U (zh) * | 2018-09-25 | 2019-07-09 | 苏州科阳光电科技有限公司 | 一种晶圆封装结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170207766A1 (en) * | 2016-01-20 | 2017-07-20 | Qorvo Us, Inc. | Cap structure for wafer level package |
-
2018
- 2018-09-25 CN CN201811113171.XA patent/CN109360860B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100653089B1 (ko) * | 2005-10-31 | 2006-12-04 | 삼성전자주식회사 | 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법 |
CN103762221A (zh) * | 2014-01-28 | 2014-04-30 | 苏州晶方半导体科技股份有限公司 | 晶圆级封装结构及其形成方法、以及封装方法 |
CN103904093A (zh) * | 2014-04-01 | 2014-07-02 | 苏州晶方半导体科技股份有限公司 | 晶圆级封装结构以及封装方法 |
CN104409422A (zh) * | 2014-11-23 | 2015-03-11 | 北京工业大学 | 一种含腔体的低厚度低成本芯片尺寸封装 |
CN106373971A (zh) * | 2015-07-23 | 2017-02-01 | 精材科技股份有限公司 | 晶片尺寸等级的感测晶片封装体及其制造方法 |
CN105244360A (zh) * | 2015-10-29 | 2016-01-13 | 苏州晶方半导体科技股份有限公司 | 感光芯片封装结构及其封装方法 |
CN106449549A (zh) * | 2016-11-08 | 2017-02-22 | 华天科技(昆山)电子有限公司 | 表面传感晶片封装结构及其制作方法 |
CN106684119A (zh) * | 2017-03-01 | 2017-05-17 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构及其制备方法 |
CN209087852U (zh) * | 2018-09-25 | 2019-07-09 | 苏州科阳光电科技有限公司 | 一种晶圆封装结构 |
Non-Patent Citations (2)
Title |
---|
CMOS图像传感器晶圆级封装工艺的进展;Thorsten Matthias等;《功能材料与器件学报》;第19卷(第5期);全文 * |
wafer-level vacuum packaging for MEMS resonators using glass frit bonding;Wu Guoqiang等;《Journal of microelectromechanical systems》;第21卷(第6期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109360860A (zh) | 2019-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102082131B (zh) | 晶片封装体及其制造方法 | |
CN101399195A (zh) | 晶圆背面减薄方法 | |
TWI720145B (zh) | 製造扇出板級封裝的方法和用於其的載帶膜 | |
CN105070667A (zh) | 图像传感芯片封装方法 | |
CN101431086B (zh) | 半导体封装结构及其形成方法 | |
CN100416802C (zh) | 晶片级封装方法及结构 | |
CN104517864A (zh) | 晶圆级晶片封装体的制造方法 | |
CN103426832A (zh) | 晶片封装体及其形成方法 | |
JP5685012B2 (ja) | 半導体パッケージの製造方法 | |
TWI421956B (zh) | 晶片尺寸封裝件及其製法 | |
CN105185751A (zh) | 半导体芯片封装结构及其封装方法 | |
CN103928410B (zh) | 封装结构及其制作方法 | |
US8304288B2 (en) | Methods of packaging semiconductor devices including bridge patterns | |
CN109360860B (zh) | 一种晶圆封装结构及其制备方法 | |
US20130193571A1 (en) | Semiconductor package and method and system for fabricating the same | |
KR20180040657A (ko) | 패키지 구조 및 패키징 방법 | |
CN107039328A (zh) | 晶片封装体及其制造方法 | |
CN209087852U (zh) | 一种晶圆封装结构 | |
JP2008235573A (ja) | 半導体装置及びその製造方法 | |
JP2003197850A (ja) | 半導体装置及びその製造方法 | |
US7998834B2 (en) | Substrate level bonding method and substrate level package | |
TWI222705B (en) | Method and structure for a wafer level packaging | |
CN114639609A (zh) | 封装结构和芯片的封装方法 | |
CN108695266A (zh) | 封装结构及其制作方法 | |
KR100734250B1 (ko) | 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 215143 Fangqiao Road, Caohu Industrial Park, Xiangcheng District, Suzhou City, Jiangsu Province, 568 Patentee after: Suzhou Keyang Semiconductor Co.,Ltd. Address before: 215143 Fangqiao Road, Caohu Industrial Park, Xiangcheng District, Suzhou City, Jiangsu Province, 568 Patentee before: SUZHOU KEYANG PHOTOELECTRIC SCIENCE & TECHNOLOGY Co.,Ltd. |