TW563188B - Semiconductor device and method of manufacturing the same - Google Patents

Description

563188 A7

發明之背景 1 ·發明之範圍 本發明與一種半導體裝置及其製造方法有關，特別盥— 種具有改良性能之半導體裝置及其製造方法有關，其;^藉 著控制週邊電路區與儲存格陣列區中離子植入之條件而簡 化製造過程及減少加工步驟。 2 ·相關技術之說明

裝 近來因為在資訊介體中對電腦之使用日益擴大，半導體 記憶裝置之開發有快速進展。鑒於半導體裝置廣泛之功 能，目前需要具有高操作速度與大儲存能量之裝置。為應 因此等需求，G開發出具有改良之可靠性與反應時間之； 度積體裝置。為達到半導體裝置之高度積體性，對置於一 半導體基板上各種元件，諸如電晶體、二極體、電阻器 訂

等’之電隔離有其必要。為界定作用區之大小及後續加工 之界限，此一隔離應預先進行。 目前半導體裝置之積體程度每三年增加四倍而裝置之面 積僅增加14倍。因此元件間間距之大小已有效減小。因元 件間間距大小已減小’ g无能滿足介質需求又能滿足更新特 性《裝置在製造上有其困難。在有限之儲存格陣列區内有 適當大小之隔離實為完成半導體裝置高度積體性之最 技術之一。 ' 目前使用多重間隔物局部氧化之隔離方法被廣泛用於製 造具有小間距之活性圖案。但因在氧化場邊部形成之鳥嘴 使得輪廓會變形以及更新特性之敗壞。 本紙張尺纽财@ ®家標準(c^T4規格(210 x 297公紅 -4- B7 B7 2 五、發明説明（ 為解決此一問題，現在採用使用阿摩尼亞（NH3)電漿之 方法來增加有效波道長度及補償氧化場之厚度。使用此一 方法可在形成過程中藉阿摩尼亞電漿來硝化氧化場表面部 分而抑制氧化場邊部之氧化所造成烏嘴之生長。 硝化可減低氧化場邊部之氧化而增大場之厚度。阿摩尼 亞電漿處理可使氧化場厚度增加大約2〇〇A,因而增加有效 場長度約1 5 Ο A。使用此法可增大隔離之限度但卻使製造過 程變為繁複。 另一種方法是在作用區下進行波道阻止式離子植入來增 加隔離。離子植入是對離子施加高能量而注射離子使之透 過被注射之固體表面。藉離子植入可正確控制雜質元素之 數量及作用區之接合深度。再者，因為處理之溫度低，可 使用光阻層做為保護層且從晶圓表面起所注入雜質之濃度 幾乎一致。同時就晶圓表面之垂直面而言，雜質之橫向擴 展甚至少於熱之橫向擴展。 對矽晶圓而言，三價硼（B)、五價磷（P)、坤（As)等均可 用做雜質。因此等元素在周圍溫度下並無氣體狀態，可使 用含有此等雜質之氣體分子。BF3、BC13等可用做含硼之 氣體分子，PH3可用做含磷之氣體分子而A sH3可用做含石申 之氣體分子。對使用BF3氣體植入硼離子之植入過程將加 以說明。 首先，將BF3氣體分子導入一氣體室使得該等分子與經過 加熱之燈絲射出之熱電子碰撞。此時加上大約100V之電壓 差來加速熱離子而增加863氣體分子之離子化程度並加上 563188

一磁場來增大碰撞之可能性。所射出之熱離子與BF3分子 碰撞而分離出離子，諸如i〇B+、F2+、"BF+、"B +等而選 出所需之！ 離子並以分離機中之一適當磁場使之加速。 在B前之數字指出硼之原子重量。 在電漿狀態下抽出欲有之離子後即加上一高能量來加速 離子而使離子碰撞晶圓表面，於是經加速之離子即被注入 晶圓中。此時所加之能量會決定接合之深度。為能控制雜 貝濃度，每一單位面積（原子/cm2)内之離子量被加以控制 亦即劑量控制。離子植入之深度由被注入離子之加速能量 (eV)來控制。 #植入離子之一項重要缺點是高能量離子撞在晶圓上時對 單一晶體⑦晶圓之晶格造成損害。為克服此_損害並活化 /主入之雜頁，在芫成離子植入過程及進行大約9 〇 〇 _ 1 〇⑽。c <退火處理。再者，離子植入會有施加高電壓與引入有毒 氣體之缺點。但離子植入仍常被使用於很多場合，諸如形 成P井區與N井區時，控制臨界電壓時以及形成源極/吸極 區時。 離子植入被用來克服形成儲存格陣列區與週邊電路區之 不同處理條件所造成之問題。例如美國第5，$ 7 6，2 2 6號專 利(授與黃姓發明人者）即揭露—種方法藉選擇性地注入促 使離子或延緩離子進人儲存格區與週邊電路區之氧化來控 制氧化閘層I厚度。另外’美國第5,78〇,31〇號專利（授與 Koyama者）揭露-種方法在一凹處形成具有第一雜質濃度 、堵存格陣歹]區及具有第：雜質濃度之週邊電路區使得儲

裝 訂

線 不紙狀_ t __Nsy^(2iGx297公董7 563188 A7

裝

訂

線 563188 五、發明説明（ ^看圖1A，在基板1〇上有用以遮蔽NM〇s類型儲存格陣 列區cn與pmos類型第二週邊電路區PN-2及露aNM〇s 類型第一週邊電路區PNq之光阻圖案u為第一週邊電路區 PN-1連續進行形成p井區之離子植入、場離子植入及控制 臨界電壓之離子植入。 參看圖1B，有一用於遮蔽儲存格陣列區CN與第一週邊電 路區PN-1及露出第二週邊電路區pN_2之光阻圖案η為第 二週邊電路區PN — 2連續進行形成一N井區之離子植入、場 離子植入及控制臨界電壓之離子植入。 裝 參看圖1C，有一用於遮蔽第一與第二週邊電路區PN_1及 PN-2及露出儲存格陣列區CN之光阻圖案13為儲存格陣列 區CN連續進行形成一p井區之離子植入、場離子植入及控 制臨界電壓之離子植入。 如各圖中所示，即使第一週邊電路區PN-1與儲存格陣列 區CN均為NMOS類型，但對彼等之離子植入卻是分別進 行。每次離子植入時離子之種類、所加之能量及劑量將以 第一週邊電路區PN-1與儲存格陣列區cn舉例說明。對屬 於PMOS類型之第二週邊電路區PN_2之說明則予省略。 就第一週邊電路區而言，形成p井區之離子植入條件為 、5 00KeV、1.0x1 〇13，場離子植入之條件為ιιΒ+、 120KeV、9·0χ1012而控制臨界電壓之植入條件為ιιΒ+、 之 入 5 0KeV、Ι.ΟχίΟ12。就儲存格陣列區而言，形成p井區 離子植入條件為hB+、500KeV、1·〇χ1〇ΐ3 ,場離子植 之條件為"Β+、lOOKeV、7.5^10^2而控制臨界電壓之植

本紙張尺度適用中國國家標準(CNS) A4規格(210X297公D -8 - 563188 A7

裝

成亦即利用一光罩將具有相同傳導類型之μ 0 S儲存格陣 列區及週邊電路區露出而以與儲存格陣列區或週邊電路區 相％之適當離子植入條件預先進行離子植入。然後使用一 光罩將先前進行離子植入時露出之區域加以遮蔽而露出其 餘區域再以與該其餘區域相稱之補償離子植入條件進行離 子植入。 、在預先離子植入時露出之區域最好是週邊電路區而預先 離予植入加工可為形成井區之加工、場離子植人加工及控 制週邊電路區臨界電壓之離子植入加工。 特別是預先離子植入加工時較佳之離子植入角度大約為 厂而補償離子植入時較佳之離子植入角度約為〇。。使用 此等離子植人角度可使製造過程成為有利而獲得有 能之裝置。 在傳統式方法中，對相同傳導類型M〇s裝置之離子植入 是對儲存㈣列區與週邊電路區以幾乎相同之離子植入條 件使用不同光罩而在不同時間分別進行。但本發明之預先 離子植人是對兩個具有相同料類型之區域以對其中一區 ^當之條件來進行，㈣相補償條件進賴狀離子植 附圖簡單說明 著參考附圖對較佳實例之詳 本發明之上述目的及優點藉 細說明即可更為明瞭。附圖中 區與週邊電路區 圖1 A至1C示出以傳統方法在儲存格陣列 上植入離子之方法，·

本紙银尺度適用中國國家標準 563188 A7 B7

五、發明説明（8 ) 圖2A至2C示出按照本發明之一實例在儲存格陣列區與週 邊電路區上植入離子之方法； ' 圖3為一半導體裝置之斷面圖示出施加能量與離子植入深 度間之關係來解說本發明之原則； 圖4為一半導體裝置之斷面圖示出離子植入角度與離子植 入深度間之關係來解說本發明之原則； 圖5所示為一曲線圖說明在場域内按照所加能量與離子植 入角度情形下植入離子之變化； 圖6所示為一曲線圖說明在作用區内按照離子植入角度情 形下植入離子之變化；及 圖7為一半導體裝置之斷面圖示出按照本發明之一實例之 植入離子區。 較佳實例之說明 下文中將參考附圖對本發明之一實例詳細說明。但應瞭 解本發明並不侷限於下述之實例。 圖2 A至2 C所示為按照本發明一實例在基板2 〇上之 NMOS型儲存格陣列區Cn、NMOS型第一週邊電路區ΡΝ· 1與PMOS型第二週邊電路區ρν·2上植入離子之方法。 參看圖2Α，光阻圖案21露出基板20上之儲存格陣列區 CN與第一週邊電路區ΡΝ-1而遮蔽第二週邊電路區ρΝ·2。 然後以適於第一週邊電路區ΡΝ_丨之條件進行預先離子植 入。此時進行者為形成一Ρ井區之離子植入、場離子植入及 控制臨界電壓之離子植入。 參看圖2Β，光阻圖案22露出第二週邊電路區ρΝ_2而遮

563188

及第一及第二氧化場51與52。在週邊電路區pN-1内之氧 化麥51之居度約為2〇〇〇a而儲存格陣列區cn之氧化場52 之厚度約為1 500A。在氧化場51與52之間有約為1〇〇A之第 一與第二氧化閘71與72、第一與第二閘電極63與64及第一 與第二雜質摻雜區61與62。 如圖所示，經由場離子植入過程將B +離子植入環繞離子 植入線40之區域。此一離子植入將會增大各元件間之隔離 效果。適當之離子植入條件如下：在儲存格陣列區與週邊 電路區内形成P井區之離子植入條件相同，均為， 500KeV，ίουου。因此若如圖2A所示使用一光罩在週 邊電路區進行形成P井區之離子植入，即可在儲存格陣列區 及週邊電路區獲得欲有之P井區。 相反地，在週邊電路區中場離子植入之條件為nB+， 120KeV，7·2χ10而在儲存格陣列區中之條件則為 "Β+ ’ lOOKeV，7·5χ1012。考慮此等條件，如圖2Α所示 可使用一光罩以適於週邊電路區之條件進行場離子植入。 本發明人使用之條件為nB+，llOKeV，7.2xl〇u。與用 於週邊電路區原來之條件比較，所加之能量值由i2〇KeV 降至1 1 OKeV。如此將減小與儲存格陣列區原來所需 1 0 0 K e V能量值間之能量差。再者，經過多項重複實驗， 本發明人發現此一值並不影響對週邊電路區之隔離效果。 如圖2C所示使用一光罩以hB+，90KeV，1·5χΐ〇12之挤 件可對儲存格陣列區之場離子植入加以補償。 就控制臨界電壓之條件而$ ’用於週邊電路區者為· ____13- ^紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) " ---

裝 訂

線 563188 A7

"B ’ 5〇KeV ’ lohW 1於儲存格陣列區者為： :BF2、50KeV，6.2xl〇i2。首先如圖以所示使用一光 > 50KeV ’ Uxf之條件對兩個區域進行離子 植入。然後如圖2C所示使用光罩以49叫+，5〇KeV， 6·〇χ1〇ι2之條件對儲存格陣列區進行補償離子植人。兩個 區域所需之能量值相同而為補償植入所加之劑量則稍微減 少、總之，在週邊電路區形成井區之離子植人、週邊電路 區之場離子植入、為週邊電路區控制臨界電壓之離子植 入、為儲存格陣列區之補償性場離子植入以及為控制臨界 電壓之補償離子植入均係按次序進行。 與傳統方法相較，本發明可省略掉在儲存格陣列區内形 成Ρ井區之離子植入並且以新的條件依序進行補償性場離子 植入及控制臨界電壓離子植入。補償性離子植入之新條件 是按下述原則k來決定。 首先，如圖1 A所示傳統方法中為週邊電路區進行場離子 植入之條件為llB+，120KeV，9·Οχ1〇12，但如圖2A所示 本發明方法中之植入條件為i ，1 i〇KeV，7.2x1 〇12亦 可獲得相當之離子植入線4 0。亦即本發明所用之能量值與 劑量均予減少。此等值是對儲存格陣列區場離子植入條件 作最佳選配而獲得。圍繞離子植入線4 〇有一假想之第二離 子植入區42而該第二離子植入區42是與較第二離子植入區 施加較低能量所形成之第一離子植入區4 1及較第二離子植 入區施加較高能量所形成之第三離子植入區43來加以比 較0 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 563188 五、發明説明（I2 ) 自第一區4 1至一摻有雜質區（例如源極區6丨）間之距離d ^ 係依所施加能量值來決定。然後再決定與該距離相稱之適 當劑量。若減低所施加能量而將離子植於第二區42上，即 可獲彳于自第一區42至源極區61之距離d2。因距離d2較di為 短，具有第二區42裝置之更新特性較之具有第一區41之裝 置為差。 此時若將劑量增加，介質效應即會增加而更新特性卻會 減少。同樣地，當離子植入區至源極區之距離變短時，劑 量則應減少而此一距離變長時劑量應該增加俾獲得適當之 介質與更新效應。 圖1A中疋施加i20KeV之能量與9.0xl〇12之劑量進行離 子植入。圖2 A中所加之能量較圖1 a中所加者為小而是 1 lOKeV ,劑量則減少為7·2χ1〇ΐ2 ,仍可獲得與施加 1 2 0Ke V能量及9 ·0χ 1 〇 1 2劑量所進行離子植入同樣的介質 與更新特性。 下面將說明儲存格陣列區進行場離子植入所用之補償條 件。傳統上儲存格陣列區場離子植入之條件為ηΒ+ , 10 OKe V , 7.5x10 12。與傳統條件相較，週邊電路區適當 之條件為UB+ , 1 lOKeV , 7.2x10 12而是使用圖2A所示之 光罩來進行，能量雖增加但劑量卻減少。適當之傳統離子 植入區為第三離子植入區43，自第三區43至源極區61之距 離為b ^但實際上繞著離子植入線4〇之離子植入區是第二 區42。因此實際之離子植入區較欲有之區為深。 為獲得適當介質與更新特性，將離子植入較欲有之第三 ______-15- 本紙張尺度適用中®國家標準(CNS) A4規格(21GX297公着） 563188

區43為淺之第四離子植入區ο以求補償。在第二盥第四區 42與44上植入離子所獲之介質與更新效應將會有將離子植 入第三區43所獲同樣之效果。因為自第四區44至源極區^ 之距離d4非常短，所用劑量少於適用於第三區者。 經過連續多次實驗後，本發明人發現為後續場離子植入 施加之較佳能量值約為分別進行儲存格陣列區與週邊電路 區離子植入時為各該區進行後續場離子植入所需能量值之 〇 · 7 - 1倍。能量值約為〇 · 8 5 - 1倍則更佳。 再者，預先及隨後場離子植入所加之總劑量約為分別進 行儲存格陣列區與週邊電路區離子植入時為各該區進行後 續場離子植入所需劑量之1 - 1·3倍。在本發明較佳實例中 能加之能量值為90KeV而劑量為ΐ.5χΐ〇12。 關於控制臨界電壓之離子植入，其補償條件可用場離子 植入所述之方式來決定。傳統上為週邊電路區所用之條件 為11 Β +, 5 0 K e V，1 · ο χ 1 〇 1 2而用於儲存格陣列區之條件為 49BF2+ , 50KeV，6·2χ1012。在本發明實例中是以上述 用於週邊電路區之傳統條件並使用圖2Α所示之光罩為週邊 電路區及儲存格陣列區進行預先離子植入。隨後以 49BF2+，50KeV，6·0χ1012之補償條件並使用圖2c所示 之光罩為儲存格陣列區進行後續離子植入。因兩區之能量 值相同，補償條件則以稍微修改劑量來確定。 把制臨界電壓預先及後續離子植入之總劑量最好約為當 儲存格陣列區與週邊電路區分別進行離子植入時儲存格陣 列區或週邊電路區後續控制臨界電壓離子植入所需劑量之 ____-16-_ 本紙張尺度適用巾S S家標準(CNS) Α4規格(21Gχ 297公羡） 563188

離子植入角度為7。時所獲之摻雜截面。 當能量自120KeV至l〇〇KeV與80KeV逐漸減小時，離 子植入區之深度自基板表面逐漸減小而獲得與圖4所示第 一、第二與第三離子植入線a , b，c相對應之離子植入線。 反之，當所加能量值相同而僅有離子植入角度不同時，可 獲得與曲線i、j及圖4中第五離子植入區81所示幾乎類似之 離子植入線。 參看圖6可看出具有一厚度約為i〇3 a氧化層之作用區摻 雜截面。所加能量與劑量為1〇〇KeX^1〇xl〇13而曲線丨之 離子植入角度為〇。，曲線m之植入角度為丨。，曲線^之 植入角度為7° 。因離子植入角度自〇。增至丨。與7。，在 作用區自第四植入線d至第五與第六植入線e與f越來越深。 從作用區每一離子植入區至源極區6丨之距離分別為d5、 d6 、 d7 〇 總之’當其他離子植入條件均相同時，將離子植入角度 設在接近0 °會有較佳之更新特性。但當離子束從晶體軸線 相同方向注入時’能量損失會小而Rp會增大。亦即Rp是視 離子束與晶體軸線間之角度以及劑量而定。為防止通道化 效應，應使晶圓對入射離子束有大約7。之傾斜。實際上離 子之注入有若干偏差，在角度為7。上因角度偏差造成之位 移較角度0 °上造成者為小。在實作上當劑量大時用7。之 角度而劑量小時用〇。之角度。 就本發明而j，劑量大之預先場離子植入用7。角而劑量 小之補償性場離子植入用〇。角。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝 訂

線 五、發明説明（17 圖7之一半導體裝置之斷面圖顯示按照本發明較佳實例之 離子植入區。 在NMOS類型之週邊電路區pnu，自基板3〇底部起形成 k成井區之弟一離子植入區33、第一場離子植入區35及為 控制臨界電壓之第一離子植入區38。在NM〇s類型儲存格 陣列區CN开^成造成井區之第二離子植入區34、第二場離子 植入區3 6、補償性場離子植入區3 7與控制臨界電壓之第二 離子植入區3 9。因儲存格陣列區之補償性場離子植入區3 7 與控制臨界電壓之第二離子植入區39在同一區中，區域37 不再另外形成。因此區域3 9之深度與控制臨界電壓之第一 離子植入區38之深度相同。但在區域39出現離子與 oBF/離子但在區域38僅出現i ιΒ +離子。 下文中對製造圖7所示裝置之較佳實例將詳細說明。在本 貫例中所述者為具有NMOS類型儲存格陣列區與CMOS類 型週邊電路區之動態隨機存取記憶體Dram。 首先在形成一 NMOS之儲存格陣列區與週邊電路區上， 一 η型矽基板被加以緩衝氧化，其厚度約為45〇a,並沉積 厚度為1 600A之氮化矽而形成一氧化層與一氮化矽層。使 用光阻圖案將氮化碎層加以触刻，然後除去光阻。使用一 氮化物圖案約以9 0 0 °C實施埸氧化。如此所獲氧化場之厚度 在儲存格陣列區約為15〇〇A，在週邊電路區約為2000A。 如圖2A所示使用一光阻圖案露出NM0S型之週邊電路區 -及NM0S型之儲存格陣列區。以iiB+，500KeV， 1 · 0 x 1 0〖3之條件進行硼離子植入而在儲存格陣列區與一部 ____-20-_ 本紙張尺度適财關家標準(CNS) A4規格(21Gx 297公爱) --- 563188 五、發明説明（ 分之週邊電路區形成P井區。完 ..1ΛΠΛ〇Γ y 70成離子植入後在氮氣流下以 大约1 0 0 0 C足/皿度進行約6 3 〇分 、，F1祥、w Λ /、 刀^足熱處理，再在氧氣流 下以同分鐘之熱處理。然後以"Β+， U〇KeV，7.2xl〇12之條件進行場離子植入並且以"β+， 50KeV , 1.0x10 12之條件進行 丁才工制臨界電壓之離子植入。 然後如圖2 B所示用一光卩且圖安# ， 圖案露出PMOS型週邊電路區 而連續進行形成井區之離子植 m入 ％離子植入及控制臨界 電壓之離子植入。 如圖2C所示使用一光阻圖案露出儲存格睁列區而以 hB ’ 9GKeV ’ 1.5xlG12之條件進行補償性場離子植入。 使用同-光阻光罩以49BF2+，5GKeV，6 2xiG"之條件進 行補償性控制臨界電壓之離子植入。 用 電 而 導 然後以傳統方法製造-半導體裝置。亦即使用熱氧化方 法在-半導體基板之作用區形成第一氧化層（該基板之作 區與場區係以氧化場分開）。接著以下述方式形成一閘 極。在第一氧化層上沉積諸如摻有雜質之聚矽導電材料 形成第一導電層，再用諸如矽化鎢材料（WSix)形成第二 電層。在第二導電層上形成氮化矽（SiN)第一介質層。第一 介負層之功能為在進行隨後之蝕刻與離子植入時保護第二 導电層。然後使用南溫氧化形成第二氧化層。第二氧化層 在為形成間隔物而蝕刻時用做蝕刻停止器。 異 然後在第二氧化層上形成一光阻圖案而以連續及各向 性方式蝕刻第二氧化層、第一介質層、第二導電層、第 導電層及第一氧化層俾獲得一閘電極。 本紙張尺度適财® a家料(cns) A视格(21GX 297公董) -21 - 563188 五、發明説明（19 ) 在半導體基板露出之作用區上摻入N型雜質而形成一電晶 體<源極/吸極擴散區。在摻離離子時，閘電極之作用如同 一光罩。 在其中已形成閘電極之基板上沉積諸如硼磷矽酸破璃 (BPSG)之介質物質而形成_中間介f層。然後在中間介質 層上形成一光阻圖案而蝕刻露出之部分形成一接觸孔。然 後沉積金屬开）成-接觸與接線層即以本發明之方法製造一 半導體裝置。 及 上述之本發明方:¾•適用於形成p M 〇 s型儲存格陣列區 PMOS型週邊電路區之離子植入區。 此外，在本發明之較佳實財使时局部氧化方法來傾 離7C件。但本發明亦適用於使用淺槽隔離法之裝置。特及 是因為在週邊電路區與儲存格陣列區中槽之深度幾乎相 同。當場離子植入條件類似但兩個區域稍有不同時，即可 使用本發明之方法而當場離子植入條件相同時，儲存則 列之補償性場離子植入即可省略。 子 按照本發明之方法，可用密切連接之方式分別進行㈣ ^路區與儲存格陣列區之離子植人加工，因此可減少離 入〈步驟而簡化半導體之製造，從而改善裝置之產能。 良 2時因為後㈣償處理之離子植人條件適巾，補償性㈣ :二置為植入角度。因此本發明之方法可有性能改 :發明雖已藉實例詳細說明，但只要不脫離本發明之真 正精神與範_可#各财變及其他同等之結構。 、 本紙張尺 563188 A7 B7 五、發明説明（20 ) 圖式元件符號說明 CN NMOS型儲存格陣列區 PN-1 NMOS型第一週邊電路區 PN-2 PMOS型第二週邊電路區 20 基體 21 光阻圖案 22 光阻圖案 23 光阻圖案 31 第一 P-井區 32 第二P-井區 33 用以形成一井區之第一離子植入區 34 用以形成一井區之第二離子植入區 35 第一場離子植入區 36 第二場離子植入區 37 補償性場離子植入區 38 用以控制一臨界電壓之第一離子植入區 39 用以控制一臨界電壓之第二離子植入區 40 離子植入線 41 第一離子植入區 42 第二離子植入區 43 第三離子植入區 44 第四離子植入區 51 第一氧化場 52 第二氧化場 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 563188 A7 B7 五、發明説明（21 ) 61 源極區 62 第一雜質摻雜區 63 第一閘極電極 64 第二閘極電極 71 第一氧化閘 72 第二氧化閘 81 第五離子植入區 82 在主動區之離子植入區 ___-24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

Claims (1)

1. A8 B8

   區具有一相同導電MOS型； >使用該第—光罩於該單辑龍及該周邊電路區 ::前：子植入製程，該前離子植入製程具有對應於 一4龍及該周邊電路區巾之-的帛 規格之離子植入參數； 汉冲 •形成-第二光罩’其用以遮蔽該單元陣列區及該周邊 電路區中之-區，以及用以曝露該單元陣列區及該周 邊電路區中之另一區； 使用該第二光罩於該單元陣列區及該周邊電路區之該 另一區中貫施一後離子植入製程，該後離子植入製程 具有離子植入參數，其用以對該前植入製程之離子植 入參數間之差及該單元陣列區與該周邊電路區之該另 一區的第二植入設計規格做補償。 9. 如申請專利範圍第8項之製造半導體裝置之方法，其中 p亥等第一植入设計規格係針對該周邊區，以及其中該 前離子植入製程包括用以控制一臨界電壓之一井區形 成離子植入製程、一場區離子植入製程及一離子植入 製程。 10.如申請專利範圍第9項之製造半導體裝置之方法，其中 孩後離子植入製程包括用以控制一臨界電壓之該場區 離子植入製程及該離子植入製程之補償。 11·如申請專利範圍第丨〇項之製造半導體裝置之方法，其 中用以補償該場區離子植入製程之該等後離子植入製 程之一能量值係大約為在沒有該前離子植入製程時用 -26- 本紙張尺度適用中國8家橾準(CNS) A4規格(210X297公董) 以疋成孩等第二植入設計規格所需之一能量值之ο.工 倍0 如申請專利範圍第U項之製造半導體裝置之方法，其 中用以補償該場區離子植入製程之該後離子植入製程 ^一能量值係大約為在沒有該前離子植入製程時用以 芫成該等第二植入設計規格所需之一能量值之0 85〜 倍。 如申請專利範圍第10項之製造半導體裝置之方法，其 中針對該場區離子植入之該前及後離子植入製程之所 /、應Μ量之總和係大約為在沒有該前離子植入製程時 用以完成該等第二植入設計規格所需之劑量之丨〜i 3 倍。 · 如申請專利範圍第10項之製造半導體裝置之方法，其 中用以控制該臨界值之該前及後離子植入製程之劑量 總和係大约為在沒有該前離子植入製程時用以完成該 等第二植入設計規格所需之劑量之0 · 9 5〜1 · 0 5倍。 如申請專利範圍第8項之製造半導體裝置之方法，其中 孩前離子植入之一離子植入角係離法線大約為7度。 如申請專利範圍第8項之製造半導體裝置之方法，其中 該後離子植入之一離子植入角係離法線大約為〇度。 如申請專利範圍第8項之製造半導體裝置之方法，更包 括使用一 LOCOS(區域矽氧化）製程或一淺溝槽絕緣 (STI)製程來絕緣該半導體裝置之每一元件。 如申請專利範圍第8項之製造半導體裝置之方法，更包

   563188 申請專利範圍 括使用一淺溝槽絕緣（STI)製程來絕緣該半導體裝置之 每一元件，其中該後離子植入製程係一用以控制一臨 界電壓之離子植入製程。 19· 一種製造半導體裝置之方法，該方法包括： 形成一第一光罩，其用以曝露一半導體基板之一單元 陣列區及一周邊電路區，該單元陣列區及該周邊電路 區具有一相同導電MOS型； 使用該第一光罩在該單元陣列區及該周邊電路區中實 施一第一離子植入，以形成一井區、實施一第二離子 植入，以形成一場區以及實施一第三離子植入，以控 制一臨界電壓，其中該第一、第二及第三離子植入之 離子植入參數係對應於該周邊電路區之植入設計規 格，及包括一離法線有7度之植入角； 形成一第二光罩，其用以遮蔽該周邊電路區及用以曝 露該單元陣列區；及 使用該第二光罩在該單元陣列區中實施一第四離子植 入，用以形成一場區及實施一第五離子植入，用以控 制一臨界電壓，其中第四及第五離子植入之離子植入 參數用以對該二及第三植入製程之離子植入參數間之 差及該單元陣列區之植入設計規格實施補償，並且包 括一離法線有0度之植入角。 20.如申請專利範圍第1 9項之製造半導體裝置之方法，其 中該導電MOS型係一 NMOS型。 21·如申請專利範圍第1 9項之製造半導體裝置之方法，其 -28- 本纸張尺度適财S S家料(CNS) A4規格(21G X 297公嫠）

   563188 A8 B8 C8 D8 申請專利範圍 中該導電MOS型係一 PMOS型。 22· —種製造半導體裝置之方法，該方法包括： 提供一基板，其包括一單元陣列區、一第一周邊電路 區及一第二周邊電路區； 遮蔽該第二周邊電路區，及對該單元陣列區及該第一 周邊電路區實施該第一離子植入製程，其中該第一離 子植入製程之參數係設定用以完成該第一周邊電路區 中之第一設計植入規格； 遮蔽該單元陣列區及該第一周邊電路區，及對該第二 周邊電路區實施至少一第二離子植入製程，其中該第 二離子植入製程之參數係設定成用以完成該第二周邊 電路區中之第二設計植入規格；及 遮蔽該第一周邊電路區及該第二周邊電路區，及對該 單元陣列區實施至少一第三離子植入製程，其中該第 三離子植入製程之參數係設定成用以對該單元陣列區 中之弟二设計植入規格及該第一周邊電路區中之第一 設計植入規格間之差實施補償。 23.如申請專利範圍第22項之製造半導體裝置之方法，其 中該單元陣列區及該第一周邊電路區係PM〇S區，及該 弟一周邊電路區係一 NMOS區。 24·如申請專利範圍第23項之製造半導體裝置之方法，其 中該等第一離子植入製程包括一 N-井區形成製程，其 用以形成N -井區於該單元陣列區及該第一周邊電路區 中，以及其中該第三離子植入製程並沒有對藉由該等 -29- 本紙張尺度適用中國國豕樣準(CNS) A4規格(210 X 297公董) 563188 A8 B8 C8

   裝 訂