[go: up one dir, main page]

KR20010027157A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20010027157A
KR20010027157A KR1019990038752A KR19990038752A KR20010027157A KR 20010027157 A KR20010027157 A KR 20010027157A KR 1019990038752 A KR1019990038752 A KR 1019990038752A KR 19990038752 A KR19990038752 A KR 19990038752A KR 20010027157 A KR20010027157 A KR 20010027157A
Authority
KR
South Korea
Prior art keywords
ion implantation
region
implantation process
peripheral circuit
conditions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019990038752A
Other languages
English (en)
Other versions
KR100513445B1 (ko
Inventor
변현옥
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-1999-0038752A priority Critical patent/KR100513445B1/ko
Priority to TW089112523A priority patent/TW563188B/zh
Priority to US09/657,185 priority patent/US6518149B1/en
Priority to JP2000273784A priority patent/JP4166426B2/ja
Publication of KR20010027157A publication Critical patent/KR20010027157A/ko
Priority to US10/230,284 priority patent/US6730952B2/en
Application granted granted Critical
Publication of KR100513445B1 publication Critical patent/KR100513445B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

생산성이 향상된 반도체 장치의 제조방법이 개시되어 있다. 먼저, 셀영역과 주변회로 영역의 동일한 이온이 주입되는 동일한 NMOS 소자 또는 PMOS 소자에 대하여, 선행되는 이온 주입 공정의 수행시 상기 셀영역 및 상기 주변회로 영역 모두에 하나의 마스크를 개재하고 이들 중 하나의 영역에 적합한 조건으로 이온 주입 공정을 수행한다. 이후에 상기 적합한 조건으로 이온 주입된 영역은 포토레지스트 패턴을 포함하는 보호막으로 차단하고 나머지 영역은 마스크를 개재하여 수행되는 이온 주입 공정의 수행시, 상기 나머지 영역에 대한 이온 주입 조건을 보상하는 조건으로 이온 주입 공정을 수행한다. 이온 주입 공정의 스텝 수를 줄일 수 있으므로 공정이 간략화 되고 생산성이 향상된다.

Description

반도체 장치의 제조방법 {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 더욱 상세하게는 주변회로 영역과 셀영역에 대한 이온 주입의 조건을 변경함으로써 공정수를 줄일 수 있는 반도체 장치의 제조방법에 관한 것이다.
반도체 기판에 형성되어 있는 기억장치로서 하나의 MOS(metal oxide semiconductor) 트렌지스터와 하나의 MOS 커패시터로 메모리셀이 구성되는 DRAM(dynamic random access memory)에 있어서는 MOS 커패시터에 전하가 축적되어 있는가의 여부에 의해 정보의 기억이 이루어지고, 또한 MOS 트렌지스터를 매개로 하여 비트 라인에 MOS 커패시터의 전하를 방출하여 그 전위 변화를 검출하는 방법에 의해 정보의 판독(read out)이 이루어진다. 그런데, DRAM의 집적도는 약 3년마다 4배씩 증가하고 있는데 비해 칩의 면적은 1.4배 증가에 그쳐 셀 내의 소자간 피치는 점점 감소하고 있다. 이와 같이 소자간 피치가 감소하면 소자의 절연성과 리프레쉬(refresh) 특성을 동시에 만족하는 조건을 확보하기가 점점 더 어려워진다. DRAM의 한정된 셀 어레이 내에 적정한 사이즈의 분리를 구현하는 것은 소자의 고집적화에 있어서 가장 어려운 기술 중하나이다.
폴리 스페이서 LOCOS(poly spacer local oxidation of silicon) 분리 공정은 작은 피치 사이즈에서 활성 패턴을 형성 가능하게 하는 기술로서 최근 많이 적용되는 공정이다. 작은 피치 사이즈에서의 필드 옥사이드 형성 공정은 소자간 분리를 위한 적정 필드 옥사이드 사이즈를 유지하면서 활성 영역의 패턴 오픈이 용이하게 하는 것이다. 그런데, 형성된 필드 옥사이드의 측면에 형성되는 새부리(bird's beak)로 인하여 프로파일이 왜곡되며, 이로 인하여 리프레쉬 특성이 저하된다.
이를 개선하기 위하여 암모니아(NH3) 플라즈마 공정을 도입하여 유효 채널 길이(effective channel length)를 증가시키고 필드 옥사이드의 두께를 보상하는 방법이 개시되어 있다. 이는 필드 옥사이드의 형성시 암모니아 플라즈마에 의한 표면 질화(nitrification) 반응을 유도하는 것에 의해 옆면 산화에 의한 새부리 성장을 최대한 억제하도록 한 것이다.
암모니아 플라즈마 처리에 의한 새부리 성장의 억제는 표면 부위를 질화 함으로써 측면 산화율을 감소시키고, 이에 따라 필드 옥사이드의 두께를 증가시키도록 한 것이다. 같은 길이의 필드 옥사이드를 구현하였을 경우 암모니아 플라즈마 처리시 200Å 정도의 필드 옥사이드 두께 증가가 가능하며 이로 인하여 유효 필드 길이를 150Å 정도 확장하는 것이 가능하다. 그런데, 이 방법에 의하면 소자간의 분리에 대한 공정 마진은 증가하지만 공정이 복잡하다는 난제가 있다.
이에 따라 활성 영역의 하부에 채널 스톱용 이온을 주입하여 소자간 분리 효과를 증가시키는 방법이 널리 채용되고 있다. 이온 주입이란 3가의 붕소(B) 또는 5가의 인(P), 비소(As) 등의 불순물에 높은 에너지를 인가하여 (+) 이온 상태로 웨이퍼 표면에 선택적으로 주입하는 공정으로서 다음과 같은 여러 가지 장점을 가지고 있다. 주입량의 정확한 조절이 용이하고 공정의 온도가 낮아서 포토레지스트를 보호막으로 사용할 수 있으며 주입된 불순물의 농도가 웨이퍼의 표면에서 거의 균일하게 분포된다. 또한 웨이퍼 표면의 수직면에 대한 측면으로의 퍼짐이 열적 확산 공정보다 훨씬 적다. 이에 따라 고전압을 요하고, 독가스를 사용한다는 점과 같은 단점이 있음에도 불구하고 P-웰 및 N-웰의 형성, 임계 전압의 조절, 소오스/드레인 영역의 형성 등을 위한 목적으로 많이 사용되고 있다.
채널 스톱용 이온 주입은 주로 N-웰 및/또는 P-웰을 형성하고 Si3N4/SiO2막패턴을 형성한 후 상기 Si3N4/SiO2막패턴을 이용하여 P-웰에 대해서는 B+ 이온을 주입하고 N-웰에 대해서는 P+ 이온을 주입하는 것에 의해 수행되는데, 이러한 목적의 이온 주입 공정을 필드 이온 주입이라고도 부른다.
실무적으로, 셀영역과 주변회로 영역의 필드 이온 주입 공정은 각각에 대하여 별개의 마스크를 사용하여 별도로 진행되는데, 동일한 NMOS 영역이나 동일한 PMOS 영역에 대해서도 마찬가지로 별도로 진행된다. 이는 셀영역의 필드 옥사이드의 두께(예컨대, 1500Å)와 주변회로 영역의 필드 옥사이드의 두께(예컨대, 2000Å)가 상이하여 이온 주입 조건이 상이하기 때문이다.
다시 말해서, 셀영역의 NMOS와 주변회로 영역의 NMOS는 필드 이온 주입시 각각 다른 포토 마스크를 사용하여 별도의 공정으로 진행하고 있다. 이하, 셀영역의 NMOS와 주변회로 영역의 NMOS에 대한 공정을 예로 하여 설명하기로 한다. 셀영역의 PMOS와 주변회로 영역의 PMOS를 형성할 때도 동일한 방식으로 적용할 수 있을 것이다.
도 1a 및 1b에는 종래의 방법에 따라 셀영역(CN)과 주변회로 영역(PN)에 이온 주입하는 방법을 나타내었는데, 도 1a는 셀영역(CN)을 차단하고 주변회로 영역(PN)에 이온 주입하는 공정을 나타내고, 도 1b는 주변회로 영역(PN)을 차단하고 셀영역(CN)에 이온 주입하는 공정을 나타내고 있다.
각 영역의 각 공정에 대한 이온 주입 조건은 다음과 같다. 먼저, 주변회로 영역에서 P-웰 형성을 위한 이온 주입 조건은 11B+, 500KeV, 1.0E13 이고, 필드 이온 주입 조건은 11B+, 120KeV, 9.0E12 이다. 그리고, 셀영역에 대해서는 P-웰 형성을 위한 이온 주입 조건은 11B+, 500KeV, 1.0E13 이고, 필드 이온 주입 조건은 11B+, 100KeV, 7.5E12 이며, 임계 전압 조절을 위한 조건은 49BF2+, 50KeV, 6.2E12 이다. 필드 이온 주입 조건이 서로 다른 이유는 필드 옥사이드의 두께 차이 때문이다. 즉, 주변회로 영역의 필드 옥사이드가 셀영역의 필드 옥사이드 보다 더 두껍기 때문에 더 강한 조건으로 이온 주입을 수행하는 것이다.
도 1a에서는 예컨대, 주변회로의 NMOS 영역에 대하여 P-웰 형성을 위한 이온 주입 공정, 필드 이온 주입 공정 등이 수행되는데, 포토레지스트 패턴(11)으로 셀영역을 차단하고 각각 별개의 마스크를 사용하여 수행된다. 도 1b에서는 셀의 NMOS 영역에 대하여 P-웰 형성을 위한 이온 주입 공정, 필드 이온 주입 공정, 임계 전압 조절을 위한 이온 주입 공정 등이 수행된다. 이들은 또한 주변회로 영역을 포토레지스트 패턴(12)으로 차단하고 수행되는데, 상기 주변회로 영역에 대한 이온 주입 공정과 동일한 목적을 위한 공정인 경우에도 실무적으로 별개의 마스크를 사용하여 별도로 진행하고 있는 것이다.
결국 다수의 마스크를 사용하는 다수의 공정수로 인하여 반도체 장치의 제조 공정이 번거롭고 시간이 많이 소요되며, 생산성이 낮다는 문제가 있다.
이에, 본 발명에서는 상기한 바와 같은 종래 기술의 문제점을 해결하고 제조를 용이하게 하기 위하여 이온 주입 공정을 개선하여 공정수를 줄이는 것에 의해 생산성을 높인 반도체 장치의 제조방법을 제공하고자 한다.
도 1a 및 1b는 종래의 방법에 따라 셀영역과 주변회로 영역에 이온 주입하는 방법을 나타내는 도면으로서, 도 1a는 셀영역을 차단하고 주변회로 영역에 이온 주입하는 공정을 나타내고, 도 1b는 주변회로 영역을 차단하고 셀영역에 이온 주입하는 공정을 나타낸다.
도 2a 및 2b는 본 발명의 방법에 따라 셀영역과 주변회로 영역에 이온 주입하는 방법을 나타내는 도면으로서, 도 2a는 셀영역과 주변회로 영역에 이온 주입하는 공정을 나타내고, 도 2b는 주변회로 영역을 차단하고 셀영역에 이온 주입하는 공정을 나타낸다.
도 3은 본 발명의 방법을 설명하기 위하여 에너지 값에 따른 이온 주입 영역의 변화를 나타내는 도면이다.
도 4는 본 발명의 방법을 설명하기 위하여 이온 주입 각도에 따른 이온 주입 영역의 변화를 나타내는 도면이다
도 5는 필드 옥사이드 영역에서 이온 주입시 에너지와 주입 각도에 따른 이온 주입 영역의 변화를 나타내는 도면이다.
도 6은 활성 영역에서 이온 주입시 주입 각도에 따른 이온 주입 영역의 변화를 나타내는 도면이다.
＜도면의 주요부분에 대한 부호의 설명＞
11, 12, 21: 포토레지스트 패턴
CN: 셀영역의 NMOS PN: 주변회로 영역의 NMOS
40: 이온 주입 라인 51, 52: 필드 옥사이드
61, 62: 소오스, 드레인 영역
상기한 본 발명의 목적을 달성하기 위하여 본 발명에서는
셀영역과 주변회로 영역의 동일한 이온이 주입되는 동일한 NMOS 소자 또는 PMOS 소자에 대하여, 선행되는 이온 주입 공정의 수행시 상기 셀영역 및 상기 주변회로 영역 모두에 하나의 마스크를 개재하고 이들 중 하나의 영역에 적합한 조건으로 이온 주입 공정을 수행하는 단계; 및
이후에 상기 적합한 조건으로 이온 주입된 영역은 포토레지스트 패턴을 포함하는 보호막으로 차단하고 나머지 영역은 마스크를 개재하여 수행되는 이온 주입 공정의 수행시, 상기 나머지 영역에 대한 이온 주입 조건을 보상하는 조건으로 이온 주입 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
특히, 상기 선행되는 이온 주입 공정이 주변회로 영역의 웰형성용 이온 주입 공정 및 채널 스톱용 이온 주입 공정(또는 필드 이온 주입 공정)이고, 후속 되는 이온 주입 공정이 셀영역의 채널 스톱용 이온 주입 공정(또는 필드 이온 주입 공정) 또는 셀영역의 임계 전압 조절용 이온 주입 공정인 것이 바람직하다.
또한, 상기 선행되는 이온 주입 공정의 수행시 이온 주입 각도가 7。 이고, 상기 후속 되는 이온 주입 공정의 수행시 이온 주입 각도가 0。 인 경우에 공정 수행이 더욱 용이하고 소자 특성도 더욱 향상된다.
즉, 본 발명에서는 셀영역과 주변회로 영역에서 서로 다른 마스크를 사용하여 시차를 두고 거의 유사한 조건으로 수행되는 이온 주입 공정을, 전체 영역에 대하여 선행되는 공정에 맞는 조건으로 이온 주입을 수행한 후, 이후 후속 되는 이온 주입 공정에서 이를 보상해 주도록 한 것이다.
이하, 첨부한 도면을 참조하여, 본 발명을 더욱 상세히 설명하기로 한다. 하기 하는 실시예는 본 발명의 구현을 위한 바람직한 일태양을 나타내는 것이지, 본 발명이 이로만 한정되지 않음은 물론이다.
도 2a 및 2b에는 본 발명의 방법에 따라 셀의 NMOS 영역(CN)과 주변회로의 NMOS 영역(PN)에 이온을 주입하는 방법을 나타내었다. 도 2a는 셀영역(CN)과 주변회로 영역(PN)을 모두 오픈하고 주변회로 영역(PN)의 이온 주입 조건에 적합한 조건으로 이온 주입하는 공정을 나타내고, 도 2b는 주변회로 영역(PN)을 차단하고 셀영역(CN)에 대한 이온 주입시의 조건을 보상하면서 수행되는 후속 이온 주입 공정을 나타낸다.
도 2a에서는 주변회로의 NMOS 영역에 적합하도록 P-웰 형성을 위한 이온 주입 공정, 필드 이온 주입을 위한 이온 주입 공정 등이 수행되고, 도 2b에서는 셀영역의 NMOS 형성을 위한 P-웰 형성 공정은 생략하고, 상기 주변회로 영역에 적합한 조건으로 필드 이온 주입 공정의 수행시 셀영역에 대해 차이가 나는 만큼의 조건을 보상하기 위한 필드 이온 주입 공정 및/또는 임계 전압 조절용 이온 주입 공정이 수행된다.
종래의 방법을 예시하는 도 1a 및 1b와 비교할 때, 이와 같은 본 발명의 방법에 의하면 셀영역에 P-웰을 형성하기 위한 이온 주입 공정이 생략된다. 다시 말해서 P-웰을 형성하기 위한 마스크를 별도로 제작할 필요가 없게 된다.
상술한 바와 같이 특정 이온 주입 공정이 생략 가능한 이유는 다음과 같다.
먼저, 도 3에는 본 발명의 방법을 설명하기 위하여 에너지 값에 따른 이온 주입 영역의 변화를 나타내었다.
도 3의 소자는 주변회로 NMOS 영역(PN)과 셀의 NMOS 영역(CN)으로 나뉘어져 있는데, 주변회로 영역(PN)과 셀영역(CN)에는 각각 P-웰(31, 32), 필드 옥사이드(51, 52)가 형성되어 있다. 통상적으로 주변회로 영역(PN)의 필드 옥사이드(51)는 두께가 약 2000Å 이고, 셀영역(CN)의 필드 옥사이드(52)는 두께가 약 1500Å 이다. 각 필드 옥사이드(51, 52) 사이에는 약 100Å 두께의 게이트 옥사이드(70)와 소오스 영역(61)/드레인 영역(62)이 형성되어 있다.
필드 이온 주입 공정을 수행하면 도면에 나타난 바와 같은 이온 주입 라인(40)을 중심으로 하는 영역에 예컨대, B+ 이온이 주입되고 주입된 이온은 소자간 분리 효과를 높여 주게 된다. 각 영역의 각 공정에 대한 적절한 이온 주입 조건은 다음과 같다. 먼저, 주변회로 영역과 셀영역에서 P-웰 형성을 위한 이온 주입 조건은 11B+, 500KeV, 1.0E13 이고, 주변회로 영역에서 필드 이온 주입 조건은 11B+, 110KeV, 7.2E12 이다. 그리고, 셀영역의 필드 이온 주입 조건에 대한 보상 조건은 11B+, 90KeV, 1.5E12 이며, 임계 전압 조절을 위한 조건은 49BF2+, 50KeV, 6.2E12 이다
도 1a 및 1b에서와 비교할 때, 셀영역의 P-웰 형성용 이온 주입 공정이 생략되고 선행되는 필드 이온 주입 조건과 후속 되는 필드 이온 주입에서의 보상 조건에 차이가 있음을 알 수 있다. 이러한 조건을 설정하게 된 이유에 대하여 상세히 설명하기로 한다.
먼저, 주변회로 영역의 필드 이온 주입 조건을 보면 도 1a 에서는 11B+, 120KeV, 9.0E12 인데 비하여 도 2a 및 대응되는 도 3의 이온 주입 라인 (40)을 얻기 위해서는 11B+, 110KeV, 7.2E12 이다. 즉, 에너지 값이 낮아짐과 동시에 도스량도 적어졌다는 것을 알 수 있다. 이는 셀영역의 필드 이온 주입 조건을 고려하여 적합화된 값으로서, 도 3의 이온 주입 영역 (41)과 같이 이온 주입 라인(40)을 중심으로 하는 가상된 영역을 한정하여 이보다 높은 에너지 값으로 주입된 영역(41) 및 이보다 낮은 에너지 값으로 주입된 영역(43)과 비교해 보기로 한다.
이온 주입 영역(41)으로 부터 불순물 도핑 영역, 예컨대 소오스 영역(61)까지의 거리 d2는 에너지 값의 크기에 따라 결정되는데, 상기 거리 d2에 대하여 적절한 양의 도스량이 있다. 전압을 낮추면 거리가 가까워져서 리프레쉬 특성이 나빠지고 도스량이 많아지면 절연 효과는 증가하지만 불순물 양이 많아져서 리프레쉬 특성은 나빠진다. 결국 거리가 짧으면 도스량이 적어져야 적절한 절연 효과와 리프레쉬 특성을 얻을 수 있다.
도 1a 에서는 120KeV의 에너지 값으로 9.0E12 의 도스량을 이온 주입한 데 비하여 도 3에서는 이보다 낮은 에너지 값인 110KeV로 낮은 도스량인 7.2E12를 주입하고 있다. 즉, 에너지 값이 높으면 이온 주입 영역(41)과 같이 주입 깊이가 깊어지게 되므로 불순물 도핑 영역(61)까지의 거리 d1이 길어지게 된다. 따라서, 도스량도 기존에 비하여 많은 양으로 주입해야 유사한 절연 효과 및 리프레쉬 특성을 얻을 수 있게 된다.
다음에, 셀영역의 필드 이온 주입 조건에 대하여 살펴보기로 한다. 기존의 셀영역에 대한 필드 이온 주입 조건은 11B+, 100KeV, 7.5E12 있다. 그런데, 현재 주입된 이온의 조건은 상기 주변회로 영역에 대한 조건인 11B+, 110KeV, 7.2E12으로서, 에너지 값은 증가하였고 도스량은 약간 감소한 것을 알 수 있다. 즉, 적절한 이온 주입 영역은 도면 부호 43으로 나타난 영역으로서 불순물 도핑 영역(61)까지의 거리가 d3인데, 실제로는 이온 주입 라인(40)을 중심으로 하는 영역에 이온이 주입되었으므로 바람직한 영역보다 더 깊은 영역에 이온이 주입된 것이다.
따라서, 적절한 절연 효과와 리프레쉬 특성을 얻기 위해 바람직한 영역 보다 얕은 영역인 도면 부호 44로 나타나는 영역에 매우 적은 도스량으로 이온 주입을 하여 보상해 줄 필요가 있게 된다. 이 영역 44는 불순물 도핑 영역까지의 거리 d4가 매우 가깝기 때문에 매우 적은 도스량으로 이온 주입을 수행할 필요가 있다. 본 발명자의 반복적인 실험 결과 90KeV의 에너지 값과 1.5E12 의 도스량으로 수행하는 것이 적합하다는 것을 확인할 수 있었다.
그런데, 상기 주어진 조건은 본 발명자의 반복적인 실험에 의해 최적화된 값이지 상기 값만으로 본 발명을 한정하려는 것이 아님은 물론이다. 또한 본 발명에서는 NMOS에 대해서만 설명하는데, PMOS에 대해서도 동일한 방식으로 적용될 수 있을 것이다.
이상과 같은 방법으로 이온 주입 공정을 수행하면 거의 동일한 특성을 얻을 수 있으면서도 더 간략화된 공정을 수행하여 반도체 장치를 제조할 수 있게 되는 것이다.
도 4에는 본 발명의 방법을 수행함에 있어서 이온 주입 각도에 따른 이온 주입 영역의 변화를 알아보기 위한 도면을 나타내었다
작은 피치에서는 소자간의 분리 특성 열화를 방지하기 위하여 필드 옥사이드 아래 부분에 고농도의 불순물이 필요하다. 이를 위하여 상술한 바와 같은 필드 이온 주입 공정을 수행하는 것이다. 실리콘의 일정한 격자 구조는 이온 주입의 각도에 따라 농도 및 Rp(projected range)가 상대적으로 달라지는 성질이 있으나 산화물은 각도에 대한 Rp 값이 큰 차이를 보이지 않는다. 따라서 각도에 따라 필드 옥사이드 부분과 활성 영역상의 Rp의 변화는 활성 영역과 필드 옥사이드 부위의 경계면의 정션 특성을 변화시킨다.
표 1에는 셀영역의 활성 영역과 필드 옥사이드 부위에 이온을 주입하는 경우 주입 각도가 7。와 0。인 경우의 ET(electric test) 데이터를 비교하여 나타내었다. 이온 주입 조건은 11B+ 100KeV 7.5E12로 하였다.
Vth J_BV (10nA) C_Iso_BV (10nA)
7。 1.17 8.35 4.2
0。 1.15 8.55 3.7
표 1에서 Vth는 임계 전압(threshold voltage)을 의미하고, J_BV는 경계면에서의 항복 전압(junction breakdown voltage)을 의미하며, C_Iso_BV는 산화물 영역에서의 항복 전압(filed oxide breakdown voltage)을 나타낸다. J_BV와 C_Iso_BV는 서로 다른 변화 양상을 나타낸다.
MOS 소자에서는 게이트 전압에 의해서 발생하는 전자층이 n+의 드레인 영역과 소오스 영역 사이의 전도 채널을 형성하는 것이다. 이러한 전도 채널을 발생케 하는데 필요한 게이트 전압을 임계 전압 또는 핀치 오프 전압이라고 한다.
또한 PN 접합 다이오드에 과도한 역방향 전압을 가했을 때 어느 한계를 넘으면 역방향 전류가 급격히 증가하게 되는데, 이 현상을 접합의 항복이라 하며 이 한계 전압을 항복 전압이라고 한다. 반도체 소자에 이 전압을 초과하는 전압을 가하면 소자가 파괴된다.
표를 통하여, 이온 주입 각도를 7。에서 0。로 바꾸면 경계면에서의 특성은 개선되는데 반하여 필드 옥사이드 영역에서의 특성은 열화 된다는 것을 확인할 수 있다. 셀영역 이온 주입 각도 0。는 실리콘의 격자 결정 구조와 산화물의 비결정 구조의 성질을 이용한 것이다.
실리콘과 산화물 결정 구조의 차이에 의한 프로파일의 변화를 나타내는 이러한 특성을 이용하면 주입 각도를 조절하는 것에 의해 분리와 리프레쉬 특성을 동시에 확보하는 것이 가능하다. 즉, 주입 각도를 0。에 가깝게 설정하는 것에 의해 필드 옥사이드 하부의 도핑 농도는 일정하게 유지하면서 경계면 부위의 도핑 농도는 감소시킬 수 있는 것이다.
도 5에는 필드 옥사이드 영역에서 이온 주입시 에너지와 주입 각도에 따른 이온 주입 영역의 변화를 그래프로 나타내었고, 도 6에는 활성 영역에서 이온 주입시 주입 각도에 따른 이온 주입 영역의 변화를 그래프로 나타내었다. 이를 도 4와 비교하여 설명하기로 한다.
1500Å 두께를 갖는 필드 옥사이드 영역에서의 변화를 검토한 결과로서, 도 5의 그래프 h는 120KeV의 에너지 값과 1.0E13의 도스량으로 이온 주입을 수행하되 주입 각도를 7。로 하여 얻어지는 도핑 프로파일이고, 그래프 i는 100KeV의 에너지 값과 1E.013의 도스량으로 이온 주입을 수행하되 주입 각도를 0。로 하여 얻어지는 도핑 프로파일이며, 그래프 j는 100KeV의 에너지 값과 1.0E13의 도스량으로 이온 주입을 수행하되 주입 각도를 7。로 하여 얻어지는 도핑 프로파일이고, 그래프 k는 80KeV의 에너지 값과 1.0E13의 도스량으로 이온 주입을 수행하되 주입 각도를 7。로 하여 얻어지는 도핑 프로파일이다.
에너지 값이 120KeV, 100KeV, 80KeV로 낮아짐에 따라 이온 주입 깊이는 점점 얕아져서 도 4에 나타난 a, b, c에 각각 대응되도록 이온 주입 라인이 얻어지게 된다. 반면에, 그래프 i 및 j와 도 4의 필드 옥사이드 하부 이온 주입 영역(81)으로부터 알 수 있는 바와 같이 동일한 에너지 값으로 이온 주입 각도만을 변경시킨 경우에는 거의 유사한 이온 주입 라인이 얻어짐을 확인할 수 있다.
103Å 두께의 산화막이 형성된 활성 영역에서의 도핑 프로파일을 나타내는 도 6을 살펴보자. 이온 주입 조건은 100KeV, 1.0E13 이고 이온 주입 각도가 그래프 l은 0。 이고, 그래프 m은 1。 이고, 그래프 n은 7。 이다. 활성 영역에서는 이온 주입 각도가 0。, 1。, 7。로 커짐에 따라, 이온 주입 라인이 d, e, f와 같이 깊어져서 활성 영역 하부의 이온 주입 영역(82)으로부터 불순물 도핑 영역(61) 까지의 거리가 d5, d6, d7로 점점 짧아짐을 확인할 수 있다.
결국, 동일한 이온 주입 조건으로 각도를 0。에 가깝게 하는 것에 의해 더 좋은 리프레쉬 특성을 얻을 수 있다는 의미가 된다. 그런데, 이 경우 입사되는 이온빔이 결정축과 같은 방향으로 정렬되어 주입될 때 이온의 에너지 손실이 작아져서 Rp가 증가하게 된다. 즉, Rp는 이온빔과 결정축의 각도 및 이온 도스량에 의해 상당한 영향을 받는다. 이러한 채널링 효과를 방지하기 위하여 입사 빔에 대하여 웨이퍼를 7。 기울여서 이온 주입을 수행한다. 다시 말해서, 실제로 공정에 적용시 약간의 오차 값을 갖는 각도로 이온이 주입되는데, 이러한 오차 값에 의한 전체 공정에서의 변위가 0。에서 보다 7。에서 적게 나타난다. 따라서, 실무적으로 특히 도스량이 많은 조건에서는 7。를 적용하고 도스량이 적은 조건에서는 0。를 적용하는 것이 효율적이다.
본 발명의 경우, 도스량이 많은 선행 필드 이온 주입 공정에서는 7。를 적용하고 도스량이 적은 후속 보상 공정에서는 0。를 적용하는 것이 바람직한 것이다. 결국 셀영역의 필드 이온 주입시 이온 주입 깊이 및 주입 각도를 변경하는 것에 의해 공정을 단순화시킬 수 있는 것이다.
이러한 본 발명의 방법은 STI(shallow trench isolation) 공정에서도 동일한 방법으로 주입 에너지 값 및 주입 각도를 변경하는 방법으로 적용될 수 있다. 특히, STI 공정에서는 주변회로 영역의 필드 옥사이드와 셀영역의 필드 옥사이드가 거의 비슷한 두께를 가지므로 이 경우에는 셀영역의 필드 이온 주입 보상 공정도 생략할 수 있다.
이상과 같이 본 발명의 방법에 의하면 주변회로 영역과 셀영역에 대하여 별도로 사용되던 마스크를 하나로 사용할 수 있어서, 각각 수행되던 이온 주입 공정의 스텝 수를 줄일 수 있으므로 공정이 간략화 되어 반도체 장치의 제조가 용이해지고 이의 생산성이 향상된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 셀영역과 주변회로 영역의 동일한 이온이 주입되는 동일한 NMOS 소자 또는 PMOS 소자에 대하여, 선행되는 이온 주입 공정의 수행시 상기 셀영역 및 상기 주변회로 영역 모두에 하나의 마스크를 개재하고 이들 중 하나의 영역에 적합한 조건으로 이온 주입 공정을 수행하는 단계; 및
    상기 적합한 조건으로 이온 주입된 영역은 포토레지스트 패턴을 포함하는 보호막으로 차단하고 나머지 영역은 마스크를 개재하여 수행되는 이온 주입 공정의 수행시, 상기 나머지 영역에 대한 이온 주입 조건을 보상하는 조건으로 이온 주입 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 선행되는 이온 주입 공정이 주변회로 영역의 채널 스톱용 이온 주입 공정(또는 필드 이온 주입 공정)이고, 후속 되는 이온 주입 공정이 셀영역의 채널 스톱용 이온 주입 공정(또는 필드 이온 주입 공정) 또는 셀영역의 임계 전압 조절용 이온 주입 공정인 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 선행되는 이온 주입 공정의 수행시 웨이퍼에 대한 이온 주입 각도가 7。 이고, 상기 후속 되는 이온 주입 공정의 수행시 웨이퍼에 대한 이온 주입 각도가 0。 인 것을 특징으로 하는 반도체 장치의 제조방법.
KR10-1999-0038752A 1999-09-10 1999-09-10 반도체 장치의 제조방법 Expired - Fee Related KR100513445B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-1999-0038752A KR100513445B1 (ko) 1999-09-10 1999-09-10 반도체 장치의 제조방법
TW089112523A TW563188B (en) 1999-09-10 2000-06-26 Semiconductor device and method of manufacturing the same
US09/657,185 US6518149B1 (en) 1999-09-10 2000-09-07 Semiconductor device and method of manufacturing the same
JP2000273784A JP4166426B2 (ja) 1999-09-10 2000-09-08 半導体装置の製造方法
US10/230,284 US6730952B2 (en) 1999-09-10 2002-08-29 Semiconductor device including ion implantion compensation region in cell array region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0038752A KR100513445B1 (ko) 1999-09-10 1999-09-10 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010027157A true KR20010027157A (ko) 2001-04-06
KR100513445B1 KR100513445B1 (ko) 2005-09-07

Family

ID=19611056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0038752A Expired - Fee Related KR100513445B1 (ko) 1999-09-10 1999-09-10 반도체 장치의 제조방법

Country Status (4)

Country Link
US (2) US6518149B1 (ko)
JP (1) JP4166426B2 (ko)
KR (1) KR100513445B1 (ko)
TW (1) TW563188B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812523B1 (en) * 2001-09-21 2004-11-02 Wei-Kan Chu Semiconductor wafer with ultra thin doping level formed by defect engineering
KR100466193B1 (ko) * 2002-07-18 2005-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 제조 방법
KR102316160B1 (ko) 2014-12-22 2021-10-26 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
KR20170007928A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 비휘발성 메모리 소자 제조 방법
KR102443698B1 (ko) * 2018-03-16 2022-09-15 삼성전자주식회사 집적회로 소자의 제조 방법
CN119208130B (zh) * 2024-11-26 2025-02-14 合肥晶合集成电路股份有限公司 半导体器件的制备方法、电学性能调整方法及半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853426B2 (ja) 1991-12-20 1999-02-03 日本電気株式会社 半導体記憶装置の製造方法
KR0121992B1 (ko) * 1993-03-03 1997-11-12 모리시다 요이치 반도체장치 및 그 제조방법
KR0136935B1 (ko) 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
KR100219533B1 (ko) * 1997-01-31 1999-09-01 윤종용 임베디드 메모리소자 및 그 제조방법
JPH10247725A (ja) * 1997-03-05 1998-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11265987A (ja) * 1998-01-16 1999-09-28 Oki Electric Ind Co Ltd 不揮発性メモリ及びその製造方法
JP3718058B2 (ja) * 1998-06-17 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR100277873B1 (ko) * 1998-12-01 2001-01-15 김영환 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US6518149B1 (en) 2003-02-11
JP2001135797A (ja) 2001-05-18
US6730952B2 (en) 2004-05-04
KR100513445B1 (ko) 2005-09-07
JP4166426B2 (ja) 2008-10-15
TW563188B (en) 2003-11-21
US20030011034A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
US7071067B1 (en) Fabrication of integrated devices using nitrogen implantation
US5693505A (en) Method of fabricating a semiconductor device
US5943595A (en) Method for manufacturing a semiconductor device having a triple-well structure
EP0470716A2 (en) Process for forming MOS devices in VLSI structures
US6967147B1 (en) Nitrogen implantation using a shadow effect to control gate oxide thickness in DRAM semiconductor
US4839301A (en) Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants
US6268250B1 (en) Efficient fabrication process for dual well type structures
US6362062B1 (en) Disposable sidewall spacer process for integrated circuits
KR100513445B1 (ko) 반도체 장치의 제조방법
US6759296B2 (en) Method of manufacturing a flash memory cell
KR20040006413A (ko) 반도체 소자의 소자분리막 형성 방법
KR100850089B1 (ko) 비휘발성 메모리 소자 제조 방법
US20040209431A1 (en) Semiconductor memory device and method of manufacturing the same
KR100308653B1 (ko) 반도체소자의 ｂｉｌｌｉ 구조의 웰 형성방법
US6927150B2 (en) Method of manufacturing a semiconductor device
KR100739945B1 (ko) 반도체 소자의 고전압 소자를 위한 접합 영역 형성 방법
KR100322889B1 (ko) 반도체장치의 제조방법
KR20030046207A (ko) 플래쉬 메모리 셀의 제조 방법
KR20000027654A (ko) 반도체소자의 제조방법
KR20100013964A (ko) 반도체 소자의 접합 영역 형성방법
KR20040059994A (ko) 반도체 메모리 소자의 제조방법
KR20050071057A (ko) 반도체 소자의 제조 방법
KR20040069892A (ko) 엘디디 구조 트랜지스터 및 그 제조방법
KR20010081760A (ko) 반도체장치의 피형웰 형성방법
KR20070097807A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990910

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040429

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19990910

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050824

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050901

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050901

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080901

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090814

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100830

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110830

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120831

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130902

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150831

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180831

Start annual number: 14

End annual number: 14

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200612