TW548402B - Tester and holder for tester - Google Patents
Tester and holder for tester Download PDFInfo
- Publication number
- TW548402B TW548402B TW090103533A TW90103533A TW548402B TW 548402 B TW548402 B TW 548402B TW 090103533 A TW090103533 A TW 090103533A TW 90103533 A TW90103533 A TW 90103533A TW 548402 B TW548402 B TW 548402B
- Authority
- TW
- Taiwan
- Prior art keywords
- inspection
- inspection device
- conductive pattern
- wafer
- scope
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/312—Contactless testing by capacitive methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
548402 五、發明說明(1) 【i=戶斤屬之技術領域j 所用^=係關於對電路基板的導電圖荦進一 晶片的封裝化以及其ί置置之保持具,特別是關於檢查 【先前技術】 電路基板時,在基板上施以 圖案是否有斷線或短路情形發生圖案後,必需檢查 先則之檢查慣用方式 端的銷對導電圖案進行電氣俨號:ς的兩端連接銷,由一 接收該電氣信號,藉此進行“圖;之Ζ由另一端的銷來 觸式檢查方法乃眾所熟知之方法j /、導通测試,此種接 但是,近年來隨著導電 =接觸方式應用在各導電圖案:以所:广 k出一種受電侧不使用銷,且 斤困難,因此乃 下’接收電氣信號之非接觸式檢查方:圖案接觸的狀況 該非接觸式檢查方法中,除 / ° 案-端配置接觸導電圖案的銷之外,2查對象的導電圖 接觸方式接近導電圖案的感測器匕:則::能以非 案和感測器之間的靜電i 檢測藉由散佈在導電圖 雖 里而⑼不於感測器上的電氧p 諕,並檢查導電圖案之斷線等情況。j益的罨矹& 在此,構成相關感測器的檢查 的利便性,通常會裝载在由 為了要k冋使用時 圖15為顯示先前的 —衣直1 U ϋ結構之概略平面圖。此 麵 第4頁 90103533.ptd 548402 五、發明說明(2) 外’圖16為圖15之XX線周圍之橫剖面圖。 檢查裝置100具有封裝1〇1以及,裝載於封 二片等⑽以*,設置於檢查晶片102表面上之絕^ 封裝1 0 1具有藉由搭接線i 〇 3與檢查晶片! 墊102a相接的多數導片〗〇&,而控制檢查震置10^^銲 等乃藉由該導片1〇13進行對檢查晶片102之控制作腦 或來自檢查晶片1 02之信號檢測。 °〜輪入 檢查晶片102以黏合劑固定在封裝1〇1的 其檢查面(圖16之上侧面)為露出的狀態。作為檢杳匕 電路基板2 G G以與該檢查面相對的角度被配置於檢—杳^的 100之上。 一衣罝 薄膜104除了可保護檢查晶片1〇2的檢查面之外 檢查/片m之間的空隙,可充分檢測來 = 虎,並具有將介電係數提高於空氣層之上 查b曰片102和導電圖案的間距縮小,也就是儘可能 面與導電圖案接近為宜。因此,在藉由封: 片m封裝化時,在設計上,最好能使 檢查曰曰 面露於檢查裝置10〇之外。 乃1以的檢查 【發明欲解決之課題】 但是,先前的檢查裝置100,由於是以搭接線1〇3將檢查 晶片102的電極銲墊l〇2a與封裝101的導片101&相連接,^ 90103533.ptd 第5頁 548402
:二ί 5檢查晶片1 〇2的檢4面無法充分接近作為檢查對 ΐ;片導二圖㈣問題。此乃為了避免搭接糊 Ϊ:;日Γ同的周緣而採取料迴方式。此點於圖17中另加 =月。圖17為顯示圖16之搭接線1〇3周邊之詳細說明圖 Μ ί I、和檢查晶片102的周緣相隔離,搭接線103以高度僅 =j山形狀。在此情形下,電極銲墊102&與搭接線103 f、被施以超音波熱壓接,但由於電極銲墊1 〇 2a的材料 L ¥為鋁)和格接線1 〇 3的材料產生共晶,對於彎曲由於 ^變得脆弱’故其高度hl需維持在約15()um的高度。 ^結果,使得檢查晶片102之檢查面和電路基板2〇〇之間 至夕要保持h 1的距離,而且還要保留空間使搭接線丨〇 3頂 點部位與電路基板2 〇 〇不會發生接觸,其結果使得檢查晶 片102的檢查面與電路基板2〇〇只能保有…彳〉^ )的距離。 曰因此,在先前的檢查裝置100構造設計上,存在有檢查 曰曰片102的檢查面無法充分接近導電圖案的問題。 此外,為了自導電圖案得到良好的信號,在使用檢查裝 置100日寸,最好將檢查晶片1〇2檢查面配置在與導電圖案大 略平行的位置上。 因此’本發明的目的在提供一種檢查裝置以及檢查裝置 保持具’使檢查晶片在對應為檢查對象的導電圖案時得以 配置在比較適當的位置上。 【達成課題之手段】 本發明提供一種檢查裝置,具有以非接觸方式檢查電路
548402 五^^____ Γ卜ί 2導電圖案的檢查晶片以及,兮浐杳曰 卜,方式裝載於上之絕緣性封^、a檢查日日片之檢查面以 $母-電極銲墊上的晶片側:設在前述檢查晶片 片上之封裝側凸起電極以及,=s以及,設在前述封裝 則凸起電極以及封裝側凸起 少可分別覆蓋前述晶片 於前述異向性導電體上,箭二j異向性導電體以及,位 述封裝側凸起電極之間的導=述晶片側凸起電極到前 導電體藉由在前述導電體芦盘Ϊ層。其特徵為前述異向性 及前述導電體層與前述封^側晶片側凸起電極之間以 使得前述前述晶片側凸起電極鱼2電極之間進行熱壓接, 隔介前述導電體層而以電 =則述封裝側凸起電極得以 此外,本發明係屬於—種行連接。 封裝化之檢查裝置,其中被_ ,、用以保持將檢查晶片 式檢查電路基板之導電圖案:2查晶片乃以非接觸方 設置於該保持台上裳置有前述檢杳寺有保持台以及’ 設在前述保持台,擁有用ϋ的彈性材以及,裝 ι置上限位置之爪部之保持構件箄二,性材上之前述檢查 此外,本發明係屬於一種保且,^置。 封裝化之檢查裝置,其中被封枣^以保持將檢查晶片 式檢查電路機板之導電圖索:职查晶片乃以非接觸方 查裝置保持具,具備有m务明之特徵為提供-種檢 彈性材以及,固定於前述彈性〇 ’固定於該保持台上之 置的制動構件。 ’用以制動前述檢查裝 此外,本發明提供一種檢杳 —欢查破置的保持具,將以非接觸 90103533.ptd 第7頁 548402
五、發明說明(5) 檢查電路基板導電圖案 查衣置,以可傾斜方式予以 丁#展化之檢 此外,本發明係屬於一種保拉 封裝化之檢查裝置,苴中被封、’用:保持將檢查晶片 式檢查電路基板之導電圖荦、^之檢查晶片乃以非接觸方 查裝置之保持具,:=持士發明之特徵在提供-種檢 ,使兑w t 八備有保持台以及,設置於該保拄a k 之;;=前述檢查裝置的電極相接以支樓前述檢杳;ί 二裝設於該保持台上,且具有可規以 评!·材上之别述檢查裝置上 11 各探針以具彈性且可銘# w Τ置之爪°卩之保持具’前述 【發明之實方式裝設於前述檢查裝置上。 =下’依照附圖來說明本發明適合之實施形態。 圖1顯示與本發明一實施形態相關的檢杳裝置A概虼仙 上Γ:ί具有檢查晶片1,檢查面law外露方式裝載於 曰片1之封裝2,設在檢查晶片!之每-電極:塾於 ,凸起電極3 ’設在封裝2導片2a上之 蓋凸起電極3與4之異向性導電體5,橫跨於: 起電極3與4之間之導電體膜6及絕緣性薄膜7等。 中=立為:有種由塑/等所形成之絕緣性物體,其表面側 此外,-;導p凹t2b,在此凹部2b中埋設檢查晶片1。 二一:! 的端面2。會與所裝载的檢查晶片1表面 :此乃為了使電極録塾lb與導片2a呈約略相同
548402 五、發明說明(6) 此外,封裝2具有與各導片2a相接,由表 的:穿孔2d。貫穿孔2d與設在封 ; ,連接之外部電極2e相接。圖4為顯示封裝背卜:T“ 其中設有與貫穿孔2d相接的多數外部電極 之圖不 置A進行檢查的電腦通常會藉由對此外部:用檢查: 口P電極2e檢測信號的方式來心σ儿或由外 外,為了將檢查裝置Α固定來檢封查二=::電圖案。此 荦的曰只,觸方式檢查電路基板的導電圖 案的s日片,在上述封裝2的凹部2b底部以黏^ 。檢查晶片1的電極銲墊! b設置在檢查晶片J表: 接在檢查晶片1的内部電路上, ,並被連 供應給檢查晶片i或由檢杳ί片電=鲜塾1 b將信號 晶片丨或取得檢查信號0曰片1 一號等,可控制檢查 絕緣性薄膜7雖是為保護檢查晶片丨, 檢查面la與做為檢查對象之 ^二檢查阳片1 置,但也並非絕對必要。$圖案之間的"電係數而設 其次,就檢查晶片J的電極銲墊1 b盥 接構造進行說明。圖3為與構^之蛉片2a的連 圖。 々日關逑接構造有關之部份擴大 電極鮮塾1 b上設有&把雷h q 墊2b上也設有凸起電極4凸“:=其對應的銲 起等。 凸起電極3或4可採用以金凸 此外,設有可覆蓋&# 0 異向性導電體5為樹脂材料電中極之異向性導電體5。 印何杆中此入導電性微粒子而成。通 90103533.ptd 第9頁 548402 五、發明說明(7) ;口導電'〖生,但在經繼接後,可在其壓接面上發 之=方面上會以橫跨凸起電極3與4 膜6包含具導電;_置之作金為/膜電。體層的導電體膜6。該導電體 3 : : 3性f電體5則被熱壓接於導電體膜6與各凸起電極 曰,其結果使異向性導電體5的導 ° 電體膜6之間以η起導電電二 電:方ί:起電極3,4以及導電體膜6雙方接觸,並進? 連接’進而使得凸起電極3與4之間也以電性方式進 此外,在檢查晶片j與導電膜6之間, 5介於其間,使得能夠维持i 曰電體 生短路的情況。 導電性’因此兩者不會發 而Π膜6Λ,造無需像搭接線般f曲,反 查面la到電路Λ板之門上可將檢查晶片1之檢 春〜丄ί 的離h縮短。具體而t,在使用 所別之/ι線時其距離h若在150乃至200微米時,則圖3 所不之例,則可縮短至5〇微米左右。 图3 此外,該種連接構造的製造方法,簡單而言即先 已 mi分別設在電極鮮塾1匕及•墊2a上(&可將檢查晶 ;封裝2之上),再將異向性導電體5以能夠覆蓋 起電極3及4的方式塗佈在封裝2表面上。 隨後以橫跨凸起電極3及4的方式在異向十生導電體5上貼 548402 五、發明說明(8) 上導電體膜6。並完成異向性導電體5之熱壓接作業 ,此時即使導電體膜6接觸到凸起電極3以及4也益妨。 此外,在檢查裝置A中,雖將此異向性導電體5設置在檢 查曰曰片1檢查面la的各個部位,但只要能夠各自覆蓋凸 電極3及4各部位即可。不論何種情況下,均可藉由 膜6在凸起電極3及4之間進行電性連接,同時可藉由 ,極3及4或異向性導電體5之高度,防止導電體則在檢、 日日片1上發生短路情況。 一 但是,只要將異向性導電體5設置在凸起電極3到 極4之間’便如上述般’將使異向性導電體5介於導電體】 現與象檢查晶片1之間’而能夠更確實地防止兩者間產生短路 此外,在製造時若能將設置範圍延伸到檢查面h, 需決定設置的位置,相當便利,若在檢查面la上 j J性導電體5 ’則可提昇檢查面19與電路基板間之;電係、 其次說明利用檢查裝置A之導電圖案檢查方法 圖5為利用檢查裝置人之檢查系統5〇概略圖。 、也1J。 檢查系統50乃用以檢查設於電路基板6〇上的導 ,且具備有將檢查信號供應檢查裝置A ,電腦51與雷、 =。1的探針52以及,切換供應探針52之檢查信號之切換^ 電腦51目的在控制切換器51 ’產生檢查信號以及 來自檢查裝置A之信號’並檢查導電圖案61之斷線,短路
548402
’缺失等現象。 檢查裝置A藉由與導電圖案61 電圖案61的檢查信號檢測 ^ σ ^檢心、應導 圖6為檢查裝置Α之:Ljr之Λ送至電腦51。 檢查晶片1具備有:控一制部i f塊圖。 、 單元群12,用以選擇單元12 a之鄉由/數皁元12&所構成之 罝分T 9 f Μ 早兀1 2 a之縱向選擇部1 4,用以執行 ::12二擇及”信號的橫向選擇部13,用以產生選擇 ^ H 6^"\電d #U之定時生成部1 5,處理來自橫向選 之電,:電川,以及供應電力以驅動檢查晶片1 i之控二部11乃根據來自電腦51之控制信號以控制檢查晶片 64〇H2l沿著檢查晶片1檢查面1 U矩陣狀(縱48〇x橫 Q荦6 Γ =可:非接觸性方式檢測由探針52供應至導電 圖案61之檢查信號。 定時生成部15被供應以來自電腦51之垂直同期俨號 (VSync),水平同期信號(Hsync)以及基準信號, 對縱向選擇部1 4以及橫向選擇部丨3供給用以決定該自^ 個單元1 2a取出信號之定時信號。 Μ 一縱向選擇部1 4依照來自定時生成部丨5的定時信號,將單 元群1 2中之至少一行設定為啟動狀態。 儿 橫向選擇部1 3依照來自定時生成部1 5的定時信號,將由 各單元1 2 a檢出之檢查信號依序送到信號處理部丨6。
五、發明說明(10) 信號處理部1 6對來自橫向選擇部丨3的信號進行放大 步等信號處理後,將其遊至A/D轉換器17。 久同 A/D轉換器1 7以類比形式將自信號處理部丨6送出之 單元12a檢查信號變換為例如8位的數位信號,再以 固 號列方式輸出。當然也可將來自信號處理部16的^ = 直接輸出而無需通過A/D轉換器1 7。 "唬 此外,這些各個構成之信號輸出入,電力供應等# 由檢查晶片1的電極銲墊113來進行。 1疋错 其次,就檢查晶片的動作進行說明。圖7為以一個 2a為中心以說明檢查晶片之動作原理圖。 凡 而汲極則被連接於橫向選擇部1 3之上。甘 源極雖為開放狀態,作在檢杳砗I m +、t 。^ 電容"達到實際連接 查…由導電圖案61與輕合 此外,若藉由縱向選擇部14,自定 一 1 2 a時,則合a讲人、阳挪A 风丨i b k擇早凡 12a。 曰縱向選擇部14將信號送至閘極而啟動單元 此日年,若由探針52輸出檢查信號,則檢查娘 輸==!容。被輸入到源極中,然後°再V又 1—=擇==查 …、導電圖案時,檢杳作贫# 合 田早兀 a上 由此Μ 1 ^ ^查彳虎便會被輸入到源極。 以斤形成的檢查系統5 〇,將單 號,當作以A/D轉施哭17夕拆格名命早凡12a所檢測之信 轉換為17之變換程度作為階調的像素信號 五、發明說明(11) 可,=像資料,以顯示導電圖案61之形狀影像。檢 U由遠影像辨識導電圖案61是否有斷線’短路,缺“ 導電圖荦二^ 5 fA ’如上述.中’因檢查晶片1檢查面1 a到 =案61的距離短,故可獲得較鮮明之影 此點作說明。 「对對 圖8(a)為說明檢查面la到導電圖案61間的距離 2電圖案61到各單元12a間的電力線擴散樣態圖示”而 :強(度)則顯不於此情況下,出現於各單元…中之檢查信 時如荦到導電圖案61間的距離較長 时曰對導電圖案61正下方之單元12a以外的月,嘉留_ 10 進行檢查信號檢測。因此,如圖8 ( b), / 早兀1 2a 來自導雷円宏R1 丁 *田直^ )取得臨限值’並將 不自V電圖案61下方之周邊單元12a的 信號,以形成如圖9般的影像,如此一來 形:就不會明確顯現而是呈現一種較模糊二電像圖案61的 其次,圖10(a)為說明當檢查面1&到導 離較短時,導電圖案61到各單元12a間的带^案61間的距 圖示’而圖10(b)則顯示於此情況下:出顼f擴散樣態 之檢查信號強度。 ^兄下*現於各單元i2a中 時如Ξ二;ra到導電圖案61間的距離較短 才對V電圖案61正下方的單元12a以外周、嘉时一 檢查信號檢測的情況會減少。因此,如σ二凡,a '^丁 臨限值,將來自導電圖案61下方周圍;)’當取得 刀门囷妁早兀12a的檢查信 548402 五、發明說明(12) 號當作像素k號,形成士
形狀便會明確顯現。圖11-般的影像時’導電圖案61 如此’在檢查裝署A 距離縮短,使;元12j,將檢查面1a到導電圖案61間的 ,其結果除了提 ^己置在更接近導電圖案的位置上 出之信號作為像;的感度外’在形成以單元…檢 案形狀的效果。虎的影像時,也具有清楚顯示導電圖 此外’本實施形態中構 行檢測來自導雷图安偁珉雖、疋為了讓早兀12a自 針52,以非接觸除此之外還可以取代探 ^ AM Ψ ^ ^ ^式對導電圖案供應檢查信號(如本申 明人=中二之申請案號2000-33373 2 )。 之ί:位將檢查裝置“呆持在與導電圖案相向 視=κ為與本發明之—實施形態相關之保持具B之構造剖 π : 3 疋用以保持檢查裝置A,具有保持台20 1以及, Λ台2〇1之2〇1&上,且裝載有檢查裝置4之彈性材 上之;ΙΑ &壯、置在保持台2〇1上且具有用以規定彈性材202 外虞置Α之上限位置的爪部20仏保持構件203等。此 面且有裳置在保持台201上,與設置在檢查裝置A背 二通每性材2〇2之外部電極2e(參考圖4)相接觸之具彈 r又可移位之多數探針204。 狀ί持台2(H為一種上面之201a呈被封鎖狀態之中空角柱
I麵 90103533.ptd 第15頁
548402 五、發明說明(13) __ 彈性材202乃用以調整檢查裝置a之傾斜 置,為一種由橡膠、樹脂、海綿等具彈性/ 輕°亥檢查裝 保持部203藉由螺絲205以可自由拆卸 構成。 台如上’此外,其上端具有逆固定f保持 爪部2,内側與檢查裝η之封裝2 <段落部“相3 = 4 以規定檢查裝置A之上限位置。 式 在保持具B中,由於彈性材202與保持構 使被保持之檢查裝置A雖在往上移動時會受梏=, 限制,但藉由彈性材202之配合 動2件2〇3 程度之容許。 ^卜万移動传到一定 探針204之内部構造如圖18所示, 器2 04a,探針本體2〇4b以及,收容\请上之裝設 2 4c所構成,相對於裝設器2〇4a :: 2〇4c之增能力相抗衡以進 :粒W4b 了與弹頁 式移…此,即使是在: = 就是能進行彈性 本體204b前端也能維持在盘ϋ 相垃的狀您下,探針 由該構造所構成之保;具二\極相接觸的狀態。 性材202與保持構件2〇3的爪吊曰將檢查裝置Α保持在彈 愿入具有作為檢查對象之導電=間,將檢查裝置A以 來使用。itb時,才目對於雷回案61之電路基板中之方式 擠為傾斜狀態’彈性材2 、反:’檢查裝置” 裝置A之檢查面la亦可維姓—准持其弹性變形,而檢查 的位置上以保持檢查梦、一電路基板60表面略呈平形 即使檢查裝置A與保持;^ /此外,探針2〇4可伸縮自如, 持具B呈傾斜狀態,仍可維持其與外部 90103533.ptd 第16頁 548402
電極2 e之接觸。 圖1 3為顯不保持具B使用狀態之圖示,檢查裝置a沿著電 路基板6 0傾斜方向維持在只傾斜0之狀態。 由於保持具B可在接近電路基板6〇狀態下保持檢查裝置 t、,故,查面U之任一位置,均能被配置在與電路基板60 等距付位置上。如上所述,由檢查面丨a至電路基板6 〇的距 ,會影響檢查晶片1的感度,因此檢查面丨a上之所有位置 若能配置在與電路基板6〇等距的位置上,則可 12a之信號不穩定現象。 平合早兀 此外,保持具B中,由於探針2〇4可做彈性移位, :將其作為彈性材2〇2使用,在此情況下,檢查裝置A將被 裝載並保持在探針2 〇 4前端,故不需要彈性材2 〇 2。、 此外,由於保持具B可以接近電路基板6〇位置之 B保)持檢查裝置A ’所以亦可採用如圖14所示之構造(保〜寺具 保持具B,乃用以保持檢查裝置A,具有保持台2()ι 二固定於保持台201,之上面2〇la,之彈性材以及,固 彈ϋ材20 2上面,又具可制動檢查裝置人 動構件203,以及,固定在保持台2〇1,上,且貫制 ;〇「與制動構件203,,與設在檢查裝置八背面的 2^芩考圖4)相接觸具伸縮性之多數探針2〇4,。 和 該保持具B,乃藉由制動構件2〇3,來制動並 A。而且’如保持具B 一般,將檢查裝置“ 置 檢查對象之導電圖㈣之電路基板中之方式來使用有乍此為時
548402 五、發明說明(15) ’相對於電路基板6 〇,檢查裝置A即使被壓擠為傾斜狀態 ’彈性材2 02仍會維持其彈性變形,而檢查裝置a之檢查面 1 a亦可維持在與電路基板6 〇表面略呈平形的位置上以 檢查裝置A。 【發明之效果] 配置可對應作為檢查 晶片 如上述說明,本發明可將檢杳 對象之導電圖案之較佳位置上了 【元件編號之說明】 卜102 檢查晶片 la 檢查面 lb 、 102a 電極鲜塾 2^101 封裝 2a 、 101a 導片 2b 、 101b 凹部 2c 端面 2d 貫穿孔 2e 外部電極 2f 段落部 3、4 凸起電極 5 異向性導電體 6 導電體膜 11 控制部 12 單元群 12a 單元
548402 五、發明說明(16) 13 橫向選擇部 14 縱向選擇部 15 定時生成部 16 信號處理部 17 A/D轉換器 18 電源電路部 50 檢查系統 51 電腦 52 、 204 、 2 0 4’ 探針 53 切換器 60 > 200 電路基板 61 導電圖案 100、A 檢查裝置 103 搭接線 104 薄膜 201 ^ 20Γ 保持台 202 >202’ 彈性材 203 ^ 203, 保持構件 203a、20 3a’ 爪部 204a 安裝部 204b 安裝器 204c 彈簧 205 螺絲 B 保持具
\\312\2d-code\90-05\90103533.ptd 第19頁 548402
圖式簡單說明 圖1係說明與本發明一實施形態相關之檢查裝置A的概 平面圖。 ^ 圖2為圖1線γγ之邊緣剖視圖。 圖3係電極銲墊lb與導片2a接觸構造相關部份放大圖。 圖4係顯示封裝2之背面圖示。 圖5為檢查系統5 〇之概略圖。 圖6為檢查晶片1之内部方塊圖。 圖7係以一個單元丨2 a為中心以說明檢查晶片 作原理圖。 极宜動 圖8之(a)與(b)係用以說明當檢查面la至導電圖案Μ 距離較長時,來自導電圖案6丨之信號之形態圖示。〃之 圖9係顯示圖8狀態下之導電圖案61之影像圖示。 圖1〇之(a)以及(b)係用以說明當檢查面la至$雷 之距離較短時,來自導電圖案61之信號之形態=圖案61 圖11係顯示圖1 〇狀態下之導電圖案6丨之影二二。 圖1 2係顯示與本發明之一實施形態相 二不。 剖視圖。 <保持具B構造 圖1 3係說明使用保持具b時之樣態圖示。 圖14係顯示另一實例下之保持具B,構造 圖1 5係顯示先前之檢查裝置丨〇 〇之概略平圖 圖1 6為圖1 5線XX之邊緣剖視圖。 面圖 圖17為圖16之搭接線1〇3周邊詳細圖。 圖18係顯示探針204之構造圖。
90103533.ptd 第20頁
Claims (1)
- 548402 申睛專利範圍 — ^ ίI體’係設置在大致可覆蓋前述檢查晶月全體表面的 體=如申請專利範圍第】項之檢查裝置,其中,前述導電 ^二’係由與前述檢查晶片之檢查面大略呈平行的平面 乂成之導電體膜所構成。 述^如申請專利範圍第1項之檢查裝置,其中,以覆蓋前 ^双查晶片的整體表面的方式設置絕緣性膜。 穿·如申請專利範圍第】項之檢查裝置,其中,前述封 ΐ的^有由其表面貫通到裏面的貫穿孔、以及設置於内 外部電=電極,前述導片係介以前述貫穿孔電性連接前述 9·=申請專利範圍第丨至8項中任一項之檢查裝置,其 來於:述檢查晶片,係介以與該導電圖案之間的耦合電容 來仏測施加於前述導電圖案的檢查信號。 革谷 戒之多數感測器要素,係 個像素該感測器要素的影 其係用以保持使以非接觸 曰10.如申j青專利範圍第9項之檢查裝置’其中 曰曰片,具有用以檢測前述檢查 k細一 依據前述檢查信號,形成作為 像資料。 11 · 一種檢查裝置之保持具v六你用以保持 方式檢查電路基板導電圖案之檢杳更乂非接觸 裝置者,其特徵為包含有: -曰曰片予以封敎化的檢查 保持台; 設置於該保持台上面,且載置有前 材;以及 4細置衣置的彈性90103533(替換)-1.Ptd 第22頁 548402 申請專利範IS 裝設在前述保持台,且具有用以規 述檢查装置上限位置之爪部的保持構彳φ ^ \彈性材上之前 1 2·如,請專利範圍第1 1項之檢查事。 中,前述爪部,係藉由與前述檢查裝、置之保持具,其 以規定前述之上限位置。 、 〇 一部份相頂接, U•如申請專利範圍第Π或〗2項之於水 其中,具有設置於前述保持台上 欢一裝置之保持具, 設查Γ的電極相接的探二 彈性材並和裝 “ 針,具彈性且可移位 、忒叹於珂述檢查 •如申請專利範圍第丨丨 中,將以非接觸性方式檢查電:其查4裝置之保持具,直 予以封裝化的檢查裳置,:可:=電圖案之檢查晶片 式予以保持。 90103533(替換)-].ptd 第23 頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000041610A JP2001228192A (ja) | 2000-02-18 | 2000-02-18 | 検査装置及び検査装置の保持具 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW548402B true TW548402B (en) | 2003-08-21 |
Family
ID=18564825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090103533A TW548402B (en) | 2000-02-18 | 2001-02-16 | Tester and holder for tester |
Country Status (6)
Country | Link |
---|---|
US (1) | US6861863B2 (zh) |
JP (1) | JP2001228192A (zh) |
KR (1) | KR20020001775A (zh) |
CN (1) | CN1175274C (zh) |
TW (1) | TW548402B (zh) |
WO (1) | WO2001061368A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1220254C (zh) | 2001-12-07 | 2005-09-21 | 雅马哈株式会社 | 半导体器件的制造方法和用于制造半导体器件的设备 |
US7250781B2 (en) * | 2002-12-19 | 2007-07-31 | Fuji Xerox Co., Ltd. | Circuit board inspection device |
US7068039B2 (en) * | 2004-04-28 | 2006-06-27 | Agilent Technologies, Inc. | Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same |
US8269505B2 (en) * | 2009-12-15 | 2012-09-18 | International Business Machines Corporation | Locating short circuits in printed circuit boards |
KR20140070141A (ko) * | 2012-11-30 | 2014-06-10 | 삼성전자주식회사 | 열 방출 부를 갖는 반도체 패키지 |
KR101598271B1 (ko) * | 2013-07-26 | 2016-02-26 | 삼성전기주식회사 | 커패시터 내장형 프로브 카드용 기판 그 제조방법 및 프로브 카드 |
US20240375098A1 (en) * | 2022-06-30 | 2024-11-14 | Beijing Boe Sensor Technology Co., Ltd. | Microfluidic chip and detection system, detection method and manufacturing method therefor |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3787768A (en) * | 1970-12-25 | 1974-01-22 | Matsushita Electric Ind Co Ltd | Inspection apparatus for printed circuit boards |
JPS63152247U (zh) * | 1987-03-25 | 1988-10-06 | ||
DE3903060A1 (de) * | 1989-02-02 | 1990-08-09 | Minnesota Mining & Mfg | Vorrichtung zum pruefen von integrierten schaltungsanordnungen |
US5254953A (en) * | 1990-12-20 | 1993-10-19 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
US5173451A (en) * | 1991-06-04 | 1992-12-22 | Micron Technology, Inc. | Soft bond for semiconductor dies |
US5302891A (en) * | 1991-06-04 | 1994-04-12 | Micron Technology, Inc. | Discrete die burn-in for non-packaged die |
US5426372A (en) * | 1993-07-30 | 1995-06-20 | Genrad, Inc. | Probe for capacitive open-circuit tests |
US6229320B1 (en) * | 1994-11-18 | 2001-05-08 | Fujitsu Limited | IC socket, a test method using the same and an IC socket mounting mechanism |
US5702255A (en) * | 1995-11-03 | 1997-12-30 | Advanced Interconnections Corporation | Ball grid array socket assembly |
US5791914A (en) * | 1995-11-21 | 1998-08-11 | Loranger International Corporation | Electrical socket with floating guide plate |
JP3076245B2 (ja) * | 1996-06-07 | 2000-08-14 | 東京エレクトロン株式会社 | 検査ピンおよび検査装置 |
US6258609B1 (en) * | 1996-09-30 | 2001-07-10 | Micron Technology, Inc. | Method and system for making known good semiconductor dice |
JPH10223626A (ja) * | 1997-02-12 | 1998-08-21 | Hitachi Ltd | 半導体チップ,半導体チップの製造方法,半導体装置,電子装置 |
JP3080595B2 (ja) * | 1997-02-28 | 2000-08-28 | 日本電産リード株式会社 | 基板検査装置および基板検査方法 |
US6040702A (en) * | 1997-07-03 | 2000-03-21 | Micron Technology, Inc. | Carrier and system for testing bumped semiconductor components |
US6072326A (en) * | 1997-08-22 | 2000-06-06 | Micron Technology, Inc. | System for testing semiconductor components |
JPH11153638A (ja) * | 1997-11-25 | 1999-06-08 | Nihon Densan Riido Kk | 基板検査装置および基板検査方法 |
JP3175673B2 (ja) * | 1997-11-27 | 2001-06-11 | 日本電気株式会社 | 半導体素子を実装したフレキシブル回路基板ユニットの製造方法 |
US6018249A (en) * | 1997-12-11 | 2000-01-25 | Micron Technolgoy, Inc. | Test system with mechanical alignment for semiconductor chip scale packages and dice |
JP2000164646A (ja) * | 1998-11-30 | 2000-06-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6426642B1 (en) * | 1999-02-16 | 2002-07-30 | Micron Technology, Inc. | Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts |
US6242932B1 (en) * | 1999-02-19 | 2001-06-05 | Micron Technology, Inc. | Interposer for semiconductor components having contact balls |
US6525331B1 (en) * | 1999-12-01 | 2003-02-25 | Nanyang Technological University | Ball grid array (BGA) package on-line non-contact inspection method and system |
JP2001221824A (ja) | 2000-02-10 | 2001-08-17 | Oht Inc | 検査装置及び検査方法、検査ユニット |
JP2001235501A (ja) * | 2000-02-22 | 2001-08-31 | Oht Inc | 検査装置及びセンサ |
-
2000
- 2000-02-18 JP JP2000041610A patent/JP2001228192A/ja active Pending
-
2001
- 2001-02-16 CN CNB018000762A patent/CN1175274C/zh not_active Expired - Fee Related
- 2001-02-16 KR KR1020017011796A patent/KR20020001775A/ko not_active Application Discontinuation
- 2001-02-16 WO PCT/JP2001/001106 patent/WO2001061368A1/ja active Application Filing
- 2001-02-16 US US09/926,347 patent/US6861863B2/en not_active Expired - Fee Related
- 2001-02-16 TW TW090103533A patent/TW548402B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1175274C (zh) | 2004-11-10 |
US20020140445A1 (en) | 2002-10-03 |
US6861863B2 (en) | 2005-03-01 |
CN1358275A (zh) | 2002-07-10 |
KR20020001775A (ko) | 2002-01-09 |
JP2001228192A (ja) | 2001-08-24 |
WO2001061368A1 (fr) | 2001-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI223778B (en) | Apparatus for fingerprint image capture and method of making same | |
JP4036863B2 (ja) | 液晶ディスプレイパネルに接合した電子装置の接触抵抗を測る方法および、この測定方法用の液晶ディスプレイ | |
CN101271885B (zh) | 影像感测器封装及其应用的影像摄取装置 | |
US8400177B2 (en) | Device and method for testing display panel | |
TW510010B (en) | Semiconductor integrated circuit testing system and method | |
US7919782B2 (en) | Bonding structure of circuit substrate and instant circuit inspection method thereof | |
TW487954B (en) | Semiconductor chip tester and method of testing semiconductor chip | |
CN103869235A (zh) | 柔性测试装置及其测试方法 | |
TW548402B (en) | Tester and holder for tester | |
US6433360B1 (en) | Structure and method of testing failed or returned die to determine failure location and type | |
US11579501B2 (en) | LCOS structure and method of forming same | |
US20080096294A1 (en) | Integrated circuit structure, display module, and inspection method thereof | |
JPS60129729A (ja) | 液晶表示装置 | |
CN113573474B (zh) | 电路板结构以及显示装置 | |
TW201200878A (en) | Probe card | |
JP2000124263A (ja) | 半導体集積装置 | |
US20210048701A1 (en) | Liquid crystal display | |
US7408189B2 (en) | Method of testing FPC bonding yield and FPC having testing pads thereon | |
JPH0712890A (ja) | 半導体集積回路試験用ソケット | |
JPH05109821A (ja) | 半導体装置の実装構造及び半導体装置の実装方法並びに半導体装置の実装装置 | |
TWI282427B (en) | Substrate testing apparatus with full contact configuration and testing method using the same | |
EP0905521A2 (en) | Burn-in testing device | |
JP2003308516A (ja) | 指紋センサ及び電子機器 | |
KR100223156B1 (ko) | 접착상태 검사용 테스트범프와 테스트패드 | |
JPH05188085A (ja) | 回路検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |