[go: up one dir, main page]

KR20020001775A - 검사 장치 및 검사 장치의 보유 지지구 - Google Patents

검사 장치 및 검사 장치의 보유 지지구 Download PDF

Info

Publication number
KR20020001775A
KR20020001775A KR1020017011796A KR20017011796A KR20020001775A KR 20020001775 A KR20020001775 A KR 20020001775A KR 1020017011796 A KR1020017011796 A KR 1020017011796A KR 20017011796 A KR20017011796 A KR 20017011796A KR 20020001775 A KR20020001775 A KR 20020001775A
Authority
KR
South Korea
Prior art keywords
inspection
chip
holding
conductive pattern
inspection apparatus
Prior art date
Application number
KR1020017011796A
Other languages
English (en)
Inventor
이시오까쇼오고
후지이다쯔히사
Original Assignee
이시오까 쇼오고
오에이치티 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이시오까 쇼오고, 오에이치티 가부시끼가이샤 filed Critical 이시오까 쇼오고
Publication of KR20020001775A publication Critical patent/KR20020001775A/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 과제는 검사칩이 검사 대상인 도전 패턴에 대하여 적합하게 배치될 수 있는 검사 장치를 제공하는 것이다.
검사칩(1)의 전극 패드(1b)와 패키지(2)의 리드(2a)를 접속함에 있어서, 쌍방에 범프 전극(3, 4)을 설치하고, 범프 전극(3, 4)의 사이를 덮도록 이방성 도전체(5)를 설치하고, 범프 전극(3, 4)의 사이를 걸쳐 넘도록 이방성 도전체(5) 상에 도전체막(6)을 설치하고, 이방성 도전체(5)를 열압착함으로써 도전체막(6)과 범프 전극(3, 4)을 도통케 하는 구성을 채용함으로써, 검차 칩(1)의 표면을 얇게 설계할 수 있게 된다.

Description

검사 장치 및 검사 장치의 보유 지지구{TESTER AND HOLDER FOR TESTER}
회로 기판의 제조에 있어서는 기판 상에 도전 패턴을 입힌 후, 그 도전 패턴에 단선이나, 단락의 유무를 검사할 필요가 있다.
종래, 이와 같은 검사의 방법으로서는 도전 패턴의 양단부에 핀을 접촉시켜서 일단부측의 핀으로부터 도전 패턴에 전기 신호를 급전하고, 타단부측의 핀으로부터 그 전기 신호를 수전함으로써 도전 패턴의 도통 시험 등을 행하는 접촉식의 검사 방법이 알려져 있다.
그러나 최근에는 도전 패턴의 고밀도화에 의해, 각 도전 패턴에 핀을 정확하게 순차적으로 접촉시키는 것이 곤란한 상황이 되어 왔으므로, 수전측에서는 핀을 이용하지 않으며, 도전 패턴과 접촉하지 않고 전기 신호를 수전하는 비접촉식의 검사 방법이 제안되고 있다.
이 비접촉식 검사 방법은 검사 대상이 되는 도전 패턴의 일단부측에 도전 패턴에 접촉하는 핀을 배치하는 동시에 타단부측에서 도전 패턴에 비접촉으로 근접하여 센서를 배치한 후, 핀에 시간적으로 변화하는 전기 신호를 공급함으로써, 도전 패턴과 센서 사이에 개재하는 정전용량을 거쳐서 센서에 나타나는 전기 신호를 검출하여 도전 패턴의 단선 등을 검사하는 것이다.
여기에서, 이러한 센서를 구성하는 검사칩은 이용의 편의성을 높이기 위하여 통상 절열성 재료로 된 패키지에 탑재된다.
도15는 종래의 검사 장치(100)의 구성의 개략을 도시한 평면도이다. 또한, 도16은 도15의 XX선에 따른 단면도이다.
검사 장치(100)는 패키지(101)와, 패키지(101)에 탑재된 검사칩(102)과, 검사칩(102)의 표면에 설치된 절연성의 필름(104)을 구비한다.
패키지(101)는 본딩 와이어(103)를 통하여 검사칩(102)의 각 전극 패드(102a)에 접속된 복수의 리드(101a)를 구비하고, 검사 장치(100)의 제어 등을 행하는 컴퓨터 등은 상기 리드(101a)를 통하여 검사칩(102)에 제어 신호의 입력 또는 검사칩(102)으로부터의 신호의 검출 등을 행한다.
검사칩(102)은 패키지(101)의 오목부(101b) 내에 접착제 등으로 고정 부착되어 있으며, 그 검사면(도16에 있어서 상측면)이 노출하도록 되어 있다. 검사의 대상이 되는 회로 기판(200)은 상기 검사면과 대향하도록 검사 장치(100)의 상면에 배치된다.
필름(104)은 검사칩(102)의 검사면을 보호하는 동시에, 회로 기판(200)과 검사칩(102) 사이의 공극을 매우고, 도전 패턴으로부터의 신호를 보다 완전하게 검출하기 위해, 유전율을 공기층보다도 높이는 역할을 수행한다.
한편, 도전 패턴으로부터 양호한 신호를 얻기 위해서는 검사칩(102)의 검사면과 도전 패턴과의 거리가 가능한 한 짧은 쪽이, 즉 검사면이 가능한 한 도전 패턴에 근접한 쪽이 바람직한 것으로 알려져 있다. 따라서, 검사칩(102)을 패키지(101)에 의해 패키지화하는 경우에 있어서도 검사칩(102)의 검사면이 가능한 한 검사 장치(100)로부터 노출하도록 설계하는 것이 바람직하다.
그러나, 종래의 검사 장치(100)에서는 검사칩(102)의 전극 패드(102a)와 패키지(101)의 리드(101a)를 본딩 와이어(103)에 의해 접속하고 있으므로, 검사칩(102)의 검사면이 검사 대상이 되는 도전 패턴에 충분히 근접하도록 설계할 수 없다는 문제가 있다. 이것은 본딩 와이어(103)를 검사칩(102)의 주연(周緣)과 접촉하지 않도록 절곡할 필요가 있기 때문이다. 이러한 점을 도17을 이용하여 설명한다. 도17은 도16의 본딩 와이어(103)의 주변을 상세하게 도시한 도면이다.
본딩 와이어(103)는 센서 칩(102)의 주연으로부터 이격하도록 높이 h1 만큼 산형으로 형성되어 있다. 이 경우, 전극 패드(102a)와 본딩 와이어(103)는 통상 초음파 열압착되지만, 전극 패드(102a)의 재료(통상, 알루미늄)와 본딩 와이어(103)의 재료금속이 공융하고, 절곡에 대하여 무르게 되기 때문에, 높이 h1으로서는 약 150 ㎛의 높이가 필요하게 된다.
이 결과, 검사칩(102)의 검사면과 회로 기판(200)과의 사이는 적어도 h1 정도 거리를 두어야만 해, 더욱이 본딩 와이어(103)의 정점 부분과 회로 기판(200)이 접촉하지 않도록 여유를 생각해서, 결국 검사칩(103)의 검사면과 회로 기판(200)은 h2(>h1) 정도 거리를 두어야만 된다.
이로 인해, 종래의 검사 장치(100)의 구성에서는 검사칩(102)의 검사면을 도전 패턴에 충분히 근접하도록 설계할 수 없다는 문제가 있었다.
또한, 도전 패턴으로부터 양호한 신호를 얻기 위해서는 검사 장치(100)는 그 사용에 있어서, 검사칩(102)의 검사면이 도전 패턴과 사실상 평행하게 배치되도록 보유 지지되는 것이 바람직하다.
따라서, 본 발명의 목적은 검사칩이 검사 대상인 도전 패턴에 대하여 적합하게 배치될 수 있는 검사 장치 및 검사 장치의 보유 지지구를 제공하는 데 있다.
본 발명은 회로 기판의 도전 패턴의 비접촉 검사에 이용하는 검사 장치 및 검사 장치의 보유 지지구에 관한 것으로, 특히 검사칩의 패키지화 및 그 배치에 관한 것이다.
도1은 본 발명의 일실시 형태에 관한 검사 장치(A)의 개략을 도시한 평면도이다.
도2는 도1의 YY선에 따른 단면도이다.
도3은 전극 패드(1b)와 리드(2a)의 접속 구조에 관계된 부분의 확대도이다.
도4는 패키지(2)의 이면을 도시한 도면이다.
도5는 검사 시스템(50)의 개략도이다.
도6은 검사칩(1)의 내부 블럭도이다.
도7은 하나의 셀(12a)을 중심으로 하여 설명한 검사칩(1)에 의한 검사의 동작 원리도이다.
도8의 (a) 및 (b)는 검사면(1a)으로부터 도전 패턴(61)까지의 거리가 먼 경우의 도전 패턴(61)으로부터의 신호의 태양을 도시한 도면이다.
도9는 도8의 경우에 있어서의 도전 패턴(61)의 화상을 도시한 도면이다.
도10의 (a) 및 (b)는 검사면(1a)으로부터 도전 패턴(61)까지의 거리가 가까운 경우의 도전 패턴(61)으로부터의 신호의 태양을 도시한 도면이다.
도11은 도10의 경우에 있어서 도전 패턴(61)의 화상을 도시한 도면이다.
도12는 본 발명의 일실시 형태에 관한 보유 지지구(B)의 구성을 도시한 단면도이다.
도13은 보유 지지구(B)의 사용시의 태양을 도시한 도면이다.
도14는 다른 예의 보유 지지구(B')의 구성을 도시한 단면도이다.
도15는 종래의 검사 장치(100)의 구성의 개략을 도시한 평면도이다.
도16은 도15의 XX선에 따른 단면도이다.
도17은 도16의 본딩 와이어(103)의 주변을 상세하게 도시한 도면이다.
도18은 프로브(204)의 구조를 도시한 도면이다.
본 발명에 따르면, 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사칩과, 상기 검사칩의 검사면이 노출하도록 상기 검사칩이 탑재된 절연성 패키지와, 상기 검사칩의 전극 패드 마다 설치된 칩측 범프 전극과, 상기 패키지의 리드에 설치된 패키지측 범프 전극과, 적어도 상기 칩측 범프 전극과 상기 패키지측 범프 전극을 각각 덥도록 설치된 이방성 도전체와, 상기 이방성 도전체 상에 위치하고 상기 칩측 범프 전극으로부터 상기 패키지측 범프 전극에 이르기 까지의 사이에 설치된 도전체층을 구비하고, 상기 이방성 도전체가 상기 도전체층과 상기 칩측 범프 전극의 사이 및 상기 도전체층과 상기 패키지측 범프 전극의 사이에 있어서 열압착됨으로써 상기 도전체층을 통하여 상기 칩측 범프 전극과 상기 패키지측 범프 전극이 전기적으로 접속된 것을 특징으로 하는 검사 장치가 제공된다.
또한 본 발명에 따르면, 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사칩을 패키지화한 검사 장치를 보유 지지하기 위한 보유 지지구로서, 보유 지지대와, 상기 보유 지지대의 상면에 설치되고 상기 검사 장치가 놓여진 탄성재와, 상기 보유 지지대에 부착되고 또한 상기 탄성재 상의 상기 검사 장치의 상한 위치를 규정하는 갈고리부를 갖는 보유 지지 부재를 구비한 것을 특징으로 하는 검사 장치의 보유 지지구가 제공된다.
또한 본 발명에 따르면, 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사칩을 패키지화한 검사 장치를 보유 지지하기 위한 보유 지지구로서, 보유 지지대와, 상기 보유 지지대의 상면에 고정된 탄성재와, 상기 탄성재의 상면에 고정되고 상기 검사 장치를 걸어 고정하는 계지 부재를 구비한 것을 특징으로 하는 검사 장치의 보유 지지구가 제공된다.
또한 본 발명에 따르면, 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사칩을 패키지화한 검사 장치를 경사 가능하게 보유 지지하는 것을 특징으로 하는 검사 장치의 보유 지지구가 제공된다.
또한 본 발명에 따르면, 회로 기판의 도전 패턴을 비접촉식으로 검사하기 위한 검사칩을 패키지화한 검사 장치를 보유 지지하기 위한 보유 지지구로서, 보유 지지대와, 상기 보유 지지대가 설치되고, 그 선단부가 상기 검사 장치의 전극에 접촉하면서 또한 상기 검사 장치를 지지하는 복수의 프로브와, 상기 보유 지지대에 부착되고 또한 상기 탄성재 상의 상기 검사 장치의 상한 위치를 규정하는 갈고리부를 갖는 보유 지지 부재를 구비하고, 각각의 상기 프로브는 탄성적으로 변위 가능하도록 상기 검사 장치에 부착된 것을 특징으로 하는 검사 장치의 보유 지지구가 제공된다.
이하, 본 발명의 적합한 실시 형태를 첨부한 도면에 따라서 설명한다.
도1은 본 발명의 일실시 형태에 관한 검사 장치(A)의 개략을 도시한 평면도(일부 생략)이고, 도2는 도1의 YY선을 따른 단면도이다.
검사 장치(A)는 검사칩(1)과, 검사칩(1)이 그 검사면(1a)이 노출되도록 탑재된 패키지(2)와, 검사칩(1)의 전극 패드(1b) 마다 설치된 범프 전극(3)과, 패키지(2)의 리드(2a)에 설치된 범프 전극(4)과, 적어도 범프 전극(3, 4)을 덮도록 설치된 이방성 도전체(5)와, 범프 전극(3)과 범프 전극(4) 사이를 걸쳐 넘도록 설치된 도전체막(6)과, 절연성 필름(7)을 구비한다.
패키지(2)는 플라스틱 등으로 형성된 절연성이 있는 것으로, 그 표면측의 중앙부에 오목부(2b)를 갖고 있으며, 그 오목부(2b)에 검사칩(1)이 매몰되도록 탑재되어 있다. 또, 리드(2a)가 설치된 가장자리 면(2c)은 탑재된 검사칩(1)의 표면과 사실상 동일 평면으로 되어 있다. 이것은 전극 패드(1b)와 리드(2a)의 높이를 사실상 맞추기 위한 것이다.
더욱이 패키지(2)는 각 리드(2a)에 접속되어 그 표면으로부터 이면으로 관통한 관통 구멍(2d)을 갖는다. 관통 구멍(2d)은 패키지(2)의 이면에 설치되어 외부의 컴퓨터 등과 접속되는 외부 전극(2e)과 접속되어 있다. 도4는 패키지(2)의 이면을 도시한 도면이며, 관통 구멍(2d)과 접속된 복수의 외부 전극(2e)이 덮혀져 있다. 검사 장치(A)를 이용하여 검사를 행하는 컴퓨터 등은 이 외부 전극(2e)에 신호를 공급하거나, 또는 외부 전극(2e)으로부터 신호를 검출함으로써, 회로 기판의 도전 팬턴의 검사를 행하는 것이 가능하다. 또한, 페키지(2)의 측면은 검사 장치 (A)를 고정하기 위한 단락부(2f)를 구비한다.
검사칩(1)은 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 칩으로, 상술한 패키지(2)의 오목부(2b)의 바닥에 접착제 등으로 고정된다. 검사칩(1)의 전극 패드(1b)는 검사칩(1)의 표면에 설치되어 검사칩(1)의 내부 회로에 접속되어 있고, 이 전극 패트(1b)를 통하여 검사칩(1)에 신호의 공급 또는 검사칩(1)으로부터 신호의 검출 등을 함으로써 검사칩(1)의 제어 혹은 검사 신호의 취득이 가능하게 된다.
절연성 필름(7)은 검사칩(1)의 보호 및 검사칩(1)의 검사면(1a)과 검사 대상이 되는 도전 패턴 사이의 유전율을 높이기 위해서 설치된 것이나, 반드시 필요한 것은 아니다.
다음으로, 검사칩(1)의 전극 패드(1b)와 패키지(2)의 리드(2a)와의 접속 구조에 대하여 설명한다. 도3은 관련 접속 구조에 관계된 부분을 확대한 도면이다.
전극 패드(1b) 상에는 범프 전극(3)이 설치되고, 또한 대응하는 리드(2a) 상에는 범프 전극(4)이 설치되어 있다. 범프 전극(3, 4)으로서는 금으로 된 범프 등을 채용할 수 있다.
또한, 범프 전극(3, 4)을 덮도록 이방성 도전체(5)가 설치되어 있다. 이방성 도전체(5)는 수지 재료에 도전성 미립자를 혼입한 것으로, 통상 도전성을 갖지 않으나 열압착하면, 그 압착 방향으로만 도전성을 발휘하는 것이다.
게다가, 이방성 도전체(5)의 표면에는 범프 전극(3, 4)의 사이를 걸쳐 넘도록 도전체층으로서의 도전체막(6)이 설치되어 있다. 이 도전체막(6)으로서는 도전성을 갖는 금속막 등을 들 수 있다.
그리고, 도전체막(6)과, 각 범프 전극(3, 4) 사이에 있어서는 이방성 도전체(5)는 열압착되어 있다. 그 결과, 범프 전극(3)과 도전체막(6)과의 사이 및 범프 전극(4)과 도전체막(6)과의 사이에서는 이방성 도전체(5)의 도전성 미립자가 범프 전극(3, 4)과 도전체막(6)의 양쪽에서 접촉하고, 이들이 전기적으로 접속되어, 계속하여 범프 전극(3, 4)의 사이가 전기적으로 접속되게 된다.
한편, 검사칩(1)과 도전막(6)의사이에서는 이방성 도전체(5)가 개재함으로써 비도전성이 보유 지지되므로, 양자가 단락하는 일도 없다.
이 경우, 도전막(6)은 본딩 와이어와 같이 절곡할 필요도 없고, 오히려 극히 얇게 형성하는 것이 가능하므로, 검사칩(1)의 검사면(1a)으로부터 회로 기판(도시하지 않음)까지의 거리(h)를 충분히 짧게 설계하는 것이 가능하다. 구체적으로는, 종래의 본딩 와이어를 이용한 경우의 거리(h)가 150 내지 200 미크론인 것에 반해, 도3의 예에서는 50 미크론 정도까지 짧게 하는 것이 가능하다.
또, 이와 같은 접속 구조의 제조 방법에 대하여 간단히 설명하면, 우선 범프 전극(3, 4)을 각각 전극 패드(1b), 리드(2a)에 설치한 후[검사칩(1)을 패키지(2)에탑재하기까지 설치해도 좋음], 이방성 도전체(5)를 적어도 범프 전극(3, 4)이 파묻히도록 패키지(2)의 표면에 도포 등을 한다.
그 후, 범프 전극(3, 4)의 사이를 걸쳐 넘도록 이방성 도전체(5) 상에 도전체막(6)을 붙이고, 이방성 도전체(5)를 열압착함으로써 종료한다. 게다가, 그 때 도전체막(6)이 범프 전극(3, 4)에 접촉되어도 문제는 없다.
또, 검사 장치(A)에서는 이 이방성 도전체(5)를 검사칩(1)의 검사면(1a)에 이르기까지 설치하고 있으나, 적어도 범프 전극(3, 4)을 각각 덮도록 설치하면 충분하다. 이러한 경우라도, 도전체막(6)을 통하여 범프 전극(3, 4)의 사이를 전기적으로 접속하는 것이 가능한 동시에, 범프 전극(3, 4) 혹은 이방성 도전체(5)의 높이에 의해 도전체막(6)이 검사칩(1)과 단락하는 것을 방지할 수 있기 때문이다.
단, 이방성 도전체(5)를 적어도 범프 전극(3)으로부터 범프 전극(4)에 이르기 까지의 사이에 설치하면, 상술한 바와 같이 도전체막(6)과 검사칩(1) 사이에 이방성 도전체(5)가 개재하게 되므로, 양자의 단락을 보다 확실하게 방지할 수 있다.
또한, 제조시에 있어서는 검사면(1a)에 이르기까지 설치하는 쪽이 그 설치 부위 등의 위치 결정을 필요로 하지 않아 편리하고, 게다가 검사면(1a) 상에도 이방성 도전체(5)가 존재하면 검사면(1a)과 회로 기판 사이의 유전율을 향상할 수 있다는 이점이 있다.
다음으로, 검사 장치(A)를 이용한 도전 패턴의 검사 방법의 일예에 대하여 설명한다. 도5는 검사 장치(A)를 이용한 검사 시스템(50)의 개략도이다.
검사 시스템(50)은 회로 기판(60)에 입혀진 도전 패턴(61)을 검사하기 위한장치로서, 검사 장치(A)와, 컴퓨터(51)와, 도전 패턴(61)에 검사 신호를 공급하기 위한 프로브(52)와, 프로브(52)에 검사 신호의 공급을 절환하는 절환기(53)를 구비한다.
컴퓨터(51)는 절환기(53)의 제어, 검사 신호의 발생 및 검사 장치(A)로부터의 신호를 검출하고, 도전 패턴(61)의 단선, 단락, 누락 등을 검출한다.
검사 장치(A)는 도전 패턴(61)에 공급된 검사 신호를, 도전 패턴(61)과의 사이의 결합 용량을 통하여 검출하고, 컴퓨터(51)로 송신하는 것이다.
도6은 검사 장치(A)의 검사칩(1)의 내부 블록도이다.
검사칩(1)은 제어부(11)와, 복수의 셀(12a)로 된 셀군(12)과, 셀(12a)의 선택을 하기 위한 종선택부(14)와, 셀(12a)의 선택 및 신호를 뽑아내는 횡선택부(13)와, 각 셀(12a)을 선택하기 위한 선택 신호를 발생하는 타이밍 생성부(15)와, 횡선택부(13)로 부터의 신호를 처리하는 신호 처리부(16)와, 신호 처리부(16)로부터의 신호를 A/D 변환하기 위한 A/D 컨버터(17)와, 검사칩(1)을 구동하는 전력을 공급하기 위한 전원 회로부(18)를 구비한다.
제어부(11)는 컴퓨터(51)로부터의 제어 신호에 따라서 검사칩(1)의 동작을 제어하기 위한 것이다.
셀(12a)은 검사칩(1)의 검사면(1a)에 따라서 매트릭스형(종480 × 횡640개)으로 배치되는 것으로, 프로브(52)로부터 도전 패턴(61)에 공급된 검사 신호를 비접촉으로 검출하기 위한 것이다.
타이밍 생성부(15)는 컴퓨터(51)로부터 수직 동기 신호(Vsync), 수평 동기신호(Hsync) 및 기준 신호(Dclk)를 공급받아, 종선택부(14) 및 횡선택부(13)에 어느 셀(12a)로부터의 신호를 뽑아낼 것인가 정하는 타이밍 신호를 공급한다.
종선택부(14)는 타이밍 생성부(15)로부터의 타이밍 신호에 따라서, 셀군(12)의 적어도 하나의 행을 온(ON)시킨다.
횡선택부(13)는 타이밍 생성부(15)로부터의 타이밍 신호에 따라서, 각 셀(12a)로부터 검출된 검사 신호를 신호 처리부(16)에 순차로 송출한다.
신호 처리부(16)는 횡선택부(13)로부터의 신호에 대하여, 증폭, 홀드 등의 신호 처리를 행하고, A/D 컨버터(17)에 송출한다.
A/D 컨버터(17)는 신호 처리부(16)로부터 아날로그 형식으로 송출된 각 셀(12a)의 검사 신호를 예를 들어 8비트의 디지털 신호로 변환하고, 시리얼 신호열로서 출력한다. 다만, 신호 처리부(16)로부터의 아날로그 신호를, A/D 컨버터(17)을 통과시키지 않고 직접 출력하도록 해도 좋은 것은 물론이다.
또, 이들의 각 구성 신호의 입출력, 전력의 공급 등은 검사칩(1)의 전극 패드(1b)를 통하여 행해진다.
다음으로, 검사칩(1)의 동작에 대하여 설명한다. 도7은 하나의 셀(12a)을 중심으로 설명한 검사칩(1)에 의한 검사의 동작 원리도이다.
셀(12a)은 MOS형의 반도체 소자이고, 게이트가 종선택부(14)에 접속되어 있고, 드레인이 횡선택부(13)에 접속되어 있다. 소스는 개방되어 있으나, 검사시에 있어서는 도전 패턴(61)과 결합 용량(C)을 통하여 실질적으로 접속되게 된다.
그리고, 타이밍 생성부(15)에 의해 종선택부(14)을 통하여 셀(12a)이 선택되면 종선택부(14)로부터 게이트에 신호가 송출되어 셀(12a)은 온(ON)이 된다.
이 때, 프로브(52)로부터 검사 신호가 출력되어 있으면, 도전 패턴(61) 및 결합 용량(C)을 통하여 검사 신호가 소스에 입력되고, 이것이 드레인으로부터 횡선택부(13)에 출력된다. 출력된 검사 신호는 신호 처리부(16)에서 신호 처리되어, A/D 컨버터(17)에 송출된다. 또한, 셀(12a) 상에 도전 패턴(61)이 존재하지 않는 경우, 검사 신호는 소스에 입력되지 않게 된다.
이러한 구성으로 이루어지는 검사 시스템(50)에는, 각 셀(12a)에 의해 검출된 신호를 A/D 컨버터(17)의 변환 정도를 계조하는 하나의 화소 신호로서 화상 데이터를 작성하고, 도전 패턴(61)의 형상을 나타내는 화상을 표시할 수 있다. 검사자는 그 화상을 보고 도전 패턴(61)에 단선과 단락, 누락 등이 있는가는 식별할 수 있다.
이 때, 검사 장치(A)에는 상술한 바와 같이, 검사칩(1)의 검사면(1a)으로부터 도전 패턴(61)까지의 거리가 짧으므로, 선명하고 예리한 화상을 얻을 수 있다. 이하, 이 점을 설명한다.
도8의 (a)는 검사면(1a)으로부터 도전 패턴(61)까지의 거리가 먼 경우의, 도전 패턴(61)으로부터 각 셀(12a)에 이르는 전기력선의 확산 태양을 도시한 도면이고, 도8의 (b)는 이 경우에 각 셀(12a)에 나타나는 검사 신호의 강도를 나타낸 것이다.
도8의 (a)에 도시한 바와 같이, 검사면(1a)으로부터 도전 패턴(61)까지의 거리가 먼 경우, 도전 패턴(61) 바로 아래의 셀(12a) 이외의 주변 셀(12a)까지 검사신호를 검출하게 된다. 이로 인해 도8의 (b)와 같은 임계치를 취하여, 도전 패턴(61) 하부 주변의 셀(12a)로부터의 검사 신호를 화소 신호로 하여, 도9와 같이 화상을 형성하면, 도전 패턴(61)의 형상이 명확하게 나타나지 않고, 약간 희미한 화상이 된다.
다음으로, 도10의 (a)는 검사면(1a)으로부터 도전 패턴(61)까지의 거리가 짧은 경우, 도전 패턴(61)의 바로 아래의 셀(12a)에 이르는 전기력선을 확산 태양을 도시한 도면이고, 도10의 (b)는 이 경우에 각 셀(12a)에 나타나는 검사 신호의 강도를 도시한 것이다.
도8의 (a)에 도시한 바와 같이, 검사면(1a)으로부터 도전 패턴(61)까지의 거리가 짧은 경우, 도전 패턴(61) 바로 아래의 셀(12a) 이외의 주변 셀(12a)이 검사 신호를 검출하는 것이 저감되게 된다. 이 때문에, 도10의 (b)와 같이 임계치를 취하고, 도전 패턴(61) 하부 주변의 셀(12a)로부터의 검사 신호를 화소 신호로 하여, 도11과 같은 화상을 형성하면, 도전 패턴(61)의 형상이 선명하고 예리하게 나타난 화상이 된다.
이와 같이, 검사 장치(A)에는 검사면(1a)으로부터 도전 패턴까지의 거리를 짧게 구성하고, 셀(12a)을 도전 패턴에 대하여 보다 근접하게 배치 가능한 결과, 셀(12a)의 감도를 향상시키는 것이 가능한 이외에, 셀(12a)이 검출한 신호를 화소 신호로 한 화상을 형성하는 경우에, 도전 패턴의 형상을 선명하고 예리하게 나타낼 수 있다는 효과도 있다.
게다가, 본 실시 형태에서는 셀(12a)을 오로지 도전 패턴(61)으로부터의 신호를 검출하는 것만을 위하여 이용하도록 구성하였으나, 이와 함께 프로브(52) 대신에 도전 패턴(61)에 비접촉으로 검사 신호를 공급하기 위하여 구성하는 것도 가능하다(예를 들어, 본 출원인의 출원인 출원 번호2000-333732).
다음으로, 검사시에 검사 장치(A)를 도전 패턴을 향하여 적절하게 보유 지지하는 보유 지지구에 대하여 설명한다.
도12는 본 발명의 일실시 형태에 관한 보유 지지구(B)의 구성을 도시한 단면도이다.
보유 지지구(B)는 검사 장치(A)를 보유 지지하기 위한 것으로, 보유 지지대(201)와, 보유 지지대(201)의 상면(201a)에 설치되고 또한 검사 장치(A)가 놓여진 탄성재(202)와, 보유 지지대(201)에 부착되고 또한 탄성재(202) 상의 검사 장치(A)의 상한 위치를 규정하는 갈고리부(203a)를 갖는 보유 지지 부재(203)를 구비한다. 또한, 보유 지지대(201)에 부착되고 또한 탄성재(202)를 관통하여 검사 장치(A)의 이면에 설치된 외부 전극(2e)(도4 참조)에 접촉하는 탄성적으로 변위 가능한 복수의 프로브(204)을 구비한다.
보유 지지대(201)는 상면(201a)이 봉쇄된 중공 각주형인 것이다.
탄성재(202)는 검사 장치(A)의 경사를 흡수하면서 이것을 지지하기 위한 것으로, 고무, 수지, 스폰지 등의 탄성을 갖는 재료로 이루어진다.
보유 지지 부재(203)는 나사(205)에 의해 착탈이 자유롭게 보유 지지대(201)에 고정되고, 또한 상단부에 역 L 자형의 갈고리부(203a)를 갖고, 그 갈고리부(203a)의 내측이 검사 장치 (A)의 패키지(2)의 단락부(2f)에 접촉함으로써검사 장치(A)의 상한 위치를 규정한다.
보유 지지구(B)에서는, 탄성재(202)와 보유 지지 부재(203)의 존재에 의해 보유 지지되는 검사 장치(A)의 도12의 상방향으로의 이동은 보유 지지 부재(203)에 의해 제한되나, 하방향으로의 이동은 탄성재(202)에 의해 어느 정도 허용된다.
프로브(204)는 도18에 그 내부 구조를 도시한 바와 같이, 중공 원통 상의 부착구(204a)와, 프로브 본체(204b)와, 부착구(204) 내에 수용된 스프링(204c)으로 되어 있고, 부착구(204a)에 대하여 프로브 본체(204b)가 스프링(204c)의 힘에 저항하여 상하 운동, 즉 탄성적으로 변위하는 것이 가능하다. 이 때문에 프로브 본체(204)의 선단부는 검사 장치(A)가 기울어져도 항상 외부 전극(2e)과의 접촉을 유지할 수 있다.
이러한 구성으로 이루어지는 보유 지지구(B)는 통상시에는 검사 장치(A)를 탄성재(202)와 보유 지지 부재(203)의 갈고리부(203a)의 사이에서 끼워서 지지하고, 검사 장치(A)를 검사 대상이 되는 도전 패턴(61)을 갖는 회로 기판에 눌러서 사용한다. 이 때, 회로 기판에 대하여 검사 장치(A)가 기울어져 눌려졌다고 해도, 탄성재(202)가 탄성 변형하고, 검사 장치(A)의 검사면(1a)이 회로 기판(60)의 표면에 대하여 거의 평형이 되는 위치를 유지하면서 검사 장치(A)를 보유 지지한다. 또한, 프로브(204)는 신축이 자유로우므로, 검사 장치(A)가 보유 지지구(B)에 대하여 기울어져 있어도, 그 외부 전극(2e)과의 접촉을 유지할 수 있다.
도13은 보유 지지구(B)의 사용시의 태양을 도시한 도면이고, 검사 장치(A)는 회로 기판 (60)의 경사에 따라서,θ만큼 비스듬하게 보유 지지되어 있다.
보유 지지구(B)에 따르면, 이와 같이 회로 기판(60)에 꼭 맞게 검사 장치(A)를 보유 지지할 수 있으므로, 검사면(1a)의 어떠한 위치도 회로 기판(60)으로부터 등거리에 배치되게 된다. 상술한 바와 같이, 검사면(1a)으로부터 회로 기판(60)까지의 거리는 검사칩(1)의 감도 등에 영향을 미치므로, 검사면(1a) 상의 모든 위치가 회로 기판(60)으로부터 등거리에 배치되면, 각 셀(12a)로부터의 신호의 편차를 저감할 수 있다.
또한, 보유 지지구(B)에서는 프로브(204)가 탄성적으로 변위하므로, 이것을 탄성재(202)로서도 이용할 수 있으며, 이 경우 검사 장치(A)는 프로브(204)의 선단부에 재치되어 지지되므로 탄성재(202)는 불필요해진다.
게다가, 보유 지지구(B)는 회로 기판(60)에 꼭 맞게 검사 장치(A)를 보유 지지할 수 있으면 족하므로, 예를 들어 도14에 도시한 구성(보유 지지구 B')도 채용할 수 있다.
보유 지지구(B')는, 검사 장치(A)를 보유 지지하기 위한 것으로서, 보유 지지대(201')와, 보유 지지대(201')의 상면(201a')에 고정된 탄성재(202')와, 탄성재(202')의 상면에 고정되고 또한 검사 장치(A)를 계지하기 위한 갈고리부(203a')를 갖는 계지 부재(203')와, 보유 지지대(201')에 고정되고 탄성재(202') 및 계지 부재(203')를 관통하여, 검사 장치(A)의 이면에 설치된 외부 전극(2e)(도4 참조)에 접촉하는 신축 가능한 보수의 프로브(204')를 구비한다.
이 보유 지지구(B')는 계지 부재(203')에 의해 검사 장치(A)를 계지하여 보유 지지한다. 그리고, 보유 지지구(B)와 마찬가지로 검사 장치(A)를 검사 대상이되는 전극 패턴(61)을 갖는 회로 기판(60)에 눌러서 사용하고, 회로 기판(60)에 대하여 검사 장치(A)가 경사지게 눌러지더라도 탄성재(202')가 탄성 변형하여 검사 장치(A)의 검사면(1a)이 회로 기판(60)의 표면에 대하여 사실상 평행하게 되는 위치를 유지하면서 검사 장치(A)를 보유 지지할 수 있다.
앞에서 설명한 바와 같이, 본 발명에 따르면 검사칩을 검사 대상인 도전 패턴에 대하여 적합하게 배치하는 것이 가능하다.

Claims (16)

  1. 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사칩과, 상기 검사칩의 검사면이 노출하도록 상기 검사칩이 탑재된 절연성 패키지와, 상기 검사칩의 전극 패드 마다 설치된 칩측 범프 전극과, 상기 패키지의 리드에 설치된 패키지측 범프 전극과, 적어도 상기 칩측 범프 전극과 상기 패키지측 범프 전극을 각각 덥도록 설치된 이방성 도전체와, 상기 이방성 도전체 상에 위치하고 상기 칩측 범프 전극으로부터 상기 패키지측 범프 전극에 이르기 까지의 사이에 설치된 도전체층을 구비하고,
    상기 이방성 도전체가 상기 도전체층과 상기 칩측 범프 전극의 사이 및 상기 도전체층과 상기 패키지측 범프 전극의 사이에 있어서 열압착됨으로써 상기 도전체층을 통하여 상기 칩측 범프 전극과 상기 패키지측 범프 전극이 전기적으로 접속된 것을 특징으로 하는 검사 장치.
  2. 제1항에 있어서, 상기 패키지는 그 표면측에 오목부를 갖고, 상기 검사칩은 상기 오목부에 매몰하도록 탑재된 것을 특징으로 하는 검사 장치.
  3. 제2항에 있어서, 상기 패키지의 표면측의 가장자리면은 탑재된 상기 검사칩의 검사면과 사실상 동일 평면을 이루고 있는 것을 특징으로 하는 검사 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 이방성 도전체는 상기 칩측 범프 전극으로부터 상기 패키지측 범프 전극에 이르기 까지의 사이에 설치된 것을 특징으로 하는 검사 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 이방성 도전체는 상기 검사칩 표면 전체를 사실상 덮도록 설치된 것을 특징으로 하는 검사 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 도전체층은 상기 검사칩의 검사면과 사실상 평행하게 평면적으로 형성된 도전체막으로 구성된 것을 특징으로 하는 검사 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 검사칩의 표면 전체를 사실상 덮도록 절연성 막을 설치한 것을 특징으로 하는 검사 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 패키지는 그 표면으로부터 이면으로 통하는 관통 구멍과 상기 이면에 설치된 외부 전극을 갖고,
    상기 리드는 상기 관통 구멍을 통하여 상기 외부 전극에 전기적으로 접속된 것을 특징으로 하는 검사 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 검사칩은 상기 도전 패턴에인가된 검사 신호를 상기 도전 패턴과의 사이의 결합 용량을 통하여 검출하는 것을 특징으로 하는 검사 장치.
  10. 제9항에 있어서, 상기 검사칩은 상기 검사 신호를 검출하는 복수의 셀 요소를 갖고, 상기 검사 신호에 의거하여 상기 셀 요소를 하나의 화소로 하는 화상 데이터를 생성하는 것을 특징으로 하는 검사 장치.
  11. 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사칩을 패키지화한 검사 장치를 보유 지지하기 위한 보유 지지구로서,
    보유 지지대와, 상기 보유 지지대의 상면에 설치되고 또한 상기 검사 장치가 놓여진 탄성재와, 상기 보유 지지대에 부착되고 또한 상기 탄성재 상의 상기 검사 장치의 상한 위치를 규정하는 갈고리부를 갖는 보유 지지 부재를 구비한 것을 특징으로 하는 검사 장치의 보유 지지구.
  12. 제11항에 있어서, 상기 갈고리부는 상기 검사 장치의 일부에 접촉함으로써, 상기 상한 위치를 규정하는 것을 특징으로 하는 검사 장치의 보유 지지구.
  13. 제11항 또는 제12항에 있어서, 상기 보유 지지대에 부착되고 상기 탄성재를 관통하여 상기 검사 장치에 설치된 전극에 접촉하는 프로브를 구비하고, 상기 프로브는 탄성적으로 변위 가능하게 상기 검사 장치에 부착된 것을 특징으로 하는 보유지지구.
  14. 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사칩을 패키지화한 검사 장치를 보유 지지하기 위한 보유 지지구로서,
    보유 지지대와, 상기 보유 지지대의 상면에 고정된 탄성재와, 상기 탄성재의 상면에 고정되고 또한 상기 검사 장치를 계지하는 계지 부재를 구비한 것을 특징으로 하는 검사 장치의 보유 지지구.
  15. 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사칩을 패키지화한 검사 장치를 경사 가능하게 보유 지지하는 것을 특징으로 하는 검사 장치의 보유 지지구.
  16. 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사칩을 패키지화한 검사 장치를 보유 지지하기 위한 보유 지지구로서,
    보유 지지대와, 상기 보유 지지대가 설치되고 또한 그 선단부가 상기 검사 장치의 전극에 접촉하면서 상기 검사 장치를 지지하는 복수의 프로브와, 상기 보유 지지대에 부착되고 또한 상기 탄성재 상의 상기 검사 장치의 상한 위치를 규정하는 갈고리부를 갖는 보유 지지 부재를 구비하고,
    각각의 상기 프로브는 탄성적으로 변위 가능하게 상기 검사 장치에 부착된 것을 특징으로 하는 검사 장치의 보유 지지구.
KR1020017011796A 2000-02-18 2001-02-16 검사 장치 및 검사 장치의 보유 지지구 KR20020001775A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000041610A JP2001228192A (ja) 2000-02-18 2000-02-18 検査装置及び検査装置の保持具
JPJP-P-2000-00041610 2000-02-18
PCT/JP2001/001106 WO2001061368A1 (fr) 2000-02-18 2001-02-16 Testeur et son support

Publications (1)

Publication Number Publication Date
KR20020001775A true KR20020001775A (ko) 2002-01-09

Family

ID=18564825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017011796A KR20020001775A (ko) 2000-02-18 2001-02-16 검사 장치 및 검사 장치의 보유 지지구

Country Status (6)

Country Link
US (1) US6861863B2 (ko)
JP (1) JP2001228192A (ko)
KR (1) KR20020001775A (ko)
CN (1) CN1175274C (ko)
TW (1) TW548402B (ko)
WO (1) WO2001061368A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220254C (zh) 2001-12-07 2005-09-21 雅马哈株式会社 半导体器件的制造方法和用于制造半导体器件的设备
US7250781B2 (en) * 2002-12-19 2007-07-31 Fuji Xerox Co., Ltd. Circuit board inspection device
US7068039B2 (en) * 2004-04-28 2006-06-27 Agilent Technologies, Inc. Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same
US8269505B2 (en) * 2009-12-15 2012-09-18 International Business Machines Corporation Locating short circuits in printed circuit boards
KR20140070141A (ko) * 2012-11-30 2014-06-10 삼성전자주식회사 열 방출 부를 갖는 반도체 패키지
KR101598271B1 (ko) * 2013-07-26 2016-02-26 삼성전기주식회사 커패시터 내장형 프로브 카드용 기판 그 제조방법 및 프로브 카드
US20240375098A1 (en) * 2022-06-30 2024-11-14 Beijing Boe Sensor Technology Co., Ltd. Microfluidic chip and detection system, detection method and manufacturing method therefor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3787768A (en) * 1970-12-25 1974-01-22 Matsushita Electric Ind Co Ltd Inspection apparatus for printed circuit boards
JPS63152247U (ko) * 1987-03-25 1988-10-06
DE3903060A1 (de) * 1989-02-02 1990-08-09 Minnesota Mining & Mfg Vorrichtung zum pruefen von integrierten schaltungsanordnungen
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5173451A (en) * 1991-06-04 1992-12-22 Micron Technology, Inc. Soft bond for semiconductor dies
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
US5426372A (en) * 1993-07-30 1995-06-20 Genrad, Inc. Probe for capacitive open-circuit tests
US6229320B1 (en) * 1994-11-18 2001-05-08 Fujitsu Limited IC socket, a test method using the same and an IC socket mounting mechanism
US5702255A (en) * 1995-11-03 1997-12-30 Advanced Interconnections Corporation Ball grid array socket assembly
US5791914A (en) * 1995-11-21 1998-08-11 Loranger International Corporation Electrical socket with floating guide plate
JP3076245B2 (ja) * 1996-06-07 2000-08-14 東京エレクトロン株式会社 検査ピンおよび検査装置
US6258609B1 (en) * 1996-09-30 2001-07-10 Micron Technology, Inc. Method and system for making known good semiconductor dice
JPH10223626A (ja) * 1997-02-12 1998-08-21 Hitachi Ltd 半導体チップ,半導体チップの製造方法,半導体装置,電子装置
JP3080595B2 (ja) * 1997-02-28 2000-08-28 日本電産リード株式会社 基板検査装置および基板検査方法
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6072326A (en) * 1997-08-22 2000-06-06 Micron Technology, Inc. System for testing semiconductor components
JPH11153638A (ja) * 1997-11-25 1999-06-08 Nihon Densan Riido Kk 基板検査装置および基板検査方法
JP3175673B2 (ja) * 1997-11-27 2001-06-11 日本電気株式会社 半導体素子を実装したフレキシブル回路基板ユニットの製造方法
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
JP2000164646A (ja) * 1998-11-30 2000-06-16 Hitachi Ltd 半導体装置およびその製造方法
US6426642B1 (en) * 1999-02-16 2002-07-30 Micron Technology, Inc. Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts
US6242932B1 (en) * 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
US6525331B1 (en) * 1999-12-01 2003-02-25 Nanyang Technological University Ball grid array (BGA) package on-line non-contact inspection method and system
JP2001221824A (ja) 2000-02-10 2001-08-17 Oht Inc 検査装置及び検査方法、検査ユニット
JP2001235501A (ja) * 2000-02-22 2001-08-31 Oht Inc 検査装置及びセンサ

Also Published As

Publication number Publication date
CN1175274C (zh) 2004-11-10
US20020140445A1 (en) 2002-10-03
TW548402B (en) 2003-08-21
US6861863B2 (en) 2005-03-01
CN1358275A (zh) 2002-07-10
JP2001228192A (ja) 2001-08-24
WO2001061368A1 (fr) 2001-08-23

Similar Documents

Publication Publication Date Title
US4673839A (en) Piezoelectric pressure sensing apparatus for integrated circuit testing stations
US6605951B1 (en) Interconnector and method of connecting probes to a die for functional analysis
US6476626B2 (en) Probe contact system having planarity adjustment mechanism
KR101115548B1 (ko) 프로브카드의 평행도 조정기구
KR20040029048A (ko) 검사 장치용 센서 및 검사 장치
CN109791177A (zh) 用于指纹感测装置的测试模块
KR20020001775A (ko) 검사 장치 및 검사 장치의 보유 지지구
US6433360B1 (en) Structure and method of testing failed or returned die to determine failure location and type
KR101399542B1 (ko) 프로브 카드
CN112816746A (zh) 一种探针卡结构
US6720574B2 (en) Method of testing a semiconductor chip
JP2817782B2 (ja) プローブカード検査システム
JPH06308163A (ja) プローブ装置
JP2006343197A (ja) 検査装置
JPH05240877A (ja) 半導体集積回路測定用プローバ
JPH05160210A (ja) プローブ装置
JP3120784B2 (ja) 半導体製品の電気特性検査装置及び検査方法
KR100231481B1 (ko) 프로브패드
JPH0980116A (ja) 半導体チップ用ソケット
CN119716463A (zh) 芯片电性检测装置及其制作方法
JPH04364485A (ja) 混成集積回路装置の検査方法
JPH0754814B2 (ja) Icチツプの試験測定方法
JPH03199976A (ja) プローブカード
JPH03293742A (ja) プローブカード
KR20030024060A (ko) 반도체소자의 프로브장치

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20010917

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060213

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070323

Patent event code: PE09021S01D

PC1202 Submission of document of withdrawal before decision of registration

Comment text: [Withdrawal of Procedure relating to Patent, etc.] Withdrawal (Abandonment)

Patent event code: PC12021R01D

Patent event date: 20080523

WITB Written withdrawal of application