TW480822B

TW480822B - Shift register and image display apparatus using the same

Info

Publication number: TW480822B
Application number: TW089109593A
Authority: TW
Inventors: Hajime Washio; Yasushi Kubota; Kazuhiro Maeda; Yasuyoshi Kaise; Michael J Brownlow
Original assignee: Sharp Kk
Priority date: 1999-05-28
Filing date: 2000-05-18
Publication date: 2002-03-21
Also published as: JP2000339984A; EP1056069A3; KR100381063B1; EP1056069B1; JP3473745B2; KR20000077467A; US6909417B2; US20030174115A1; EP1056069A2

Description

五、發明說明（1 Α7 Β7 發明之領域本發明係關於-種可適合使用於例如圖像顯動電路菩Φ 且-驅。且即使在時脈信號之振幅小於驅動電壓時亦 :移位秦’〗入脈衝的移位暫存器、及使用其之圖像顯置。不" 經濟部智慧財產局員工消費合作社印製發明之背景 w例如’在圖像顯示裝置之資料信號線驅動電路或掃描信唬線驅動電路中，移位暫存器主要係因為了要取得從影像信號抽樣各資料信號時的時間，或為了要製作提供至各掃插信號線的掃描信號而受到廣泛使用。办另。方面，電子電路之消耗電力，係與頻率、負载電 T、電壓之二次方成正比而變大。因而，例如在對圖像顯裝置產生於像信號之電路等、連接圖像顯示裝.置之電或圖像顯示裝置中，為了減低消耗電力而有逐漸降低任又足驅動電壓的傾向。例如’如圖素或、資料信號線驅動電路、或是掃描信號線驅動電路所示，4了要確保較寬的顯示面積而使用多晶矽薄膜電晶體的電路方面，即使在基板間或同一基板内，由於臨限電壓之差異有時也會達到數[v]左右，所以很難充刀地減低驅動電壓。然而，例如，如上述影像信號之產生私路所示，在使用多晶矽電晶體的電路方面，驅動電壓多設定在例如5[V]或3·3[ν]或是該值以下。因而，在施加低於移位暫存器之驅動電壓的時脈信號時，可在移位暫存器上设有將時脈信號予以升壓的位準移位器。 (請先閱讀背面之注意事項再填寫本頁) -丨t又.. 訂· --線· 一 4 一

297公釐） A7

具體而言，例如，如圓39所示，當對上述習知之移位智存器丨01提供例如5[v]左右之振幅的時脈信號^^時，位準移位器103就會將時脈信號CBC升壓至移位暫存器1〇1之驅動電壓〇5[V]p升壓後之時脈信號CK，被施加至各正反器Fl〜上，移位暫存器部1〇2，則與該時脈信號CK同步而移位開始信號SP。然而’上述習知之移位暫存器1()1 ’係在對時脈信號 ^丁位準移位之後，傳輸至各正反器Fi〜F山故而，越，離正反器F,〜Fn之兩端間的距離，傳輸距離就會變越長而會發生消耗電力增大的問題^ @ 體而^ ’ P逍著傳輸距離變長，由於傳輸用之信號線的 ^容會變大，所以在位準移位器⑻上，就需要更大的驅 Θ能力且消耗電力會增大。更且，如使用多晶梦薄膜電印體形成有包含位準移位器1()3之上述驅動電路的情況般，在位準移位器103之驅動能力不狗充分時’為了傳輸、-的波丨h圖中之虛線所#’有必要在位準移位器 103與各正反器Fi〜Fn之間設置缓衝器1〇4。結果，需要更多的消耗電力。年來由於更被要求顯示畫面更寬，且高解像度的圖 W示裝置’所以移位暫存器部1()2之段數有逐漸增加的 '、向。因％ ’近年來被強烈要求—種即使正反器卜匕之兩端間的距離増大消耗電力亦很少的移位暫存器、及圖像顯示裝置。發明之概述一 5 - ^朝 tii家解 480822 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（3 ) 本發明之移位暫存器，為了要解決上述問題，其係包含有與時脈仏號同步而動作的複數段之正反器、及將振幅小於上述正反器义驅動電塵的時脈信號予以升壓並施加至上述各正反器上的位準移位器，與上述時脈信號同步而用以傳輸輸入脈衝者，其特徵為採用以下之機構。亦即，上述各正反器，係分成由至少一個正反器所構成的複數個塊，上述位準移位器，係設在該各個塊上，同時在上述複數個位準移位器之中，在該時間點上對應沒有必要對上述輸入脈衝之傳輸進行上述時脈信號之輸入的塊之位準移位器的至少一個會停止者。另外，各塊對輸入脈衝之傳輸是否需要時脈信號，此係依構成移位暫存器之正反器而決定。例如，在使用設定· 重設·正反器以作為上述正反器時，塊，在對該塊輸入脈衝之後，至最末段之正反器被設定為止的期間，需要時脈信號。另-方面’在正反器為D型正反器時，在對該塊輪入脈衝之後，至最末段之正反器結束脈衝輸出為止的期間’需要時脈信號。另外，無論在哪—種情況，包含於各塊内的正反器亦可為一個，且在各正反器上設有位準移位器，或在複數個正反器之每一個上設有位準移位器。在上述構成中，時脈信號，係在複數個位準移位器之任一個被升壓之後，施加至對應該位準移位器之塊内的正反器上，而輸入脈衝，係與升壓後之時脈信號同步，且依序被傳輸。更且，在各位準移位器之中，沒有必要輸出時脈仏號的位準移位器之至少一個，係用以停止動作。 —6 — 本纸張尺度適用中國國冢標準（CNS)A4規格（21〇 x 297公釐)'— --------- — (請先閱讀背面之注意事項再填寫本頁) .--------^---------線！ --------------------- 480822 五、發明說明（4 ) 在此/又有需要時脈信號的塊，例如可列舉未傳輸輸入衝的塊又，即使為傳輸輸入脈衝的塊，例如正反器亦會按照時脈信號而被設走，且為按照更後段之正反器的輸出，被重設的設定·重設·正反器的情況，在最末段之正反器被設定之後的期間，不需要時脈信號。。上述構成中，係在移位暫存器上設有複數個位準移位器。因而，比起唯一之位準移位器對所有的正反器施加位準移位後之時脈信號的情況，可從位準移位器至正反器間的距離。結果，由於可縮短位準移位後之時脈信號的傳輸距離，所以可刪減位準移位器之負載電容，且可抑制位準移位器所需要的驅動能力。藉此，例如即使在位準移位器惑驅動能力小，且正反器之兩端間的距離長的情況，從位準移位器至正反器之間就沒有必要設置缓衝器，而可刪減移位暫存器之消耗電力。除此之外，複數個位準移位器之中，由於至少一個係用以停止動作，所以比起所有的位準移位器同時動作的情況，可刪減移位暫存器之消耗電力。該等的結果，可利用低電壓之時脈信號輸出而動作，且可實現低消耗電力的移位暫存器。本發明之更另一目的、特徵、及優點，依以下所示之記載即可十分明白。又，本發明之好處，參照附圖及如下之說明即可明白。圖式之簡單說明圖1係顯示本發明之一實施形態，且顯示包含設定•重設•正反器所構成之移位暫存器之主要部分構成的方塊本紙張尺度適用申國國家標準（CNS)A4規格“χ 297公爱) A7

480822 五、發明說明（5 ) 圖。圓2係顯示使用上述移位暫在〜πu曰孖器心圖像顯示裝置之主要部分構成的方塊圖。圖3係在上述圖像顯示缓：罟- 取頌不衮置中顯不圖素之構成例的電路圖β 圖4係顯示上述移位暫存器之動作的時序圖。圖5係顯示上述移位暫存器中所使用之設定•重設•玉反器之構成例的電路圖。圖6係顯示上述設定•重設•正反器之動作的時序圖。圖7係在上述移位暫存器中顯示位準移位器之構成例的電路圖。圖8係顯示本發明之另一實施形態，且顯示包含d型玉反器所構成之移位暫存器之主要部分構成的方塊圖。圖9係顯示上述移位暫存器之動作的時序圖。圖10係顯示上述D型正反器之構成例的電路圖。圖11係顯示上述D型正反器之動作的時序圖。圖12係顯示在上述移位暫存器中所使用之〇11電路之構成例的電路圖。圖13係顯示上述移位暫存器之另一實施例的方塊圖。圖14係在上述移位暫存器中顯示位準移位器之構成例的電路圖圖15係顯不本發明之更另一實施形態，且顯示在複數個設定•重設•正反器之每一個上設有位準移位器之移位暫存器的方塊圖。 ~ 8 — ^纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） C請先間讀背面Μ涑意事頊再填寫本經濟部智慧財產局員工消費合作社印製 ^--------------------------------

48U8ZZ A7 五、發明說明（6 ) 圓10係顯示在上述移位暫存的電路圖。臀存器中顯㈣R電路之構成例圓17係顯*上述移位#存器之動作的時序圖。圖18係顯示上述移位暫存器夕焱乏另一實施例的方塊圖。圖19係在上述移位暫存器伞翻-τ Α .孖器中顯不位準移位器之構成例的電路圖。圖20係顯示本發明之另一實

貫她形怨’且顯示在複數個D 型正反器之每一個上設有位準移夕红器 < 移位暫存器的方塊圖。圖21係顯示在上述移位暫在 ^夕讧皙存器中所使用之〇R電路之構成例的電路圖。圖22係顯示上述移位暫存器之動作的時序圖。圖23係顯示上述移位暫存器之另_實施例的方塊圖。圖24係在上述移㈣存Μ顯示料移位H之構成例的電路圖。圖25係顯示本發明之更另-實施形態，且顯示包含用以控制位準移位器之動作的閃鎖電路、及設定•重設•玉反器之移位暫存器的方塊圖。圖26係顯示上述閃鎖電路之構成例的方塊圖。圖27係顯示上述移位暫存器之動作的時序圖。圖28係顯示上述閃鎖電路之另一構成例的方塊圖。圖29係顯示上述閂鎖電路之動作的時序圖。圖30係顯π本發明之另_實施形態’且顯示包含上述問鎖私路、及D型正反器之移位暫存器的方塊圖。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -I! — — — — — ·1ΙΙ — — — — I « — — — — — — — ΙΙΙΙΙΙΙΙΙ1 — — — — _ .

表纸張尺度適用中國國家標準（CN§)A4規格(Η^797公爱）

480822 五、發明說明（7 ) 圖31係顯示上述閂鎖電路之構成例的方塊圖。圖32係顯示上述移位暫存器之動作的時序圖。圖33係顯示閃鎖電路之另一構成例的方塊圖。圖34係顯示上述閂鎖電路之動作的時序圖。圖35係顯示本發明之更另一實施形態，且顯示各塊之位準移位器選擇性地對該塊内之D型正反器供給時脈信號時所設之時脈信號控制電路的電路圖。圖36係顯示本發明之另一實施形態，且顯示移位暫存器之主要部分構成的方塊圖。圖37係顯示上述移位暫存器之動作的時序圖。圖38係顯示本發明之另一實施例，且顯示電壓驅動型之位準移位器的電路圖。圖39係顯示習知例，且顯示包含位準移位器之移位暫存器的方塊圖。具體例之說明 [第一實施形態] 有關本發明之實施形態當根據圖i至圖7加以說明時就如以下所示。另外，本發明，可廣泛適用於被輸入之時脈信號之振幅小於驅動電愚的移位暫存器中。以下，係就適用於圖像顯示裝置之較佳例的情況加以說明。亦即，如圖2所示，本實施形態之圖像顯示裝置1，係具備有具有配設成矩陣狀之圖素PIX的顯示部2、及用以驅動各圖素PIX之資料#號線驅動電路3及掃描信號線驅動電路 4，而當控制電路5產生用以顯示圖像ριχ之顯示裝置的影本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^________^---------^ I , -------------------

I 480822 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（3 ) 像信號DAT時，圖像顯示裝置〗可根據該影像信號dat來顚示圖像。上述顯示部2及兩驅動電路3、4，係為了刪減製造時之人力時間、及配線電容，而設在同—基板上。又，為了要集成更多的圓素PIX，擴大顯示面積，而上述各電路 2〜4 ,可由形成於玻璃基板上的多晶矽薄膜電晶體所構成。更且，即使使用普通的玻璃基板（失真點為6〇〇度以下之玻璃基板），上述多晶矽薄膜電晶體，亦可在不因失真點以上之處理而發生彎曲或翹曲下製造6〇〇度以下之處理溫度。在此，上述顯示部2，係包含有丨（英文字母，為了方便參照起見，使用大窝的L)條之資料信號線SLi〜SLl、及分別與各資料信號線SL^SLl交叉之m條的掃描信號線 GL广GLm。當1以下之任意的正整數，而m以下之任意的正整數為j時，則在每-資料信號線％與掃描信號線叫《组合上’設有圖素PIX(i，i)。亦即，各圖素PIXaj),係配設f由鄰接之2條的資料信號線SLi· SLi+i、及鄰接之2條的掃描信號線GLj · GLj +丨所包圍的部分上。另方面，上述圖素PIX (i，j》，例如，如圖3所示，係具備有閘極連接至掃描信號線GLj、汲極連接至資料信號線的場效電晶體（開關元件）sw ;以及在該場效^體 sw之源極上連接有一方電極的圖素電容Cp。又，圖素^ 容Cp之另一端，係連接在與全圖素ριχ共用的共用電極$ 上上地圖素電客cp，係由液晶電容cL、及依需要而附表紙張尺度__CNS)A4規格⑽ X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------^---------^1 V ----------------------- 480822 A7 五、發明說明（9 ) 加的輔助電容cs所構成。上述圖素⑽⑽中，當掃描信號線GLj被選擇時，場效電晶體SW就會導通，而施加在資料信號線SLi上的電壓會施加至圖素電容cP上。另-方面，在該掃描信號線gl^選擇期間結束，而場效電晶體5冒被截止的期間，圖素電容 Cp，會繼續保持截止時的電壓。在此，液晶之透過率:反射率，係依施加在液晶電容Cl1的電壓而變化。因而，若選擇掃描信號線GLj ’且對資料信號線SLi施加對應影像= 料的電壓的話，則可配合影像資料而使該圖像示狀態產生變化。在圖2所示之圖像顯示裝置1中，掃描信號驅動電路4係選擇掃描信號線GL，而送至對應選擇中之掃描信號線^ 與資料信號線SL之組合的圖素ριχ之影像資料，係依資料信號線驅動電路3而輸出至各自的資料信號線SL上。此，各自的影像資料可窝入連接該掃描信號線队之圖尔 PIX·..上。更且，掃描㈣線驅動電路4係依序選擇掃描作號線GL ’而資料信號線驅動電路3係將影像資科輸出至。資料信號線礼上。結果，可在顯示部2之入各自的影像資料。、 1 在此，從上述控制電路5至資料信號線驅動電路3之門送至各圖素m的影像資料，係當作影像信號Μ而以時万式傳送。資科信號線驅動電路3，係以根據時間信之預，週期的時脈信號CKS與開始信號sps的時間，從像信號DAT中抽出各影像資料。 I 訂藉素各窝分號影線尺度適用中國國家 —12 - 480822 A7 B7 五、發明說明（l〇 ) 經濟部智慧財產局員工消費合作社印製具體而言，上述資料信號線驅動電路3係具備有移位暫存器3a及抽樣部31)，而該移位暫存器&係藉由與時脈传號 ⑽同步’且依序移位開始信號sps，每次以預：DAT^中1出I/間’抽樣影像信號_，且從影像信號 DAT中抽出輸出至各資料信號線％〜〜的影像資料。同樣，、掃据信號線驅動電路4係具備有移位暫存器4a，而該移位暫存H 4a係、藉由與時脈信號CKG同步，且依序移位始信號抓，每次以預定間隔輸出時間不同的掃描㈣各掃描信號線GLl〜GLm ' 在此’在本實施形態之圖像顯示裝置”，顯示郜2及驅動電路3、4係由多晶珍薄膜電晶體所形成。該等的電 2~4之驅動電壓Ve。，例如係設定在15阔左右。另一面，控制電路5，係在與上述各電路2〜4不同的基板上由早晶梦電晶體所形成。控制電路5之驅動電壓，係投疋 2如5[V]，或奶以下之電壓等，比上述驅動電壓％。低、°另外’上述各電路2〜4、與控制電路5 ’雖係形於互為不㈣基板上，但是兩者間所傳輸的信號之數量且大幅少於上述各電路2〜4間的信號之數量。例如，咳數量為影像《DAT、或各㈣錢sps(spG)或者時脈信 CKS(CKG)程度。又’控制電路5，由於係由單晶石夕電晶所形成所以較容易確保充分的驅動能力。因而，即使形於互為不同的基板上，製造時之時間人力或配線電容或耗電力的增加，亦讀财錢相題的程度内。開至兩方定成號體成消 ·! . --------tr--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中關家標準（CNS)A4規格（2〗G X 297公爱了 480822

五、發明說明（u) 在此，在本實施形態中，上述移位暫存器3a、4a之製造 —方係使用圖1所示之移位暫存器u。另外，以下，係以包含當作哪一個移位暫存器來使用的情況之方式，將上述各開始信號SPS(SPG)稱為SP，以η來參照移位暫存器段數L(m)，且將輸出信號稱為Sl〜Sn。具體而言，在上述移位暫存器11ψ，包含有n段之設定 •重设•正反器（SR型正反器）F1⑴.··，且包含有利用上述驅動电壓Vcc而動作的正反器部12、及由上述控制電路5所供給，將振幅小於驅動電壓Vce之時脈信號CK予以升壓，而施加至各SR型正反器F1⑴…上的位準移位器13⑴…。在本實施形態中，各位準#位器U⑴…，係設計成與各SR型正反器F1⑴…成為l.i對應。如後所述，即使在時脈信號c之振幅小於上述驅動電壓時，亦可在毫無障礙下升壓，各位準移位器13⑴…可由電流驅動型之位準移位器所構成。又，當將η以下丨以上之整數設為丨時，各位準移位器13⑴…，係可在控制信號ENAi指示動作的期間，根據時脈信號CK及其反轉信號/CK，將升壓後之時脈信號CKi施加至對應的SR型正反器F1⑴…上。更且，可在控制信號ΕΝΑ指示動作的期間，停止動作，阻止時脈信號CKi 施加至對應的SR型正反器F1⑴…上，同時，在動作停止中，會截止後述之輸入開關元件，而可刪減因貫穿電流所引起的位準移位器13⑴之電力消耗。另一方面，上述正反器部12，係構成可將1時脈週期寬的開始信號SP在時脈信號CK之各邊緣（上升及下降）時，傳本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線！經濟部智慧財產局員工消費合作社印制衣 « 1 n n I n I 1 n ϋ I I I I n I ϋ I ϋ - 480822 A7 B7

五、發明說明（U 輸至下-段上。具體而言，各位準移位器13(i)之輸出，係介以反相器II⑴，當作負邏輯之設定信號/s施加至SR型正反器F1⑴上又，各訊型正反器F1⑴之輸出Q ,係當作移位暫存器11之輸出Si而予以輸出，同時當作控制信號 ENAi+i而施加在下一段之位準移位器13上。另外，在最前段之位準移位器13⑴上，係在升壓來自圖丨所示之控制電路5的開始信號SP之後，作為控制信號£>4^而施加。更且，在各SR型正反||F1⑴上，送至後段之SR正反器打的设足仍號炙中，只延遲所傳輪之脈衝寬的信號係當作重設信號R而施加。在本實施形態中，由於係傳輸W脈週期寬的脈衝，所以延遲〗時脈週崩的信號，亦即，送至2段後之SR正反器F1(i+2)的時脈信號CK(i+2)，可當作正邏輯之重設信號而施加。 . 又，以奇數段之SR型正反器们⑴、F1(3广·在時脈信號CK 义上升中設足的方式，在奇數段之位準移位器ΐ3(ι)…上，將時脈信號CK施加在非反轉輸入端子上，而時脈信號之反轉信號/CK係施加在反轉輸入端子上。與之相反，在偶數段炙位準移位器13(2)、13(4)···上，以偶數段之队型正反器 Fl(2)…在時脈信號CK之下降中設定的方式，將時脈信號 CK施加在反轉輸入端子上，而其反轉信號/CK係施加在非反轉輸入端子上。若依據上述構成，則如圖4所示，在開始信號sp進行脈衝輸入的期間，最前段之位準移位器13⑴會動作，且將升壓後之時脈信號CK!施加至SR正反器F1⑴上。藉此，SR『 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 --------^---------線！-------------------------

五、發明說明（I3 ) 反器F1⑴，係在脈衝輸入之開始時的時間點之後，在時脈信號CK最初上升的時間點上設定，且使輸出&變化成高位準。上述輸出51，係當作控制信號ΕΝ、施加至第2段的位準移位器13(2)上。藉此，位準移位器13⑺，在此正反器以⑴ 輸出脈衝期間（控制信號ENA2=Si為高位準之期間），會輸出時脈信號但是，在位準移位器13⑺上，由於時脈信號CK會施加在反轉輸入端子上，所以位準移位器13(2)，與時脈信號CK之極性係為相反，且將升壓後之信號當作時脈信號CK2而輸出。藉此，SR正反器F1⑺，在前段之輸出成高位準之後，時脈信號〇艮在最初下降的時間點上會被設定，且使輸出S2變化至高位準。各輸出信號Si，由於係當作控制信號ENAi+i而施加至下一段之位準移位器13〇+υ上，所以第2段以後之SR正反器 fi(2)…，只比前段之輸出Sl…延遲時脈信號CK之1/2週期’且將輸出s2…予以輸出。另一方面，在各段之位準移位器13⑴上，施加第2段後又位準移位器13(i+2)之輸出CKi+2以作為重設信號R。因而，各輸出Si，只有以1時脈週期期間，變成高位準之後，再夂化成低位準。藉此，正反器部12，就可將丨時脈週期見之開‘信號SP在時脈信號CK之各邊緣（上升及下降），傳輸至下一段上。在此，各位準移位器13⑴，由於係設在SR正反器F1(i) 上，所以即使SR正反器F1⑴之段數很多時，比起以唯一的 -16- (請先閱讀背面之注意事項再填寫本頁) 訂---------線— 經濟部智慧財產局員工消費合作社印製

^W22 A7

480822 A7 -------SZ_____ 五、發明說明（15 ) 器11之電路構成。更且，在本實施形態中，在各位準移位器13⑴停止的期間’即可阻止時脈輸入直SR正反器F1⑴上。因❼，即使與各位準移位n 13⑴不同，未設置依時脈輸人之要否而導通的開關，亦可正確傳輸開始信號sp。在此，上述各此正反器F1，例如，如圖5所示，在驅動私壓vcc與接地位準之間，互相串聯連接p型M〇s電晶體 PI N型M0S電晶體N2及N3，而在電晶體P1、N3之間極上，施加有負邏輯之設定信號/s。又，在電晶體N2之閘極上，施加有正邏輯之重設信號R。更且，互相連接的上述兩電晶體PI、N2之汲極電位，係利用反相器INV1、刀別反轉，且當作輸出信號Q而輸出。另一方面，在驅動電壓vcc與接地位準之間，更設有分別串聯連接的卩型％^^ 電晶體P4、P5及N型M0S電晶體N6、N7。上述兩電晶體 P5、N6之汲極，係連接在上述反相器mvi之輸入端子上，同時兩電晶體P5、N6之閘極，係連接在上述反相器 INV1 I輸出端子上。更且，在上述電晶體p4上，施加有重設信號R，同時在上述電晶體N7之閘極上，施加有設定信號/S。如圖6所tf，上述SR正反器F1，係在重設信號尺為非作用區（inactive)(低位準）之期間，當設定信號“變化成作用區（active)(低位準）時，上述電晶體p丨就會導通，且使反相器INV1之輸入變化成高位準。藉此，SR正反器之輸出信號Q ’會變化成高位準。 -18 - 本紙張尺度適財關家鮮(CNS)A4規格(210 X 297公髮） (請先閱讀背面之注咅？事項再填寫本頁)

--------^---------^ I 經濟部智慧財產局員工消費合作社印製 480822 A7 五、發明說明（16 ) 經濟部智慧財產局員工消費合作社印製在此狀態下，電晶體P4、P5可依重設信號μ反相器 mvi之輸出而導通。又，電晶_、Ν6可依重設信號r 及反相器INV1之輸出而截止。藉此，設定信號/§即使變化成非作用胃’反相器INV1之輸人’亦可維持高位準，而輸出信號Q則保持高位準狀態。之後’當重設信號R變成作用區時’電晶體以會截止，而電晶體N2會導通。在此’由於設定信號㈣維持在非作用區’所以電晶體pi會截止，而電晶體N3會導通。因而，反相器爾R輸入會驅動成低位準，而輸出信號q會變成低位準。另一方面，本實施形態之位準移位器13，例如，如圖所示’係具備有將時脈信號⑶予以位準移位的位準移部13a ;在不需要供給時脈信號CK的停止期間，用.以切對位準移位部i3a供給電力的電力供給控制部…；於停：期間中’用以切斷傳輸位準移位部13a與時脈信號ck之斤號線的輸人控制部（開關）13e ;於停止期間中，用以切斷上述位準移位部13a之輸人開關元件的輸人_元件切斷控制部（輸入信號控制部）13d ;以及於停止期間中，用將位準移位部13a之輸出維持在預定值的輸出穩定部（輸穩定機構）13e。上逑位準移位部13a，係包含有其源極互為連接用以為輸入段之差動輸出對的p型M〇s電晶體pu、pi2，•用對兩電晶體PU、P12之源極供給預定電流的定m 構成％泥鏡電路’且成為兩電晶體P11、P12之主動負載的化 7 位斷以出作以 (請先閱讀背面之注咅？事項再填寫本頁) 1 x 297公釐） I --------^---------線— ' -------------------------- 480822 Α7 Β7 五、發明說明（17 ) N型MOS電晶體Nl3、N14 ;以及用以放大差動輸入對之輸出的CMOS構造之電晶體pi5、p16。 4 在上述電晶體Ρ11之閘極上，藉以後述之電晶體輸入時脈信號CK，而在電.晶體P12之閘極上，藉以後述之電晶體N33輸入時脈信號之反轉信號/CK。又，電晶體、 N14之閘極，係互為連接，更且連接在上述電晶體Η]、 N13之沒極上。另一方面，互為連接的電晶體pi2、MM之汲極，係連接在上述電晶體P15、N16之閘極上。另外，電晶體N13、N14之源極，係藉以作為上述電力供給控制部13b之N型MOS電晶體N21而接地。二另一万面，上述電晶體P11侧之輸入控制部13〇，係在時脈信號ck與上述電晶體P11之閘極之間，設有n^mqs^ 晶體N31。又，電晶體Pn侧之輸入開關元件截止控制： 13d，係在電晶體P11之閘極與驅動電壓之間，設有p型 MOS電晶體P32。同樣地，在電晶體m之閘極上，藉以作為輸入控制部13c之電晶體心，施加時脈信號之反轉信號 /ck，且藉以輸入開關元件截止控制部ud之電晶體p34 j 提供驅動電壓Vcc。經濟部智慧財產局員工消費合作社印製又，上述輸出穩定部13e，係使停止期間之位準移位器 13的輸出電壓〇υτ穩定成接地位準的構成，且在驅動電壓

Vcc與上述兩電晶體％、Nl6之閉極之間，具備有ρ型 MOS電晶體p41。另外，在本實施形態中，控制信號ena，係設定成在高位準時顯示位準移位器13之動作。因而，在上述各電晶體 -20 -

本紙張尺度姻中關家鮮（CNS)A4規格⑵Q χ挪公爱） 480822 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（13 ) N2 1〜P4 1之閉極上，施加控制信號ENA。上述構成之位準移位器13，係在控制信號ΕΝΑ顯示動作時（高位準時），電晶體Ν21、Ν3 1、Ν33會導通，而電晶體 Ρ32、Ρ34、Ρ41會截止，在此狀態下，定電流源Ic之電流，係在透過電晶體P11及N13、或電晶體P12及N14之後，藉以電晶體N21而流動。又，在兩電晶體p 11、p 12之閘極上’施加時脈信號CK、或時脈信號之反轉信號/CK。結果’可在兩電晶體PI i、P12上，流過按照各自之閘極一源極間電壓之比率的電流量。另一方面，電晶體N13、 N14 ’由於係以主動負載之方式動作，所以電晶體p 12、 N14之連接點的電壓，會變成按照兩ck、/CK之電壓位準差的電壓。該電壓，會變成CMOS之電晶體P15、N16之閘極電壓’且在兩電晶體P15、N16上被電力放大之後，就會以輸出電壓OUT的方式輸出。上述位準移位器13，係依時脈信號CK而切換輸入段之弘TO體Pll、P12之導通/截止的構成，亦即，與電壓驅動型不同’在動作中，輸入段之電晶體pu、pi2會經常導通的電 >瓦驅動型，按照兩電晶體pi i、pi2之閘極—源極間電壓之比率，为’見走電流源ic之電流，藉以移位時脈信號ck 之位準。藉此，即使時脈信號CK之振幅低於輸入段之電晶體Pll、P12之臨限值時，亦可毫無障礙地移位時脈信號 CK之位準。結果，如圖4所示，各位準移位器13⑴，在各自所對應之控制k號ENAi為鬲位準之期間，就可以與波峰值低於驅本紙張尺度適財國國家標準（CNS)A4規格（210 X 297公爱） ϋ ..ί ϋ ϋ ϋ ϋ ϋ H ϋ ϋ I 1 I ^ I ϋ ϋ ϋ ϋ ^1 ·ϋ 一-口*· n eamm H ϋ n 1 ϋ I ^ (請先閱讀背面之注音？事項再填寫本頁) 480822 A7 五、發明說明（19 ) 動電壓v“之值（例如，5[v]左右）的時脈信號ck同一形狀，輸出波峰值被升壓成驅動電壓V。。（例如，左右）的輸出電壓OUT以作為時脈信號CKi。與之相反，在控制信號ENAi _示動作停止時（低位準時），從定電流源Ic介以電晶體P11及N13、或電晶體pi2及 NH而流動的電流，就可依電晶體mi而截止。在此狀態下，由於來自定電流源卜之電流供給可由電晶體㈣所阻止，所以可刪減因該電流所引起的消耗電力。又，在此狀態下，由於電流不供給至兩電晶體pu、pi2，所以兩電晶 I I I I I 訂體P11、P12 ’無法以差動輸人對之^式動作，而無法決定輸出端，亦即無法決定兩電晶體P11、P12之連接點的電位。更且，在此狀態下，各輸入控制部13c之電晶體·Ν31、 Ν33 Η截止。藉此，用以傳輸時脈信號的信號線、及輸入段之兩電晶體？11、？12之間極會被切離，而變成該信號線之負載電容的閘極電容，只被限定於動作中之料移位器13而已。結果，無論是否在該信號線上連接有複數個位準移位器13(0,亦可刪減信號線之負載電容，且如圖2所示之控制電路5所示，可刪減用以驅動時脈信號 CK(/CK)之電路的消耗電力。又，停止中，由於各輸入開關元件截止控制部13d之電晶體P32、P34會導通，所以上述兩電晶體pu、pi2之閘極電壓，皆變成驅動電壓Vcc，且兩電晶體pn、pi2皆為截止。藉此，與切斷電晶體N21的情況相同，只以定電流本紙張尺度適用中國國家標準（CNS)A4規格（2W x 297公£" 480822 A7 經濟部智慧財產局員工消費合作社印制衣五、發明說明（2〇源所輸出的㈣，即可減低消耗電流。另夕卜在此狀態下，兩電晶體m、pi2，由於無法以差動輸入對之方式動作，所以無法決定上述輪出端之電位。除此之外，在控制信號ENA顯示動作停止時，輸出穩定部…之電晶體P41就更會導通。、结果，上述輸出端，亦即 CMOS之電晶體…、N16之間極電位，就會變成驅動電壓 ’而輸出電壓0UT會變成低位準。#此，如圖4所示，在控制信號ENAi顯示動作停止時，位準移位器13(i)之輸出 ^壓OUT(CKi)，不管時脈信號CK，❼會保持低位準的狀態:結果，位準移位器13⑴之停止中的輸出電壓_與不穩足的情況不同，可防止从正反器F1⑴之誤動作，且可實現可穩定動作的移位暫存器i i。 [第二實施形態] 在本實施形態中，與第一實施形態不同，其係根據圖8 至圖14加以說明移位暫存器由複數段之〇型正反器所構成的情況。另外’在以後之各實施形態中，為了方便說明起見，在具有與前面實施形態同樣功能的機構上，附記相同的參照符號並省略其說明。亦即如圖8所不，本實施形態之移位暫存器η，係且備有正反器部22及位準移位器23⑴，其中正反器部22係: 複數個〇型正反器F2⑴...所構成，而位準移位器23⑴係設在各D型正反器打⑴…上，且與&所示之位準移位器 13⑴…為同樣的構成。上速〇型正反器F2⑴，係一種在時脈信號CKi為高位準之 -23 - ^張/^過辭國國家標準（CNS)A4 g^21G χ 297公爱）------ (請先閱讀背面之注咅？事項再填寫本頁) ---I----訂---------線— 480822

五、發明說明（21 ，、月間’按照輸入D而使輸出Q產生變化，在低位準之期間，則維持輸出Q的㈣正反器，型正反犯⑴之輸出Q，係以輸出Si之方式輸出，㈣輸人至下_段的D型正反器F2(i+U上。另外，在最前段之D型正反器F2⑴上，輸入開始信號S P。又，與圖1同樣，奇數段之位準移位器23⑴…，係在動作中將已升壓的時脈信號ck當作時脈信號CKi ···而輸出，同時偶數段 < 位準移位器23(2)，係在動作中輸出以與時脈信號CK反極性而升壓的信號CK2···。另外，不管偶數或奇數’可在D型正反器F2⑴上，分別施加所對應之時脈信號 CKi、及在反相器12⑴所產生的時脈信號cKi之反轉信號。其中，D型正反器F2⑴之輸出Si，係在時脈信號匚心上升之刖都不會變化。故而，與圖j所示之SR型正反器.Fl(i)不同，而D型正反器F2⑴，不僅是在輸出s丨之上升時間點上，而且在下降時間點上皆需要時脈信號CKi ^因而，在本實施形態中，設有用以運算各位準移位器23⑴之輸入與輸出之邏輯和的〇尺電路G1⑴，且將運算結果當作送至所對應之位準移位器23⑴的控制信號ENAi來輸出。在上述構成中，如圖9所示，當開始信號sp以脈衝輸入時，控制#號ΕΝΑ!就會變化成高位準，且升塵後之時脈信號(：尺1會輸入至d型正反器F2⑴上。結果.，在開始信號sp 以脈衝輸入之後，在下一個時脈信號CKi之上升時間點上’ D型正反器F2⑴之輸出S!，會變化成高位準，而在時脈信號CI為低位準之期間，即使開始信號sp變化成低位 _ 24 一本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線丨經濟部智慧財產局員工消費合作社印製 480822 A7 五、發明說明（22 ) 準，D型正反nF2⑴之輸叫亦可保持高位準的狀態。在開始信號SP變化成低位準之後，在最初時脈信號％上升的時間點上’ D型正反器F2。)之輸出Si，會變化成低位準。、再者，在此狀態下，由於開始信號sp及輸出S1會同時夂成低位準’所以〇R電路Gl。)，會使控制信號冊Ai變化成低位準，且使位準移位器23〇)停止。在此，各D型正反器打⑴之輸出\，係輸入至下一段之 D 土正反器，且在鄰接之d型正反器μ⑴、打(卜1) 上，輸人互為反相的時脈信號％、CL!。結果，正反器邵22 ’可在時脈信號⑶之各邊緣（上升及下降）上將開始信號SP傳輸至下一段上。 j迟構成中，各位準移位器23⑴，係在所對應之D型正

反态F2(i)需要輸入時脈信號CKi之期㈤，亦即，在開始對D 型=反器F2⑴進行脈衝輸入之後，至D型正反㈣⑴結束脈衝禹1出之期間動作，而殘餘的期間則可停止動作。結果二與第一實施形態同樣，可在振幅小於驅動電壓％之時 4號ck下動作，而且可實現消耗電力少的移位暫存器 21 ° 石再者、’本實施形態之正反器部22，與第一實施形態不同刑由於係由根據輸人D與時脈信號CK，使輸出Q變化的 D型：反器所構成，所以即使開始信號sp之脈寬(時脈數) 夂化亦可Φ無障礙地傳輸開始信號sp。，|^| ^ » 一、 β 示之抽樣部3b，在抽樣影像信號DAT之抽樣電晶體的驅動能力很低時，就需要更長的抽樣期間，且本紙張尺度適 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 --------^---------線— ------------------------ 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（23) 需要更長的脈寬（時間）之輸出S1〜sn。另一方面，即使為相同時間之脈寬，隨著時脈信號CK之頻率變高，時脈數也會變大《因而，開始情號SP之脈寬的最適當值，會依抽樣電晶體之驅動能力與時脈信號CK之頻率而產生變化。因此，如圖1所示之移位暫存器丨丨般，當其為按照輸出 S1···之脈寬（時脈數）而設定重設信號R之連接目的地的構成時，就有必要在每一所希望的脈寬（時脈數）上設計不同的電路。而且，在以不同頻率的時脈信號CK驅動相同的資料信號線驅動電路3時，或挪用於不同的顯示部2之驅動時’恐有無法確保最適當的脈寬，而使顯示品質降低之虞。相對於此，本實施形態之移位暫存器21，只要變更開始 k號SP之脈、寬，即可輸出所希望之脈寬的輸出Si :··。因而，可刪減設計之人力時間，同時即使在上述之情況亦可實現顯示品質不降低的圖像顯示裝置1。但是，如圖5所示，SR正反器F1，比起後述之圖10所示的D正反器F2，以較少的元件即可實現，且在元件之動作速度相同時，可更高速動作。更且，在前段之輸出Sw 中，由於可直接控制下一段之位準移位器13(i)之動作/停止，所以不需要上述〇R電路G1(i厂結果，在可預先浃定最適當岛脈寬（時脈數），且可高速要求電路規模較小的移位暫存器時，較佳者係使用SR正反器F1。在此，上述各D型正反SF2，例如，如厨1〇所示，在驅動電壓Vcc與接地位準之間，互相串聯連接有p型M〇s電晶 -26 - 本紙張尺度適財國國家標準（cS規格⑽x 297公爱） -^ (請先閱讀背面之注咅？事項再填寫本頁) -ϋ ϋ 1 n I n » n ϋ I ϋ ϋ l ϋ I I I i·— I— 1 1 n n n n n n n n ϋ ϋ ϋ I n fc— n n I . 經濟部智慧財產局員工消費合作社印製 480822 A7 _B7_ 五、發明說明（24 ) 體P5 1、P52及N型MOS電晶體N53、N54。在上述電晶體 P52、N53之閘極上，施加輸入信號D，而互為連接之兩電晶體P52、N53之汲極電桎，在反相器INV51反轉之後，係以輸出Q的方式輸出〃另一方面，在驅動電壓Vcc與接地位準之間，更設有各自串聯連，接的P型MOS電晶體P55、P56 及N型MOS電晶體N57、N58。上述兩電晶體P56、N57之汲極，係連接在反相器IN V5 1之輸入上，而各自的閘極，係連接在反相器IN V5 1之輸出上。更且，在上述電晶體 P51、N58之閘極上，施加時脈信號之反轉信號/CK，而在電晶體N54、P55之閘極上施加時脈信號CK。上述構成之D型正反器F2，係在時脈信號CK為高位準之期間，電晶體P51、N54會導通，而電晶體P55、N58會截止。藉此，輸入D，會在電晶體P52、N53上反轉·之後，在反相器INV51上反轉。結果，輸出Q，會變成與輸入D相同的值。與之相反，在時脈信號CK為低位準之期間，由於電晶體P51、N54截止，所以電晶體P52、N53，無法將輸入D反轉。又，在此狀態下，電晶體P55、N58會導通，而反相器IN V5 1之輸出會回授至輸入端。結果，在時脈信號CK為低位準之期間，輸出Q，即使輸入D為高位準，亦可保持與時脈信號CK之下降時間點相同的值。因而，如圖11所示，D型正反器F2之輸出Q，在輸入D發生變化之後，最初，在時脈信號CK為上升的時間點上，會追隨輸入D而變化。另一方面，例如，如圖12所示，在上述各OR電路G1 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -丨乂 n ϋ ϋ ϋ 1 n ϋ .^1 I ·_ϋ 1·— 1 _1 n I H . , I ·· I Μ·» a··· tauai a········ I I I · < ι 480822 A7

上没有由對應各輸入IN⑴…之p型MOS電晶體P61⑴… 所構成的牟聯電路、由對應各輸入IN⑴…之N型電晶徹N62⑴·所構成的並聯電路、以及由p型電晶體 Ρ63及Ν型MOS電晶體64所構成的CMOS反相器。在此，上述OR電路G1 ,由於係2輸入之〇R電路，所以電晶體p61、 N62各分別设有2個，且在電晶體P61⑴、N62⑴之閘極上，施加輸入IN⑴，而在電晶體P62(2)、N62⑺之閘極上，施加輸入m(2)。又，上述串聯電路與並聯電路，係互為串聯連接，且配設於驅動電壓Vcc與接地位準之間。再者，上述串聯電路與並聯電路之連接點，係連接在CM〇s反湘器之輸入端上，亦即連接在上述兩電晶體p63、N64之閘極上。藉此，OR電路G1，可從成為上述CM〇s反相器之輸出端的電晶體P63、N64之汲極中，輸出輸入IN⑴、.別⑺之邏輯和。然而，在圖8中，雖係設有將各D正反器F2⑴之輸出入進行邏輯和運算，並對位準移位器23⑴指示動作/停止的 ’但是各位準移位器本身，若將D正反器以⑴ 之輸出入進行邏輯和運算，並可判斷動作/停止，則可省略OR電路。具體而T，如圖U所示，在本另一實施例之移位暫存器 21a中，係設有控制信號ενα〗、εν、之任一個在作用區⑴ 之情況而動作的位準移位器24⑴，以取代位準移位器 23(υ。隨之，即可省略圖8所示之〇R電路G1(i)，且〇型正反器F2⑴之輸出入亦可當作控制信號ENAi、ENa2，直接 (請先閱讀背面之注意事項再填寫本頁) .-------- 訂---------線丨經濟部智慧財產局員工消費合作社印製本纸張尺度適用中國國家標準（CNS)A4規格（21〇 297公釐） A7 ----------B7___ 五、發明說明（26 ) 輸入至互為對應的位準移位器24⑴上。例如，如圖14所示，上述位準移位器％，雖為與圖了所示之位準移位器13大致同樣的構成，但是與該位準移位器 13不同在電力供給控.制部24b〜輸出穩定部24e中，係對應控制信號ΕΝΑ1、ΕΝ、，而設有同數量（此情況為2個）的各U to體N21〜P41。具體而言，在電力供給控制部2仆中，互相並聯連接有電晶體N21⑴、N21⑺。同樣地，分別在對應電晶體P11之輸入控制部24c中，互為並聯連接有電叩體Ν31(υ、N31(2)，而在對應電晶體P12之輸入控制部24c 中，互為並聯連接有電晶體N33⑴、N33(2)。另一方面，在輸出穩定部24e上，互為串聯連接有電晶體p41⑴、 P41(2) ’而各輸入開關元件截止控制部24d，係由互為串聯連接足電晶體P32⑴、P32(2)，或互為串聯連接之電晶體 P34⑴、P34(2)所構成。·又，在本實施形態中，由於移位暫存器21a係用以傳輸高位準之脈衝信號，所以在上述各電晶體N21⑴〜P41(2)之中，在對應控制信號ΕΝΑι之一方（下標為⑴）之閘極上，施加控制信號ENAi，在對應控制信號 ΕΝΑ2之方（下標為⑺）之閘極上’施加所對應之控制信號 ΕΝΑ2。若依據上述構成，則在控制信號ΕΝΑι或ενα2之至少一方為高位準時，電晶體N21⑴、Ν21(2)之任一個、電晶體 Ν31⑴、Ν31(2)之任一個、及電晶體Ν33⑴、Ν33(2)之任一個||會導通。又’電晶體P32(l)、Ρ32(2)之任一個、電晶體 Ρ34⑴、Ρ34(2)之任一個、及電晶體mi⑴、p41⑺之任一本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 八· ^1 ·1 ·ϋ ϋ II ϋ 1 一：OJ· I an·· I μ·· mi· am μ·· 線丨經濟部智慧財產局員工消費合作社印製 480822 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（27 ) 個皆會截止。結果，與上述位準移位器13同樣，位準移位器2 4會動作β與之相反，在控制信號ΕΝΑι及en、皆為低位準時，由於N型之電晶體N21⑴〜N34(2)全部皆會截止，而P型之電晶體P31⑴〜P41(2)全部皆會導通，所以與上述位準移位器13，同樣，位準移位器24會停止動作。結果，與圖 8所tit义位準移位器23⑴同樣，位準移位器24〇)，可按照所對應之D型正反器F2(i}之輸出入而動作/停止，可獲得同樣的效果。 [第三實施形態] 然而，在上述第一及第二實施形態中，雖係在每一正反器上設置位準移位器，但是在強烈要求電路規模之刪減時，亦可如以下之各實施形態所示，在複數個正反器之每個上叹置位準移位器。在本實施形態中，係參照圖丨5至圖19，就在複數個SR型正反器之每一個上設有位準移位器的情況加以說明。亦即，在本實施形態之移位暫存器Ha中，如圖15所示，N個SR型正反器！^，係被分成K.SR型正反器”，且分割成複數個塊Bl〜BP。更且，位準移位器13，係設在各塊B之每一個上。另外，以下為了方便說明起見，當將p 以下1以上之整數設為i，而將κ以下丨以上之整數設為』時，在苐1個塊Bi中，以FIrd之方式參照第』個SR型正反器F1 〇更且，在本實施形態中，係在各塊氏之每一個上，設有用以對位準移位器13⑴指示控制信號ΕΝ、的〇R電路 (請先閱讀背面之注意事項再填寫本頁)

-n n I ϋ H 一一一**JI n n n I n mmmB ϋ I n ( J n 1_ ala I l I t-i ϋ ml —Fl· ϋ ϋ n I I n n n 1· ϋ n ϋ I 480822 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（28 G2⑴。該OR電路G2(i)，係算出送至該塊匕之輸入信號、與除了該塊B i内之最末段的sr型正反器Fl(u)…Fli，(K-i)之各輸出信號的邏輯和，而輪出至上述位準移位器13(i)的K輸入之OR電路。在此，送至塊匕之輸入信號，在最前段之塊玢中係為開始信號SP，而在第2段以後之塊Bi中係為前段之塊的輸出信號。例如，如圖16所示，上述〇R電路，係在圖1 2所示之〇R電路G1中，可依使電晶體P61之個數與電晶體N62之個數增加至輸入之數量（此情況為κ個）的電路來實現。藉此，如圖17所示，從開始對該塊匕輸入脈衝的時間點開始，至早於最末段之前一個SR型正反器”⑹匕⑴之輸出 Swk-川的脈衝輸出結束的時間點為止，送至位準移位器 13⑴的控制信號ENAi會變成高位準。結果，位準移位器 13⑴，至少在該塊Bi内之SR型正反器？1(丨山…f1rk)之任一個需要時脈信號CKi之輸入的期間，亦即，從上述脈衝輸入開始的時間點開始，至最末段之狀型正反器F1(iK)被設足的時間點為止之期間，可輸出時脈信號CKi。更且，在上述SR型正反器Flhq被設定之後，在SR型正反器耵 (夏，（K-1)) 之輻出S^jk-川的脈衝輸出結束的時間點上，位準移位器 13(i)可停止動作。在此’’在本實施形態中，位準移位器13(〇，該塊匕之狄型正反器Flaj)之中，在其中一個需要時脈輸入時，就會續輸出時脈信號CKi。故而，當在原狀態下對各SR^反器Fl(i，j)供、给時脈信號CKA，如圖17中之虚線所示，在认 - 31 - 卜紙張尺度適用中國國家鮮（CNS)A4規格（210 X 297公爱· (請先閱讀背面之注意事項再填寫本頁) 心〆 0 ϋ -ϋ n ·ϋ ϋ 1·^OJ_ n ϋ ϋ ϋ ^1 ϋ ϋ I ϋ 480822 A7 五、發明說明（29 ) 型正反β F 1(丨山被重設之後，由於sr型正反器ρi(i會再次被設定’所以可從開始信號SP之1脈衝產生複數個脈衝。因而，如圓15所示，在上述移位暫存器丨u上，係在位準移位器13⑴與各SR型正反器Fl(iJ)之間，設有開關swi，j，且只有在前段之SR型正反器輸出脈衝之期間，將時脈信號C&施加至SR型正反SFkj上。又，在上述開關 swi，j被截止的期間，為了阻止對各此型正反器Fi(i,j)進行設定輸入’，而可在各SR型正反器以⑹·）之負邏輯的設定端子/ S上，介以P型MOS電晶體Pi j而施加驅動電壓V。。。在移位暫存器1 la之最前段上，係在電晶體之閘極上施加開始信號sp，在殘餘段之電晶體Pi,』之閘極上施加前段之sr 型正反器F1(i,】M)的輸出。藉此，在開關SWi，j被截止之期間，電晶體Pu會導通，而上述設定端子/s會固定在預定的電位（此情況，為驅動電壓％。），而可阻止設定輸入。該等的結果，上述開始信號“，就可毫無障礙地傳輸。另外，例如，最末段之SR型正反器F1(iK)等被重設定之後，在未供給時脈信號CKiiSR正反器？1上，亦可不介以上述開關S W而直接輸入時脈信號CKi。在上述構成中，如第一實施形態所示，若比起在各8尺型正反器F1之每一個上設置位準移位器13的情況，則位準移位益13與SR型正反器以之距離會變長。然而，比起從單一 <位準移位器對全部的SR型正反器供給時脈信號CK的習知技術，則由於可縮短位準移位器13與SR型正反器1^ 之距離，且可刪減緩衝器，所以大致與第一實施形態同一 32 — 297公釐） f請先閱讀背面之注意事項再填寫本頁}

-I I 11 I I I ^ ·1!111111 I 經濟部智慧財產局員工消費合作社印製 480822 A7

I 訂 I I I 請先閱讀背面之注意事項再填寫本頁

(請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480822 A7

位準移位器23⑴指示控制信號ENAi的〇R電路a . 兮〇尺電路G3i，係（Κ+1)輸入之OR電路，係用以算出該1 塊匕H D型正反器Ρ2αυ…之各輸出入的邏辑和，並輸出至上述位準移位器23⑴上。在此，送至最前段之〇型正反器 Ρ2〇,υ的輸入信號，在最前段之塊Bi中係為開始信號π，而在第2段以後之塊Bi中係為前段之料]的輸出^。例如，如圖21所示，上述0R電路G3，係在圖12所示之〇r電路〇!中，可依使電晶體P61之個數與電晶體之個數= 加至輸入之數量（此情況為K+i個）的電路來實現。藉此，如圖22所示，在該塊Bi内之D型正反器F2 1 ··· 之任一個需要時脈信號CKi之輸入的期間，亦從開始對該塊Bi輸入脈衝的時間點開始，至最末段之d型正反器FIrp結束脈衝輸出的時間點為止之期間，送圭位準移位為23⑴ < 控制信號ENAi會變成高位準，而位準移位器 23⑴可輸出時脈信號⑶β χ，在殘餘的期間，由於控制信號ΕΝΑ〗變成低位準，所以位準移位器13⑴可停止動作。在上述構成中，如第二實施形態所示之若比起在各D型正反㈣之每―固上設置位準==的情況，則位準移位器2MD型正反器打之距離會變長。然而，比起從單-之位準移位器對全部的〇型正反器供脈信號ck的習知技術，則可縮短位準移位器23抑型:反 =F2之距離，且可刪減缓衝器。因而，大致與第二實施形怨同樣，可實現消耗電力少的移位暫存器。再者，與第三實施形態同樣，在本實施形態中，比上述 ---------------線 — 一 34 -

本紙張尺錢財@ g家標準α：Νέ)Α4規格（21〇 χ 297公釐） 480822 A7 B7 五、發明說明（32 ) 經濟部智慧財產局員工消費合作社印製移位暫存器21還可刪減位準移位器23之數量。更且，較佳者係在不太增加消耗電力下，而要求電路規模之刪減時，就:在不設置緩衝器而位準移位器23⑴可供給時脈信號％的範園内’設S各塊Βί内之D型正反數量。 “又，在圖20中，雖係舉利用〇R電路⑺而控制位準移位器23之動作/ >fT止的情況為例而加以說明，但是與圖1 $所示之移位暫存器llb同樣，如圖23所示之移位暫存器仏，位準移位器25本身亦可根據送至〇R電路⑺之各輸入信號，控制動作/停止。例如，如圖24所示，該位準移位的 25，在圖19所示之位準移位器㈣，只要以與輸入同數 (此情況為〖+1個）來設置各電晶體N21〜p4i的電路即可實現。 [第五實施形態] 然而，在上述第三（第四）實施形態中，係就位準移位器或是OR電路將Κ，（Κ+1)個信號進行邏輯和運算，以控似準移位器之動作/停止的情況加以說明。相對於此，在本實施形態中，係就使用問鎖電路以控制位準移位器之動作 /停止的情況，邊參照圖25至圖29而邊加以說明。具體而言’如圖25所示’在本實施形態之移位暫存 uc中’係設有閂鎖電路31⑴’以取代圖15所示之移位存器Ha之OR電路G2⑴。該閃鎖電路31，係構成將送至软境匕之最前段之SR型正反HF1(il)的脈衝輸人、及最末段之SR型正反器Flhq的脈衝輸出當作觸發以使輸出發生化。藉此，從開始上述脈衝輸入的時間點開始，至^ 量以器該變始上 (請先閱讀背面之注咅？事項再填寫本頁)

-----— — It—----I---Ί I 480822 A7 B7 五、發明說明（33 ) 述脈衝輸㈣時間料止之期間，即可對料移位器& 指示動作。（1) 在上述閃鎖電路31上’例如舉最初之塊&為例時，如圖 %所示，施加有在反相器31a上反轉的開始信號sp，為負邏輯之設定信號/S。再者，上述閃鎖電路川系具備有 SR型正反器训，而該SR型正反器31b係施加有最末段之 SR型正反器F1(|，K)的輸出Si κ以作為正邏輯之重設作號卜另外’在下-段以後之塊4中，係施加有前段之塊^ 的輸出以替代開始信號SP。在上述構成中，如圖27所示，閃鎖電路31⑴，係從送至 ,前段之SR型正反HF1(U)之輸入變化成高位準時的時間點開始，至輸出Si，K變化至高位準為止的期間，將控制化號ENAi設定成高位準。藉此，位準移位器％，在該期間中，可持續供給時脈信號CKi。又，當輸ASi,K變化至高位準時，控制信號£>^弋就會變成低位準，而位準移位器 13⑴會停止動作〃結果，與第三實施形態同樣，可實現消耗電力比習知少的移位暫存器丨lc。再者，本實施形惡之閂鎖電路3丨⑴，係如第三實施形態之OR電路G2(i)(位準移位器14⑴）般，與根據κ個信號而判足位準移位斋13⑴（14(〇)之動作/停止的情況不同，係不管塊Bi内ISR型正反器！^之段數κ，而可將2個信號當作觸發仏號而產生控制#號ENAi。因而，可將傳輸判定所需要之k號的“號線數刪減成2條。在此，當判定用之信號線數增加時，就有與用以傳輸輸出Si j或時脈信號cK、cKi (請先閱讀背面之注意事項再填寫本頁} 《-------- 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 Λ7 五、發明說明（34 ) 之信號線的交又點會増加，立各信號線之電容增加之虞。然而，在本實施形態中，由於判定用之信號線可刪減成2 條，所以比第三實施形魅還可抑制因判定用之信號線所引起的配線電容之增加，更且，可實現消耗電力小的移位暫存器1〗c。另外，在圖26中，雖係舉閃鎖電路31⑴由SR型正反器所構成的情況為例加以說明，但是並非限定於此。只要將2 個信號當作觸發信號，而可控制位準移位器13⑴之動作/停止，則即使例如使用圖28所示之閂鎖電路32以替代上述閂鎖電路31⑴，亦可獲得同樣的效果。在上述閂鎖電路32上，設有用以構成2分頰器的2個£>型正反器32a、32b、用以算出開始信號sp及輸出之非邏輯和的NOR電路32c、及用以反轉N〇R電路32c之輸出的反相器32d。上述D型正反器32a之輸出Q，係藉以d型正反器32b ,輸入至D型正反器32&上。又，在D型正反器32& 上，係施加反相器32d之輸出LSET以作為時脈。另一方面，在D型正反器32b上，施加NOR電路32c之輸出以作為時脈。更且，輸出D型正反器32a之輸出l〇ut以作為控制信號ENA〗。結果，如圖29所示，閂鎖電路32(i)，會與上述閂鎖電路31⑴同樣，可在開始對最前段之sr型正反器F1 ^ (1，1) 輸入脈衝之後，至輸出Si，K之上升時間點為止，輸出高位準之控制信號ΕΝΑ〗，且可對位準移位器13⑴指示動作。另外，在本實施形態中，閂鎖電路p 1、3幻之觸發，係使用對最前段之SR型正反器開始輸入脈衝、及最末本纸張尺度迺用宁國國冢標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

經濟部智慧財產局員工消費合作社印製 480822

R型正反器？1(開始輸出脈衝，但是並非限定於此。二要將以比塊Bi内之SR正反器F1需要時脈信號％之期間還早的時間將控制信號ENA丨可設定成作用區的信號、及:該期間之後的時間將控制信號ENAi可設定成非作用區的信號當作觸發信號，即可獲得同樣的效果。 [第穴實施形態] 在本實施形態中，係就在使用〇型正反器之移位暫存器中，利用閂鎖電路以控制位準移位器之動作/停止的構成’而參照圖3〇至圖34加以說明。亦即，在本實施形態之移位暫存器21(1中，大致與圖25 所示之閃鎖1路3 i⑴同樣，設有閃鎖電路叫）以取^ 2〇所示之移位暫存器21&之〇R電路G3⑴，而該閃鎖電路 33⑴，係將送至最前段之D型正反器打^山的脈衝輸入、及最末段之D型正反器？20，幻的脈衝輸出當作觸發脈衝。但是，如上所述，當其為D型正反器的情況，在最末段之d 型正反器停止脈衝輸出為止的期間，需要時脈信號 C&。因此，上述閂鎖電路33⑴，構成從開始上述脈衝輸入的時間點開始’至上述脈衝輸出停止的時間點為止之期間’即可對位準移位器23⑴指示動作。具體而言，上述閂鎖電路33，當舉最初之塊匕為例時，例如，如圖3 1所示，除了圖26所示之閂鎖電路3丨之外，係具備有用以舁出輸出信號L0UT、與最末段之輸出$〗κ之非邏輯和的NOR電路33c、及用以反轉算出結果的反相器 33d。另外，在下一段以後之塊Bi中，係施加前段之塊i 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480822 A7

之輸出以取代開始信號SP。 =中，如圆32所示，電路33(1)，係從送至最二段…正反器F、)之輸出變化至高位準的時間點開輸出Sl,K變化至低位準的時間點為止之期間，將控制信破嶋㈣成高位準。藉此，位準移位㈣⑴，在該期間中，即可持績供給時脈信號％。又，當輪U"變化至低位準時，控㈣號舰丨就會㈣低位準，而位準移位器23⑴會停止動作。結果，與第四實施形態同樣，可實現消耗電力比習知少的移位暫存器21d。再者，在本實施形態中，與第五實施形態同樣，可刪減判定位準移位器23之動作/停止時所需要的信號線數。故而，比第四實施形態還可抑制因判定用之信號線所引起的配線電谷〈增加。更且，可實現消耗電力小的移位暫存器 21d 〇另卜圖3 1中，雖係舉閂鎖電路33由SR型正反器所構成的情況為例加以說明，但是並非限定於此。只要將2個信號當作觸發信號，以控制位準移位器13之動作/停止，則例如即使使用圖33所示之閃鎖電路34以替代上述閃鎖電路31(i}，亦可獲得同樣的效果。在孩閂鎖電路34中，圖31所示iN〇R電路33(：及反相器 33d，係附加在圖28所示之閂鎖電路32上。結果，如圖μ 所不，閂鎖電路34，與上述閂鎖電路33同樣，從開始對塊之最前段之D型正反器f'd輸入脈衝的時間點開始，至最末段之D型正反器結束脈衝輸出的時間點為止，可 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

本纸張尺度適財關冢標準（CNS)A4規格（21G χ 297 ) 經濟部智慧財產局員工消費合作社印製 480822 A7 ------- —__B7_____ 五、發明說明（37 ) 輸出高位準之控制信號£^乂，並對位準移位器Μ⑴指示動作，另外，在本實施形態中，閂鎖電路（33〜Μ)之觸發，雖係使用開始對最前段之〇型正反器F2(i山輸入脈衝、及最末段乏D型正反器！：2(^結束脈衝輪出，但是並非限定於此。只要將以比塊Βί内之D型正反器F2需妻時脈信號CIQ之期間還早的時間將控制信號ENAi可設定成作用區的信號、及以該期間之後的時間將控制信號E n a i可設定成非作用區的信號當作觸發信號，即可獲得同樣的效果。 [第七實施形態] 以下，係參照圖35，與上述第四及第六實施形態同樣，就位準移位器23 (24、25)對複數個D型正反器F2供給時脈信號CK的移位暫存器21b〜21d中，更可刪減消耗電力.的構成加以說明。具體而言，本實施形態之移位暫存器，雖與上述移位暫存器21b〜21d同樣的構成，但是係在各D型正反器1?2()之母個上汉有時脈#號控制電路。又，位準移位器 23ω(24(υ、乃⑴：以下，係以為代表），係指對需要時脈輸入的D型正反器F2供給升壓後之時脈信號CK⑴。如圖35所示，上述時脈信號控制電路26(^，係具備有設於用以傳輸時脈信號C&之信號線上的開關swi(ij)、及設於時旅：信號CKi之反轉信號/ CKi之傳輸線上的開關 SWAm。兩開關SWlhD、SW2(iJ}，係與圖8所示之位準移位器23(丨七同樣，可依用以算出D型正反器F2(⑸之輸出入 (請先閱讀背面之注意事項再填寫本頁) ^--------^---------線— ------------------------

480822 A7 經濟部智慧財產局員工消費合作社印製五、發明說明（33 ) 之邏輯和的OR電路G1 (ij)所控制，當D型正反器F2(i,j)需要時脈信號CKK/CICi)時導通的同時，在不需要時脈輸入時就會被截止。更且，在時舨信號控制電路26(i,j)上，設有設於 D型正反器F2(ij}之時脈輸入端子與接地電位之間的n型 MOS電晶體、及設於D型正反器F2(iJ)之反轉時脈輸入端子與驅動電壓Vce之間的P型MOS電晶體72(i』·）。在上述電晶體Ν71(α之閘極上，0R電路G1(ij)之輸出係在反相器INV71(iJ}反轉之後施加。另一方面，在上述電晶體72(u) 之閘極上，施加OR電路Gl(ij)之輸出。上述構成中，在所對應之D型正反器F2(ij)需要升壓後之時脈信號CKK/CKi)的期間，上述開關SW1( w 通而對該D型正反器施加時脈信號CKi(/CKi) /另二方面，在不需要時脈輸入的期間，上述開關SW1^、會被截止。亦即，例如，D型正反器打(⑸等，會切離兩開關SW1(iJ)、SW2⑽以後之電路、及位準移位器23(〇。更且’在不需要時脈輸入的期間，上述兩電晶物;㈣、 P、)會導通，且會分別將Μ正反器、)之時脈輸二端子及反轉輸入端子維持在預定值（低位準及高位準）。藉此j逑兩輸入响子與不穩定的情況不同，其可抑制^ 正反备F2(ij)之誤動作。若依據上述構成，則在不需要時脈輸關〜〜後之電路、及位準移位二中：離。故而，位準移位器23⑴，在目前時間里占二== 要時脈信號心的0型正反器 ^而 { ,J) 1 4 因而，比起用以本纸張尺度適財關家標準 (請先閱讀背面之注意事項再填寫本頁) -^-------- 訂---------線丨 1 mmm§ i n ϋ ϋ I ι 297公釐）五、發明說明（39 ) 艇動塊1内之全部D型正反器以㈣〜^的情況，大傾刪減位準移位器23⑴的負載電容，且可刪減消耗. 力。結果，可實現消耗電力小的移位暫存器。 ^ 另外，上述，雖係舉在13型正反器打⑽之每一個上設有時脈信號控制電路26(ij)的情況為例加以說明，但是並非限 .定於此。例如，亦可在複數㈣型正反㈣之每—個上故有時脈信號㈣電路26 m兩開關swi、sw2，^ 連接於兩開關SW1、SW2上的D型正反#F2需要時脈輸入的期間，：即，從開始對最前段之0型正反器以輸入脈衝 (後’至最末段之μ正反器打結束脈衝輸出為止的期間，在可導通的方式下，例如可依與圖2〇所示之〇r電路 G3或圖3〇(圖叫所示之閃鎖電路33(34)同樣的電路加以控制。此情況，若比較在各D型正反器打之每一個上.設置時脈信號控制電路26的構成時，位準移位器23(24、25)之負載電容會變大。然而’由於可刪減時脈信號控制電路％之數量，所以可簡化電路構成。 [第八實施形態] 經濟部智慧財產局員工消費合作社印製、然而，例如，在圖2所示之資料信號線驅動電路3或掃描信號線驅動電路4中，上述各實施形態之移位暫存器（U、 11a 11c 21、21a〜21d)的各段輸出，雖然也有當作顯示時間的信號來直接使用的情況，但是也有邏輯運算複數段之輸出的信號當作時間信號來使用。以下，如第一、第三及第五實施形態所示，在使用8尺型正反器F1的移位暫存器中，就較適於邏輯運算複數段之輸本紙尺度適用中國國豕標準（CNS)A4規格（210 X 297公II ) 480822 A7 五、發明說明（4〇 ) 出情況的構成，邊參照圖36及圓37而邊加以說明。另外，若為使用SR正反器F1的構成，則雖亦可適用於其他的實施形態，但是以下，係舉第一實施形態的情況加以說明。亦即’本實施形態之移位暫存器1 ld，除了圖1所示之移位暫存器11之構成之外，亦具備有用以運算互相鄰接之2 個輸出Si、Si+1之邏輯積，且將運算結果當作時間信號 SMPi而輸出的AND電路G4(i}。更且，在最前段之SR型正反器F1⑴之前段上，設有SR型正反器^⑼，且設有用以算出垓SR型正反器Fhq之輸出s〇、與輸出邏輯積之後而輸出的AND電路04^。又，在SR型正反器F1⑼上，係施加開始信號SP之反轉信號/Sp以作為負邏輯之設定信號。上述SR型正反器Fl^之輸出，係在下一段之位準移位器 13⑴上當作控制信號ΕΝΑι而輸入。另外，511型芷反器 Fl^，與其他段之SR型正反器以⑴同樣，施加只按照所傳輸 < 脈衝信號之脈寬的段數（此情況，為2段）後之位準移位器13(2)之輸出CK2。在此，各SR型正反器F1(〇)、F1⑴之輸出s〇、Si·••之中，有輸出S〇 ’連接在單一的AND電路G4(0)上。另一方面，其他的輸出Si，係連接在2個AND電路G4(M)、G4⑴ 上。結果，SR型正反器F1⑼、與殘餘的从型正反器 F1⑴，有不同的輸出負載。故而，假使以相同的時間驅動 SR型正反器以⑼、與殘餘的SR型正反器F1⑴，輸出S〇與殘餘的輸出Si…，在對於時脈信號cK的延遲時間會互為不同。因而，在時脈信號CK之頻率很高時，就發生有需要 (請先閱讀背面之注意事項再填寫本頁) i ----訂---------線| 經濟部智慧財產局員工消費合作社印製 uu〇z2 A7 經濟部智慧財產局員工消費合作社印製五、發明說明（41 ) 抑制因延遲時間之偏差所引起的時間之不均等。因此，上述and電路G4(0)之輸出信號，會變成後段之電路中未被使用的虚設信號DUMMY，且只有殘餘的娜電路輪出SMPl..♦，才會使用於影像信號抽出中。上述構成中，在SR型正反器叫。）上，與其他段不同，施力:有與時脈信號CK不同部的反轉信號/sp以作為負邏輯之設足信號。故而，輸出s。之時間（上升或脈寬等），與其他的SR型正反器1^⑴...之輸出Si不同 '然而，如上述般，輸出S〇，不會當作虛設信號〇1；1^1^¥在後段之電路中使用。因而，即使輸出So之時間不同，移位暫存器Ud，亦可毫無障礙地，以預定的時間，逐次輸出時間不同的時間信號 SMP!···。再者，上述構成巾，·對SR型正反器？1(。）施加反轉信號 /SP ’可省略位準移位器13。因而，比起亦在SR型正反器 Fl^上設置位準移位器13的情況，還可刪減位準移位器υ 之數量。另外，在上述第一至第八實施形態中，雖係舉位準移位器（13、14、23〜25)係電流驅動型的情況為例加以說明，但是亦可如圖38所示使用電壓驅動型之位準移位器41。該位率移位器41之位準移位部4la，係具備有按照時脈信號而導通/·截止之N型MOS電晶體NS1、及按照時脈信號CK 之反轉信號/CK而導通/截止之N型MOS電晶體N82，以作為輸入開關元件。在各電晶體N81(N82)之汲極上，係藉以作為負載之P型MOS電晶體P83(P84)施加驅動電壓ν。。。另 -44 - (請先閱讀背面之注意事項再填寫本頁)

# !1 ti — ίιιι-Ί I I n n I n 1 n · -I n I n n I n I I ϋ n I - 經濟部智慧財產局員工消費合作社印製 480822 A7 _B7_ 五、發明說明（42 ) 一方而，兩電晶體N81、N82之源極，係被接地。又，上述電晶體N82、P84之連接點的電位，係當作位準移位器 41之輸出OUT而輸出。更且，上述電晶體N82、P84之連接點的電位，亦施加至上述電晶體P83之閘極上。同樣地，上述電晶體N81、P83之連接點的電位，係當作位準移位器41之反轉輸出/OUT而輸出，同時施加至上述電晶體P84 之閘極上。另一方面，在上述位準移位器41上，設有N型MOS電晶體N91、N92以作為輸入開放開關部（開關）41b。在位準移位器41之動作中，係在上述電晶體N81之閘極上介以電晶體N91而施加有時脈信號CK。更且，在上述電晶體N82之閘極上，介以電晶體N92施加有時脈信號CK之反轉信號 /CK。再者，在上述位準移位器41上，設有N型MOS電晶體 N93及P型MOS電晶體P94以作為輸入穩定部41c。藉此，在位準移位器41之停止中，上述電晶體N81之閘極，可介以電晶體N93而接地。另一方面，上述電晶體N82之閘極上，係介以電晶體P94而施加驅動電壓V。。。另外，上述輸入穩定部41c，係對應申請專利範圍所記載之輸出穩定機構，而控制送至上述兩電晶體N81、N82之輸入電壓，以穩定輸出。在此，位準移位器41，係為電壓驅動型，且只有在使輸出OUT發生變化時才會消耗電力。故而，在位準移位器41停止時，即使利用輸入電壓來控制輸出電恩亦不會發生電力消耗的問題。 -45 - 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " (請先閱讀背面之注意事項再填寫本頁)

經濟部智慧財產局員工消費合作社印製 480822 A7 _B7___ 五、發明說明（43 ) 在本實施形態中，在控制信號ΕΝΑ為高位準時，就會指示位準移位器41之動作。因而，在上述電晶體Ν91、 Ν92、Ρ94之閘極上，施加有控制信號ΕΝΑ。另一方面，在電晶體Ν93上，控制信號係在反相器INV9 1上反轉之後才被施加。上述構成中，當控制信號ΕΝΑ為高位準時，電晶體 Ν91、Ν92會導通。更且，電晶體Ν81、Ν82會按照時脈信號CK、及其反轉信號/ CK而導通/截止。藉此，輸出 OUT，在時脈信號CK為高位準時，就會升壓至驅動電壓 Vcc之位準。另一方面，當時脈信號CK為低位準時，輸出 OUT就會變成接地位準。與之相反，在控制信號ΕΝΑ為低位準時，電晶體N93、 Ρ94會導通。故而，電晶體Ν81會截止，電晶體Ν82會導通。結果，輸出OUT會保持於接地位準，而反轉輸出 /OUT，會維持於驅動電壓Vee。又，在此狀態下，兩電晶體N91、N92會截止。因而，作為輸入開關元件之電晶體 N81(N82)之閘極，可從時脈信號CK(/CK)之傳輸線切離。藉此，例如，可刪減圖2所示之控制電路5等的時脈信號 CK(/CK)之驅動電路的負載電容及消耗電力。另外，在圖38中，與位準移位器13、23同樣，雖係舉利用1個控制信號ΕΝΑ来控制動作/停止的情況為例加以說明但是與上述位準移位器14、24、25同樣，若按照控制信號ΕΝΑ之數量來增加電晶體Ν91〜Ρ94、反相器INV91之數量，則可利用複數個控制信號ΕΝΑ來控制動作/停止。 -46 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------：------- ^ --------^---------*^1 I (請先閱讀背面之注意事項再填寫本頁) 480822 A7 Β7 經濟部智慧財產局員工消費合作社印製五、發明說明（44 ) 即使在使用上述構成之位準移位器41的情況，亦設有複至個位準移位器41，且不需要時脈輸出之位準移位器 f少一对停止。因而，比起㈣料耗料移位暫存全邵正反器供給時脈信號的情況，還可刪減各位準移 ^〈負載電容。更且，可刪減移位暫存器之消耗電力。但是，上述第-至第八實施形態所示之電流驅動營的位 t移位器13、14、23〜25:以下，以位準移位器13為代 )在動作中，私流會經常流至輸入開關元件（p 11、p 12 ) 因而時脈L號CK〈振幅會低於輸入開關元件（電晶 N81 N82)<臨限值，且即使位準移位器不能動作時’亦可毫無障礙地’將時脈信號^予以升壓。又，由於係按照是否要輸出時脈以停止位準移位器13，所以即使在不使輸出發生變化的情況不管是否設有複數個用以.消耗電力的位準移位器13，亦可抑制消耗電力。因而，較佳者與其使用電壓驅動型’倒不如使用電流驅動型之器 13 〇另外在上述第二至第七實施形態中，係舉在κ個正反器（FI、F2)之每一個上設置位準移位器（ΐ3、14、以〜以） H為例加以說明。然而’只要移位暫存器被分割成複數個塊’且在各塊之每一個上設有位準移位器，則即使包 δ於各塊内的正反器之數量不相同，亦可獲得大致相同的效果。再者，在上述各實施形態中，雖係舉圖像顯示裝置為例以作為移位暫存器之適用例來加以說明，但是只要是可提 .r'i--------^---------^1 (請先閱讀背面之注意事項再填寫本頁)

本纸張尺度適用中國國家鮮（c^yA4規格⑽χ挪)· 五、發明說明（45) 供振裇低於移位暫存器之驅動電壓的時脈信號CK之用途，則可廣泛適用本發明之移位暫存器。但是，在圖像顯 π裝置巾強烈被要求解像度之提高及顯示面積之擴 f ’所以較有移位暫存器之段數變多，且無法充分確保位 +移，器《驅動能力的情形。因而，在將上述構成之移位 ^存器適用於0像顯示裝置之驅動電路的情況，特別有此|發明 < 移位暫存器’係_種繼續連接有複數個正反器的移位暫存器，且具備有複數個用以進行時脈信號心位準移位的位準移位器，而該位準移位器，係設在預定數之上述正反器的每一個上。 /、若依據上料成，則比起唯—之位準移位料全部的正反器，加位準移位後之時脈信號的情況，還可縮短從位準移位器至正反器之間的距離。結果，由於可縮短位準移位後之時脈信號的傳輸距離，所以可刪減位準移位器之負載電容，且可抑制位準移位器所需要的驅動能力。藉此:、例如即使在位準移位器之驅動能力小，且正反器之兩端間的距離長㈣況，亦沒有必要在位準移位器至正反器之間設置缓衝器，且可刪減移位暫存器之消耗電力。、又，較佳者係在上述構成之移位暫存器中，上述複位準移技益之中的至少一個會停止動作。若依據該構成，則比起全部的位準移位器同時動作的产況’還可刪減移位暫存器之消耗電力。該等的結果，~ 低電壓之時脈信號輸入中動作’且可實現低消耗電力的移 480822 A7

經濟部智慧財產局員工消費合作社印製位暫存器。再者，上述構成之移位暫存財，上述各位準移位器，在所對應〈機中，較佳著係只在包含正反器在該時間點上需要輸入時脈信號的期間内動作。 /仗據β構成’則只有在需要傳輸輸入脈衝時的位準移位器才會動作n比起全部的位準移位器會動作的情況，還可大幅刪減移位暫存器之消耗電力。另夕卜，如此進行期間動作的位準㈣器，村為-部分而已。若至少— 個位準移位器進行期間動作的話，則比起全部的位準移位器進行連續動作的情況，還可刪減移位暫存器之消耗電力0 又、，在上述各構成之移位暫存器中，上述塊之中的特定塊:5F可包含按照上述時脈信號而設定的設定•重設•正反斋：作為上述正反器，同時對應上述特定塊之特定位準 —係在開始對②特^塊輸人脈衝的時間點上開始動 ::在該特定塊之最末段的正反器被設定之後才停止動若依據該構成，則特定位準移位器，在特定塊之設定· 重設·正反器動作時所需要的期間内，供給位準移位後之 ^脈信號，且在不需要對設定•重設•正反器輸入時脈信號的情況’才停止動作。結果，包含設定•重設•正反器以作為上述正反器，且比D型正反器之情況還可高速料的位準移位器中，刪減消耗電力。再者’在上述構成之移位暫存器中，當上述特定塊内之 . ---------^--------- (請先閱讀背面之注意事項再填寫本頁)

本纸張尺度適用中國國家標準（CNS)A4規格⑽χ撕公爱1 480822

^述正反器（設定•重設•正反器）41個的情況，上述特定位準移位器，亦可在開始對上述特定塊輸入脈衝的時間點上就會開始動#，而在脈衝輸入結束之時間·點上停止作。若依據該構成，則特定塊為最前段之情況，可使用輸入脈衝控制特定位準移位器之動作/停止，除此以外的情況：亦可使用前段之正反器的輸出，來控制特定位準移位器之動作/停止》結果，就沒必要另外設置用以判斷特定位準移位器動作之期間的電路，而可簡化移位暫存器成。另-方面，在上述構成之移位暫存財，當特^塊内之上述正反器為複數個時，上述特定位準移位器，可在對上述特定塊輸人脈衝的期間動作，及可纽了該Μ塊内之最末段的正反器之任—個輸出脈衝的期間動作。經濟部智慧財產局員工消費合作社印製若依據該構成，根據對特线之輸人及料㈣之正反器的輸Λ, π可控^争定位準移&器之動作/停止。另動作期間，例如只要對上述各脈衝信號進行邏輯和運 f即可算出。故而’例如，使用用以計數時脈數的計數器等，即比不使用正反器之輸出入而算出動作期間的情況，還可以簡單的電路算出動作期間。結果，可實現既簡單且動作速度快的移位暫存器。。又，f上述構成之移位暫存器中，當上述特定塊内之上述正反器為複數個時’上述特定位準移位器，亦可包各按照輸入至上述特定狀信號、及上述特定塊之最末段^ -50 — Λ7 五、發明說明（48 ) 反器輸出信號，而使輸出發生變化的閂鎖電路。合在该構成中’當對特定塊輸入信號時，上述問鎖電路， « '今出發生變化。特定位準移位器，係根據該閃鎖電路之輸^開始動作。之後，閃鎖電路，在最末段之正反器輸出^號為止，會保持輸出。藉此，在特定塊傳輸信號之 " 特定位準移位器，會繼續動作。更且，當最末段之器輸出L號時，上述閃鎖電路，會使輸出發生變化，而特定位準移位器，會停止動作。另外，移位暫存器，由於傳輸信號，所以只要監视特定位準移位器之動作/停止的觸發信號，亦即，送至特定塊之輸入信號、及最末段之正反器的輸出信號，即可正確識別特定位準移位器之動作期間。若依據上述構成，則根據作為特定位準移位器乏動作/ 停止之觸發的2個信號，閃鎖電路之輸出就會發生變化，且可控制特定位準移位器之動作/停止。因而，與根據各正反器之輸出信號而控制動作/停止的情況不同，且即使特定塊内I正反器數增加，用以判定動作期間的電路之電路構成亦不會變成複雜。結果，即使在正反器數很多時亦可實現電路構成簡單的移位暫存器。另一方面，本發明並非只限於包含設定•重設•正反器以作為正反器的情況，亦可適用於上述塊之中的特定塊包含D型正反器以作為上述正反器的情況。此情況，對應上述特定塊之特定位準移位器，較佳者係在開始對該特定槐輸入脈衝的時間點上開始動作，且在該特定塊之最末段的 -51 ~ ' 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）

(請先閱讀背面之注意事項再填寫本頁) ;線- -n n n I I n _ 五、發明說明（49) 正反器結束脈衝輸出之後，停止動作。若依據該構成，則特定塊，由於包含㈣正反器以作為正反器’所以與設定•重設•正反器之情況不同，且即使輸入脈衝之脈宽（時脈數）發生變化時，亦可還無障礙地，傳輸輸人脈衝。又，若依據上述構成，則特定位準移位器，係在特定塊之D型正反器動作時所需要的期間内，供給位準移位後之時脈信號，且在不需要❹型正反器輸入時脈信號時，停止動作。結果，可傳輸互為不同的脈寬之輸入脈衝，且可實現消耗電力少的移位暫存器。除此之外，在對特定塊輸入脈衝之後，至最末段之正反器輸出脈衝為止的期間，例如可算出輸人至特定塊的脈衝信號、及各段之正反器之輸出信號的邏輯和，或只要閃鎖觸發信號等即可算出。因而，此情況，比起與正反器之輸出入另外算出動作期間時’還可簡化移位暫存器之電路構成。又，上述構成之移位暫存器中，當上述特定塊内之上述正反益為複數個時’上述特定位準移位器，亦可包含按昭 f入至上述特定塊之信號、及上述特定塊之最末段之正反斋的輸出信號，而使輸出發生變化的閂鎖電路。若依據上述構成，則與上述之設定·重設·正反器之情況同樣，根據對作為特定位準移位器之動作/停止的觸發號」閃鎖電路之輸出會發生變化，而可控制特定 r :位紅動作’停止。因而’與根據各正反器之輸出控制動作/停止的情況不同’且即使特定塊内之正 480822 A7

經濟部智慧財產局員工消費合作社印製反器數增加，用以判定動作期間的電路之電路構成亦不會，雜。結果，即使在正反器數很多時亦可實現電路構成簡單的移位暫存器^ 再者，在上述構成之移位暫存器中，上述位準移位器， ^可包含在動作中，用以施加上述時脈信號之輸入開關元件經篇導通的電流驅動型之位準移位部。若依據該構成，則在位準移位器動作期間，位準移位器之輸入開關元件會經常導通。因而，與依時脈信號之位準而使輸入開關元件導通/截止的電壓驅動型之位準移位器不同，即使在時脈信號之振幅低於輸入開關元件之臨限電壓的情況，亦可毫無障礙地對時脈信號進行位準移位。电再者，電流驅動型之位準移位器，由於在動作中，輸入開關元件會導通，所以消耗電力雖大於電壓驅動型.之位準移位器’但是複數個位準移位器之中的至少】個會停止動作。藉此，即使時脈信號之振幅小於輸入開關元件之臨限電壓時亦可進行位準移位，且比全部的位準移位器同時動作的情況還可實現消耗電力少的移位暫存器。又，在上述構成之移位暫存器中，亦可設有藉由提供使上逑輸入開關元件截止的位準信號以作為送至上述位準移位部之輸入信號，以使該位準移位器停止的輸入信號控制部° 若依據孩構成，則例如在說明輸入開關元件為電晶體的情況時，在輸入信號輸入至閘極上的情況，若將汲極 —源極間所截止的位準之輸入信號施加至閘極的話，則輸 . ^--------^-------------------------- n n ·1 n n · (請先閱讀背面之注意事項再填寫本頁)

本纸張尺度1§財0@家鮮（CNS)A4規格（21〇 297公釐） 480822 經濟部智慧財產局員工消費合作社印製 Λ7 五、發明說明（51 ) 人開關元件會被截止。又，在輸入信號施加至源極上時，例如施加大致與汲極相同的輸入信號等，則會使輸入開關元件截止。無論是哪一種構成，只要輸入信號控制部之位準，並使輸入開關元件截止的話，則電流二型= 準移位器，會停止動作。藉此，輸入信號控制部，就可停止位準移位器，同時在停止中，只要利用動作中流入輸入開關元件内的電流部分，即可減低消耗電力。另-方面，上述各構成之移位暫存器，亦可具備有停止對上述位準移位部供給電力，以使該位準移位器停止的電力供給控制部。，若依據該構成’則電力供給控_，會停止對各位準移位部供給電力，並使該位準移位器停止。藉此，電力供給控制部’就可停止位準移位器，同時在動作停止中，口^ 以動作中由位準移位器所消耗的電力部分，即可減Μ耗電力。然而’在位準移位器停止料之期間，當位準移位器之 =出電壓不穩定時，連接該位準移位器之正反器的動作就有不穩定之虞。 /而，在上述各構成之移位暫存器中，上述位準移位 =較佳者係具備有於停止時，將輸出電壓保持於預先被決疋之值的輸出穩定機構。若依據該構成’則在位準移位器停止之期間，該位準移位器（輸出電壓，就可依輸出穩定機構保持於預定值。結 (請先閱讀背面之注音？事項再填寫本頁) i ----^---------------------------------- 480822

五、發明說明（52 果’可防止因不確定的輸出電壓所引起之正反器的誤動作，並可實現更穩定的移位暫存器。再者ϋ述各構成乏移位暫存器±，較佳者係設有開關，而該開關係配設於傳輸上述時脈信號的時脈信號線、與上述位準移位部之間’且在該位準移位器停止^間開放者。另夕卜，該開關，係可以上述輸入信號控制部之一部分的方式實現。在上述構成中，全部的位準移位器係經常連接在時脈信號線上，且與全部位準移位部之輸人開關元件作為時脈信號線〈負載的情況不同，連接至時脈信號線之輸入開關元件，係被限定於動作中之位準移位器者。又，停止中，上述開關會開放’且即使位準移位器之輸人不穩定，位準移位器之輸出亦可依上述輸出穩定機構而保持於預定值。因而，正反器不會誤動作。結果，可刪減時脈信號線之負載私合，且可刪減用以驅動時脈信號線之電路的消耗電力。經濟部智慧財產局員工消費合作社印製另一方面，本發明之圖像顯示裝置，為了解決上述問題，其係包含有：複數個圖素，配設成矩陣狀；複數個資料^號線，配置在上述各Β素之各列上；複數個掃描信號線’配置在上述各圖素之各行上；掃描信號線驅動電路，與預先決定之週期的第一時脈信號同#，俾將相異的時間之掃描信號依序提供給上述各掃描信號線；以及資料信號線=動電路，與預先決定之週期的第二時脈信號同步:依° 序提供，且從顯不上述各圖素之顯示狀態的影像信號中，抽出送至提供有上述掃描信號之掃描信號線之各圖素上的 480822 A7 經濟部智慧財產局員工消費合作社印製五、發明說明（53 ) 資料信號，並輸出至上述各資料信號線上，其特徵為：上迷資料k號線驅動電路及掃描信號線驅動電路之至少一万，其備有將上述第一或第二時脈信號當作上述時脈信號之如申請專利範園第1項的移位暫存器。在此，在圖像顯示裝置中，隨著資料信號線之數量，或掃描信號線之數量的變大，用以產生各信號之之時間的正反器疋數量就會變大，且正反器之兩端間的距離就會變長/名而上述各構成之移位暫存器，即使位準移位器之驅動能力很小，且正反器之兩端間的距離很長時，亦可減緩衝器，且可刪減消耗電力。、藉由在資料仏號線驅動電路及掃描信號線驅動 ' ^ 方上，具備上述各構成之移位暫存器，即可現消耗電力少的圖像顯示裝置。人P I具備有與時脈信號同步，且由影像信號抽出 2各圖2之資料信號的資料信號抽出機構、及對該各圖 _丄貪料L號的貪料信號輸出機構的圖像顯示裝置中 =由將本發明之移位暫存器適用於上述資料信號抽出機 P可只現消耗電力少的圖像顯示裝置。黑Γΐ纟上返構成之圖像顯示裝置中，上述資料信號 =4、掃描信號線驅動電路及各圖素，較佳者係互艰成於同一基板上。動據讀成’則資料信號線驅動電路、掃描信號線缓Li各圖素’可互相形成於同一基板上，而資料信一"路與各圖素之間的配線，及掃描信號線驅動刪電實對素構線相驅號電路 (請先閱讀背面之注意事項再填寫本頁)

^ ·1111111 1111111! I 。張尺 x 297公釐） f · I I ·ΙΜ a··· I βιίΜ ΜΗΡ mi I *··ΙΙ MB I MU ·· I am· MOM 4

五、發明說明（54 與各圓素之間的配線，可配設在該基板上，而沒有必要露出於基板外。結果，即使增加資料信號線之數量及掃描信號線之數f，露出於基板外的信號線之數量亦不會發生變化，而可刪減裝配時之人力時間。又，由於沒有必要設置用以連接各信號線及與基板外相連接的端子，所以可防止各信號線增大不希望的電容，同時可防止集成度降低。然而，多晶矽薄膜比起單晶矽，還容易擴大基板面積，另-方面，多晶矽電晶體比起單晶矽電晶冑，例如，遷移率或臨限值等的電晶體特性很差。因而，當使用單晶碎電晶體製造各電路時，較難擴大顯示面積，另一方面，當使 I多晶料膜電晶體製造各電路時，各電路之驅動能:就會降低。另外，在將兩驅動電路與圖素形成於其他的基板上時有而要利用各信號線連接兩基板間，且在製造時需化費人力時間，同時會增大各信號線之電容。因而，上述各構成之圖像顯示裝置中，上述資料信號線驅動電路、掃描信號線驅動電路及各圖素，較佳者係包含由多晶矽薄膜電晶體所構成的開關元件。 2該構成中，上述資料信號線驅動電路、掃描信號線驅動電路及各圖素，由各個皆係包含由多晶梦薄膜電晶體所構成的開關元件，所以可容易擴大顯示面積。更且，由於可谷易形成於同一基板上，所以可刪減製造時之人力時間或各L號線之電容。除此之外，由於可使用上述各構成的移位暫存器，所以即使在位準移位器之驅動能力很低時，亦可笔無障礙地，將位準移位後之時脈信號施加至各正反 - 5Ί - 本紙張尺度適用"國家標準（CNS)A4規格⑽X 297公髮)----- (請先閱讀背面之注意事項再填寫本頁) ^ -----— II 訂·！— I! 丨經濟部智慧財產局員工消費合作社印製 I ϋ 1— I n I I - 480822 A7 五、發明說明（55 ) 器上《結果，可實現消缸妳士 w „和— 電力y且顯示面積寬的圖像顯装置· 除此之外’在上述各構成之圖像顯示裝置中，上述資科信號線驅動電路、掃描信號線驅動電路及各圖素，較佳者係包含在600度以下之處理溫度下所製造的開關元件。若依據該構成’則由於開關元件之處理溫度係設定在 _度以下，所以即使使用通常之玻璃基板（失真點為_ 度以下之玻璃基板）以作為各開關元件之基板，亦不會發生因失真點以上之處理所引起的彎曲或翹曲。結果，可現安裝就變得更容易，且顯示面積更寬的圖像顯示裝置。在發明之詳細說明項中所完成之具體的實施態樣或實施例，畢竟是為了使本發明之技術内容得以明白者，而並非只限定於該種的具體例且不應對之作狹義解釋’只要不脫

離本發明之精神與如下所記載之申請專利範園中所請求的範圍，則仍可做各種的變更及實施。 S 【元件編號之說明】 1圖像顯示裝置 3資料信號線驅動電路 4掃描信號線驅動電路 11、11a〜lid、21、21a〜21e 移位暫存器 13、14、23〜25、41 位準移位器 13a、14a、23a〜25a、41a 位準移位部 13b、14b、23b〜25b 電力供給控制部 13c、14c、23c〜25c 輸入控制部（開關） {請先閱讀背面之注意事項再填寫本頁) 訂---------線— ! 經濟部智慧財產局員工消費合作社印製 480822 A7 ----- ---D7__ 五、發明說明（56 ) I 3d、1 4(1輸入開關元件截止控制部（輸入信號控制部） Be、We、Ue〜25e輸出穩定部（輸出穩定機構） 23d〜25d 輸入開關元件截止控制部（輸入信號控制部 31〜34 閂鎖電路 ^ 41b 輸入開放開關部（開關） 41c 輸入穩定部（輸出穩定機構） ΒΓ" 塊（特定塊） F1⑴… SR型正反器（正反器） F2⑴… D型正反器（正反器）

Pll、Ρ12電晶體（輸入開關元件） ΡΙΧ圖素 -—illljllllllv Ά — — — — — — — — a^T. — — — — — — — — 丨 C請先閱讀背面之注咅？事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製釐公 97 2 X 10 2 /V 格規 Α4 S) 準標家國國中用適度尺張纸本

Claims

480822

六、申請專利範圍一種移位暫存器，其係包含有與時脈信號同步而動作的複數段之正反器、及將振幅小於上述正反器之驅動電壓的時脈信號予以升壓並施加至上述各正反器上的位準移位器，並與上述時脈信號同步而用以傳輸輸入脈衝者，其特徵為：上述各正反器，係分成由至少一個正反器所構成的複數個塊，上述位準移位器，係設在該各個塊上，同時上述複數個位準移位器之中的至少一個會停止，而上述位準移位器係對應在該時間點上沒有必要對上述輸入脈衝之傳輸進行上述時脈信號之輸入的塊者。 2. 請專利範圍第丨項之移位暫存器，其争上述位準移 =奋中（至 > -個，係在所對應之塊中，在該時間點上 -、有在包含需要輸人時脈信號之正反器的期間才會動作 3. 4· ，申請專利範園第！項之移位暫存器，其中上述各位準移位器’係在所對應之魏中，在該時間點上只有在包含需要翰入時脈信號之正反器的期間才會動作者。如申請專利範園第i、2或3项之移位暫存器，其中上述塊中《特定塊的上述正反器，純含有按照上述時脈信號所設定的設定•重設•正反器，同時定對愿上述特定狀特定位準移㈣，係在❹對該特境翰入脈衝的時間點上指始動作，而在該特定塊之 297公釐） 480822 A8B8C8D8 經濟部智慧財產局員工消費合作社印製六、申請專利範圍最末段之正反器被設定之後才停止動作者。 5. 如中請專利範®第4,之移位暫存器，其中上述特定塊内之上述正反器，係有一個，上述特定位準移位器’係在開始對上述特定塊輸入脈衝的時間點上才開始動作’而在脈衝輸入結束之時間點上才停止動作者。 6. 如申請專利範園第4項之移位暫存器，其中上述特定塊内之上述正反器，係有複數個，上述特定位準移位器，係在對上述特定塊輸入脈衝之期間’及除了該特定塊内之最末段以外的正反器之任一個輸出脈衝之期間才動作者。 7. 如申請專利範圍第4項之移位暫存器，其中上述特定塊内之上述正反器，係有複數個，上述特定位準移位器包含有閃鎖電路，而該閃鎖電路係按照輸人至上述特㈣的信號、及上述料塊之最末段〈正反器的輸出信號’而使輸出發生變化者。 8. 如申請專利範圍第卜2或3嚷之移位暫存器其中上述塊中之特定塊的上述正反器時仿、包含有D型正反器，同上述特定塊之特定位準移位器，係在開始對該特 …入脈衝的時間點上開始動作，且在該特定挽之最末段的正反器結束脈衝輸出之後才停止動作。 9·如申請專利範圍第8項之移位暫存器，其中上述特定塊 G張义度適用中國圉家標準（CNS)A4規格⑽心公爱 (請先閱讀背面之注咅？事項再填寫本頁) • ϋ I ϋ n I n ai_i 一·^1 n 1· n t— I n an I ϋ ^ 480822 部智慧財產局員工消費合作社印製六、申請專利範圍内之上述正反器，係有複數個，上述特定位準移位器包含有問鎖電路，而該問鎖電路係按照輸入至上述特定塊的信號、及上述特定塊之最末 #又之正反器的輸出信號，而使輸出發生變化者。 ⑴，如申請專利範圆第丨項之移位暫存器，其中上述位準移位器，係包含具備輸入開關元件的電流驅動型之位準移位部。 η.如申請專利範圍第10項之移位暫存器，其中上述位準移位器，係具備有藉由提供上述輸入開關元件所=止之位準的信號，以作為送至上述位準移位部之輸入信號，俾使泫位準移位器停止的輸入信號控制部。 12. 如申請專利範圍第1〇項之移位暫存器，其中上述位準移位器，係具備有對上述位準移位部停止電力供給，俾使孩位準移位器停止的電力供給控制部。 13. 如申，專利範園第α之移位暫存器，其中上述各位準移位器’係具備有輸出穩定機構。 Μ.如申請專利範圍第㈣之移位暫存器，其中上述位準移位器上設有開關，而該開關係配料傳輸上述時脈作號的：脈信號線、及上述位準移位部之間，且在該位準移位器停止之期間被開放者。 15. 一種圖像顯示裝置，其係具備有與時脈信號同步，且由影像信號抽出對應各圖素之資料信號的資料信號抽出機構、及對該各圖素輸出該資料信號的資料信號輸出機閱填貢 I 簾訂線 ^纸張〈度適用㈣Ϊ家標準（CNS)A4規格（210 X 297公i"

A8B8C8D8 、申請專利範圍構，其特徵為：上述資料信號抽出機構，係，包含有如申請專利 1項之移位暫存器。以一種圓像顯示裝置，其係包含有：衩數個圖素，配設成矩陣狀；複數個資料信號線，配置在上述各圖素之各列上· 複數個掃描信號線，配置在上述各圖素之各行上· =:號:驅動電路，與預先決定之週期的;二 =问步，俾將相異的時間之掃描信號依序提供給上对各知描信號線；以及資料信號線驅動電路，與預先決定之週期的第二時姻信號同步而依序提供，且從顯示上述各圖素之顯示狀截的影像信號中，抽出送至提供有上述掃描信號之掃描= 號線 < 各圖素上的資料信號，並輸線上，其特徵為：上述資料信號線驅動電路及掃描信號線驅動電路之至少一方，係具備有將上述第-或第二時脈信號當作上述時脈信號之如申請專利範圍第1項的移位暫存器。 17·:申請專利範圍第15或16項之圖像顯示裝置，其中上述資料信號線驅動電路、掃描信號線驅動電路及各圖素^ 係互相形成於同一基板上。、 18.如申請專利範園第15或16項之圖像顯示裝置，其中上返資料信號線驅動電路、掃描信號線驅動電路及各圖 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

-------------------------------- 480822 Λ8 m C8 D8 六、申請專則範圍 < ,係包含由多晶矽薄膜電晶體所構成的開關元件。丨9’如申請專利範園第15或丨6項之圖像顯示裝置，其中上 t資料“號‘驅動電路、择描信號線驅動電路及各圖素，係包含在600度以下之處理溫度下所製造的開關元件。 •種移位暫存器，其係繼績連接有複數個正反器，且具備有用以進行時脈信號之位準移位的複數個位準移位器，而該位準移位器，係設在預定數之上述每—正反器上。 " 21.如申請專利範圍第20項之移位暫存器，其中上述複數個位準移位器之中的至少一個係動作停止者。 (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -64 — !1 ^^!| ·*^ ! --------------------I__