[go: up one dir, main page]

TW421863B - Electric device - Google Patents

Electric device Download PDF

Info

Publication number
TW421863B
TW421863B TW088117501A TW88117501A TW421863B TW 421863 B TW421863 B TW 421863B TW 088117501 A TW088117501 A TW 088117501A TW 88117501 A TW88117501 A TW 88117501A TW 421863 B TW421863 B TW 421863B
Authority
TW
Taiwan
Prior art keywords
resin
guide pin
electronic device
thickness
scope
Prior art date
Application number
TW088117501A
Other languages
English (en)
Inventor
Takeshi Kobayashi
Hideki Fukazawa
Satoru Utsunomiya
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Application granted granted Critical
Publication of TW421863B publication Critical patent/TW421863B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

經濟部智慧財產局員工消費合作社印製 4 2186 3 五、發明說明（丨） 〔發明所屬之技術領域〕 本發明係有關於面構裝用樹脂封裝型電子裝置° 〔先前技術〕 伴隨著電子機器的小型化，以二極體、電晶體爲代表 之半導體裝置，其面構裝形式在增_，其小型化也正不 斷地進展。 ^ 圖3係顯示以往的小型面構件的槪略構造例°圖 3中，（A)爲俯視圖，（B)爲(A)之117線的從箭頭方向看 之截面圖。 圖示之電子裝置100係備有：具備電子元件載置部(晶 墊之第〗外部導腳110，和電子元件載置部111隔開 配置之第2外部導腳120。電子元件載置部Π1上搭載著 半導體元件130。半導體元件130的外部連接端子和第2 外部導腳120是用接線150來連接。半導體元件130、電 子元件載置部111、第1外部導腳110的內腳部、第2外 部導腳12〇的內腳部、以及接線150是被封裝樹脂140所 封裝住。如圖示般，第1外部導腳110、第2外部導腳120 被彎曲成大致S字狀，導腳110 ' 12〇的一端部是露出於封 裝樹脂140的外部而形成底腳部。底腳部的下面，是以和 封裝樹脂Η0的底面141成爲大致同一平面的方式大致平 行於底面141來延伸。 上述電子裝置’係將金屬薄板衝壓 '彎曲成既定形狀 而得導腳框(lead frame) ’在導腳框上載置半導體元件，再 3 本纸張尺度適用中國國家標準（CNS) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝·-------訂---------竣 經濟部智慧財產局員工消費合作社印製 4 2186 3 五、發明說明（y) 進行配定的配線後，用封裝樹脂封裝後所製造出。封裝樹 脂140的封裝，是在既定形狀的模具內置入半導體元件 130、電子元件載置部111、第1外部導腳11〇的內腳部、 第2外部導腳120的內腳部，且在短邊側側邊的2點鏈線 所示位置設置樹脂注入口 190,而以箭頭方向來進行樹脂 的注入。 以往一般的電子裝置之樹脂構裝的大小，係長(圖3中 之X軸方向的長度Lx)l.3mm，寬（圖3中之Υ軸方向的長 度Ly)0.8mm、高(圖3中之Z軸方向的長度H)0.7mm左右。 〔發明所要解決的課題〕 然而，以往的電子裝置，由於係採用厚度爲0.1mm以 上的導腳框，故要得出樹脂構裝尺寸之長、寬、高皆爲約 1mm以下的樹脂封裝型電子裝置、其中特別是使用半導體 基板之樹脂封裝型半導體裝置會有困難。 亦即，由於導腳框的厚度爲〇.lmm以上，第1外部導 腳110的元件載置部111和第2外部導腳120的間隔，基 於導腳成型將成爲0.2mm左右。基於確保導腳的彎曲縱深 與其所需之元件載置部111下部的樹脂厚的關係，進一步 確保彎曲所需的導腳長度、元件載置部的平坦面等的關係 ’特別是二極體，其長方向的長度無法做成l.〇mm以下。 又’隨著電子裝置之小型化，基於外部導腳的封裝樹 脂底面附近的彎曲部112、122之微妙的彎曲形狀，封裝樹 脂的圍繞、導腳本身的強度、導腳和封裝樹脂的附著強度 4 本紙張尺度適用中國國家標準（CNS)Al規格（210 X 297公釐) ------------ --------訂---------蜂 (請先閱讀背面之注急事項再填寫本頁) 4 2186 3 A7 Β7 五、發明說明（：）） 、構裝用焊料麵著、酿等產生不良’ 都有無 法得出良好的電子元件之傾向。 〔用以解決課題之手段〕 本發明的電子裝置，爲了達成上述目的是採用以下的 構成。 — 本發明的第1構成之電子裝置，係具有：電子元件’ 備有電子元件載置用的元件載置部之厚度t未達0.lmm之 第1外部導腳，和電子載置部隔開配置之第2外部導腳； 將前述電子元件、元件載置部、第1外部導腳的一部分’ 第2外部導腳的一部分用樹脂封裝而構成’其特徵在於： 前述第1外部導腳被彎曲成大致S字形’其彎曲深度d比 第1外部導腳的厚度t爲大；前述元件載置部之非電子元 件側的封裝樹脂厚T比彎曲深度d爲小β 依據上述第1構成的電子裝置，係規定著第1外部導 腳厚t和彎曲深度d的關係，以及元件載置部下部之封裝 樹脂厚T和彎曲深度d的關係。藉此，能壓低電子裝置的 高度，並確保元件載置部所需的平坦區域。又’可將元件 載置部與第2外部導腳之間隔縮短，而能縮小長方向的尺 寸。 上述第1構成中較佳爲，前述元件載置部和第2外部 導腳的間隔爲0.12mm以下。依據該較佳的構成’將可使 得電子裝置之長方向的尺寸變得更小。 上述構成較佳爲，封裝樹脂的長、寬、高皆爲l.〇mm 5 本纸張尺度適用ΐ國國家標準（CNS>A4規格（210 X 297公餐） (請先閱讀背面之注意事項再填寫本頁) *-----I I 訂·---I ----4 經濟部智慧財產局員工消費合作社印製 4 2 186 3 A/ ___B7________ 五、發明說明（+ ) 以下。依據該較佳構成，將能提供以往無法實現之小型的 電子裝置，而有助於電子機器的小型化。 第1構成較佳爲，其中前述第1及第2外部導腳的封 裝樹脂內之內腳部的寬度不比露出部來得寬，而形成大致 一定。依據該較佳構成，電子裝置的寬度(Y軸方向尺寸) 不致變大，故能實現小型的電子裝置。特別是應用於3端 子以上的電子裝置時，將能顯著地顯現構裝的小型化效果 〇 上述第1構成中較佳爲，前述電子元件的厚度爲大致 相等於第1外部導腳厚t。依據該較佳構成，能使接線高形 成和晶片爲相同。 上述第1構成中較佳爲，前述封樹脂係從長邊側側面 之靠任一短邊的位置注入β藉由在該位置設樹脂注入口’ 所注入的樹脂在構裝模具內會良好的擴展，不易發生波動 或樹脂集中，而能防止封裝樹脂之充塡不良* 上述第1構成中較佳爲，前述第1外部導腳之封裝樹 脂底面附近的彎曲部，其外表面的曲率半徑R爲〇.〇5mm 以上、導腳厚t以下。依據該較佳構成，將能防止導腳成 型時材料之縮頸，而能防止導腳折斷。又，在其後之加工 中也能使導腳框良好地對應於應力》 上述第1構成中較佳爲，前述封裝樹脂中含有粒徑爲 導腳彎曲深度d之一半以下的塡料。依據該較佳構成，在 彎曲後之導腳的下面側樹脂及塡料可容易地圍繞，而能確 保充分的成形強度。 6 本紙張尺度適用尹國國家標準（CNS)A4規格（210 X 297公^ (請先閱讀背面之注恚事項再填寫本頁) ---- 訂---------吟 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員Η消費合作社印製 4 2 1863 五、發明說明（$ ) 本發明的第2構成之電子裝置，係具有：電子元件， 備有電子元件載置用的元件載置部之厚度t未達0.1mm之 第1外部導腳，和電子載置部隔開配置之第2外部導腳； 將前述電子元件、元件載置部、第1外部導腳的一部分' 第2外部導腳的一部分用樹脂封裝而構成，其特徵在於： 前述第1外部導腳與前述第2外部導腳，係在封裝樹脂的 底面彎曲後大致平行於封裝樹脂的底面而延伸再露出樹脂 外；在前述第1外部導腳及第2外部導腳的彎曲部之底面 側形成凹部，導腳在該凹部係形成厚度較薄；前述第1及 第2外部導腳之凹部的底面和封裝樹脂的底面，相較於延 伸至外部之第1外部導腳及第2外部導腳的最下面係形成 較局。 依據上述第2構成之電子裝置，由於在第1及第2外 部導腳的彎曲部之底面側形成凹部，該彎曲部附近之封裝 樹脂的圍繞良好，能提昇導腳和封裝樹脂的附著強度^藉 此，也能提昇導腳本身的強度。又，凹部底面和封裝樹脂 的底面，由於是形成比延伸至外部之第1及第2外部導腳 的最下面來得高，故朝電路基板組裝時之焊料的附著、圍 繞等良好。 上述第2構成中較佳爲，前述凹部係形成於封裝樹脂 之從上方投影的區域內。依據該較佳構成，形成凹部後要 進行樹脂封裝時，凹部周邊之樹脂模具的形狀設計變得容 易，樹脂注入時要防止樹脂從導腳凹部周圍漏出也變得容 易。又，由於凹部的形成會造成導腳的厚度減少，藉由將 7 (諳先閲讀背面之泛意事項再填寫本頁) 裝- I ---—--訂--*----t — ·^ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 2186 3 A7 B7 _ 五、發明說明（k) 凹部形成於上述區域內，伴隨導腳厚度減少之導腳強度降 低可用周圍的封裝樹脂來補強。又，在封裝樹脂之從上方 投影的區域內，由於能形成第1及第2外部導腳的最下面 ，就算將露出於封裝樹脂的第1及第2外部導腳的長度縮 短，仍能充分確保配線基板和導腳的接觸面。因此，能縮 小電子元件的組裝面積，而有助於電子機器的小型化。 上述第2構成中較佳爲，在前述封裝樹脂的側面下側 形成脫模部，該脫模部的下端位置和凹部的形成位置爲大 致相同；前述封裝樹脂之從上方投影的區域之境界部和其 等位置間的距離，皆爲導腳的厚度以下。依據該較佳構成 ，由於在封裝樹脂的側面下側形成脫模部，樹脂封裝後， 能容易地進行從樹脂模具之脫模。又，藉由將凹部形成位 置和脫模部的下端位置設成大致相同，在封裝樹脂之上方 投影的區域內，將能形成第1及第2外部導腳的最下面。 其結果，就算將露出於封裝樹脂的第1及第2外部導腳的 長度縮短，仍能充分確保配線基板和導腳的接觸面。因此 ，能縮小電子元件的組裝面積，而有助於電子機器的小型 化=又，由於前述封裝樹脂之從上方投影的區域之境界部 和其等位置間的距離，皆爲導腳的厚度以下，故能在形成 必要的元件載置部下，將裝置小型化、導腳的彎曲角度、 元件載置部下側之封裝樹脂厚等最適化。 上述第2構成中較佳爲，前述第1外部導腳及第2外 部導腳的各下面，在前述封裝樹脂之從上方投影的區域內 側，係具有比前述凹部爲突出之平坦部。第1及第2外部 8 — — — — — — — —III, · 1 i i I i I I till— — — — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（2i0 X 297公釐） 4 2 1863 A7 -__2Z- 五、發明說明（1 ) 導腳的下面之平坦部係形成與配線基板的接觸面’藉由使 該接觸面位於封裝樹脂之從上方投影的區域之內側’即可 縮短從封裝樹脂露出之第1及第2外部導腳的長度。因此 ，能減小電子元件的組裝面積，而有助於電子機器之小型 化。 上述第2構成中較佳爲，前述封裝樹脂的底面，係比 延伸至外部之前述第1外部導腳及第2外部導腳的最下面 來得高0.001〜0.2mm。依據該較佳構成，將能均衡良好地 達成上述凹部之效果與電子元件的小型化。 〔發明之實施形態〕 (實施形態1) 圖1係顯示本發明的實施形態1之電子裝置的槪略構 成，（A)爲俯視圖，（B)爲(A)的I-Ι線之從箭頭方向看之截 面圖。 經濟部智慧財產局員工消費合作杜印製 (請先閱讀背面之注意事項再填寫本頁) 如圖示般，本實施形態的電子裝置1備有：具備元件 載置部(晶墊）11之第1外部導腳10，和元件載置部11隔 開配置之第2外部導腳20。元件載置部11上利用晶粒接 合等來搭載著電子元件之半導體元件30。半導體元件30 的外部連接端子和第2外部導腳20是用接線50來連接。 半導體元件30、元件載置部11、第1外部導腳10的內腳 部、第2外部導腳20的內腳部、以及接線50是被封裝樹 脂40所封裝住。 如圖示般，第1外部導腳10、第2外部導腳20被彎 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 4 21863 五、發明說明（S ) 曲成大致S字狀(階梯狀）’導腳10、20的一端部是露出於 封裝樹脂40的外部，並大致平行於封裝樹脂40的底面 H1來延伸而形成底腳部。 此處，第1外部導腳10的厚度t爲未達0.1mm。厚度 t更厚的話將無法達成電子裝置的小型化。此處之厚度t， 在封裝樹脂內部的內腳部和封裝樹脂外部的外腳部之厚度 不同時（例如，對外腳部施加焊接等的情形），係代表內腳 部的厚度。 當圖1所示之第1外部導腳10的彎曲縱深爲d時，和 其厚度t之間須滿足dgt的關係。又，第1外部導腳10的 元件載置部11之非電子元件側的封裝樹脂，其厚度爲T 時，須滿足T<d的關係。藉由滿足這些關係，即可縮小電 子裝置的長方向(X軸方向)尺寸Lx及高方向(Z軸方向)尺 寸Η。 本實施形態的電子裝置較佳爲，第1及第2外部導腳 的封裝樹脂內之內腳部的寬度不比露出部(外腳部）來得寬 ，而形成大致一定。以往，由於將厚度較厚的導腳在樹脂 內彎曲，因從導腳框或共通連接部的切斷等製程之外部應 力，而會有產生導腳脫落或封裝樹脂的破損之虞。因此’ 爲了加以防止，係將外部導腳之封裝樹脂內的導腳前端的 之寬度加大(參照圖3(A))。然而，本實施形態般之藉由將 導腳薄化至0.1mm以下，由於能取得機械上的均衡，故外 部導腳的形狀(寬）不須在內腳部實施擴大，而能形成大致 相同的寬度。藉此，即可將樹脂構裝的寬方向（γ軸方向） 10 本紙張尺度適用令國國家標準（CNS)A4規格（210x297公爱） --------I--- --------^-—11—----^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 21863 4 21863 經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) 尺寸LY縮小。 又’爲了確保樹脂封裝後的構裝體內部的強度均衡， 較佳爲將半導體元件30的厚度和內腳的厚度t設爲大致相 等。 本實施形態之電子裝置的封裝樹脂注入口 90的位置， 如圖1之2點鏈線所示般，爲了防止封裝樹脂的注入壓力 直接施加於接線50的側面而使接線50傾倒，較佳爲設於 避開接線50的位置、亦即設於從長邊側側面的中心偏向任 一短邊側的位置，而沿箭頭方向注入。緣於樹脂構裝之小 型化，以往般之在短邊側側面設置注入口將變得困難。又 ，由於樹脂模具的內壁和內腳的間隙變得狹小，在內腳要 使樹脂完全圍繞會有困難。於是，如上述般之在長邊側側 面之靠任一短邊的位置進行注入，將能使樹脂順暢地流動 並充塡，而抑制封裝樹脂的未充塡部之產生。 又較佳爲，封裝樹脂內部之第1外部導腳10的內腳部 之封裝樹脂底面附近的彎曲部12之外表面的曲率半徑R 爲0.05mm以上、前述導腳厚t以下。具體而言，圖1(B) 中，第1外部導腳10之封裝樹脂底面附近的彎曲部I2之 外表面的曲率半徑Ru、R12較佳爲〇·〇5ηπη以上、前述導 腳厚t以下。又更佳爲，第1外部導腳10的內腳之元件載 置部11附近的彎曲部外表面之曲率半徑R13、Rm也同樣 地滿足上述條件。又，第2外部導腳20之封裝樹脂底面附 近的彎曲部22之外表面的曲率半徑R21、R22較佳爲 0.05mm以上、第2外導腳的厚度以下。又更佳爲，第2外 11 _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公蹵） ----------- --------訂----------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印*'Λ 2 186 3 A7 _B7 五、發明說明〇G) 部導腳20的內腳之接線側的彎曲部外表面之曲率半徑R23 、R24也同樣地滿足上述條件。若滿足該條件，即可防止導 腳成形時材料之縮頸，而防止導腳折斷。又，在其後之加 工中也能使導腳框良好地對應於應力。 以下說明本實施形態的電子裝置之具體實施例。 使用厚度t爲0.08mm的導腳框，當第1外部導腳10 的彎曲深d爲0.12mm、元件載置部11下部之樹脂厚T爲 0.11mm時，可載置半導體元件30之一邊爲0.3mm的晶片 尺寸者，元件載置部11和第2外部導腳20的間隔L,爲 0.11mm。內腳的彎曲部表面之曲率半徑Ru、R12、R13、 R14、R21、R22 ' R23、R24 皆爲 0.05~0.1mm。這時樹脂構裝 的長(圖I中之X軸方向長度)Lx、寬(圖1中之Y軸方向長 度)LY、高(圖1中之Ζ軸方向長度)Η分別爲1mm、0.5mm 、0.5mm，而成爲極小型者。 接著說明電子裝置的製造方法之一例。 首先，將厚度t爲0.08mm的平面狀導腳框衝壓而成 形爲0.12mm深度的彎曲，於第1外部導腳上形成元件載 置部區域、於第2外部導腳上形成接線區域。接著，將元 件載置部置於導腳框加熱用加熱器上，在加熱下進行半導 體元件之晶粒接合。接著，將半導體元件的外部連接用電 極和外部導腳的一端用接線來連結。之後，將元件載置部 、半導體元件、外部導腳的一端用封裝樹脂施以封裝。這 時，樹脂注入口係設於構裝體的長邊側側面之從中央部看 起偏一方的短邊側之位置。樹脂中所含的塡料粒徑係定爲 12 -----------< — — — — — — — ^ 1111]!» ^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS>A4規格（210 x 297公S ) B7 4 21863 五、發明說明（（丨） 導腳彎曲深度d之約一半以下的約50/zm以下，如此可提 昇朝導腳下部之充塡性。 又，當導腳厚t爲〇.〇8mm時，若導腳彎曲深d比導 腳厚t來得淺，導腳與用以固定導腳之導腳下部的樹脂厚 間的強度均衡將破壞，而變得易產生構裝體的裂開。 又，當導腳厚t爲0.08mm時，若將導腳彎曲深d成 形爲比〇.13mm更大，要想縮短長方向(X軸方向）的尺寸 Lx時，要確保晶粒接合用之元件載置部的平坦面會有困難 ，而要提供更小型的電子裝置會有困難。因此，此條件下 ，較佳爲 d$0.13mm。 其次，在具有元件載置部之第1外部導腳、第2外部 導腳的外腳部上進行鍍焊料。就算鍍焊料後外部導腳的厚 度爲0.1mm以上也無妨。最後在從樹脂構裝體的外周端算 起0.2mm的長度處切斷導腳框而告完成。 (實施形態2) 圖2係顯示本發明的實施形態2之電子裝置的槪略構 成，（A)爲截面圖，（B)爲仰視圖。 對實施形態1中已說明的和圖1具有同一機能的構件 係賦予相同的符號，而省略詳細的說明。 本實施形態之電子裝置2中，在封裝樹脂40的底面 41附近之第1外部導腳及第2外部導腳20的彎曲部12 、22的底面側，分別形成凹部13、23。凹部13、23是利 用壓模印(coining)等來形成出，形成有凹部13、23的部分 之導腳10、20厚皆比內腳部的厚度來得薄。又，相對於第 本紙張尺度適用中國國家標準（CNS)A<1規格（210 X 297公餐） ^--------訂---I-----^- <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 2 丨 8 6 3 Α7 Β7 五、發明說明（I〆） 1外部導腳10的底腳部的最下面14、第2外部導腳20的 底腳部的最下面24，凹部13、23的下面及封裝樹脂40的 底面41係以較高的方式來形成。 相對於底腳部的最下面14、24，凹部13、23之下面 及封裝樹脂40的底面41高度較佳爲0.001〜〇.〇2mm左右 ，更佳爲0.01mm以下。藉由確保如此般的高度，組裝於 電路基板時朝底腳部的焊料之附著、圍繞等表現良好。又 ，若封裝樹脂40底面41的高度比上述範圍來得高，元件 載置部11下側的樹脂層厚度會變薄，而爲了確保必要的厚 度則必須加大樹脂構裝的高度。又，若凹部13、23的下面 比上述範圍來得高，形成有凹部的部分之導腳厚變得過薄 ，導腳強度將降低。基於導腳強度的觀點，形成有凹部的 部分之導腳厚，以內腳部的導腳厚之9成以上爲較佳。又 ，凹部13、23的下面和封裝樹脂40的底面41雖沒有必要 形成同一平面，但若成爲同一平面，因樹脂模具的設計會 變得較容易，故較佳。 如此般之在導腳彎曲部12、22設凹部Π、23，於封 裝樹脂底面41附近之導腳彎曲部12、22，導腳的下側表 面和封裝樹脂底面41所夾的角度、即內導腳相對於封裝樹 脂底面41的夾角會變大。因此，內導腳下側之封裝樹脂底 面41附近的樹脂厚較薄的部分會變少。其結果，彎曲部 12、22周圍之封裝樹脂的圍繞良好，彎曲部12、22周圍 之樹脂底面的形成變得安定化。因此，能提昇導腳與封裝 樹脂的附著強度，導腳本身的強度也能有所提昇。 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝 ----訂--------§' 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 21863 A/ ___B7 五、發明說明（0) 凹部13、23較佳爲，從上方或下方看時係形成較樹 脂構裝體的外周端爲內側。依據如此般的構成，藉由以樹 脂封裝時模具之構成封裝樹脂底面41的面和凹部13 ' 23 成爲同一面的方式來設計，即可容易地防止樹脂注入時自 導腳的凹部周圍之樹脂漏出。又，由於凹部的形成會造成 導腳的厚度減少，藉由將凹部形成於上述區域內*導腳之 厚度減少的部分將完全被封裝樹脂所支持，而能防止導腳 強度的降低。又，在封裝樹脂之從上方投影的區域內，由 於能形成第1及第2外部導腳的最下面，就算將露出於封 裝樹脂的第1及第2外部導腳的長度縮短，仍能充分確保 配線基板和導腳的接觸面。因此，能縮小電子元件的組裝 面積，而有助於電子機器的小型化。 一般而言，樹脂封裝時的模具，爲了便於樹脂注入後 的脫模，係設置相對於上述模具的接合面具有既定傾斜角 之脫模部。本實施形態中較佳爲，如圖2(B)所示般，封裝 樹脂的導腳露出側側面的下側所形成之具傾斜角0之脫模 部42，其下端位置43和凹部13、23的形成端部15、25 爲大致同一位置。如此般，即代表著將凹部13、23形成較 樹脂構裝體的外周端爲內側，而能達成上述效果。 又較佳爲，樹脂構裝體的外周端與脫模部42的下端位 置43(凹部13、23的形成端部15、25)的距離1^爲導腳的 厚度以下。若距離L2比上述範圍大，將無法充分確保元件 載置部11所需的區域。又爲了要確保所需的元件載置部 Η大小，或是須將樹脂構裝體大型化，或是要加大導腳的 15 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公t ) I ^1. I H · «^1 II- 11 H ^1 ^1 ^1 一6, · ^1 «I >1 —1 n n I (請先閱讀背面之注意事項再填寫本頁) B7 421863 五、發明說明（\氺） 彎曲角度，或是須將元件載置部11下側的樹脂層厚τ弄 薄。 又，外腳部，可在樹脂封裝後施以鍍敷處理，藉此而 使導腳厚度變厚也無妨。 〔發明效果〕 依據本發明的第1構成之電子裝置，係規定著第1外 部導腳厚t和彎曲深度d的關係，以及元件載置部下部之 封裝樹脂厚τ和彎曲深度d的關係。藉此，能壓低電子裝 置的髙度，並確保元件載置部所需的平坦區域。又，可將 元件載置部與第2外部導腳之間隔縮短，而能縮小長方向 的尺寸。 又，依據本發明的第2構成之電子裝置，由於在第1 及第2外部導腳的彎曲部底面側形成凹部，該彎曲部附近 的封裝樹脂的圍繞良好，能提昇導腳和封裝樹脂的附著強 度。藉此，也能提昇導腳本身的強度。又，凹部底面和封 裝樹脂的底面，由於是形成比延伸至外部之第1及第2外 部導腳的最下面來得高，故朝電路基板組裝時之焊料的附 著、圍繞等良好。 〔圖式之簡單說明〕 圖1係顯示本發明的實施形態I之電子裝置的槪略構 成’（Α)爲俯視圖，（Β)爲(Α)的I-Ι線之從箭頭方向看之截 面圖。 ----I----I I y^i---!訂·！-----^ ^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中团國家標準（CNS)A4规格（210 * 297公釐） 4 2 186 3 A7 B7 五、發明說明（I彡） 圖2係顯示本發明的實施形態2 成，（A)爲截面圖，（B)爲仰視圖。 圖3係顯示以往的小型面構件 3中，（A)爲俯視圖，（B)爲(A)之II 之截面圖。
子裝置的槪略構 Θ槪略構造例。圖 的從箭頭方向看 經濟部智慧財產局員工消費合作社印製 〔符號說明〕 1、2 電子裝置 10 第1外部導腳 11元件載置部(晶墊) 12 彎曲部 13 凹部 14 外腳部的最下面 20 第2外部導腳 22 彎曲部 23 凹部 24 外腳部的最下面 30 半導體元件 40 封裝樹脂 41 封裝樹脂的底面 42 脫模部 5〇 接線 90 封裝樹脂注入口
正理 y裝--------訂---------^ (請先閱讀背面之注意事項再填寫本頁) 17 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公» )

Claims (1)

  1. 經濟部智慧財產局員工消资合作社印製 4 2186 3 B? D8 六、申請專利範圍 1、 一種電子裝置’係具有：電子元件，備有電子元件 載置用的元件載置部之厚度t未達0.1mm之第1外部導腳 ，和電子載置部隔開配置之第2外部導腳； 將前述電子元件、元件載置部、第1外部導腳的一部 分、第2外部導腳的一部分用樹脂封裝而構成，其特徵在 於： 前述第1外部導腳被彎曲成大致S字形，其彎曲深度 d比第1外部導腳的厚度t爲大； 前述元件載置部之非電子元件側的封裝樹脂厚T比彎 曲深度d爲小。 2、 如申請專利範圍第1項之電子裝置，其中前述元件 載置部和第2外部導腳的間隔爲0，12mm以下》 3、 如申請專利範圍第1項之電子裝置，其中封裝樹脂 的長、寬、髙皆爲以下。 4、 如申請專利範圍第1項之電子裝置，其中前述第i 及第2外部導腳的封裝樹脂內之內腳部的宽度爲大致一定 〇 5、 如申請專利範圍第1項之電子裝置，其中前述電子 元件的厚度爲大致相等於第1外部導腳厚t。 6、 如申請專利範圍第1項之電子裝置，其中前述封樹 脂係從長邊側側面之靠任一短邊的位置注入》 7、 如申請專利範圍第1項之電子裝置，其中前述第1 外部導腳之封裝樹脂底面附近的彎曲部，其外表面的曲率 半徑R爲O.OSmm以上、導腳厚t以下。 1 ί紙張XJt逋用1準峨w 210X297公癀) - ：-----------y裝------訂-----)線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 2186 3 —___D8 六、申請專利範圍 8、 如申請專利範圍第1項之電子裝置，其中前述封裝 樹脂中含有粒徑爲導腳彎曲深度d之一半以下的 9、 一種電子裝置，係具有：電子元件，備有電子元件 載置用的元件載置部之厚度t未達〇.lmm之第1外部導腳 ，和電子載置部隔開配置之第2外部導腳； 將前述電子元件、元件載置部、第1外部導腳的—部 分、第2外部導腳的一部分用樹脂封裝而構成，其特徵在 於： 前述第1外部導腳與前述第2外部導腳，係在封裝樹 脂的底面彎曲後大致平行於封裝樹脂的底面而延伸再露出 樹脂外； 在前述第1外部導腳及第2外部導腳的彎曲部之底面 側形成凹部，導腳在該凹部係形成厚度較薄·， 前述第1及第2外部導腳之凹部的底面和封裝樹脂的 底面，相較於延伸至外部之第1外部導腳及第2外部導腳 的最下面係形成較高。 10、 如申請專利範圍第9項之電子裝置，其中前述凹 部係形成於封裝樹脂之從上方投影的區域內。 11、 如申請專利範圍第9項之電子裝置，其中在前述 封裝樹脂的側面下側形成脫模部，該脫模部的下端位置和 凹部的形成位置爲大致相同；前述封裝樹脂之從上方投影 的區域之境界部和其等位置間的距離，皆爲導腳的厚度以 下。 12、 如申請專利範圍第9項之電子裝置，其中前述第 2 本紙張尺皮適用中國國家捸率（CNS ) A4規格（210X297公釐） ---------—^------.玎-----威 (請先閲讀背面之注意事項再填寫本百) 4 2 186 3 S _____ D8 六、申請專利範圍 1外部導腳及第2外部導腳的各下面，在前述封裝樹脂之 從上方投影的區域內側，係具有比前述凹部爲突出之平坦 部。 13、如申請專利範圍第9項之電子裝置，其中前述封 裝樹脂的底面，係比延伸至外部之前述第1外部導腳及第 2外部導腳的最下面來得高0.001〜0.2mn^ i —^------ΪΤ--------ii (請先閏讀背面之注意事項再填寫本頁) 經濟部智慧財產局员工消費合作社印製 本紙張尺度適用t國困家標準（CNS ) A4規格（210X297公釐）
TW088117501A 1998-11-19 1999-10-11 Electric device TW421863B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32988998A JP3334864B2 (ja) 1998-11-19 1998-11-19 電子装置

Publications (1)

Publication Number Publication Date
TW421863B true TW421863B (en) 2001-02-11

Family

ID=18226396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088117501A TW421863B (en) 1998-11-19 1999-10-11 Electric device

Country Status (6)

Country Link
US (2) US6779264B2 (zh)
EP (2) EP1276150B8 (zh)
JP (1) JP3334864B2 (zh)
CN (2) CN1307717C (zh)
DE (2) DE69935016T2 (zh)
TW (1) TW421863B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW567714B (en) * 2001-07-09 2003-12-21 Nippon Sheet Glass Co Ltd Light-emitting unit and illumination device and image reading device using light-emitting unit
JP2003204027A (ja) 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US20040264139A1 (en) * 2003-06-24 2004-12-30 Nokia Corporation Process for manufacturing a cover
US7821023B2 (en) 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US9793247B2 (en) 2005-01-10 2017-10-17 Cree, Inc. Solid state lighting component
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
JP5038623B2 (ja) * 2005-12-27 2012-10-03 株式会社東芝 光半導体装置およびその製造方法
US7675145B2 (en) * 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US11210971B2 (en) 2009-07-06 2021-12-28 Cree Huizhou Solid State Lighting Company Limited Light emitting diode display with tilted peak emission pattern
US7635915B2 (en) 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8367945B2 (en) 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US20080054420A1 (en) * 2006-08-23 2008-03-06 Semiconductor Components Industries, Llc. Semiconductor package structure and method of manufacture
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
USD615504S1 (en) 2007-10-31 2010-05-11 Cree, Inc. Emitter package
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
USD633631S1 (en) 2007-12-14 2011-03-01 Cree Hong Kong Limited Light source of light emitting diode
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
US8049230B2 (en) 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
JP2009289969A (ja) * 2008-05-29 2009-12-10 Nec Electronics Corp リードフレーム
US9425172B2 (en) 2008-10-24 2016-08-23 Cree, Inc. Light emitter array
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
JP5572622B2 (ja) 2009-05-15 2014-08-13 ローム株式会社 半導体装置
US8415692B2 (en) 2009-07-06 2013-04-09 Cree, Inc. LED packages with scattering particle regions
US8598809B2 (en) 2009-08-19 2013-12-03 Cree, Inc. White light color changing solid state lighting and methods
WO2011064817A1 (ja) * 2009-11-26 2011-06-03 パナソニック株式会社 半導体装置とその製造方法
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
US8455882B2 (en) 2010-10-15 2013-06-04 Cree, Inc. High efficiency LEDs
US8916957B2 (en) * 2011-07-20 2014-12-23 Aptos Technology Inc. Package structure and package process
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
CN102856281A (zh) * 2012-02-17 2013-01-02 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
US9576884B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Low profile leaded semiconductor package
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
EP3331007A1 (en) * 2016-12-05 2018-06-06 Melexis Technologies SA Integrated circuit package comprising lead frame
CN108540086A (zh) * 2018-01-18 2018-09-14 浙江人和光伏科技有限公司 一种太阳能电池接线盒的导电模块
TWI712129B (zh) * 2020-01-21 2020-12-01 強茂股份有限公司 半導體封裝結構以及其製作方法
JP7528042B2 (ja) * 2021-09-17 2024-08-05 株式会社東芝 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805009A (en) 1985-03-11 1989-02-14 Olin Corporation Hermetically sealed semiconductor package
CN1023675C (zh) * 1985-03-25 1994-02-02 株式会社日立制作所 半导体器件的制造方法
FR2598258B1 (fr) * 1986-04-30 1988-10-07 Aix Les Bains Composants Procede d'encapsulation de circuits integres.
JPS63239851A (ja) 1987-03-27 1988-10-05 Hitachi Ltd 電子装置
JPH04206764A (ja) 1990-11-30 1992-07-28 Toshiba Corp 半導体素子用リードフレーム
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JPH0547954A (ja) 1991-08-20 1993-02-26 Toshiba Corp 樹脂封止型半導体装置
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
JP2747634B2 (ja) 1992-10-09 1998-05-06 ローム株式会社 面実装型ダイオード
JP3905208B2 (ja) 1997-02-27 2007-04-18 富士通株式会社 半導体装置及びその実装構造
JP3243116B2 (ja) 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
FR2733630B1 (fr) 1995-04-27 1997-05-30 Imphy Sa Pattes de connexion pour composant electronique
US6277225B1 (en) * 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
JPH09312367A (ja) * 1996-05-23 1997-12-02 Mitsubishi Electric Corp 高周波半導体装置
JP3611066B2 (ja) 1996-08-29 2005-01-19 株式会社ルネサステクノロジ 無機質充填剤及びエポキシ樹脂組成物の製造方法
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
JP2805471B2 (ja) * 1997-03-17 1998-09-30 ローム株式会社 面実装型ダイオードの製造方法
JP3727446B2 (ja) 1997-08-19 2005-12-14 沖電気工業株式会社 半導体装置の樹脂封止成形金型

Also Published As

Publication number Publication date
CN100359677C (zh) 2008-01-02
DE69935016D1 (de) 2007-03-15
EP1276150A2 (en) 2003-01-15
US20020130405A1 (en) 2002-09-19
JP2000156433A (ja) 2000-06-06
CN1254952A (zh) 2000-05-31
DE69935016T2 (de) 2007-05-16
CN1307717C (zh) 2007-03-28
DE69918038T2 (de) 2005-07-07
EP1005085A3 (en) 2000-12-13
EP1276150B8 (en) 2007-04-25
EP1276150B1 (en) 2007-01-24
US20010011598A1 (en) 2001-08-09
EP1276150A3 (en) 2003-10-08
EP1005085B1 (en) 2004-06-16
US6504097B2 (en) 2003-01-07
DE69918038D1 (de) 2004-07-22
CN1501485A (zh) 2004-06-02
US6779264B2 (en) 2004-08-24
EP1005085A2 (en) 2000-05-31
JP3334864B2 (ja) 2002-10-15

Similar Documents

Publication Publication Date Title
TW421863B (en) Electric device
TW388974B (en) A resin package of semiconductor device
TWI234273B (en) Semiconductor device and its manufacturing method
TWI328774B (zh)
TW464998B (en) Film-type carrier tape, semiconductor module, semiconductor apparatus and its manufacturing method, mounted substrate and electronic machine
TW390002B (en) Resin molded package
TW445551B (en) Semiconductor device, its manufacture, circuit board, and electronic apparatus
KR100242393B1 (ko) 반도체 패키지 및 제조방법
TWI231970B (en) Semiconductor device and method of producing the same
TW447059B (en) Multi-chip module integrated circuit package
CN101286521A (zh) 影像感测器封装结构
JPH08282167A (ja) Ｉｃカード
US20080179723A1 (en) Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section
US20090001529A1 (en) Package stacking using unbalanced molded tsop
CN215451396U (zh) 一种引脚及引线框架
TW459357B (en) Electronic part and method of fabricating thereof
KR100338225B1 (ko) 반도체장치
US7193305B1 (en) Memory card ESC substrate insert
TW423087B (en) Stacked bottom lead package in semiconductor devices and fabricationg method thereof
JP5614203B2 (ja) 半導体装置及びその製造方法
TWI591902B (zh) Semiconductor device
US20090004783A1 (en) Method of package stacking using unbalanced molded tsop
JPH04340265A (ja) 表面実装型半導体装置
CN220796716U (zh) 半导体封装结构
KR20000035215A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees