[go: up one dir, main page]

JP7528042B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7528042B2
JP7528042B2 JP2021152689A JP2021152689A JP7528042B2 JP 7528042 B2 JP7528042 B2 JP 7528042B2 JP 2021152689 A JP2021152689 A JP 2021152689A JP 2021152689 A JP2021152689 A JP 2021152689A JP 7528042 B2 JP7528042 B2 JP 7528042B2
Authority
JP
Japan
Prior art keywords
cross
protrusion
semiconductor device
resin
sectional area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021152689A
Other languages
English (en)
Other versions
JP2023044584A (ja
Inventor
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021152689A priority Critical patent/JP7528042B2/ja
Priority to CN202210049026.XA priority patent/CN115831882A/zh
Priority to US17/682,707 priority patent/US20230090448A1/en
Publication of JP2023044584A publication Critical patent/JP2023044584A/ja
Application granted granted Critical
Publication of JP7528042B2 publication Critical patent/JP7528042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/27—Sprue channels ; Runner channels or runner nozzles
    • B29C45/2701—Details not specific to hot or cold runner channels
    • B29C45/2708—Gates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/46—Means for plasticising or homogenising the moulding material or forcing it into the mould
    • B29C45/53—Means for plasticising or homogenising the moulding material or forcing it into the mould using injection ram or piston
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/27—Sprue channels ; Runner channels or runner nozzles
    • B29C45/2701—Details not specific to hot or cold runner channels
    • B29C45/2708—Gates
    • B29C2045/2709—Gates with a plurality of mould cavity inlets in close proximity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/27—Sprue channels ; Runner channels or runner nozzles
    • B29C45/2701—Details not specific to hot or cold runner channels
    • B29C45/2708—Gates
    • B29C2045/2712—Serial gates for moulding articles in successively filled serial mould cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2063/00—Use of EP, i.e. epoxy resins or derivatives thereof, as moulding material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2105/00—Condition, form or state of moulded material or of the material to be shaped
    • B29K2105/06—Condition, form or state of moulded material or of the material to be shaped containing reinforcements, fillers or inserts
    • B29K2105/16—Fillers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3481—Housings or casings incorporating or embedding electric or electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明の実施形態は、半導体装置に関する。
半導体の樹脂封止技術として、トランスファーモールド方式がある。トランスファーモールド方式では、プランジャ内で溶融した樹脂を、半導体チップが設けられたキャビティ内に充填し硬化させることで半導体パッケージを製造する。例えば、スルーゲートで連結された複数のキャビティ内に溶融した樹脂を充填することで、半導体パッケージの生産性が向上する。
特開平３－２５９５５４号公報
本発明が解決しようとする課題は、生産性が向上できる半導体装置を提供することにある。
実施形態の半導体装置は、ダイパッドと、前記ダイパッド上に固定された半導体チップと、前記半導体チップと前記ダイパッドの少なくとも一部を覆う封止樹脂であって、第１の側面と、前記第１の側面と第１の方向に対向する第２の側面を有し、下面と、前記下面と第２の方向に対向する上面を有し、前記第１の側面の側に設けられた少なくとも一つの第１の突起部を有し、前記第２の側面の側に設けられた少なくとも一つの第２の突起部を有し、前記第１の方向に垂直な断面における前記少なくとも一つの前記第１の突起部の断面積は、前記第１の方向に垂直な断面における前記封止樹脂の最大断面積の１０％以上であり、前記第１の方向に垂直な断面における前記少なくとも一つの前記第２の突起部の断面積は、前記最大断面積の１０％以上であり、前記最大断面積は６ｍｍ２以上である封止樹脂と、を備える。
第１の実施形態の半導体装置の模式図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の比較例の模式図。 第１の実施形態の半導体装置の比較例の模式断面図。 第１の実施形態の半導体装置の比較例の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の比較例の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第３の実施形態の半導体装置の模式図。 第４の実施形態の半導体装置の模式図。 第４の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
本明細書中、半導体装置を構成する部材の長さ等は、例えば、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＳＥＭ）の画像から求めることが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、ダイパッドと、ダイパッド上に固定された半導体チップと、半導体チップとダイパッドの少なくとも一部を覆う封止樹脂であって、第１の側面と、第１の側面と第１の方向に対向する第２の側面を有し、下面と、下面と第２の方向に対向する上面を有し、第１の側面の側に設けられた少なくとも一つの第１の突起部を有し、第２の側面の側に設けられた少なくとも一つの第２の突起部を有し、第１の方向に垂直な断面における少なくとも一つの第１の突起部の断面積は、第１の方向に垂直な断面における封止樹脂の最大断面積の１０％以上であり、第１の方向に垂直な断面における少なくとも一つの第２の突起部の断面積は、最大断面積の１０％以上であり、最大断面積は６ｍｍ２以上である封止樹脂と、を備える。
第１の実施形態の半導体装置は、半導体チップが樹脂封止された半導体パッケージ１００である。
図１（ａ）、図１（ｂ）、及び図１（ｃ）は、第１の実施形態の半導体装置の模式図である。図１（ａ）は、上面図である。図１（ｂ）は、断面図である。図１（ｂ）は、図１（ａ）のＡＡ’断面である。図１（ｃ）は、断面図である。図１（ｃ）は、図１（ａ）のＢＢ’断面である。
図２（ａ）、図２（ｂ）、及び図２（ｃ）は、第１の実施形態の半導体装置の模式断面図である。図２（ａ）は、図１（ａ）のＣＣ’断面である。図２（ｂ）は、図１（ａ）のＤＤ’断面である。図２（ｃ）は、図１（ａ）のＥＥ’断面である。
半導体パッケージ１００は、半導体チップ１０、ダイパッド１２、リード部１４、ボンディングワイヤ１６、封止樹脂１８を含む。
封止樹脂１８は、第１の側面ｓｆ１、第２の側面ｓｆ２、第３の側面ｓｆ３、第４の側面ｓｆ４、下面ｂｆ、及び上面ｔｆを有する。封止樹脂１８は、第１の突起部１８ａ及び第２の突起部１８ｂを有する。
以下、第１の側面ｓｆ１から第２の側面ｓｆ２に向かう方向を第１の方向、第３の側面ｓｆ３から第４の側面ｓｆ４に向かう方向を第３の方向、下面ｂｆから上面ｔｆに向かう方向を第２の方向と定義する。
半導体チップ１０は、例えば、パワー半導体デバイスである。半導体チップ１０は、例えば、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）、又はダイオードである。
半導体チップ１０は、ダイパッド１２上に固定される。半導体チップ１０は、例えば、はんだを用いてダイパッド１２の表面に固定される。
ダイパッド１２は、例えば、矩形形状である。ダイパッド１２は、金属である。ダイパッド１２は、例えば、銅又は銅合金である。
ダイパッド１２の厚さは、例えば、０．５ｍｍである。
リード部１４は、ダイパッド１２の第３の方向に設けられる。リード部１４は、金属である。リード部１４は、例えば、銅又は銅合金である。リード部１４は、例えば、ダイパッド１２と同一の材料で形成される。
ダイパッド１２の厚さは、例えば、０．５ｍｍである。
ボンディングワイヤ１６は、半導体チップ１０とリード部１４を接続する。ボンディングワイヤ１６は、半導体チップ１０とリード部１４を電気的に接続する。
ボンディングワイヤ１６は、金属線である。ボンディングワイヤ１６は、例えば、銅（Ｃｕ）又はアルミニウム（Ａｌ）を含む。ボンディングワイヤ１６は、例えば、銅線又はアルミニウム線である。
封止樹脂１８は、半導体チップ１０及びボンディングワイヤ１６を覆う。封止樹脂１８は、ダイパッド１２の少なくとも一部を覆う。封止樹脂１８は、リード部１４の少なくとも一部を覆う。封止樹脂１８は、半導体チップ１０及びボンディングワイヤ１６を保護する機能を有する。
封止樹脂１８は、樹脂を含む。封止樹脂１８は、例えば、エポキシ樹脂を含む。
封止樹脂１８は、第１の側面ｓｆ１、第２の側面ｓｆ２、第３の側面ｓｆ３、第４の側面ｓｆ４、下面ｂｆ、及び上面ｔｆを有する。第２の側面ｓｆ２は、第１の側面ｓｆ１と第１の方向に対向する。第４の側面ｓｆ４は、第３の側面ｓｆ３と第３の方向に対向する。上面ｔｆは、下面ｂｆと第２の方向に対向する。
封止樹脂１８は、第１の突起部１８ａ及び第２の突起部１８ｂを有する。
第１の突起部１８ａは、封止樹脂１８の第１の側面ｓｆ１の側に設けられる。第１の突起部１８ａは、第１の方向に突出する。
第２の突起部１８ｂは、封止樹脂１８の第２の側面ｓｆ２の側に設けられる。第２の突起部１８ｂは、第１の方向に突出する。
第１の方向に垂直な断面における第１の突起部１８ａの断面積は、第１の方向に垂直な断面における封止樹脂１８の最大断面積の１０％以上５０％以下である。例えば、図２（ｃ）に示される封止樹脂１８の断面の面積が、封止樹脂１８の最大断面積である。例えば、図２（ａ）に示される第１の突起部１８ａの断面の面積が、図２（ｃ）に示される封止樹脂１８の断面の面積の１０％以上５０％以下である。
また、第１の方向に垂直な断面における第２の突起部１８ｂの断面積は、第１の方向に垂直な断面における封止樹脂１８の最大断面積の１０％以上５０％以下である。例えば、図２（ｂ）に示される第２の突起部１８ｂの断面の面積が、図２（ｃ）に示される封止樹脂１８の断面の面積の１０％以上５０％以下である。
封止樹脂１８の最大断面積は６ｍｍ２以上である。
第１の突起部１８ａの第２の方向の長さ（図２（ａ）中のｄ１）は、例えば、１００μｍ以上１ｍｍ以下である。また、第２の突起部１８ｂの第２の方向の長さ（図２（ｂ）中のｄ２）は、例えば、０．１ｍｍ以上１ｍｍ以下である。
第１の突起部１８ａの第３の方向の長さは、例えば、０．１ｍｍ以上５ｍｍ以下である。また、第２の突起部１８ｂの第３の方向の長さは、例えば、０．１ｍｍ以上５ｍｍ以下である。
上面ｔｆと下面ｂｆとの距離（図２（ｃ）中のｄ３）は、例えば、１ｍｍ以上である。言い換えれば、封止樹脂１８の厚さは、１ｍｍ以上である。
第１の突起部１８ａの第１の方向の長さは、例えば、０．０５ｍｍ以上２ｍｍ以下である。また、第２の突起部１８ｂの第１の方向の長さは、例えば、０．０５ｍｍ以上２ｍｍ以下である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
第１の実施形態の半導体パッケージ１００は、トランスファーモールド方式を用いて製造される。
図３、図４、図５、図６、図７、図８、及び図９は、第１の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図３、図５、図６、図８、及び図９は、樹脂の流動方向に平行な断面図である。図４及び図７は、樹脂の流動方向に垂直な断面図である。図４（ａ）は、図３のＦＦ’断面である。図４（ｂ）は、図３のＧＧ’断面である。図７（ａ）は、図６のＨＨ’断面である。図７（ｂ）は、図６のＩＩ’断面である。
最初に、半導体チップ１０が固定されたダイパッド１２が複数個含まれるリードフレームを、上型３１と下型３２で構成される金型で挟み込む。半導体チップ１０が固定されたダイパッド１２が複数個含まれるリードフレームを、上型３１と下型３２との間に挟み込む（図３）。図３ないし図９では、ダイパッド１２以外の部分のリードフレームの図示を省略している。
上型３１と下型３２が合わさることにより、複数のキャビティ３４と、隣り合うキャビティ３４の間を連結するスルーゲート３６が形成される（図４（ａ）、図４（ｂ））。キャビティ３４内に、半導体チップ１０が固定されたダイパッド１２が位置する。
図４（ａ）は、スルーゲート３６を含む断面図である。図４（ｂ）は、キャビティ３４を含む断面図である。
樹脂の流動方向に垂直な断面におけるスルーゲート３６の断面積は、樹脂の流動方向に垂直な断面におけるキャビティ３４の最大断面積の１０％以上である。例えば、図４（ｂ）に示されるキャビティ３４の断面の面積が、キャビティ３４の最大断面積である。例えば、図４（ａ）に示されるスルーゲート３６の断面の面積が、図４（ｂ）に示されるキャビティ３４の断面の面積の１０％以上５０％以下である。
キャビティ３４の最大断面積は６ｍｍ２以上である。
次に、キャビティ３４内に溶融した樹脂３８を、図示しないプランジャから充填する（図５）。樹脂３８は、キャビティ３４の間を、スルーゲート３６を通って流動する。樹脂３８は、例えば、エポキシ樹脂である。
全てのキャビティ３４内が、樹脂３８で充填された後、樹脂３８は冷却され硬化する（図６、図７（ａ）、図７（ｂ））。図７（ａ）に示されるように、スルーゲートにも硬化した樹脂３８が残存する。スルーゲートに残存した樹脂３８の一部が、半導体パッケージ１００の、第１の突起部１８ａ及び第２の突起部１８ｂとなる。図７（ｂ）に示されるキャビティ３４内に充填された樹脂３８は、半導体パッケージ１００の封止樹脂１８となる。
次に、上型３１及び下型３２を、硬化した樹脂３８から分離する（図８）。
次に、スルーゲートに残存した樹脂３８を、レーザ光により切断する（図９）。スルーゲートに残存した樹脂３８切断することで、第１の突起部１８ａ及び第２の突起部１８ｂが形成される。
以上の製造方法により、第１の実施形態の半導体パッケージ１００が複数個、形成される。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
図１０（ａ）、図１０（ｂ）、及び図１０（ｃ）は、第１の実施形態の半導体装置の比較例の模式図である。図１０（ａ）は、上面図である。図１０（ｂ）は、断面図である。図１０（ｂ）は、図１０（ａ）のＡＡ’断面である。図１０（ｃ）は、断面図である。図１０（ｃ）は、図１０（ａ）のＢＢ’断面である。
図１０（ａ）、図１０（ｂ）、及び図１０（ｃ）は、第１の実施形態の半導体装置の図１（ａ）、図１（ｂ）、及び図１（ｃ）に対応する図である。
図１１（ａ）、図１１（ｂ）、及び図１１（ｃ）は、第１の実施形態の半導体装置の比較例の模式断面図である。図１１（ａ）は、図１０（ａ）のＣＣ’断面である。図１１（ｂ）は、図１０（ａ）のＤＤ’断面である。図１１（ｃ）は、図１０（ａ）のＥＥ’断面である。
図１１（ａ）、図１１（ｂ）、及び図１１（ｃ）は、第１の実施形態の半導体装置の図２（ａ）、図２（ｂ）、及び図２（ｃ）に対応する図である。
第１の実施形態の半導体装置の比較例は、半導体チップが樹脂封止された半導体パッケージ９００である。半導体パッケージ９００は、半導体チップ１０、ダイパッド１２、リード部１４、ボンディングワイヤ１６、封止樹脂１８を含む。
比較例の半導体パッケージ９００は、第１の方向に垂直な断面における第１の突起部１８ａの断面積は、第１の方向に垂直な断面における封止樹脂１８の最大断面積の１０％未満である点で、第１の実施形態の半導体パッケージ１００と異なる。例えば、図１１（ｃ）に示される封止樹脂１８の断面の面積が、封止樹脂１８の最大断面積である。例えば、図１１（ａ）に示される第１の突起部１８ａの断面の面積が、図１１（ｃ）に示される封止樹脂１８の断面の面積の１０％未満である。
また、比較例の半導体パッケージ９００は、第１の方向に垂直な断面における第２の突起部１８ｂの断面積は、第１の方向に垂直な断面における封止樹脂１８の最大断面積の１０％未満である点で、第１の実施形態の半導体パッケージ１００と異なる。例えば、図１１（ｂ）に示される第２の突起部１８ｂの断面の面積が、図１１（ｃ）に示される封止樹脂１８の断面の面積の１０％未満である。
第１の実施形態の半導体装置の比較例の製造方法は、上型３１と下型３２の、スルーゲートを形成する部分の形状が、第１の実施形態の半導体装置の製造方法と異なる。
図１２及び図１３は、第１の実施形態の半導体装置の比較例の製造方法の一例を示す模式断面図である。図１２は、樹脂の流動方向に垂直な断面図である。図１３は、樹脂の流動方向に平行な断面図である。図１２は、第１の実施形態の半導体装置の製造方法の図４に対応する図である。また、図１３は、第１の実施形態の半導体装置の製造方法の図８に対応する図である。
図１２（ａ）は、スルーゲート３６を含む断面図である。図１２（ｂ）は、キャビティ３４を含む断面図である。
樹脂の流動方向に垂直な断面におけるスルーゲート３６の断面積は、樹脂の流動方向に垂直な断面におけるキャビティ３４の最大断面積の１０％未満である。例えば、図１２（ｂ）に示されるキャビティ３４の断面の面積が、キャビティ３４の最大断面積である。例えば、図１２（ａ）に示されるスルーゲート３６の断面の面積が、図１２（ｂ）に示されるキャビティ３４の断面の面積の１０％未満である。
キャビティ３４の最大断面積は６ｍｍ２以上である。
図１３に示すように、比較例の製造方法では、上型３１及び下型３２を、硬化した樹脂３８から分離する際に、上型３１と下型３２の、スルーゲートを形成する部分に、樹脂の一部３８ｘが貼り付く場合がある。
上型３１及び下型３２の、スルーゲートを形成する部分に、樹脂の一部３８ｘが貼り付くと、例えば、連続して次の半導体パッケージ９００を形成する際に、スルーゲートの実効断面積が減少し、樹脂３８の充填不良が生じるおそれがある。したがって、例えば、半導体パッケージ９００の歩留まりが低下し、半導体パッケージ９００の生産性が低下する。
また、上型３１及び下型３２の、スルーゲートを形成する部分に、樹脂の一部３８ｘが貼り付くと、例えば、連続して次に半導体パッケージ９００を形成する前に、上型３１及び下型３２の洗浄が必要となり、半導体パッケージ９００の生産性が低下する。
金型への樹脂の貼り付きは、樹脂が脱水縮合することで、金型と樹脂が強固な共有結合で結びつくために生じると考えられる。キャビティを充填する樹脂には、例えば、リードフレーム等への密着性を向上させために、密着助剤が添加されている。樹脂が硬化する際に、密着助剤の作用により金型と樹脂が水素結合で結びつき金型と樹脂との密着性が向上する。
比較例の製造方法の場合、スルーゲートで樹脂の圧力又は粘度が高くなることで、樹脂の脱水縮合が生じ、水素結合より強固な共有結合で金型と樹脂が結びつき、金型への樹脂の貼り付きが生じることが考えられる。
発明者による検討の結果、スルーゲートでの樹脂の圧力及び粘度は、スルーゲートの断面積のキャビティの最大断面積に対する比率に依存することが明らかになった。そして、スルーゲートの断面積の、キャビティの最大断面積に対する比率を高くすることで、スルーゲートにおける樹脂の圧力又は粘度を低下させられることが明らかになった。したがって、上記比率を高くすることで、樹脂の脱水縮合を抑制でき、スルーゲートにおける金型と樹脂の貼り付きを抑制できることが明らかになった。
発明者による検討の結果、樹脂の流動方向に垂直な断面におけるスルーゲートの断面積を、樹脂の流動方向に垂直な断面におけるキャビティの最大断面積の１０％以上にすることで、スルーゲートでの金型と樹脂の貼り付きを抑制できることが明らかになった。
従来、スルーゲートの断面積は、キャビティの充填速度や、スルーゲート部の樹脂のレーザ光による切断の作業効率等の観点から最適化されてきた。今回、スルーゲートの断面積は、スルーゲートでの金型と樹脂の貼り付きを抑制する観点からも最適化が必要であるという知見が得られた。
特に、キャビティの最大断面積が６ｍｍ２以上となるような場合、従来のスルーゲートの断面積の最適化手法では、スルーゲートの断面積は、キャビティの最大断面積の１０％未満となっていた。
第１の実施形態の半導体パッケージ１００では、第１の方向に垂直な断面における第１の突起部１８ａの断面積は、第１の方向に垂直な断面における封止樹脂１８の最大断面積の１０％以上である。また、第１の方向に垂直な断面における第２の突起部１８ｂの断面積は、第１の方向に垂直な断面における封止樹脂１８の最大断面積の１０％以上である。
半導体パッケージ１００は、樹脂３８の流動方向に垂直な断面におけるスルーゲート３６の断面積が、樹脂３８の流動方向に垂直な断面におけるキャビティ３４の最大断面積の１０％以上となる金型を用いて製造される。したがって、半導体パッケージ１００を製造する際の、スルーゲートでの金型と樹脂の貼り付きが抑制される。よって、半導体パッケージ１００の生産性が向上する。
半導体パッケージ１００において、上面ｔｆと下面ｂｆとの距離（図２（ｃ）中のｄ３）は、１ｍｍ以上であることが好ましい。言い換えれば、半導体パッケージ１００の封止樹脂１８の厚さは、１ｍｍ以上であることが好ましい。封止樹脂１８の厚さが１ｍｍ以上であり、封止樹脂１８の最大断面積が大きくなる場合に、半導体パッケージ１００の構成は特に有効である。
スルーゲートでの金型と樹脂の貼り付きを抑制する観点から、第１の突起部１８ａの第２の方向の長さ（図２（ａ）中のｄ１）は、０．１ｍｍ以上であることが好ましく、０．２ｍｍ以上であることがより好ましい。また、スルーゲートでの金型と樹脂の貼り付きを抑制する観点から、第２の突起部１８ｂの第２の方向の長さ（図２（ｂ）中のｄ２）は、０．１ｍｍ以上であることが好ましく、０．２ｍｍ以上であることがより好ましい。
スルーゲート部の樹脂のレーザ光による切断の作業効率を向上させる観点から、第１の突起部１８ａの第２の方向の長さ（図２（ａ）中のｄ１）は、１ｍｍ以下であることが好ましい。また、スルーゲートでの金型と樹脂の貼り付きを抑制する観点から、第２の突起部１８ｂの第２の方向の長さ（図２（ｂ）中のｄ２）は、１ｍｍ以下であることが好ましい。
キャビティ３４の最大断面積は４ｍｍ２以上であることが好ましく、６ｍｍ２以上であることがより好ましく、１０ｍｍ２以上であることが更に好ましい。
以上、第１の実施形態によれば、生産性が向上できる半導体パッケージを実現できる。
（第２の実施形態）
第２の実施形態の半導体装置は、少なくとも一つの第１の突起部の第１の方向に垂直な断面における形状は、第２の方向に対向する辺を上底及び下底とする台形形状であり、少なくとも一つの第２の突起部の第１の方向に垂直な断面における形状は、第２の方向に対向する辺を上底及び下底とする台形形状である点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１４（ａ）、図１４（ｂ）、及び図１４（ｃ）は、第２の実施形態の半導体装置の模式断面図である。図１４（ａ）、図１４（ｂ）、及び図１４（ｃ）は、第１の実施形態の半導体装置の図２（ａ）、図２（ｂ）、及び図２（ｃ）に対応する図である。
第２の実施形態の半導体装置は、半導体チップが樹脂封止された半導体パッケージ２００である。
図１４（ａ）に示すように、第１の突起部１８ａの第１の方向に垂直な断面における形状は、第２の方向に対向する辺を上底及び下底とする台形形状である。また、図１４（ｂ）に示すように、第２の突起部１８ｂの第１の方向に垂直な断面における形状は、第２の方向に対向する辺を上底及び下底とする台形形状である。
図１５は、第２の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図１５は、樹脂の流動方向に垂直な断面図である。図１５は、第１の実施形態の半導体装置の製造方法の図４に対応する図である。
図１５（ａ）は、スルーゲート３６を含む断面図である。図１５（ｂ）は、キャビティ３４を含む断面図である。
図１５（ａ）に示すように、スルーゲート３６を含む断面において、上型３１は、テーパ形状を有する。テーパ角度は、例えば、７０度以上８５度以下である。
第２の実施形態の半導体パッケージ２００を製造する際、スルーゲート３６を含む断面において、上型３１がテーパ形状を有する。この形状により、上型３１を、硬化した樹脂３８から分離する際に、樹脂の金型への貼り付きが抑制される。よって、半導体パッケージ２００の生産性は、半導体パッケージ１００に比べて、更に向上する。
以上、第２の実施形態によれば、生産性が向上できる半導体パッケージを実現できる。
（第３の実施形態）
第３の実施形態の半導体装置は、封止樹脂は、無機物粒子を含み、少なくとも一つの第１の突起部の第２の方向の長さは無機物粒子の平均粒径の２倍以上であり、少なくとも一つの第２の突起部の第２の方向の長さは無機物粒子の平均粒径の２倍以上である点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１６（ａ）、図１６（ｂ）、及び図１６（ｃ）は、第３の実施形態の半導体装置の模式図である。図１６（ａ）は、上面図である。図１６（ｂ）は、断面図である。図１６（ｂ）は、図１６（ａ）のＡＡ’断面である。図１６（ｃ）は、断面図である。図１６（ｃ）は、図１６（ａ）のＢＢ’断面である。
図１６（ａ）、図１６（ｂ）、及び図１６（ｃ）は、第１の実施形態の半導体装置の図１（ａ）、図１（ｂ）、及び図１（ｃ）に対応する図である。
第３の実施形態の半導体装置は、半導体チップが樹脂封止された半導体パッケージ３００である。半導体パッケージ３００は、半導体チップ１０、ダイパッド１２、リード部１４、ボンディングワイヤ１６、封止樹脂１８を含む。
図１６（ｂ）、及び図１６（ｃ）に示すように、封止樹脂１８は、無機物粒子１８ｐを含む。無機物粒子１８ｐは、いわゆるフィラーである。
無機物粒子１８ｐは、例えば、半導体チップ１０と封止樹脂１８との間の熱膨張係数の差を小さくし、半導体パッケージ３００内の応力の発生を抑制する機能を有する。半導体パッケージ３００内の応力の発生を抑制することで、例えば、半導体チップ１０とボンディングワイヤ１６との間の接続不良や、リード部１４とボンディングワイヤ１６との間の接続不良の発生が抑制され、半導体パッケージ３００の信頼性が向上する。
無機物粒子１８ｐは、例えば、シリカ粒子である。無機物粒子１８ｐの平均粒径は、例えば、３０μｍ以上１００μｍ以下である。無機物粒子１８ｐの粒径は、例えば、粒子の最大径で定義される。無機物粒子１８ｐの平均粒径は、例えば、ＳＥＭで取得した封止樹脂１８の断面画像において、各粒子の最大径を画像処理で求め、その平均値を算出することで得られる。
例えば、スルーゲートのサイズが、無機物粒子の粒径よりも小さいと、半導体パッケージを製造する際に、スルーゲートで無機物粒子が流れにくくなる。したがって、スルーゲートにおける樹脂の圧力又は粘度が上昇し、スルーゲートでの金型と樹脂の貼り付きが生じるおそれがある。
第３の実施形態のパッケージ３００は、第１の突起部１８ａの第２の方向の長さ（図１６（ｂ）中のｄ１）は無機物粒子の平均粒径の２倍以上である。また、第２の突起部１８ｂの第２の方向の長さ（図１６（ｂ）中のｄ２）は無機物粒子の平均粒径の２倍以上である。
したがって、パッケージ３００を製造する際の、スルーゲートにおける樹脂の圧力又は粘度の上昇が抑制できる。よって、パッケージ３００の生産性が向上する。
スルーゲートにおける樹脂の圧力又は粘度の上昇を抑制する観点から、第１の突起部１８ａの第２の方向の長さ（図１６（ｂ）中のｄ１）は無機物粒子の平均粒径の３倍以上であることがより好ましい。また、第２の突起部１８ｂの第２の方向の長さ（図１６（ｂ）中のｄ２）は無機物粒子の平均粒径の３倍以上であることがより好ましい。
スルーゲートにおける樹脂の圧力又は粘度の上昇を抑制する観点から、第１の突起部１８ａの第３の方向の長さは無機物粒子の平均粒径の２倍以上であることが好ましい。また、第２の突起部１８ｂの第３の方向の長さは無機物粒子の平均粒径の２倍以上であることが好ましい。
以上、第３の実施形態によれば、生産性が向上できる半導体パッケージを実現できる。
（第４の実施形態）
第４の実施形態の半導体装置は、少なくとも一つの第１の突起部は２個以上であり、少なくとも一つの第２の突起部は２個以上である点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１７（ａ）、図１７（ｂ）、及び図１７（ｃ）は、第４の実施形態の半導体装置の模式図である。図１７（ａ）は、上面図である。図１７（ｂ）は、断面図である。図１７（ｂ）は、図１７（ａ）のＡＡ’断面である。図１７（ｃ）は、断面図である。図１７（ｃ）は、図１７（ａ）のＢＢ’断面である。
図１７（ａ）、図１７（ｂ）、及び図１７（ｃ）は、第１の実施形態の半導体装置の図１（ａ）、図１（ｂ）、及び図１（ｃ）に対応する図である。
図１８（ａ）、図１８（ｂ）、及び図１８（ｃ）は、第４の実施形態の半導体装置の模式断面図である。図１８（ａ）は、図１７（ａ）のＣＣ’断面である。図１８（ｂ）は、図１７（ａ）のＤＤ’断面である。図１８（ｃ）は、図１７（ａ）のＥＥ’断面である。
図１８（ａ）、図１８（ｂ）、及び図１８（ｃ）は、第１の実施形態の半導体装置の図２（ａ）、図２（ｂ）、及び図２（ｃ）に対応する図である。
第４の実施形態の半導体装置は、半導体チップが樹脂封止された半導体パッケージ４００である。半導体パッケージ４００は、半導体チップ１０、ダイパッド１２、リード部１４、ボンディングワイヤ１６、封止樹脂１８を含む。
封止樹脂１８は、第１の突起部１８ａ１、第１の突起部１８ａ２、第２の突起部１８ｂ１、及び第２の突起部１８ｂ２を有する。
封止樹脂１８の第１の側面ｓｆ１には、第１の突起部１８ａ１及び第１の突起部１８ａ２の２個の第１の突起部が設けられる。また、封止樹脂１８の第２の側面ｓｆ２には、第２の突起部１８ｂ１及び第２の突起部１８ｂ２の２個の第２の突起部が設けられる。
第１の方向に垂直な断面における第１の突起部１８ａ１の断面積と第１の突起部１８ａ２の断面積の和は、第１の方向に垂直な断面における封止樹脂１８の最大断面積の１０％以上５０％以下である。例えば、図１８（ｃ）に示される封止樹脂１８の断面の面積が、封止樹脂１８の最大断面積である。例えば、図１８（ａ）に示される第１の突起部１８ａ１の断面積と第１の突起部１８ａ２の断面積の和が、図１８（ｃ）に示される封止樹脂１８の断面の面積の１０％以上５０％以下である。
また、第１の方向に垂直な断面における第２の突起部１８ｂ１の断面積と第２の突起部１８ｂ２の断面積の和は、第１の方向に垂直な断面における封止樹脂１８の最大断面積の１０％以上５０％以下である。例えば、図１８（ｂ）に示される第２の突起部１８ｂ１の断面積と第２の突起部１８ｂ２の断面積の和が、図１８（ｃ）に示される封止樹脂１８の断面の面積の１０％以上５０％以下である。
封止樹脂１８の最大断面積は６ｍｍ２以上である。
なお、第１の突起部の数、及び、第２の突起部の数は、３個以上であっても構わない。さらに、第１の突起部、及び第２の突起部は第２の方向に対向する辺を上底及び下底とする台形形状であっても構わない。
第１の突起部の位置と、第２の突起部の位置は、例えば、第１の方向に垂直な面に対して面対称の位置にある。スルーゲートの位置を左右対称にすることにより、キャビティの中を流れる樹脂の流れが安定し、偏りの少ない樹脂の充填が可能となる。
以上、第４の実施形態によれば、生産性が向上できる半導体パッケージを実現できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体チップ
１２ ダイパッド
１４ リード部
１６ ボンディングワイヤ
１８ 封止樹脂
１８ａ 第１の突起部
１８ａ１ 第１の突起部
１８ａ２ 第１の突起部
１８ｂ 第２の突起部
１８ｂ１ 第２の突起部
１８ｂ２ 第２の突起部
１８ｐ 無機物粒子
１００ 半導体パッケージ（半導体装置）
２００ 半導体パッケージ（半導体装置）
３００ 半導体パッケージ（半導体装置）
４００ 半導体パッケージ（半導体装置）
ｂｆ 下面
ｓｆ１ 第１の側面
ｓｆ２ 第２の側面
ｔｆ 上面

Claims (8)

  1. ダイパッドと、
    前記ダイパッド上に固定された半導体チップと、
    前記半導体チップと前記ダイパッドの少なくとも一部を覆う封止樹脂（１８）であって、
    第１の側面と、前記第１の側面と第１の方向に対向する第２の側面を有し、
    下面と、前記下面と第２の方向に対向する上面を有し、
    前記第１の側面の側に設けられた少なくとも一つの第１の突起部（１８ａ）を有し、
    前記第２の側面の側に設けられた少なくとも一つの第２の突起部（１８ｂ）を有し、
    前記第１の方向に垂直な断面における前記少なくとも一つの前記第１の突起部の断面積は、前記第１の方向に垂直な断面における前記封止樹脂の最大断面積の１０％以上であり、
    前記第１の方向に垂直な断面における前記少なくとも一つの前記第２の突起部の断面積は、前記最大断面積の１０％以上であり、
    前記最大断面積は６ｍｍ２以上である封止樹脂と、
    を備える半導体装置。
  2. 前記上面と前記下面との距離は１ｍｍ以上である請求項１記載の半導体装置。
  3. 前記少なくとも一つの前記第１の突起部の前記第２の方向の長さは０．１ｍｍ以上であり、前記少なくとも一つの前記第２の突起部の前記第２の方向の長さは０．１ｍｍ以上である請求項１又は請求項２記載の半導体装置。
  4. 前記少なくとも一つの前記第１の突起部の前記第１の方向に垂直な断面における形状は、前記第２の方向に対向する辺を上底及び下底とする台形形状であり、
    前記少なくとも一つの前記第２の突起部の前記第１の方向に垂直な断面における形状は、前記第２の方向に対向する辺を上底及び下底とする台形形状である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記封止樹脂は、無機物粒子を含み、
    前記少なくとも一つの前記第１の突起部の前記第２の方向の長さは前記無機物粒子の平均粒径の２倍以上であり、
    前記少なくとも一つの前記第２の突起部の前記第２の方向の長さは前記無機物粒子の平均粒径の２倍以上である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記無機物粒子は、シリカ粒子である請求項５記載の半導体装置。
  7. 前記少なくとも一つの前記第１の突起部は２個以上であり、
    前記少なくとも一つの前記第２の突起部は２個以上である請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記封止樹脂はエポキシ樹脂を含む請求項１ないし請求項７いずれか一項記載の半導体装置。
JP2021152689A 2021-09-17 2021-09-17 半導体装置 Active JP7528042B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021152689A JP7528042B2 (ja) 2021-09-17 2021-09-17 半導体装置
CN202210049026.XA CN115831882A (zh) 2021-09-17 2022-01-17 半导体装置
US17/682,707 US20230090448A1 (en) 2021-09-17 2022-02-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021152689A JP7528042B2 (ja) 2021-09-17 2021-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2023044584A JP2023044584A (ja) 2023-03-30
JP7528042B2 true JP7528042B2 (ja) 2024-08-05

Family

ID=85522363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021152689A Active JP7528042B2 (ja) 2021-09-17 2021-09-17 半導体装置

Country Status (3)

Country Link
US (1) US20230090448A1 (ja)
JP (1) JP7528042B2 (ja)
CN (1) CN115831882A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109314A (ja) 2008-09-30 2010-05-13 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2021070677A1 (ja) 2019-10-07 2021-04-15 三菱電機株式会社 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018145B2 (ja) * 1980-09-22 1985-05-09 株式会社日立製作所 樹脂封止型半導体装置
JPH053267A (ja) * 1991-06-25 1993-01-08 Sony Corp 樹脂封止半導体装置
US6015280A (en) * 1997-04-28 2000-01-18 Advanced Micro Devices Apparatus for reducing warping of plastic packages
JP3334864B2 (ja) * 1998-11-19 2002-10-15 松下電器産業株式会社 電子装置
JP2000323623A (ja) * 1999-05-13 2000-11-24 Mitsubishi Electric Corp 半導体装置
JP2001127212A (ja) * 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2001156239A (ja) * 1999-11-25 2001-06-08 Matsushita Electronics Industry Corp 半導体装置及び半導体装置の製造方法
KR100902766B1 (ko) * 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法
JP4580304B2 (ja) * 2005-07-29 2010-11-10 Ｏｋｉセミコンダクタ株式会社 半導体装置
US7957158B2 (en) * 2006-10-31 2011-06-07 Sanyo Electric Co., Ltd. Circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109314A (ja) 2008-09-30 2010-05-13 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2021070677A1 (ja) 2019-10-07 2021-04-15 三菱電機株式会社 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置

Also Published As

Publication number Publication date
US20230090448A1 (en) 2023-03-23
JP2023044584A (ja) 2023-03-30
CN115831882A (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
US9006871B2 (en) Semiconductor device and method of manufacturing the same
US10312178B2 (en) Semiconductor device
US9478484B2 (en) Semiconductor packages and methods of formation thereof
US10553525B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20070296079A1 (en) Heat dissipating structure and method for fabricating the same
US10262912B2 (en) Semiconductor device
JP2008153432A (ja) 半導体装置およびその製造方法
CN104218013A (zh) 半导体装置以及半导体装置的制造方法
CN102751205A (zh) 半导体器件及其制造方法
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP7528042B2 (ja) 半導体装置
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2006344898A (ja) 半導体装置及びその製造方法
KR101490751B1 (ko) 반도체장치 및 그 제조방법
US11837516B2 (en) Semiconductor device
CN114649274A (zh) 半导体封装及其制造方法
JP2017191807A (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP7147173B2 (ja) 半導体装置
JP2010056138A (ja) 半導体装置とその製造方法
WO2021117145A1 (ja) 半導体パッケージ
JP2007281380A (ja) 半導体素子およびその製造方法
JP2003188335A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240724

R150 Certificate of patent or registration of utility model

Ref document number: 7528042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150