[go: up one dir, main page]

JP7147173B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7147173B2
JP7147173B2 JP2018024546A JP2018024546A JP7147173B2 JP 7147173 B2 JP7147173 B2 JP 7147173B2 JP 2018024546 A JP2018024546 A JP 2018024546A JP 2018024546 A JP2018024546 A JP 2018024546A JP 7147173 B2 JP7147173 B2 JP 7147173B2
Authority
JP
Japan
Prior art keywords
suspension lead
distance
suspension
frame member
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018024546A
Other languages
English (en)
Other versions
JP2019140333A (ja
Inventor
貴弘 安田
貴行 島藤
賢平 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018024546A priority Critical patent/JP7147173B2/ja
Priority to US16/228,812 priority patent/US10916490B2/en
Publication of JP2019140333A publication Critical patent/JP2019140333A/ja
Application granted granted Critical
Publication of JP7147173B2 publication Critical patent/JP7147173B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来、半導体チップとリードフレームとをワイヤ等の接続部材で接続して、樹脂で封止した半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 特開２０１０－１４７１６２号公報
半導体装置は、クラックの発生を抑制することが好ましい。
本発明の第１の態様においては、半導体チップと、チップ載置面を有し、チップ載置面に半導体チップが設けられたフレーム部材と、フレーム部材と接続され、フレーム部材のいずれかの辺に設けられた第１の吊りリードおよび第２の吊りリードと、を備え、第１の吊りリードの配置位置と、第１の吊りリードと近接するチップ載置面の角部との距離をＬ１とし、第２の吊りリードの配置位置と、第２の吊りリードと近接するチップ載置面の角部との距離をＬ２とし、第１の吊りリードの配置位置と、第２の吊りリードの配置位置との距離をＭ１とすると、Ｍ１≦Ｌ１＋Ｌ２を満たす半導体装置を提供する。
半導体チップおよびフレーム部材の少なくとも一部を覆う封止部を更に備えてよい。フレーム部材は、封止部から露出する露出面を有してよい。半導体装置は、第１の吊りリードの配置位置と、第１の吊りリードと近接する露出面の角部との距離をＬ１'とし、第２の吊りリードの配置位置と、第２の吊りリードと近接する露出面の角部との距離をＬ２'とすると、Ｍ１≦Ｌ１'＋Ｌ２'を満たしてよい。
半導体装置は、第１の吊りリードおよび第２の吊りリードが設けられたフレーム部材の辺と異なる辺に設けられた第３の吊りリードおよび第４の吊りリードを更に備えてよい。半導体装置は、第３の吊りリードの配置位置と、第３の吊りリードと近接するチップ載置面の角部との距離をＬ３とし、第４の吊りリードの配置位置と、第４の吊りリードと近接するチップ載置面の角部との距離をＬ４とし、第３の吊りリードの配置位置と、第４の吊りリードの配置位置との距離をＭ２とすると、Ｍ２≦Ｌ３＋Ｌ４を満たしてよい。
距離Ｌ１および距離Ｌ２は、（Ｍ１＋Ｌ１＋Ｌ２）×０．２以上であってよい。
距離Ｌ１および距離Ｌ２が等しくてよい。
第１の吊りリードおよび第２の吊りリードの少なくとも一部は、半導体チップと対向して設けられていてよい。
フレーム部材は、半導体チップが載置された載置部と、半導体チップと電気的に接続され、半導体装置の外部と電気的に接続するための端子部とを備えてよい。第１の吊りリードは、第２の吊りリードよりも端子部と離間して設けられ、Ｌ１＜Ｌ２を満たしてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例１に係る半導体装置１００の構成の一例を示す。 図１Ａに係る半導体装置１００のＡ－Ａ'断面を示す。 吊りリード３０の配置方法の一例を説明するための図である。 吊りリード３０の配置方法の一例を説明するための図である。 比較例に係る半導体装置５００を示す。 半導体装置１００を製造するための動作フローの一例である。 実施例２に係る半導体装置１００の構成の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１Ａは、実施例１に係る半導体装置１００の構成の一例を示す。本例の半導体装置１００は、半導体チップ１０と、フレーム部材２０と、吊りリード３０と、接続部材４０と、封止部５０とを備える。
半導体チップ１０は、一例として絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳＦＥＴまたはダイオード等が形成された半導体チップである。本例では、半導体チップ１０の主面と平行な面において互いに直交する方向をＸ軸方向およびＹ軸方向とし、半導体チップ１０の主面と直交する方向をＺ軸方向とする。半導体チップ１０の主面とは、半導体チップ１０の表面のうち面積が最大となる面である。本例において半導体チップ１０の主面は、フレーム部材２０と対向する下面、および、当該下面とは反対側の上面である。なお、本明細書における上、下等の方向は、相対的な方向を指しており、重力方向の上、下方向、または、半導体装置１００を実装したときの上、下方向とは必ずしも一致しない。
半導体チップ１０は、フレーム部材２０の上面に、はんだ等で固定される。半導体チップ１０は、フレーム部材２０と電気的に接続される電極が設けられてよい。半導体チップ１０は、上面に設けられたパッド部１２を有する。
パッド部１２は、銅、アルミニウム、または、その他の金属等の導電材料で形成される。一例において、パッド部１２は、ＡｌＳｉＣｕまたはＡｌＣｕで形成されている。パッド部１２が銅を含むことで、パッド部１２の硬度を向上させることができる。パッド部１２は、均一な材料組成を有していてよく、材料組成の異なる複数の層が積層されていてもよい。パッド部１２のいずれかの層は、めっき層であってもよい。パッド部１２の下面は、半導体チップ１０に形成されたトランジスタまたはダイオード等の素子と電気的に接続される。
フレーム部材２０は、載置部２２および端子部２４を有する。フレーム部材２０は、銅またはその他の金属等の導電材料で形成される。載置部２２および端子部２４は、同一の材料で形成されてよい。
載置部２２は、半導体チップ１０が設けられるフレーム部材２０の部材である。載置部２２は、半導体チップ１０を載置できる程度に十分な大きさの主面を有する。載置部２２の主面には、はんだ等を介して半導体チップ１０が載置されている。本例の載置部２２は、リードフレームから分離されることにより、端子部２４と分離して設けられている。
端子部２４は、半導体チップ１０を半導体装置１００の外部と電気的に接続するための端子である。端子部２４は、半導体チップ１０と電気的に接続される。端子部２４は、少なくとも一部が封止部５０から露出する。例えば、端子部２４は、端子部２４が設けられたＸＺ断面だけでなく、ＸＹ断面およびＹＺ断面も封止部５０から露出している。これにより、端子部２４は、半導体装置１００の外部と電気的に接続される。端子部２４は、ＸＺ断面において露出した面よりも、ＸＹ断面およびＹＺ断面において大きな面積で露出していてよい。端子部２４は、銅またはその他の金属等の導電材料で形成される。端子部２４は、載置部２２と同一の材料で形成されてよい。
吊りリード３０は、フレーム部材２０と接続される。吊りリード３０は、フレーム部材２０と同一の材料により一体形成されてよい。吊りリード３０は、フレーム部材２０のいずれかの辺に設けられる。吊りリード３０は、半導体装置１００の個片化以前の工程において、フレーム部材２０を固定し、フレーム部材２０が治具から浮くことを防止する。吊りリード３０は、半導体装置１００の個片化によって封止部５０から露出する。吊りリード３０は、半導体装置１００の断面のいずれかの断面でのみ表面が露出してよい。
本例の吊りリード３０は、吊りリード３０ａ～吊りリード３０ｆの６つを含む。吊りリード３０ａ～吊りリード３０ｆは、第１～第６の吊りリードの一例である。吊りリード３０ａ～吊りリード３０ｆは、フレーム部材２０の周囲の任意の位置に配置されている。吊りリード３０は、半導体装置１００の応力集中箇所から離して設けられることが好ましい。本例の吊りリード３０ａ～吊りリード３０ｆは、同一の形状を有するが、異なる形状を有していてもよい。
吊りリード３０ａおよび吊りリード３０ｂは、フレーム部材２０のＹＺ断面に設けられる。吊りリード３０ａおよび吊りリード３０ｂは、ＹＺ断面において、Ｘ軸方向の負側の面が封止部５０から露出している。
吊りリード３０ｃおよび吊りリード３０ｄは、吊りリード３０ａおよび吊りリード３０ｂが設けられたフレーム部材２０の辺と異なる辺に設けられている。吊りリード３０ｃおよび吊りリード３０ｄは、フレーム部材２０のＸＺ断面に設けられる。吊りリード３０ｃおよび吊りリード３０ｄは、Ｙ軸方向の正側の面が封止部５０から露出する。
吊りリード３０ｅおよび吊りリード３０ｆは、吊りリード３０ａ～吊りリード３０ｄが設けられたフレーム部材２０の辺と異なる辺に設けられている。吊りリード３０ｅおよび吊りリード３０ｆは、フレーム部材２０のＹＺ断面に設けられる。吊りリード３０ｅおよび吊りリード３０ｆは、Ｘ軸方向の正側の面が封止部５０から露出する。本例の吊りリード３０ｅおよび吊りリード３０ｆは、任意のＹＺ面を基準として、吊りリード３０ａおよび吊りリード３０ｂと対称に配置されている。但し、本例の吊りリード３０ｅおよび吊りリード３０ｆは、任意のＹＺ面を基準として、吊りリード３０ａおよび吊りリード３０ｂと非対称に配置されてもよい。
本例の吊りリード３０は、フレーム部材２０の３辺に対してそれぞれ複数設けられている。これにより、半導体装置１００の個片化前の工程において、フレーム部材２０をリードフレームに固定しやすくなる。
接続部材４０は、銅または銀の少なくとも一方を材料として含む。接続部材４０は、載置部２２と端子部２４とを電気的に接続する。本例の接続部材４０はワイヤであり、一方の端部が載置部２２に接続され、他方の端部が端子部２４に接続される。接続部材４０は、パッド部１２を介して載置部２２上の半導体チップ１０と接続される。接続部材４０は、銅ワイヤであってよく、銀ワイヤであってよく、銅または銀を含む合金ワイヤであってもよい。なお、接続部材４０は、本例に限らず、金ワイヤやアルミワイヤであってもよい。
例えば、端子部２４は、半導体チップ１０のエミッタ電極（またはソース電極）等と接続される。また、端子部２４は、半導体チップ１０のゲート電極等と接続されてよい。端子部２４は、半導体チップ１０の電流センス用電極、温度センス用電極等と接続されてよく、半導体チップ１０に設けられた制御回路の電極に接続されてもよい。一方、載置部２２は、半導体チップ１０のコレクタ電極（またはドレイン電極）等と、はんだ等を介して接続されてよい。
封止部５０は、半導体チップ１０の全体を覆う。封止部５０は、フレーム部材２０の少なくとも一部を覆う。封止部５０は、樹脂等で形成されており、半導体チップ１０と、フレーム部材２０と、接続部材４０とを封止する。本例の封止部５０は、主剤（例えばエポキシ樹脂）と、硬化剤（例えばフェノール樹脂）と、無機充填剤と、シランカップリング剤とを含む。その他、離型剤、密着付与剤、硬化触媒、顔料、難燃剤、低応力化剤、イオントラップ剤を含んでもよい。半導体チップ１０および接続部材４０は、全体が封止部５０により封止されてよい。
図１Ｂは、図１Ａに係る半導体装置１００のＡ－Ａ'断面を示す。Ａ－Ａ'断面は、半導体装置１００のＹＺ断面を主断面とした断面であって、図１ＡのＡ－Ａ'の一点鎖線を通る断面に対応する。半導体装置１００は、チップ載置面２３において、フレーム部材２０上に設けられる。
チップ載置面２３は、載置部２２において、半導体装置１００が載置される面である。本例のチップ載置面２３は、フレーム部材２０のＺ軸方向の正側の面である。チップ載置面２３は、はんだ等の導電部材を介して半導体チップ１０と電気的に接続されてよい。
端子部２４は、封止部５０から少なくとも一部が露出している。端子部２４は、封止部５０により封止された領域において、接続部材４０を介して半導体チップ１０と電気的に接続されてよい。また、端子部２４は、封止部５０から露出した領域において、半導体装置１００の外部と電気的に接続されてよい。
露出面２６は、フレーム部材２０において、封止部５０から露出した面である。本例の露出面２６は、フレーム部材２０のＺ軸方向の負側の面である。本例の半導体装置１００は、フレーム部材２０の一部が裏面で露出した裏面フィン出し構造を有する。
裏面フィン出し構造では、封止部５０がフレーム部材の裏面側の全体を覆うフルモールド品よりも、封止部５０に応力が集中しやすい。また、裏面フィン出し構造では、半導体装置１００のパッケージ厚が薄くなるので、各部材の線膨張係数の差から反り変形が大きくなる場合がある。よって、裏面フィン出し構造を用いることにより、フルモールド品よりもクラックが発生しやすくなる場合がある。特に、封止部５０の角部に応力が集中しやすく、封止部５０と吊りリード３０との界面でクラックが進展する場合がある。
本例の半導体装置１００は、吊りリード３０の配置を工夫することにより、裏面フィン出し構造であっても、クラックの発生を抑制することができる。封止部５０の角部には、応力が集中しやすく、封止部５０の角部の近傍に吊りリード３０が設けられるとクラックが進展しやすくなる。本例の吊りリード３０は、封止部５０の角部を避ける位置に設けられることにより、リフローや温度ストレス試験後におけるクラックの発生を抑制することができる。
図２は、吊りリード３０の配置方法の一例を説明するための図である。同図は、フレーム部材２０の寸法および吊りリード３０の配置を説明するために半導体装置１００の一部の部材を抜き出して図示している。角部Ｃ１～Ｃ４は、載置部２２の四隅にそれぞれ対応する。
距離Ｌ１は、吊りリード３０ａの配置位置と、吊りリード３０ａと近接するチップ載置面２３の角部Ｃ１との距離である。吊りリード３０ａの配置位置とは、吊りリード３０ａのＹ軸方向における中心位置を指す。距離Ｌ１は、クラックを抑制できる程度に十分大きいことが好ましい。
距離Ｌ２は、吊りリード３０ｂの配置位置と、吊りリード３０ｂと近接するチップ載置面２３の角部Ｃ２との距離である。吊りリード３０ｂの配置位置とは、吊りリード３０ｂのＹ軸方向における中心位置を指す。距離Ｌ２は、クラックを抑制できる程度に十分大きいことが好ましい。
距離Ｍ１は、吊りリード３０ａの配置位置と、吊りリード３０ｂの配置位置との距離である。吊りリード３０ａと吊りリード３０ｂとの距離とは、吊りリード３０ａのＹ軸方向における中心と、吊りリード３０ｂのＹ軸方向における中心との間の距離を指す。距離Ｌ１と距離Ｌ２と距離Ｍ１との合計（Ｌ１＋Ｌ２＋Ｍ１）は、吊りリード３０ａおよび吊りリード３０ｂが設けられたフレーム部材２０の辺の長さＬｙと同一である。
距離Ｍ１を大きくすることにより、半導体装置１００の個片化前の工程において、フレーム部材２０をリードフレームに固定しやすくなる。しかしながら、距離Ｍ１を大きくし過ぎると、距離Ｌ１および距離Ｌ２を十分に確保することができなくなる。そのため、距離Ｍ１は、半導体装置１００の個片化前の工程においてフレーム部材２０をリードフレームに固定できる範囲において、小さくなるように設定されてよい。これにより、距離Ｌ１および距離Ｌ２を十分に大きくすることができる。
幅Ｗは、吊りリード３０が設けられたフレーム部材２０の辺が延伸する方向の幅を指す。例えば、幅Ｗａ、幅Ｗｂ、幅Ｗｅおよび幅Ｗｆは、対応する吊りリード３０がＹ軸方向に延伸するフレーム部材２０の辺に設けられているので、吊りリード３０ａ、吊りリード３０ｂ、吊りリード３０ｅおよび吊りリード３０ｆのＹ軸方向の幅にそれぞれ対応する。また、幅Ｗｃおよび幅Ｗｄは、対応する吊りリード３０がＸ軸方向に延伸するフレーム部材２０の辺に設けられているので、吊りリード３０ｃおよび吊りリード３０ｄのＸ軸方向の幅にそれぞれ対応する。
幅Ｗは、半導体装置１００の個片化前の工程において、フレーム部材２０をリードフレームに固定できる程度の大きさであればよい。幅Ｗａ、幅Ｗｂ、幅Ｗｅおよび幅Ｗｆは、フレーム部材２０の辺の長さＬｙの１５％以下であってよく、１０％以下であってよく、５％以下であってよい。また、幅Ｗｃおよび幅Ｗｄは、フレーム部材２０の辺の長さＬｘの１５％以下であってよく、１０％以下であってよく、５％以下であってよい。
また、幅Ｗは、端子部２４のＸ軸方向の幅以下であってよい。端子部２４のＸ軸方向の幅とは、端子部２４が複数設けられている場合、最もＸ軸方向の幅が短い端子部２４のＸ軸方向の幅である。幅Ｗは、フレーム部材２０の板厚以上の大きさであってよい。幅Ｗは、端子部２４のＸ軸方向の幅以下であって、且つ、フレーム部材２０の板厚以上の大きさであってよい。
吊りリード３０ａおよび吊りリード３０ｂは、フレーム部材２０の四隅から離して設けられることが好ましい。即ち、吊りリード３０ａおよび吊りリード３０ｂは、フレーム部材２０の辺において、角部Ｃの近傍よりも、吊りリード３０ａおよび吊りリード３０ｂが設けられた辺の中心の近傍に設けられることが好ましい。例えば、吊りリード３０ａおよび吊りリード３０ｂは、Ｍ１≦Ｌ１＋Ｌ２を満たすように配置される。これにより、吊りリード３０を中心とするパッケージのクラックの発生が抑制される。
また、吊りリード３０ａおよび吊りリード３０ｂの少なくとも一部は、半導体チップ１０と対向して設けられている。本例の吊りリード３０は、全体が半導体チップ１０と対向して設けられているが、一部が半導体チップ１０と対向して設けられていてもよい。例えば、Ｙ軸方向に幅Ｗを有する吊りリード３０が半導体チップ１０に対向して設けられる場合、吊りリード３０のＹ軸方向の位置が半導体チップ１０のＹ軸方向の位置と重複する。また、Ｘ軸方向に幅Ｗを有する吊りリード３０が半導体チップ１０に対向して設けられる場合、吊りリード３０のＸ軸方向の位置が半導体チップ１０のＸ軸方向の位置と重複する。
距離Ｌ３は、吊りリード３０ｃと、吊りリード３０ｃと近接するチップ載置面２３の角部Ｃ１との距離である。吊りリード３０ｃと角部Ｃ１との距離とは、吊りリード３０ｃのＸ軸方向における中心と、角部Ｃ１との距離を指す。距離Ｌ３は、クラックを抑制できる程度に十分大きいことが好ましい。
距離Ｌ４は、吊りリード３０ｄと、吊りリード３０ｄと近接するチップ載置面２３の角部Ｃ３との距離である。吊りリード３０ｄと角部Ｃ３との距離とは、吊りリード３０ｄのＸ軸方向における中心と、角部Ｃ３との距離を指す。距離Ｌ４は、クラックを抑制できる程度に十分大きいことが好ましい。
距離Ｍ２は、吊りリード３０ｃと吊りリード３０ｄとの距離である。吊りリード３０ｃと吊りリード３０ｄとの距離とは、吊りリード３０ｃのＸ軸方向における中心と、吊りリード３０ｄのＸ軸方向における中心との間の距離を指す。距離Ｌ３と距離Ｌ４と距離Ｍ２との合計（Ｌ３＋Ｌ４＋Ｍ２）は、吊りリード３０ｃおよび吊りリード３０ｄが設けられたフレーム部材２０の辺の長さＬｘと同一である。
距離Ｍ２を大きくすることにより、半導体装置１００の個片化前の工程において、フレーム部材２０をリードフレームに固定しやすくなる。しかしながら、距離Ｍ２を大きくし過ぎると、距離Ｌ３および距離Ｌ４を十分に確保することができなくなる。そのため、距離Ｍ２は、半導体装置１００の個片化前の工程においてフレーム部材２０をリードフレームに固定できる範囲において、小さくなるように設定されてよい。これにより、距離Ｌ３および距離Ｌ４を十分に大きくすることができる。
吊りリード３０ｃおよび吊りリード３０ｄは、フレーム部材２０の辺において、角部Ｃの近傍よりも、吊りリード３０ｃおよび吊りリード３０ｄが設けられた辺の中心の近傍に設けられることが好ましい。例えば、吊りリード３０ｃおよび吊りリード３０ｄは、Ｍ２≦Ｌ３＋Ｌ４を満たすように配置される。
吊りリード３０は、フレーム部材２０の対応する辺において、一辺の角部から当該一辺の２割以上内側に設けられることが好ましい。例えば、距離Ｌ１および距離Ｌ２は、（Ｍ１＋Ｌ１＋Ｌ２）×０．２以上を満たす。同様に、距離Ｌ３および距離Ｌ４は、（Ｍ２＋Ｌ３＋Ｌ４）×０．２以上を満たしてよい。
吊りリード３０ａおよび吊りリード３０ｂは、距離Ｌ１および距離Ｌ２が等しくなるように配置されている。但し、吊りリード３０ａおよび吊りリード３０ｂは、距離Ｌ１および距離Ｌ２が異なるように配置されてもよい。また、吊りリード３０ｃおよび吊りリード３０ｄは、距離Ｌ３および距離Ｌ４が等しくなるように配置されている。但し、吊りリード３０ｃおよび吊りリード３０ｄは、距離Ｌ３および距離Ｌ４が異なるように配置されてもよい。
本例の吊りリード３０は、フレーム部材２０の一辺において複数設けられ、且つ、フレーム部材２０の四隅から離して設けられている。これにより、吊りリード３０は、個片化前の工程でフレーム部材２０のぐらつきを防止しつつ、クラックを抑制することができる。
図３は、吊りリード３０の配置方法の一例を説明するための図である。同図は、フレーム部材２０の寸法および吊りリード３０の配置を説明するために半導体装置１００の一部の部材を抜き出して図示している。角部Ｃ１'～Ｃ４ 'は、露出面２６の四隅にそれぞれ対応する。
距離Ｌ１'は、吊りリード３０ａの配置位置と、吊りリード３０ａと近接する露出面２６の角部Ｃ１'との距離である。距離Ｌ１'は、露出面２６の角部Ｃ１'を基準としている点で距離Ｌ１と相違する。吊りリード３０ａは、クラックを抑制するために、距離Ｌ１'を大きくして、角部Ｃ１'から離すように配置されることが好ましい。
距離Ｌ２'は、吊りリード３０ｂの配置位置と、吊りリード３０ｂと近接する露出面２６の角部Ｃ２'との距離である。距離Ｌ２'は、露出面２６の角部Ｃ２'を基準としている点で距離Ｌ２と相違する。吊りリード３０ｂは、クラックを抑制するために、距離Ｌ２'を大きくして、角部Ｃ２'から離すように配置されることが好ましい。
距離Ｌ３'は、吊りリード３０ｃの配置位置と、吊りリード３０ｃと近接する露出面２６の角部Ｃ１'との距離である。距離Ｌ３'は、露出面２６の角部Ｃ１'を基準としている点で距離Ｌ３と相違する。吊りリード３０ｃは、クラックを抑制するために、距離Ｌ３'を大きくして、角部Ｃ１'から離すように配置されることが好ましい。
距離Ｌ４'は、吊りリード３０ｄの配置位置と、吊りリード３０ｄと近接する露出面２６の角部Ｃ３'との距離である。距離Ｌ４'は、露出面２６の角部Ｃ３'を基準としている点で距離Ｌ４と相違する。吊りリード３０ｄは、クラックを抑制するために、距離Ｌ４'を大きくして、角部Ｃ３'から離すように配置されることが好ましい。
なお、距離Ｍ１および距離Ｍ２は、図２で示された距離Ｍ１および距離Ｍ２と同一である。距離Ｍ１および距離Ｍ２は、クラックの抑制の観点およびフレーム部材２０の固定の観点から、距離Ｌ１'～ Ｌ４'の大きさを考慮して調整される。
吊りリード３０ａおよび吊りリード３０ｂは、露出面２６の辺において、角部Ｃ'の近傍よりも、吊りリード３０ａおよび吊りリード３０ｂが設けられた辺の中心の近傍に設けられることが好ましい。例えば、吊りリード３０ａおよび吊りリード３０ｂは、Ｍ１≦Ｌ１'＋Ｌ２'を満たすように配置される。同様に、吊りリード３０ｃおよび吊りリード３０ｄは、Ｍ１≦Ｌ３'＋Ｌ４'を満たすように配置されてよい。
吊りリード３０は、露出面２６の対応する辺において、一辺の角部から当該一辺の２割以上内側に設けられることが好ましい。例えば、距離Ｌ１'および距離Ｌ２'は、（Ｍ１＋Ｌ１'＋Ｌ２'）×０．２以上を満たす。同様に、距離Ｌ３'および距離Ｌ４'は、（Ｍ２＋Ｌ３'＋Ｌ４'）×０．２以上を満たしてよい。
図４は、比較例に係る半導体装置５００を示す。半導体装置５００では、吊りリード５３０を設ける位置が半導体装置１００の場合と相違する。吊りリード５３０は、フレーム部材２０を固定するために、フレーム部材２０の四隅の近傍に設けられている。そのため、半導体装置５００は、リフローや温度ストレス試験後におけるクラックの発生を抑制することができない。
また、吊りリード５３０は、半導体チップ１０と対向せずに設けられている。半導体装置５００は、クラックの発生を抑制するために、封止部５０を高弾性でガラス転移点Ｔｇの高い材料で形成する必要がある。したがって、半導体装置５００のコストを抑制することが困難である。
図５は、半導体装置１００を製造するための動作フローの一例である。本例の動作フローのは、ステップＳ１００～ステップＳ１１４を含む。
フレーム部材２０および吊りリード３０を構成するリードフレームを用意する。フレーム部材２０および吊りリード３０は、リードフレームのエッチング加工又はプレス加工により形成されてよい。フレーム部材２０および吊りリード３０は、パッド部１２よりも高い硬度を有してよい。フレーム部材２０および吊りリード３０は、半導体材料等と直接接続されないので、比較的自由に材料を選択することができる。そして、リードフレーム上に半導体チップ１０をダイボンディングする（Ｓ１００）。
次に、半導体チップ１０と端子部２４を電気的に接続するために、接続部材４０をワイヤボンディングする（Ｓ１０２）。接続部材４０を銅および銀の少なくとも一方を含むように形成することで、アルミニウムまたは金のワイヤに比べて、高温印加時の信頼性を向上させることができる。例えば、車載用の半導体装置１００においては、周囲温度が高温になる場合があるが、このような用途における信頼性を向上させることができる。
半導体チップ１０を封止部５０により封止する（Ｓ１０４）。レーザーで封止部５０のバリを取る（Ｓ１０６）。封止部５０による封止後に、半導体装置１００をアフターキュアする（Ｓ１０８）。半導体装置１００の端子部２４等をめっき処理する（Ｓ１１０）。半導体装置１００に製品番号やロット番号等を捺印する（Ｓ１１２）。そして、リードフレームを切断することにより、半導体装置１００を個片化する（Ｓ１１４）。半導体装置１００の個片化前では、載置部２２および端子部２４が共通のリードフレームに接続されている。また、半導体装置１００の個片化前では、共通のリードフレームに複数の半導体装置１００が接続されていてよい。なお、本例における吊りリード３０は、ステップＳ１１４の個片化で吊りリードが切断される際に、半導体装置１００に残る吊りリードの一部であってよい。
図６は、実施例２に係る半導体装置１００の構成の一例を示す。本例の半導体装置１００は、距離Ｌ１および距離Ｌ２の大きさが異なる点で実施例１に係る半導体装置１００と相違する。
吊りリード３０ａおよび吊りリード３０ｂは、フレーム部材２０の辺に対して非対称に設けられる。本例の吊りリード３０ａおよび吊りリード３０ｂは、フレーム部材２０の辺において、吊りリード３０ｂが吊りリード３０ａよりも内側に設けられる。即ち、吊りリード３０ａおよび吊りリード３０ｂは、Ｌ１＜Ｌ２を満たすように配置されている。
ここで、吊りリード３０ａは、吊りリード３０ｂよりも端子部２４と離間して設けられた吊りリード３０である。本例のように、端子部２４の遠位に配置された吊りリード３０よりも、端子部２４の近位に配置された吊りリード３０をフレーム部材２０の辺の中央に近づけることにより、半導体装置１００のクラックが抑制される。即ち、端子部２４の近位では、端子部２４の遠位よりもパターンが複雑となり、リフロー時に応力が集中しやすくなる。そのため、端子部２４の近位の吊りリード３０をフレーム部材２０の角部から遠ざけて設けることが好ましい。即ち、端子部２４の近位では、チップ中心（Ｌｙ方向）を起因として発生するリフロー時の応力がフレーム部材２０の角部に集中しやすく、封止部５０にクラックが発生しやすい。そのため、端子部２４の近位の吊りリード３０をフレーム部材２０の角部から遠ざけて設けることが好ましい。
半導体装置１００は、吊りリード３０の配置をフレーム部材２０の四隅から離すことにより、温度変化により生じるパッケージのクラックを抑制する。このように、吊りリード３０の配置は、フレーム部材２０の抜き構造を変更するだけで容易に変更することができる。したがって、半導体装置１００は、樹脂の高弾性化やガラス転移点Ｔｇを高くする必要がないので、コストを増加することなく、パッケージのクラックを抑制できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体チップ、１２・・・パッド部、２０・・・フレーム部材、２２・・・載置部、２３・・・チップ載置面、２４・・・端子部、２６・・・露出面、３０・・・吊りリード、４０・・・接続部材、５０・・・封止部、１００・・・半導体装置、５００・・・半導体装置、５３０・・・吊りリード

Claims (5)

  1. 半導体チップと、
    チップ載置面を有し、前記チップ載置面に前記半導体チップが設けられたフレーム部材と、
    前記フレーム部材と接続され、前記フレーム部材のいずれかの辺に設けられた第１の吊りリードおよび第２の吊りリードと、
    前記第１の吊りリードおよび前記第２の吊りリードが設けられた前記フレーム部材の辺と異なる辺に設けられた第３の吊りリードおよび第４の吊りリードと、
    前記半導体チップおよび前記フレーム部材の少なくとも一部を覆う封止部と、
    を備え、
    前記フレーム部材は、前記封止部から露出する露出面を有し、
    前記第１の吊りリードおよび前記第２の吊りリードは、同一の前記半導体チップと対向し、または、前記第３の吊りリードおよび前記第４の吊りリードは、同一の前記半導体チップと対向し、
    前記第１の吊りリードの配置位置と、前記第１の吊りリードと近接する前記チップ載置面の角部との距離をＬ１とし、
    前記第２の吊りリードの配置位置と、前記第２の吊りリードと近接する前記チップ載置面の角部との距離をＬ２とし、
    前記第１の吊りリードの配置位置と、前記第２の吊りリードの配置位置との距離をＭ１とすると、
    Ｍ１≦Ｌ１＋Ｌ２を満たし、
    前記第３の吊りリードの配置位置と、前記第３の吊りリードと近接する前記チップ載置面の角部との距離をＬ３とし、
    前記第４の吊りリードの配置位置と、前記第４の吊りリードと近接する前記チップ載置面の角部との距離をＬ４とし、
    前記第３の吊りリードの配置位置と、前記第４の吊りリードの配置位置との距離をＭ２とすると、
    Ｍ２≦Ｌ３＋Ｌ４を満たし、
    前記第１の吊りリードの配置位置と、前記第１の吊りリードと近接する前記露出面の角部との距離をＬ１'とし、
    前記第２の吊りリードの配置位置と、前記第２の吊りリードと近接する前記露出面の角部との距離をＬ２'とすると、
    Ｍ１≦Ｌ１'＋Ｌ２'を満たす
    半導体装置。
  2. 距離Ｌ１および距離Ｌ２は、（Ｍ１＋Ｌ１＋Ｌ２）×０．２以上である
    請求項１に記載の半導体装置。
  3. 距離Ｌ１および距離Ｌ２が等しい
    請求項１または２に記載の半導体装置。
  4. 前記フレーム部材は、
    前記半導体チップが載置された載置部と、
    前記半導体チップと電気的に接続され、前記半導体装置の外部と電気的に接続するための端子部と
    を備え、
    前記第１の吊りリードは、前記第２の吊りリードよりも前記端子部と離間して設けられ、
    Ｌ１＜Ｌ２を満たす
    請求項１または２に記載の半導体装置。
  5. 半導体チップと、
    チップ載置面を有し、前記チップ載置面に前記半導体チップが設けられたフレーム部材と、
    前記フレーム部材と接続され、前記フレーム部材のいずれかの辺に設けられた第１の吊りリードおよび第２の吊りリードと、
    前記第１の吊りリードおよび前記第２の吊りリードが設けられた前記フレーム部材の辺と異なる辺に設けられた第３の吊りリードおよび第４の吊りリードと、
    を備え、
    前記フレーム部材は、
    前記半導体チップが載置された載置部と、
    前記半導体チップと電気的に接続され、半導体装置の外部と電気的に接続するための端子部と
    を有し、
    前記第１の吊りリードおよび前記第２の吊りリードは、同一の前記半導体チップと対向し、または、前記第３の吊りリードおよび前記第４の吊りリードは、同一の前記半導体チップと対向し、
    前記第１の吊りリードの配置位置と、前記第１の吊りリードと近接する前記チップ載置面の角部との距離をＬ１とし、
    前記第２の吊りリードの配置位置と、前記第２の吊りリードと近接する前記チップ載置面の角部との距離をＬ２とし、
    前記第１の吊りリードの配置位置と、前記第２の吊りリードの配置位置との距離をＭ１とすると、
    Ｍ１≦Ｌ１＋Ｌ２を満たし、
    前記第３の吊りリードの配置位置と、前記第３の吊りリードと近接する前記チップ載置面の角部との距離をＬ３とし、
    前記第４の吊りリードの配置位置と、前記第４の吊りリードと近接する前記チップ載置面の角部との距離をＬ４とし、
    前記第３の吊りリードの配置位置と、前記第４の吊りリードの配置位置との距離をＭ２とすると、
    Ｍ２≦Ｌ３＋Ｌ４を満たし、
    前記第１の吊りリードは、前記第２の吊りリードよりも前記端子部と離間して設けられ、
    Ｌ１＜Ｌ２を満たす
    半導体装置。
JP2018024546A 2018-02-14 2018-02-14 半導体装置 Active JP7147173B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018024546A JP7147173B2 (ja) 2018-02-14 2018-02-14 半導体装置
US16/228,812 US10916490B2 (en) 2018-02-14 2018-12-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018024546A JP7147173B2 (ja) 2018-02-14 2018-02-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2019140333A JP2019140333A (ja) 2019-08-22
JP7147173B2 true JP7147173B2 (ja) 2022-10-05

Family

ID=67541042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018024546A Active JP7147173B2 (ja) 2018-02-14 2018-02-14 半導体装置

Country Status (2)

Country Link
US (1) US10916490B2 (ja)
JP (1) JP7147173B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094906A (ja) 2010-01-29 2012-05-17 Toshiba Corp Ｌｅｄパッケージ
JP2013143496A (ja) 2012-01-11 2013-07-22 Toshiba Corp Ｌｅｄパッケージ及びその製造方法
CN103227162A (zh) 2013-04-17 2013-07-31 日月光封装测试(上海)有限公司 导线架及其封装构造
JP2013232590A (ja) 2012-05-01 2013-11-14 Dainippon Printing Co Ltd Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP2014130973A (ja) 2012-12-29 2014-07-10 Nichia Chem Ind Ltd 発光装置用パッケージ及びそれを備える発光装置、並びにその発光装置を備える照明装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121680A (ja) 1997-10-09 1999-04-30 Matsushita Electron Corp リードフレームおよび半導体装置
JP2006216993A (ja) 2006-05-22 2006-08-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
JP5122172B2 (ja) * 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
JP2010147162A (ja) 2008-12-17 2010-07-01 Renesas Technology Corp 半導体装置
JP2013044524A (ja) 2011-08-21 2013-03-04 Denso Corp 角速度センサ装置
JP6721346B2 (ja) * 2016-01-27 2020-07-15 ローム株式会社 半導体装置
JP2017135230A (ja) 2016-01-27 2017-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6827776B2 (ja) * 2016-11-15 2021-02-10 ローム株式会社 半導体デバイス
JP2019057529A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置
US10896869B2 (en) * 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094906A (ja) 2010-01-29 2012-05-17 Toshiba Corp Ｌｅｄパッケージ
JP2013143496A (ja) 2012-01-11 2013-07-22 Toshiba Corp Ｌｅｄパッケージ及びその製造方法
JP2013232590A (ja) 2012-05-01 2013-11-14 Dainippon Printing Co Ltd Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP2014130973A (ja) 2012-12-29 2014-07-10 Nichia Chem Ind Ltd 発光装置用パッケージ及びそれを備える発光装置、並びにその発光装置を備える照明装置
CN103227162A (zh) 2013-04-17 2013-07-31 日月光封装测试(上海)有限公司 导线架及其封装构造

Also Published As

Publication number Publication date
JP2019140333A (ja) 2019-08-22
US20190252302A1 (en) 2019-08-15
US10916490B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
JP6028592B2 (ja) 半導体装置
CN110010489B (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
US20050029640A1 (en) Semiconductor device and method of manufacturing thereof
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
JP2008187009A (ja) 樹脂封止型半導体装置およびその製造方法
JPS61218139A (ja) 半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
CN104103534B (zh) 半导体器件制造方法
US10043771B2 (en) Semiconductor device with insulation layers
KR20200145091A (ko) 반도체 패키지
CN108074901B (zh) 具有可湿拐角引线的半导体器件及半导体器件组装方法
CN107039368A (zh) 树脂密封型半导体装置
WO2013172139A1 (ja) 半導体デバイス
JP2019102568A (ja) 半導体装置およびその製造方法
US10490485B2 (en) Semiconductor device
JP2009099905A (ja) 半導体装置
CN113206056A (zh) 包括用于空气冷却的延伸元件的半导体装置
JP7147173B2 (ja) 半導体装置
US10186432B2 (en) Method for manufacturing semiconductor device
JP2013069720A (ja) 半導体装置及びその製造方法
US20130307131A1 (en) Semiconductor device
WO2023063064A1 (ja) 半導体装置
US11823985B2 (en) Leadframe, semiconductor device, and method for manufacturing semiconductor device
JP4994883B2 (ja) 樹脂封止型半導体装置
JP7423197B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150