[go: up one dir, main page]

TW307893B - - Google Patents

Download PDF

Info

Publication number
TW307893B
TW307893B TW085102138A TW85102138A TW307893B TW 307893 B TW307893 B TW 307893B TW 085102138 A TW085102138 A TW 085102138A TW 85102138 A TW85102138 A TW 85102138A TW 307893 B TW307893 B TW 307893B
Authority
TW
Taiwan
Prior art keywords
amorphous
conductive
film
layer
printed
Prior art date
Application number
TW085102138A
Other languages
English (en)
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW307893B publication Critical patent/TW307893B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/041Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/711Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/97Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

307893 經濟部中央橾準局貝工消费合作社印製 A? B7 _五、發明説明(/ ) 〔發明之背最〕 〔發明之領域〕 本發明係闞於一種用Μ钃進半導黼襄置之電容器的方 法•且尤指一種用以在一高度薩合的i尊鐮裝置中侬據一 触刻製程,使用攥雜與未摻雜·閬鈾刻蓮揮寒之夔來製造 具增加表面積的電容器的方法*鞴此確保一裹霜容篇。 〔前技之描述〕 半導艚裝置近來的商度轚俞钃費不可蒙免地牽涉到格 尺寸的滅小。然而,此一格尺寸的滅小専致在形成具足构 容量的電容時遇到酿難。缠是因為電容量饑興霉容的表面 稹成比例。 在一包括一金氣半導《 (MOS)電晶_輿一籩容器 的動戆随櫬存取紀憧ff (DRAM)的情況下•特別係對 於D RAM装置的高度聱合·滅少霣容所佔的面積兹且獲 得一高的霣容器容量係十分邐聲的。 為了增大霣容量,各種研究巳被作出。例如,考窳到 電容器的容ft與霣容器的表面糠成正比且輿構成轚容器之 絕緣膜的厚度成反比的事實,使用一里現商嫌緣常數之絕 緣材科、形成一薄的辑緣膜、及形成具一增大的表面積的 霣容器已成為從所周知。 然而,所有埴些方法有其自身的禰麵。儘管各喔材料 如Ta2 0S 、Ti02或SrTi03已作為里現一高絕緣常黻的級 緣材料被提出,但其可靠性與薄_特性《未戡証寶。蠢於 -4- ---------ί裝-- (請先聞讀背面之注意事項再填寫本筲) 訂 線 本紙張尺度逍用中國國家揉準(CNS) Α4規格(210X297公1 ) A7 307893 B7 五、發明説明(i) 此原因,在實陳情況中儺Μ使用软筹«緣材料Μ用於半導 艚装置。鱷緣膜摩度的滅小導致轚臞格膨響刺電容器可靠 性的絕緣膜埴成撰害。 為了壜大電容器的_面積,又有柱狀罨容器链 構被提出。現在,將描逑一種用於製遺該一圈柱狀爾容器 结櫛的方法。 依據此方法*準備一半導讎基片,其具一下鱺權層。 一接觸孔其後依據一使用接觸光》的触刻翳程而形成於該 半導艚基月以便暴鼸出半導體基片之一欲求的部份。於所 獲的结構上,形成一第一専霣靥。該第一導電曆傈遒《接 觸孔與半導鰻基片接觸。一氣化臢花攥其後侬鐮一使用接 觸光罩的蝕刻製程而形成於該第一導電»上。使用氣化_ 花樣作為一光罩後•該第一導電曆其後被触刻。此時•下 絕緣曆被用作一蝕刻阻播暦。於所獲的结構之上* 一第二 導《曆被沈積至一欲求的厚度後•第二馨爾靥被各向 異性地触刻,鶊此形成分別位於翥化屬之儒臞上的第二導 霣靥的隔難靥。埴些隔雛層輿第一導霣靥接牖,此後,氣 化膜被去除,藉此肜成一園柱黻髄存電槿。在鼸後的步骤 中•一絕嫌膜與板極形成於該_柱狀黼存爾釀上。翻此* 獲得一圓柱狀霣容器。使用陔一方法,一具多數麵柱《鮪 a ..... '"I: :, 構的霣容器可被形成。然而,此方法涉及到蘭保用於离度 ^“半-導、麗莱置的.1..11.1.%的。 〔發明之概饔] -5 ** --------—裝------訂-----(-線 (請先《讀背面之注意事項再填寫本頁) 經濟部中央橾準K?貝工消费合作社印袈 本纸伕尺度適用中国國家橾準(CNS ) ( 210X297公釐) A7 307S93 B7 五、發明説明(3 ) 因此*本發明之一目的係在於提供一繾用於製嫿一半 導β装置之電容器的方法,該方法可依雒一使用灌法靥豔 選揮比之差的鼬刻製程而形成锡插一具壜大之表面積的齙 存電極的電容器结構•鷓此嫌薄离度轚备之半導鱷裝置所 需的足狗的電容ft。 依據一方面》本發明提供一種用於製It半•鱺裝置之 電容器的方法*其包括步骤:部份地去除一形成於半導β 基片上的下涵緣靥•藉此形成一 ϋ _ ft •半導鱺基片一欲 求部份逋過該接觸孔暴ΙΚ出;以一交替形式於肜成孩接觸 孔後所獲得的结梅上形成搛蠊的宑晶導電Μ興未鐮繡的非 晶導電膜,藉此形成一具多曆鑪構的第一非矗導電歷以使 摻雜的非晶導電臢的最上面一躧顧姐成該多層鰌檷的最上 部;依據使用髓存電«光罩之一蝕刻軀程》形成一涵緣腰 花攧於該最上面一靥雒雜的非岛導電臢上;Μ-交替形式 於形成該涵緣膜花樣之後所獲得的结檐上形成来播轤的非 晶導霣膜與癢雜的非岛導電顏,_此形成一第二非晶的導 霣曆;在該絕緣膜花樣與下絕嫌暦被用作一__阻雄暦的 條件下,於形成該第二非晶的導爾曆後所獾链備的轚儒表 面處触刻掉該第一輿第二非晶導電靥的繡厚度;依據一溼 法蝕劑製程去除該絕緣旗花樣;於—所两的》度下退火該 第一與第二非晶的導電層達一所霱時閱•鞴此形成未搪散 雜質的第一與第二晶《化的導爾靥;於一濯法触刻製程中 ,於一欲求*度上触刻該第一興第二晶驩化導爾暦,鞴此 -* 6 ~ 本紙法尺度逍用中國國家梂準(CNS ) Α4规格(210Χ 297公瘦) --------ί _裝------訂-----/線 (請先Μ讀背面之注$項再填寫本頁) 經濟部中央搮牟局負工消费合作社印装 經濟部中央搮準局負工消费合作社印装 307893 A 7 B7 五、發明説明(4 ) 於該第一與第二矗β化的導電爾處提供一不规則鮪構;及 將鎗質離子摻入該第一興第二曷鱷化導電層的未攮雜部份 •藉此形成一於其各侧握上具不规則鑲構的臞柱狀鶼存電 -! 極。 依據另一方面》本發明提供一種用於製遣半導讎装置 之電容器的方法,其包括步驟;部份地去除一形成於半導 _基片上的下结緣曆•藉此形成一接觸孔*半導靨*片一 欲求部份遒遢該接觸孔暴霱出;Μ—交替形式於形成該接 觴孔後所獲得的结構上形成摻鳙的非晶導爾_輿未繼蠊的 非晶導電膜•鞴此形成一具多層鏟構的第一非晶導爾暦Μ 使一播雜的非晶導鬌_的最上面一靥膜姐成該多層餹«的 最上部;依攆使用雜存電極光軍之一豔菊製程*形成多數 絕緣臢花樣於該最上面一層嫌艙的非晶導爾黼上;以一交 替形式於形成該等絕緣膜花櫬之後所獲搏的结梅上形成未 摻雜的非晶導霣臢與播雜的非蠤_電膜·_此形成一第二 非晶的導霣靥;在該等鰌緣臢花樣輿下雄緣層被用作一触 刻阻擄層的條件下,於形成該第二非晶的«罨靥後所獾结 擁的第二非晶専霄臛之整個表面處之第一興第二非晶導« 歷的總厚度;依據一溼法齙繭製程去除該等糴緣Bt花樣; 於一所需的溫度下退火該第一興第二非晶的導電層缠一所 播時闢•藉此形成未攘數蟾《的該第一與第二晶》化的導 «靥;於一溼法»刻製程中,於一欲求寬度上錶刻該第一 與第二晶《I化導爾臞,II此於該第一與第二晶Η化的導爾 _ 7 - 本紙張尺度適用中國國家梂準(CNS ) Α4現格(210Χ 297公f ) --------Λ丨裝-------訂-----h線 (請先閱讀背面之注意事項再填寫本頁) 經 中 央 揉 .準 局 貝 工 消 费 合 作 社 印 製 A 7 B7 五、發明説明(r ) 層處提供一不規w结構;及賻_«雛子播入該第一與第二 晶》化導電靥的未播输部份,_此形成分別於其侧蟹上具 不規則结構的多柱型雠存電檯。 〔财·之籣要描述〕 ~ i 本發明的其他目的輿方面在κ下參考附醑的實嫌例的 描述下將十分》楚*其中: 第一至第八_為剖視•分別銳明依娜本讎明之一種 用於製埴半等腰裝置之電容器的方法。 〔較佳實施例的詳细說明〕 第一至第八為剖視_ *分別銳明依據本發明之一種 用於製埴半辱《裝置之電容器的方法。 如第一鼷所示,依據本發明之方法,牵儀——半導鼉基 片1 1且其後一下絕緣靥1 3形成於該半導跚基片1 1上 。該*下絕緣層13包括一元伴播雛的維嫌鼷(_中未示 )、一閘極(_中未示)及一雑質攘敝驅(_中未示)° 此後,該下涵緣暦1 3依據一使用接觸光覃(騙中未示) 的蝕刻製程而被触刻,鞴此形成一接觸孔1 5。通過該接 觸孔1 5,半導鼸基片1 1暴»出其欲求的部份。 於所獲的结構之上· 一第一非晶矽靥形成*其繾通接 觸孔1 5輿半麵鱷基片1 1接臞。該第一非蕞矽雇具一包 括交替的播雜與未摻嫌之非矗-¾里顧结構 。各摻雜的非晶矽臢17被摻Μ—高澹度的η型蟾質_子 。第一非晶矽靥的多暦结構具攀鶼及未攥鐮之非晶砂臢1 一 8 — (請先Μ讀背面之注f項再填寫本JT) -裝. 訂 線 本纸張尺度適用中國國家揉準(CNS ) A4规格(2丨0><297公釐} 經濟部中央搮準局負工消費合作社印«. 307893 A7 B7 五、發明説明(έ ) 7與1 9的欲求數目輿厚度*Ηί —多層弗晶砂層的最上面 :. mm II.
................ "+ ''^'N 一雇膜儀由一摻艙的非晶矽膜形釀。 ...... 摻禳輿未捿蠊之非晶矽臢1 7與1 9的形成僳婕用一 矽滙氣髓如Situ 、Si 2 H 6或Si 3 Η 8及一雑黌灝氣 髓如 ΡΗ3 ,於一450〜550Ό的湩度下,Μ留在原 位的方式,依據一低懕化畢氣相灘積(LPCVD)的方 法來進行。在此情況下,ΡΗ3氣的開一圔灌量以一原位 方式來控制。在有ΡΗ3氣*的情況下,含括於PH3氣_内 的三儷《被用作蠊質。 摻嫌輿未摻雑之非晶矽臢17與19的形成又可依搛 —電漿增強型化學氣相_穩(PECVD)法來進行。於 此情形下,非晶矽讓1 7興1 9分刖使用不同的沈獼狡備 來形成。 於第一非晶矽臢1 7之上(該第一非ft儀係第二鼸所 示结構之最上面一曆膜),二氧化膜21其後形成,如第 三所示。該氣化膜2 1係由比低鮰緣靥1 3里現一更高 …一一.一:…—: 一 一 .…——一…一....---------------------- g刻$的nmmm。例如,當下絕緣j»i 3係由一高溫 氣化物(HTO)製成時,該氣化删2 1由麟砂酸玻鵰( PSG)製成。氧化膜2 1具比第一非晶矽臢17興19 的鐮厚度更大的厚度。醣後,光阻繭Λ花饑2 3侬據使 用脯存霣欐光犟(_中未示)之一触刻澹稷而形成於氣化 臢2 1上。 使用光姐_顏花樣2 3作為一光罩後,翁化黼其後被 本纸張尺度適用中矚國家梂準(CNS)A4规狢(210X297公§ ) -----------.裝------訂-----線 (請先閱讀背面之注意事項再樓寫本頁) 307893 A7 B7 經濟部中央揉率局負工消费合作社印製 五、發明説明(q ) 蝕刻,藉此形成一氣化膜花櫬2 1 ’ ,如第四钃所示者。 此後,光阻_膜花樣23被去除。 於所得的结構之上•一第二非轟矽層形成,如第五· 所示者。該第二非晶矽靥具一由交替雑_播雑之非 •Μ1» ... I,..·. ....”>—1 - . 1 ^ k· —- - „ ,. ,., ,u.t 晶矽膜25與27形成0¾歹層魅犧。各播嫌的非晶砂臢2 7被摻以一离«度的η型蟪霣雄子。非晶孩鹏2 5與2 7 的形成係Μ相同於非晶ρ膜1 7、1 9形成的方式來逢行 。第二非晶矽靥的多暦结構具有播雑及未攤雑之非黑矽膜 >r 3"·?與的欲求數目輿摩度。考處到興未撬譫興繼_之 非晶矽膜2 5與2 7相鼷設置的格的距黼•未镰軀興縑雄 之非晶矽膜2 5與2 7的»目輿厚度為確定的。特別地· 第二非晶矽膜2 5興2 7的總摩度應小於輿设置於其供旁 的格的二分之一距鼸以防止其與《近的格形成短路。 第二非晶矽縝2 5與2 7的多層结備其後依據一乾法 蝕刻製程於其整儷表面處被鍤刻其厚度以暴霣出氣化鼸花 樣21’ ,如第六黼中所示。此後,第一非晶砂膜17與 1 9的多靥结構於其螫偏表面處被触刻,鵜此暴露出下絕 緣曆1 3。於曲JI髮:f,氣化臟花樣2 1/ *乎牵被鼓翅 ,因為其呈現一與非晶矽膜1 T、1 9、g 5、2 7之触 ,... --------. 卜...... ...... ............... . 刻遘擇率的高差異。因此,氧化膜花樣21 *充當一光罩 ....— ..........................................................."......* 〇 黼後,氣化臢花欏2 1 1侬據利用氣ft儀花樣2 1 1 興非晶矽臢1 7、1 9、25、27聞触刻麵揮率之差的 -1 0 - 本紙張尺度適用中國國家標準(CMS ) A4规格(210X297公釐) -- (請先閾讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央揉準局貝工消费合作社印装 五、發明説明(δ ) 1 1 —— m 法 腐 鍤 製 程 而 被 去 除 » 如 第 七 _ 所示 。於此 情 形 下 I 1 氧 化 膜 花 欏 2 1 9 的 去 除 係 使 用 m 化籯 (H F ) 溶 液 或 1 1 — BUFFERED 氧化物触瓣繭 (Β 0 Ε ) 溶液來道行 請 1 I 第 七 _ 中 之 整 «9 结 m 其 後 於 溫廑 m ύ 為6 0 0 7 0 元 Η 讀 酵 1 背 1 0 c 下 於 —* 通 入 的 氣 麵 瑁 境 中 Htit 俄 退 火3 0分鐮 S 5 小 時 dEr 之 1 I 如 第 八 所 示 0 雜 由 退 火 摻 雜 的 非晶 砂顏1 7 與 2 7 、 注 1 1 中 所 含 的 雜 質 被 激 膽 〇 於 此 m 程基 閜 ,非 廉的矽 麟 1 7 > 項 再 填 卜 1 9 2 5 與 2 7 被 晶 Λ 化 為 多 晶 矽 0 ...... 寫 ▲ 装 頁 1 Η .此 覆 靥 於 半 導《 基 片 1 1 上 的多 Α矽膜 1 7 \ 1 1 I 9 、 2 5 輿 2 7 的 整 俚 结 櫳 具 一 η 柱 狀》 1 1 此 後 摻 雑 的 多 晶 矽 鱒 1 7 驄 2 7使 用其餘 刻 m 揮 率 1 1 之 差 而 於 一 欲 求 的 X 度 上 被 蝕 m 如 第八 _所示 〇 於 此 情 訂 1 形 下 — HN〇3 /CB3 C00H/HF溶液被用於»麴。因此 圃柱 1 I 狀 结 m 的 俩 m 具 有 含 多 數 腳 的 不 规 則 性0 所麵的 裢 構 經 歷 1 I 一 溫 度 範 _ 6 0 0 7 0 0 的 熱 處 理Μ 使多晶 矽 膜 1 7 1 與 2 7 内 含 括 的 雜 質 離 子 可 攘 敝 到 多 晶砂 m i g 與 2 5 中 線 1 , 箱 此 摻 鎗 埴 些 膜 1 9 與 2 5 〇 m lb ,獾 傅一具 堆 大 的 表 1 I 面 積 的 圓 柱 狀 緘 存 電 槿 2 9 〇 1 I 摻 雜 多 晶 矽 膜 1 9 與 2 5 的 步 骤 使用 P0C13 來 進 行 0 1 1 I 或 者 m 離 子 藉 由 在 一 6 0 0 1 5 0 0 υ的高 瀣 下 Λ 人 1 1 作 為 雜 霣 源 氣 鱷 的 PH3 氣 黼 來 嫌 入 多 Α矽 顧1 9 輿 2 5 〇 1 1 於 — 随 後 的 步 鼸 中 — 结 緣 _ ( 中 未示) 與 板 極 ( 1 I 中 未 示 ) 順 序 地 形 成 於 髓 存 霉 極 的 表面 。因此 可 獾 搏 1 1 I - 1 1 1 1 1 本纸*尺度遑用中國國家揉準(CNS ) A4規格(210X297公ft > 307893 A? B7 經濟部中央橾準局員工消費合作社印製 五、發明説明(?) 一具有用於高蹩合半導鐮装置之足轉電容的電容器。於 此情況下,絕缘膜係由一呈規優良絕緣特性的材料製成。 例如,涵嫌膜具一NO或ΟΝΟ的合成结構。板極可由多 晶矽、P0LYCIDE或一類似的導霣材科。 依據本發明,一多柱型儲存霍檯可被彤成。於此慵形 下,若干氣化臢鷗由控制依據使用鯓存霣極光罩之触鋤製 程而形成的氧化膜2 1的尺寸來形成。其》果係*形成一 具二或四個園柱黼•各具Μ上所述之不規則形式的黼存電 。極 儘管依據本發明所述之寶嫌儒*第一非晶矽層的最上 面一層係由一摻雜的非晶矽膜形成•且第二非晶矽靥的最 下面一層係由一未摻蟾的非晶矽_形成,但ΒΛ亦可形成 為一與Κ上情形相反的形式。 如Μ上所述可清楚地見及•本發明提供一種用於製造 半導髓装置之霣容器的方法,m據攄黑播普黌秦播雜-矽膜間《刻率之差的一敗刻製舉面肜酿一设在其籌钃上提 供增大的皂麗遺的義不規贩性賴鳙存電播,蠤此不儀獲得 半導《装置之高整合所釋的足_的雪容,县鳙成可_性的 提升。 儸管本發明的較隹實施例B用於說明的目的被播示* 那些热悉此項技軀之人士可K理解•未脫離如«附之申請 専利範園所述本發明之鲰_與糖》的各種變更、添加與替 代為可能的。 -12- (請先閎讀背面之注$項再填寫本頁) -麥· ·」 " t_
L 本纸張尺度逍用中國國家揉準(CNS ) A4规格(210X297公釐)

Claims (1)

  1. 經濟部中央標準局員工消费合作社印製 Λ8 BS C8 D8 六、申請專利範圍 1 * 一種用於製進半導鱷襞置之電容讎的方法包括步 驟: 部份地去除一形成於半導餐基片上的下緬緣暦•糴此 形成一接觴孔,半辱鼉基片一欲求部份該攮餺孔暴霣 出; 以一交替形式於形成該捩觸孔後所爾得的餹櫳上形成 摻雜的非晶導霣膜輿未摻鐮的#轟導竃_·蘑此形成一具 多靥结構的第一非晶導霣暦Μ使播蟾的非&導電膜的最上 面一靥臢组成該多靥结溝的最上部; 依據使用》存霣槿光軍之一鱸刻製程*形成一糴嫌膜 花樣於該最上部的癬雑的非晶導轚臢上: 以一交替形式於形成該絕縿願花欏之後所獮得的《構 上形成未摻雑的非晶導爾膜輿攥雑的非晶導爾臢,藉此形 成一第二非晶的導電層; 在該涵緣膜花嫌興下絕鑤層被用作一賊刺姐叢靥的絛 件下,於形成該第二非晶的導電靥後,於所義结讎的轚個 表面處蝕刻掉該第一輿第二非晶導電層的鐮厚度; 依據一灌法蝕孀製程去除駭絕緣臢花嫌; 於一所需的溫度下退火該第一與第二非晶的導爾臞達 一所需的時閜•藉此形成未擴黪_質的篇一輿第二晶鱷化 的導霣靥; 於一溼法餿刻製程中,於一欲求寬度上齣刻該第一與 第二晶鱧化導霣暦的摻雜部位,艚此於該第一輿第二晶體 -1- 本纸伕尺度適用中國國家標準(CNS ) Α4規格(210Χ297公t.) (請先W婧背面之注意事項再填寫本頁) 裝 訂 經濟部中央標準局員工消費合作社印製 AS B8 C8 D8 ‘ 七、申請專利範圍 化的導電暦處搛供一不規則结及 將雄質雛子摻入該第一輿第二11鑾化馨鬌靥的未籲雑 部份,蕕此形成一於其各供璧上具不规厢繽構的圈柱賦鶬 存電檯。 2 ·如申謂専利鼸_1所述之方法,其中該等第一輿 第二非晶導電靥之未摻雜鼸係依據一低臛化畢氣枏賺獼法 •於一矽缠氣鱺的環境中形成。 3 ·如申請專利耱醒2所述之方法•其中該矽源氣* 包括 SiH4 · Si2 Hs ,或 Si3 Hs 。 4 ·如申鱅專利耱_1所继之方法,其中該等第一輿 第二非晶導鼋曆之播雑膜係依據一低壓化學氣相讖積法· 於一矽灌氣黼K及作為一癱質灌氣臞的PH3的環境下形成 〇 5.如申請専利鳙_1所述之方法•其中該等第一與 第二非晶導電層的膜僳依據一霉嫌螬酱型化學氣相鼸積法 形成。 6 .如申請専利鼸圃1所逑之方法,其中該糴緣膜花 樣包括一比下絕緣層里現更离独繒寒的氣化膜。 7 .如申請専利轘麵1所述之方法,其中該下絕緣曆 包括一高滬氣化物,且該鱷蝝麟花濉包括一纗矽酸玻*。 8 .如申請專利糴_1所逑之方法,其中該鱷緣_花 搛之厚度大於該第一非晶導爾層的厚度。 9 ·如申請専利鳙醒1所述之方法,其中該第二非晶 -2 - 本纸法尺度適用中國國家標準(CNS ) A4规格(2丨〇:<297公瘦) (請先閲讀背面之注意事項再填寫本I) 裝. 訂 經濟部中央標率局員工消費合作社印製 307893 as B8 C8 D8 六、申請專利範圍 導電暦之厚度小於設在其鄰近的格的1/2艇雛。 1 0 .如申謫専利镛 1所逑之方法*其中該將艙質 離子摻入該第一興第二晶鱺化•爾層之未鎌_都份的步籌 :,ϊ 包括於一 6 0 0〜1 5 ο ου的濃度糴幽内_«未鐮鐮部 份通入一雜質源氣臁的步鼸。 1 1 .如申嫌專利鐮_1所逑之方法·其中該將鏽質 鼸子播入該第一與第二晶體化導電層之未黴鰌部份的步驟 包括將P0C13摻入未搛雑部份的步骤。 12·如申鯽専利範麵1所述之方法*其中該第一非 晶導電曆之最上一跚騰包括未癬鏽的非晶寒電臢。 1 3 ·如申臃專利範匾1所述之方法,其中該第二非 晶導霣層之最下一靥顔包括摻雑的非晶導霉鼸。 14·如申請專利範麵1所述之方法*其中繽用於第 —與第二晶«化導電曆之播蠊鯽份的灌法触刻製程包括依 據其輿第一及第二晶體化導電層之未摻雜部份的蝕刻邏揮 率之差Μ-ΗΝ03 /CH3 C00H/HF 港液蝕刻嫌雖部份的步》 0 1 5 ·-種用於製埴半導讎装置之電容器的方法包括 步驟: 部份地去除一形成於半導鼸綦片上的下《緣爾•鶫此 形成一接觸孔,半導《碁Η —欲求部份逸瓛該接觸孔暴露 出; Μ—交替肜式於形成該捿鼸孔後所獲得的结構上形成 -3 - 本紙&尺度適用中國國家標準(CNS ) Α4規格(2丨0>< 297公釐) --------/ 裝------訂------^.%. (請先閱讀背面之注恚事項再填寫本I) 蛵濟部中央標隼局員工消費合作社印製 Α8 88 C8 D8 六、申請專利範圍 接雜的非晶導爾臢興未摻繡的非*導霪膜•藉此形成一具 多暦结構的第一非晶導電曆κ使鏞雜的非*霉電親的最上 面一暦膜組成該多曆结構的最上部; 依據使用鱸存霣極光覃的一蝕《 ϋ·形成多數鱷緣 _花搛於該最上面一曆的攆雑的非晶導霣顧上; Μ—交替形式於形成該等糴饑臢花樣之饞所獲薄的踣 構上形成未播籟的非晶導霣膜輿搛譫的非晶導霄臢•鶊此 形成一第二非晶的導電暦; 在該等涵緣膜花樣興下鱺雔層被用作一餘刻阻擋層的 條件下,於形成該第二非晶的導*履後所藝结姆的該第二 非晶専電暦之蹵價表面處銭刻禅第一與第二非矗導霉靥的 總厚度; 依據一溼法触两褽程去除該等_緣鼸花樣; 於一所需的灌度下退火該第一與第二非晶的導霣層達 一所需的時間,鞴此形成未攘雕_質的第一與第二晶嫌化 的導霣曆: 於一溼法鍤刻襲程中,於一欲求霣度上鍤梅該第一與 第二晶體化導電牖的搛蠊部位•蘅此於該第一輿第二晶黼 化的導«靥處提供一不規則结嫌;及 將镰質離子摻入該第一與第二晶髓化專爾靥的未嬝雑 部份•藹此形成分別於其傷鑒上具不規則餹構的多柱型齙 存«檯。 1 6 .如申請専利第1 5項所述之方法,其中該等維 本紙张尺度適用中國國家櫟準(CNS ) Α4规格(210X297公釐) ί .»-------訂------{ (請先閱讀背面之注意事項再填寫本頁) 307893 六、申請專利範圍 緣臢花樣的數目為2至4。 8 88 8 ABCD 經濟部中央標準局員工消费合作社印製 5 (請先閣讀背面之注意事項再填寫本頁)
    本紙法尺度適用中國國家樣準(CNS ) A4規格(210X297公釐)
TW085102138A 1995-02-27 1996-02-24 TW307893B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003907A KR0180779B1 (ko) 1995-02-27 1995-02-27 반도체소자의 캐패시터 제조방법

Publications (1)

Publication Number Publication Date
TW307893B true TW307893B (zh) 1997-06-11

Family

ID=19408885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085102138A TW307893B (zh) 1995-02-27 1996-02-24

Country Status (7)

Country Link
US (1) US5573968A (zh)
JP (1) JP2771964B2 (zh)
KR (1) KR0180779B1 (zh)
CN (1) CN1056472C (zh)
DE (1) DE19607351C2 (zh)
GB (1) GB2298313B (zh)
TW (1) TW307893B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869389A (en) * 1996-01-18 1999-02-09 Micron Technology, Inc. Semiconductor processing method of providing a doped polysilicon layer
DE19639899B4 (de) * 1996-09-27 2005-07-07 Infineon Technologies Ag Verfahren zur Herstellung einer Speicheranordnung
US6069053A (en) 1997-02-28 2000-05-30 Micron Technology, Inc. Formation of conductive rugged silicon
US5937314A (en) 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
US6255159B1 (en) * 1997-07-14 2001-07-03 Micron Technology, Inc. Method to form hemispherical grained polysilicon
US6146967A (en) 1997-08-20 2000-11-14 Micron Technology, Inc. Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG
US5920763A (en) * 1997-08-21 1999-07-06 Micron Technology, Inc. Method and apparatus for improving the structural integrity of stacked capacitors
TW351016B (en) * 1997-11-25 1999-01-21 United Microelectronics Corp Manufacturing method of capacitor of D-RAMs
TW364203B (en) * 1997-12-12 1999-07-11 United Microeclectronics Corp Method for producing DRAM capacitor
US6358793B1 (en) * 1999-02-26 2002-03-19 Micron Technology, Inc. Method for localized masking for semiconductor structure development
US6639266B1 (en) 2000-08-30 2003-10-28 Micron Technology, Inc. Modifying material removal selectivity in semiconductor structure development
KR100368935B1 (ko) * 2000-10-27 2003-01-24 삼성전자 주식회사 반도체 장치의 실린더형 스토리지 노드 형성방법
KR101027485B1 (ko) 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
KR100818074B1 (ko) * 2001-12-07 2008-03-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
JP5005170B2 (ja) 2002-07-19 2012-08-22 エーエスエム アメリカ インコーポレイテッド 超高品質シリコン含有化合物層の形成方法
US7294582B2 (en) 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US7253084B2 (en) 2004-09-03 2007-08-07 Asm America, Inc. Deposition from liquid sources
US7629267B2 (en) 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US7718518B2 (en) 2005-12-16 2010-05-18 Asm International N.V. Low temperature doped silicon layer formation
CN1988077B (zh) * 2005-12-25 2011-08-03 群康科技(深圳)有限公司 电容制造方法
US7629256B2 (en) 2007-05-14 2009-12-08 Asm International N.V. In situ silicon and titanium nitride deposition
US8012876B2 (en) 2008-12-02 2011-09-06 Asm International N.V. Delivery of vapor precursor from solid source
US7833906B2 (en) 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
JP5873270B2 (ja) * 2011-08-31 2016-03-01 富士フイルム株式会社 エッチング方法、これに用いられるシリコンエッチング液、及び半導体基板製品の製造方法
CN113496954B (zh) * 2020-04-08 2023-08-29 长鑫存储技术有限公司 存储器的形成方法及存储器
CN113889572A (zh) * 2020-07-02 2022-01-04 无锡华润上华科技有限公司 半导体器件及其制作方法
US12127389B2 (en) 2021-01-14 2024-10-22 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN112864097B (zh) * 2021-01-14 2022-06-24 长鑫存储技术有限公司 半导体结构及其制作方法
KR102773345B1 (ko) 2024-01-04 2025-02-27 김진성 킥 보드

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192871A (en) * 1991-10-15 1993-03-09 Motorola, Inc. Voltage variable capacitor having amorphous dielectric film
KR960006745B1 (ko) * 1991-12-31 1996-05-23 현대전자산업주식회사 반도체 기억장치의 전하저장전극 제조방법
TW227628B (zh) * 1992-12-10 1994-08-01 Samsung Electronics Co Ltd
US5286668A (en) * 1993-02-03 1994-02-15 Industrial Technology Research Institute Process of fabricating a high capacitance storage node
KR940022841A (ko) * 1993-03-22 1994-10-21 김광호 반도체장치의 커패시터 및 그 제조방법
KR0131744B1 (ko) * 1993-12-28 1998-04-15 김주용 반도체 소자의 캐패시터 제조방법
KR0120547B1 (ko) * 1993-12-29 1997-10-27 김주용 캐패시터 제조방법
JP2817645B2 (ja) * 1995-01-25 1998-10-30 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
GB2298313A (en) 1996-08-28
DE19607351A1 (de) 1996-08-29
CN1056472C (zh) 2000-09-13
US5573968A (en) 1996-11-12
JPH08330543A (ja) 1996-12-13
JP2771964B2 (ja) 1998-07-02
DE19607351C2 (de) 2001-04-26
GB2298313B (en) 1999-03-31
GB9604052D0 (en) 1996-05-01
CN1148731A (zh) 1997-04-30
KR0180779B1 (ko) 1999-03-20
KR960032719A (ko) 1996-09-17

Similar Documents

Publication Publication Date Title
TW307893B (zh)
TW502435B (en) Memory cell structure and fabrication
TW425700B (en) Hemispherical grained polysilicon semiconductor structure and method
TWI310593B (en) Method and structure for a 1t-ram bit cell and macro
TW396597B (en) Process for fabricating layered superlattice materials and ABO3 type metal oxides and making electronic devices including same without exposure to oxygen at high temperatures
US7741188B2 (en) Deep trench (DT) metal-insulator-metal (MIM) capacitor
TW310449B (en) High capacity stacked DRAM device and process for making a smaller geometry
TWI253171B (en) Method for making radom access memory capacitors in shallow trench isolation
JPH04176167A (ja) 半導体記憶装置の製造方法
TW201007889A (en) Methods of forming a plurality of capacitors
TWI278069B (en) Method of fabricating a trench capacitor having increased capacitance
TW444389B (en) Method for manufacturing semiconductor device
US20120196424A1 (en) Method of fabricating a deep trench (dt) metal-insulator-metal (mim) capacitor
TW518442B (en) Thin film transistor liquid crystal display and its manufacture method
TW541630B (en) Manufacture of trench-gate semiconductor devices
TWI248169B (en) A method for forming bottle trench and fabricating capacitor having the same
TW393758B (en) Method of fabricating semiconductor chips with silicide and implanted junctions
US10090287B1 (en) Deep high capacity capacitor for bulk substrates
TW466750B (en) Semiconductor device and production thereof
TW411621B (en) Method to produce a capacitor for a semiconductor device
TW406408B (en) Method and apparatus for minimizing diffusion in stacked capacitors formed on silicon plugs
TW421888B (en) Method for the production of a capacitor for a semiconductor arrangement
TW457587B (en) Low temperature sacrificial oxide formation
TW434840B (en) Method for fabricating microstructure
TWI260041B (en) HSG process and fabricating process of large-area electrode

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees