[go: up one dir, main page]

TW201620014A - 半導體元件及結晶積層構造體 - Google Patents

半導體元件及結晶積層構造體 Download PDF

Info

Publication number
TW201620014A
TW201620014A TW104127704A TW104127704A TW201620014A TW 201620014 A TW201620014 A TW 201620014A TW 104127704 A TW104127704 A TW 104127704A TW 104127704 A TW104127704 A TW 104127704A TW 201620014 A TW201620014 A TW 201620014A
Authority
TW
Taiwan
Prior art keywords
layer
impurity
resistance substrate
buffer layer
channel layer
Prior art date
Application number
TW104127704A
Other languages
English (en)
Other versions
TWI660406B (zh
Inventor
Kohei Sasaki
Ken Goto
Masataka Higashiwaki
Man-Hoi Wong
Akinori Koukitu
Yoshinao Kumagai
Hisashi Murakami
Original Assignee
Tamura Seisakusho Kk
Nat Inst Inf & Comm Tech
Univ Tokyo Nat Univ Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Seisakusho Kk, Nat Inst Inf & Comm Tech, Univ Tokyo Nat Univ Corp filed Critical Tamura Seisakusho Kk
Publication of TW201620014A publication Critical patent/TW201620014A/zh
Application granted granted Critical
Publication of TWI660406B publication Critical patent/TWI660406B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明的問題在於提供一種半導體元件及能夠用於製造該元件之結晶積層構造體，該半導體元件的通道層的高電阻化受到抑制。 為了解決此問題，本發明在一實施形態中，提供一種Ga2O3系半導體元件10，其具有：高電阻基板11，其由包含受體雜質之β-Ga2O3系單晶所構成；緩衝層12，其在高電阻基板11上且由β-Ga2O3系單晶所構成；及，通道層13，其在緩衝層12上且由包含供體雜質之β-Ga2O3系單晶所構成。

Description

半導體元件及結晶積層構造體
本發明有關一種半導體元件及結晶積層構造體。
作為過去的半導體元件，已知一種金屬半導體場效電晶體(Metal Semiconductor Field Effect Transistor，MESFET)，其在包含受體雜質之高電阻的三氧化二鎵(Ga2O3)系基板上，形成有包含受體雜質之通道層(例如，參照專利文獻1)。
[先前技術文獻] (專利文獻)
專利文獻1：國際公開第2013/069729號
然而，在專利文獻1所揭示的金屬半導體場效電晶體中會有下述疑慮：受體雜質會自高電阻Ga2O3基板朝通道層擴散，而由於載子補償導致通道層高電阻化。
因此，本發明的目的在於提供一種半導體元件、及能夠用於製造該元件之結晶積層構造體，該半導體元件的通道層的高電阻化受到抑制。
本發明的一態樣，為了達成上述目的，提供以下[1]~[6]的半導體元件。
[1]一種半導體元件，其具有：高電阻基板，其由包含受體雜質之β-Ga2O3系單晶所構成；緩衝層，其在前述高電阻基板上且由β-Ga2O3系單晶所構成；及，通道層，其在前述緩衝層上且由包含供體雜質之β-Ga2O3系單晶所構成。
[2]如前述[1]所述之半導體元件，其中，前述緩衝層和前述通道層，包含自前述高電阻基板擴散來的前述受體雜質，前述通道層的前述受體雜質的濃度比前述緩衝層的前述受體雜質的濃度更低，並且，前述通道層的前述供體雜質的濃度比前述通道層的前述受體雜質的濃度更高。
[3]如前述[1]所述之半導體元件，其中，位於前述高電阻基板側之前述緩衝層的下層，包含自前述高電阻基板擴散來的前述受體雜質，並且，位於前述通道層側之前述緩衝層的上層和前述通道層，不含自前述高電阻基板擴散來的前述受體雜質。
[4]如前述[1]~[3]中任一項所述之半導體元件，其中，前述高電阻基板的主面的晶面方向(crystal plane orientation)是(001)。
[5]如前述[1]~[3]中任一項所述之半導體元件，其中，前述受體雜質包含Fe(鐵)、Be(鈹)、Mg(鎂)及Zn(鋅)中的至少一種。
[6]如前述[1]~[3]中任一項所述之半導體元件，其中，該半導體元件是金屬半導體場效電晶體(MESFET)或金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。
又，本發明的另一態樣，為了達成上述目的，提供以下[7]~[11]的結晶積層構造體。
[7]一種結晶積層構造體，其具有：高電阻基板，其由包含受體雜質之β-Ga2O3系單晶所構成；緩衝層，其在前述高電阻基板上且由β-Ga2O3系單晶所構成；及，含供體雜質層，其在前述緩衝層上且由包含供體雜質之β-Ga2O3系單晶所構成。
[8]如前述[7]所述之結晶積層構造體，其中，前述緩衝層和前述含供體雜質層包含自前述高電阻基板擴散來的前述受體雜質，前述含供體雜質層的前述受體雜質的濃度比前述緩衝層的前述受體雜質的濃度更低，並且，前述含供體雜質層的前述供體雜質的濃度比前述含供體雜質層的前述受體雜質的濃度更高。
[9]如前述[7]所述之結晶積層構造體，其中，位於前述高電阻基板側之前述緩衝層的下層，包含自前述高電阻基板擴散來的前述受體雜質，並且，位於前述含供體雜質層側之前述緩衝層的上層和前述含供體雜質層，不含自前述高電阻基板擴散來的前述受體雜質。
[10]如前述[7]~[9]中任一項所述之結晶積層構造體，其中，前述高電阻基板的主面的晶面方向是(001)。
[11]如前述[7]~[9]中任一項所述之結晶積層構造體，其中，前述受體雜質包含Fe、Be、Mg及Zn中的至少一種。
根據本發明，可提供一種半導體元件及能夠用於製造該元件之結晶積層構造體，該半導體元件的通道層的高電阻化受到抑制。
10、20、30、40‧‧‧Ga2O3系半導體元件
11‧‧‧高電阻基板
12、22‧‧‧緩衝層
13、23‧‧‧通道層
14‧‧‧閘極
15‧‧‧源極
16‧‧‧汲極
17‧‧‧接觸區域
22a‧‧‧下層
22b‧‧‧上層
第1圖是第1實施形態的Ga2O3系半導體元件的垂直剖面圖。
第2圖是表示在高電阻Ga2O3基板上使Ga2O3磊晶層成長時自Ga2O3磊晶層的表面算起的深度與Fe、Si的濃度之關係的測定數據，該高電阻Ga2O3基板包含作為受體雜質的Fe，而該Ga2O3磊晶層包含作為供體雜質的Si。
第3A圖是作為比較例的Ga2O3系半導體元件的垂直剖面圖，該Ga2O3系半導體元件在高電阻基板上形成有通道層。
第3B圖是概念地表示第3A圖的Ga2O3系半導體元件中的自通道層的表面算起的深度與受體雜質濃度之關係的圖表。
第4A圖是本實施形態的Ga2O3系半導體元件的垂直剖面圖，該Ga2O3系半導體元件在高電阻基板上隔著緩衝層而形成有通道層。
第4B圖是概念地表示第4A圖的Ga2O3系半導體元件中的自通道層的表面算起的深度與受體雜質濃度之關係的圖表。
第5圖是表示在高電阻Ga2O3基板上使Ga2O3磊晶層成長時，深度與Fe、Si濃度之關係的測定數據，該高電阻Ga2O3基板包含作為受體雜質的Fe。
第6A圖是表示在將Be導入Ga2O3結晶膜的表面附近並實施退火處理時，自Ga2O3結晶膜的表面算起的深度與Be濃度之關係的測定數據。
第6B圖是表示在將Mg導入Ga2O3結晶膜的表面附近並實施退火處理時，自Ga2O3結晶膜的表面算起的深度與Mg濃度之關係的測定數據。
第7圖是表示在將Zn導入Ga2O3結晶膜的表面附近並實施退火處理時，自Ga2O3結晶膜的表面算起的深度與Zn濃度之關係的測定數據。
第8圖是第2實施形態的Ga2O3系半導體元件的垂直剖面圖。
第9圖是第3實施形態的Ga2O3系半導體元件的垂直剖面圖。
第10圖是第4實施形態的Ga2O3系半導體元件的垂直剖面圖。
[第1實施形態]
第1實施形態是將金屬半導體場效電晶體(MESFET)作為半導體元件來使用的形態。
(半導體元件的構成)
第1圖是第1實施形態的Ga2O3系半導體元件10的垂直剖面圖。Ga2O3系半導體元件10，含有：緩衝層12，其形成在高電阻基板11上；通道層13，其形成在緩衝層12上；源極15和汲極16，其形成在通道層13上；閘極14，其形成在源極15與汲極16之間的通道層13上；及，接觸區域17，其形成在通道層13中的源極15和汲極16的下面。
高電阻基板11是由β-Ga2O3系單晶所構成的基板，且藉由添加受體雜質來高電阻化，該β-Ga2O3系單晶添加有鐵(Fe)、鈹(Be)、鎂(Mg)、鋅(Zn)等受體雜質。此處，β-Ga2O3系單晶是β-Ga2O3單晶或含有鋁(Al)、銦(In)等非導電型雜質之β-Ga2O3單晶。
高電阻基板11藉由例如下述方式來獲得：將以限邊饋膜生長法(Edge-defined Film-fed Growth method，EFG法)所培育的Fe摻雜高電阻β-Ga2O3單晶，切片成所希望的厚度，並進行研磨加工。
高電阻基板11的主面，例如是β-Ga2O3系單晶的自(100)面旋轉50°以上且90°以下後之面。亦即，在高電阻基板11中，主面與(100)面所夾的角度θ(0<θ≦90)是50°以上。作為自(100)面旋轉50°以上且90°以下後之面，存在有例如：(010)面、(001)面、(-201)面、(101)面及(310)面。
若高電阻基板11的主面是自(100)面旋轉50°以上且90°以下後之面，在高電阻基板11上使β-Ga2O3系單晶進行磊晶成長時，則能夠有效地抑制β-Ga2O3系單晶的原料從高電阻基板11再蒸發。具體而言，在以成長溫度500℃來使β-Ga2O3系單晶成長時會再蒸發的原料的比例設為0%時，若高電阻基板11的主面是自(100)面旋轉50°以上且90°以下後之面，則能夠將再蒸發的原料的比例抑制在40%以下。因此，能夠將供給的原料的60%以上用於形成β-Ga2O3系晶體，因而從β-Ga2O3系晶體的成長速度或製造成本的觀點而言較佳。
在β-Ga2O3晶體中，若以c軸作為軸來使(100)面旋轉52.5°，則會與(310)面一致，若使(100)面旋轉90°，則會與(010)面一致。又，若以b軸作為軸來使(100)面旋轉53.8°，則會與(101)面一致，若使 (100)面旋轉76.3°，則會與(001)面一致，若使(100)面旋轉53.8°，則會與(-201)面一致。
又，高電阻基板11的主面，例如是(010)面、或自(010)面以37.5°以內的角度範圍旋轉後之面。此時，能夠使高電阻基板11與磊晶層12之界面變陡峭，並且，能夠以高精度來控制磊晶層12的厚度。又，可抑制對磊晶層12摻入元素的量發生不均的情形，而使磊晶層12均質化。再者，若以c軸作為軸來使(010)面旋轉37.5°，則與(310)面一致。
這些晶面方向中，若高電阻基板11的主面的晶面方向是(001)，在高電阻基板11上的β-Ga2O3系單晶的磊晶成長速度則特別快，而能夠抑制源自高電阻基板11的受體雜質朝緩衝層12和通道層13擴散的情況，這些層是形成在高電阻基板11上。因此，較佳是：高電阻基板11的主面的晶面方向是(001)。
緩衝層12是由包含受體雜質之β-Ga2O3系單晶所構成，該受體雜質自高電阻基板11擴散而來。
緩衝層12是藉由下述方式形成：將高電阻基板11作為基底基板來使β-Ga2O3系單晶進行磊晶成長。在該磊晶成長過程中，受體雜質會自高電阻基板11擴散至緩衝層12。
通道層13是由包含供體雜質之β-Ga2O3系單晶所構成。該供體雜質較佳是矽(Si)、錫(Sn)等第IV族元素。再者，因為不需要像高電子遷移率電晶體這樣的 i型層與n型層進行異質接合(heterojunction)，所以緩衝層12和通道層13的母晶也就是β-Ga2O3系單晶的組成比可以是相同的。
通道層13，與緩衝層12同樣地是以β-Ga2O3系單晶作為母晶，因此能夠藉由磊晶成長而與緩衝層12連續地形成。通道層13的厚度，例如是10~1000nm左右。
作為將供體雜質導入通道層13中的方法，例如有：在使β-Ga2O3單晶膜成長後，藉由離子注入法來注入供體雜質的方法、或使包含供體雜質之β-Ga2O3單晶膜進行磊晶成長的方法。
使用前者的方法時，例如，使用氫化物氣相磊晶法(Hydride vapor phase epitaxy，HVPE)或分子束磊晶法(molecular beam epitaxy)，在緩衝層12上使厚度300nm的β-Ga2O3單晶膜進行同質磊晶成長，之後對其整個表面實施Si的多段離子注入。
使用後者的方法時，例如，使用氫化物氣相磊晶法或分子束磊晶法，在緩衝層12上使含有Sn且厚度300nm之β-Ga2O3單晶膜進行同質磊晶成長。
通道層13包含自高電阻基板11擴散來的受體雜質，但是該通道層13的自高電阻基板11算起的距離比緩衝層12更長，因此該通道層13的受體雜質的濃度比緩衝層12更低。又，通道層13，其供體雜質濃度比受體雜質濃度更高，因而具有n型導電性。
閘極14、源極15及汲極16，例如是由下述所構成：金(Au)、鋁(Al)、錫(Sn)、鍺(Ge)、銦(In)、鎳(Ni)、鈷(Co)、鉑(Pt)、鎢(W)、鉬(Mo)、鉻(Cr)、銅(Cu)、鉛(Pb)等金屬；含有這些金屬中的2種以上的合金；或銦錫氧化物(indium tin oxide，ITO)等導電性化合物。又，可具有由不同的2種金屬所構成的2層結構，例如：Ti/Al、Ti/Au、Ti/Pt、Al/Au、Ni/Au、Au/Ni。
接觸領域17是藉由下述方式形成：藉由離子注入法等，將Si、Sn等供體雜質添加至通道層13中，並藉由退火處理來進行活性化。接觸領域17的供體雜質的濃度比通道層13的供體雜質的濃度更高，因而接觸區域17與源極15和汲極16進行歐姆接觸。
如上所述，Ga2O3系半導體元件10是使用一種結晶積層構造體所製造，該結晶積層構造體具有：高電阻基板11、在高電阻基板11上的緩衝層12、及在緩衝層12上的含供體雜質層。在該結晶積層構造體中形成接觸區域17，並連接閘極14、源極15、及汲極16，藉此獲得Ga2O3系半導體元件10。此處，結晶積層構造體的含供體雜質層，在形成Ga2O3系半導體元件10後是作為通道層來發揮性能之層，因而等同於通道層13。
Ga2O3系半導體元件10，是取決於位在閘極14的正下面的通道層13的供體雜質濃度與厚度，而成為常開(normally-on)型或常閉(normally-off)型。
若Ga2O3系半導體元件10是常開型，源極15與汲極16則隔著通道層13來電性連結。因此，若在不對閘極14施加電壓的狀態下對源極15與汲極16之間施加電壓，則電流會自源極15流向汲極16。另一方面，若對閘極14施加電壓，在通道層13的位於閘極14下面的區域會形成空乏層(depletion layer)，因而即使對源極15與汲極16之間施加電壓，電流也不會自源極15流向汲極16。
若Ga2O3系半導體元件10是常閉型，在不對閘極14施加電壓的狀態下，即使對源極15與汲極16之間施加電壓，電流也不會流動。另一方面，若對閘極14施加電壓，在通道層13的位於閘極14下面的區域的空乏層會變窄，因而若對源極15與汲極16之間施加電壓，則電流會自源極15流向汲極16。
第2圖是表示在下述情況下自Ga2O3磊晶層的表面算起的深度與Fe、Si濃度之關係的測定數據：在高電阻Ga2O3基板上使未摻雜的Ga2O3磊晶層成長約300nm，之後將Si作為供體雜質而進行離子注入至該磊晶層，該高電阻Ga2O3基板包含作為受體雜質的Fe。
如第2圖所示，高電阻Ga2O3基板中的Fe已擴散至Ga2O3磊晶層中。Ga2O3磊晶層中的Fe濃度，即使在離高電阻Ga2O3基板最遠的表面附近，仍是6×1017cm-3而較高，因此由於載子補償導致Ga2O3磊晶層 高電阻化。因此，將像這樣的Ga2O3磊晶層作為n型通道層來使用是不佳的。
第3A圖是作為比較例的Ga2O3系半導體元件50的垂直剖面圖，該半導體元件是在高電阻基板11上直接形成有通道層13。第3B圖是概念地表示Ga2O3系半導體元件50中的自通道層13的表面算起的深度與受體雜質濃度之關係的圖表。
第4A圖是本實施形態的Ga2O3系半導體元件10的垂直剖面圖，該半導體元件在高電阻基板11上隔著緩衝層12而形成有通道層13。第4B圖是概念地表示Ga2O3系半導體元件10中的自通道層13的表面算起的深度與受體雜質濃度之關係的圖表。
在Ga2O3系半導體元件50中，如第3A圖、第3B圖所示，通道層13與高電阻基板11的距離較短，因此自高電阻基板11擴散來的Fe等受體雜質伴隨擴散距離增加而濃度下降的程度較小。因此，通道層13中含有高濃度的受體雜質。
另一方面，在Ga2O3系半導體元件10中，如第4A圖、第4B圖所示，通道層13與高電阻基板11的距離較長，因此自高電阻基板11擴散來的受體雜質在通道層13中的濃度大幅下降。因此，Ga2O3系半導體元件10的通道層13的受體雜質的濃度比Ga2O3系半導體元件50更低。
(受體雜質的擴散評估)
第5圖是表示在高電阻Ga2O3基板上使Ga2O3磊晶層成長時，深度與Fe、Si濃度之關係的測定數據，該高電阻Ga2O3基板包含作為受體雜質的Fe。該深度是以高電阻Ga2O3基板與Ga2O3磊晶層之界面的位置作為原點。
該測定的高電阻Ga2O3基板的Fe濃度是5×1018cm-3。又，該測定的Ga2O3磊晶層的成長溫度是1000℃。
第5圖中表示在高電阻Ga2O3基板的主面的晶面方向是(010)時的測定數據、及高電阻Ga2O3基板的主面的晶面方向是(001)時的測定數據。任一情況，自界面算起的深度方向的距離愈長，Ga2O3磊晶層中的Fe濃度愈低。
若高電阻Ga2O3基板的主面的晶面方向是(010)時，Ga2O3磊晶層則以約0.3μm/h的速率成長，而在自界面算起的深度方向的距離約1μm的區域中，Ga2O3磊晶層中的Fe濃度會變成低於1×1016cm-3。因此，此時可藉由在厚度1μm以上的緩衝層12上形成通道層13，來獲得具有高導電性的通道層13。
另一方面，若高電阻Ga2O3基板的主面的晶面方向是(001)時，Ga2O3磊晶層則以約6μm/h的速率成長，而在自界面算起的深度方向的距離約0.18μm的區域中，Ga2O3磊晶層中的Fe濃度會變成低於1×1016cm-3。因此，此時可藉由在厚度0.18μm以上的緩 衝層12上形成通道層13，來獲得具有高導電性的通道層13。
緩衝層的厚度較薄可謀求縮短製造時間或減少原料消耗量，因此較佳。如上所述，用來獲得具有高導電性的通道層13所需要的Ga2O3磊晶層的厚度會變小，因此高電阻Ga2O3基板的主面的晶面方向較佳是(001)。
再者，由於提高Ga2O3磊晶層的成長溫度，會導致Fe的移動量增加，因此用來使Fe濃度充分下降所需要的Ga2O3磊晶層的厚度會變大。另一方面，由於降低Ga2O3磊晶層的成長溫度，會導致Fe的移動量下降，因此用來使Fe濃度充分下降所需要的Ga2O3磊晶層的厚度會變小。
上述第2圖、第5圖已證明高電阻基板11中的Fe會朝緩衝層12和通道層13擴散，而將Fe以外的元素作為受體雜質來使用時也會產生擴散，因此本實施形態中所使用的受體雜質不受限於Fe。
第6A圖是表示在將Be導入Ga2O3結晶膜的表面附近並實施退火處理時，自Ga2O3結晶膜的表面算起的深度與Be濃度之關係的測定數據。
第6B圖是表示在將Mg導入Ga2O3結晶膜的表面附近並實施退火處理時，自Ga2O3結晶膜的表面算起的深度與Mg濃度之關係的測定數據。
第7圖是表示在將Zn導入Ga2O3結晶膜的表面附近並實施退火處理時，自Ga2O3結晶膜的表面算起的深度與Zn濃度之關係的測定數據。
根據第6A圖、第6B圖、第7圖，Be、Mg、Zn皆會藉由退火處理而擴散至Ga2O3結晶膜中，伴隨退火處理的溫度上升，擴散量會變大。這些結果顯示，在本實施形態中，即使在將Be、Mg、或Zn作為添加至高電阻基板11中的受體雜質來使用時，也會產生受體雜質自高電阻基板11往緩衝層12和通道層13擴散的情形。
[第2實施形態]
第2實施形態，其緩衝層的上層和通道層不含受體雜質，因此與第1實施形態不同。再者，與第1實施形態相同的部分則省略或簡略化說明。
(半導體元件的構成)
第8圖是第2實施形態的Ga2O3系半導體元件20的垂直剖面圖。Ga2O3系半導體元件20，含有：緩衝層22，其形成在高電阻基板11上；通道層23，其形成在緩衝層22上；源極15和汲極16，其形成在通道層23上；閘極14，其形成在源極15與汲極16之間的通道層23上；及，接觸區域17，其形成在通道層23中的源極15和汲極16的下面。
緩衝層22是由β-Ga2O3系單晶所構成，且含有：位於高電阻基板11側之下層22a，其包含自高電阻 基板11擴散來的受體雜質；及，位於通道層23側之上層22b，其不含受體雜質。
緩衝層22是藉由下述方式形成：將高電阻基板11作為基底基板來使β-Ga2O3系單晶進行磊晶成長。在該磊晶成長過程中，受體雜質會自電阻基板11擴散至緩衝層22。
如第1實施形態中所述，自高電阻基板11算起的深度方向的距離愈長，緩衝層12和通道層13的受體雜質的濃度愈低。
例如，在第5圖所示的例子中，若在主面的晶面方向是(010)的高電阻Ga2O3基板上以成長溫度1000℃來使Ga2O3磊晶層成長時，自高電阻基板11算起的深度方向(厚度方向)的距離是1μm以上之Ga2O3磊晶層中的區域則幾乎不含受體雜質。
此時，若將自高電阻基板11的表面算起的厚度大於1μm的Ga2O3磊晶層作為緩衝層22來使用時，自高電阻基板11算起的厚度方向的距離小於1μm的區域則成為下層22a，而自高電阻基板11算起的厚度方向的距離是1μm以上的區域則成為上層22b。
又，在第5圖所示的例子中，若在主面的晶面方向是(001)的高電阻Ga2O3基板上以成長溫度1000℃來使Ga2O3磊晶層成長時，自高電阻基板11算起的厚度方向的距離是0.18μm以上之Ga2O3磊晶層中的區域則幾乎不含受體雜質。
此時，若將自高電阻基板11的表面算起的厚度大於0.18μm的Ga2O3磊晶層作為緩衝層22來使用時，自高電阻基板11算起的厚度方向的距離小於0.18μm的區域則成為下層22a，而自高電阻基板11算起的厚度方向的距離是0.18μm以上的區域則成為上層22b。
通道層23是由包含供體雜質之β-Ga2O3系單晶所構成。該供體雜質較佳是Si、Sn等第IV族元素。
通道層23，與緩衝層22同樣地是以β-Ga2O3系單晶作為母晶，因此能夠藉由磊晶成長而與緩衝層22連續地形成。通道層23的厚度，例如是10~1000nm左右。
通道層23，其形成在不含受體雜質之上層22b上，因此不含受體雜質，因而具有比第1實施形態的通道層13更高的導電性。
[第3實施形態]
第3實施形態是將金屬絕緣體半導體場效電晶體(Metal Insulator Semiconductor Field Effect Transistor，MISFET)作為半導體元件來使用的形態。再者，與第1實施形態相同的部分則省略或簡略化說明。
(半導體元件的構成)
第9圖是第3實施形態的Ga2O3系半導體元件30的垂直剖面圖。Ga2O3系半導體元件30，含有：緩衝層12，其形成在高電阻基板11上；通道層13，其形成在緩衝層 12上；源極15和汲極16，其形成在通道層13上；閘極14，其隔著閘絕緣膜31而形成在源極15與汲極16之間的通道層13上；及，接觸區域17，其形成在通道層13中的源極15和汲極16的下面。
閘絕緣膜31是由氧化鋁(Al2O3)等絕緣材料所構成。
Ga2O3系半導體元件30，是取決於位在閘極14的正下面的通道層13的供體雜質濃度與厚度，而成為常開型或常閉型。
若Ga2O3系半導體元件30是常開型，源極15與汲極16則是隔著通道層13來電性連結。因此，若在不對閘極14施加電壓的狀態下對源極15與汲極16之間施加電壓，則電流會自源極15流向汲極16。另一方面，若對閘極14施加電壓，在通道層13的位於閘極14下面的區域則會形成空乏層，因而即使對源極15與汲極16之間施加電壓，電流也不會自源極15流向汲極16。
若Ga2O3系半導體元件30是常閉型，在不對閘極14施加電壓的狀態下，即使對源極15與汲極16之間施加電壓，電流也不會流動。另一方面，若對閘極14施加電壓，在通道層13的位於閘極14下面的區域的空乏層則會變窄，因而若對源極15與汲極16之間施加電壓，則電流會自源極15流向汲極16。
Ga2O3系半導體元件30與第1實施形態同樣，是在高電阻基板11上隔著緩衝層12而形成有通道層 13，因此通道層13中所含的受體雜質的濃度較低。因此，能夠抑制由於載子補償所導致的通道層13的高電阻化。
[第4實施形態]
第4實施形態是將金屬絕緣體半導體場效電晶體(MISFET)作為半導體元件來使用的形態。再者，與第2和第3實施形態相同的部分則省略或簡略化說明。
(半導體元件的構成)
第10圖是第4實施形態的Ga2O3系半導體元件40的垂直剖面圖。Ga2O3系半導體元件40，含有：緩衝層22，其形成在高電阻基板11上；通道層23，其形成在緩衝層22上；源極15和汲極16，其形成在通道層23上；閘極14，其隔著閘絕緣膜31而形成在源極15與汲極16之間的通道層23上；及，接觸區域17，其形成在通道層23中的源極15和汲極16的下面。
Ga2O3系半導體元件40與第2實施形態同樣，其在緩衝層22上形成有通道層23，該緩衝層22的上層22b不含受體雜質，因此通道層23不含受體雜質。因此，能夠抑制由於載子補償所導致的通道層23的高電阻化。
(實施形態的功效)
根據上述第1~4實施形態，自高電阻基板擴散來的受體雜質在通道層的濃度較低、或通道層幾乎不含受體雜質，因此能夠抑制載子補償所導致的通道層的高電阻化。
又，一般而言，在基板與在其上進行磊晶成長而成的磊晶層之界面中，容易混入非預期的雜質或基板研磨損傷所引起的晶體缺陷，而這些雜質或晶體缺陷會在半導體元件中成為漏洩路徑(leak path)。然而，在上述第1~4實施形態的半導體元件中，高電阻基板與通道層之間存在緩衝層，且通道層遠離高電阻基板與緩衝層之界面，因此能夠抑制該界面中的雜質或晶體缺陷所引起的漏洩。
以上已說明本發明的實施形態，但是本發明並未受限於上述實施形態，且在不超脫發明主旨的範圍內，可實施各種變化。
又，在不超脫發明主旨的範圍內，可任意組合上述實施形態的構成要素。
又，上述所記載之實施形態並未限定申請專利範圍之發明。又，須注意實施形態中所說明的所有特徵的組合未必為解決發明之問題的必要手段。
10‧‧‧Ga2O3系半導體元件
11‧‧‧高電阻基板
12‧‧‧緩衝層
13‧‧‧通道層
14‧‧‧閘極
15‧‧‧源極
16‧‧‧汲極
17‧‧‧接觸區域

Claims (11)

  1. 一種半導體元件，其具有：高電阻基板，其由包含受體雜質之β-Ga2O3系單晶所構成；緩衝層，其在前述高電阻基板上且由β-Ga2O3系單晶所構成；及，通道層，其在前述緩衝層上且由包含供體雜質之β-Ga2O3系單晶所構成。
  2. 如請求項1所述之半導體元件，其中，前述緩衝層和前述通道層包含自前述高電阻基板擴散來的前述受體雜質，前述通道層的前述受體雜質的濃度比前述緩衝層的前述受體雜質的濃度更低，並且，前述通道層的前述供體雜質的濃度比前述通道層的前述受體雜質的濃度更高。
  3. 如請求項1所述之半導體元件，其中，位於前述高電阻基板側之前述緩衝層的下層，包含自前述高電阻基板擴散來的前述受體雜質，並且，位於前述通道層側之前述緩衝層的上層和前述通道層，不含自前述高電阻基板擴散來的前述受體雜質。
  4. 如請求項1~3中任一項所述之半導體元件，其中，前述高電阻基板的主面的晶面方向是(001)。
  5. 如請求項1~3中任一項所述之半導體元件，其中，前述受體雜質包含Fe、Be、Mg及Zn中的至少一種。
  6. 如請求項1~3中任一項所述之半導體元件，其中，該半導體元件是金屬半導體場效電晶體或金屬氧化物半導體場效電晶體。
  7. 一種結晶積層構造體，其具有：高電阻基板，其由包含受體雜質之β-Ga2O3系單晶所構成；緩衝層，其在前述高電阻基板上且由β-Ga2O3系單晶所構成；及，含供體雜質層，其在前述緩衝層上且由包含供體雜質之β-Ga2O3系單晶所構成。
  8. 如請求項7所述之結晶積層構造體，其中，前述緩衝層和前述含供體雜質層包含自前述高電阻基板擴散來的前述受體雜質，前述含供體雜質層的前述受體雜質的濃度比前述緩衝層的前述受體雜質的濃度更低，並且，前述含供體雜質層的前述供體雜質的濃度比前述含供體雜質層的前述受體雜質的濃度更高。
  9. 如請求項7所述之結晶積層構造體，其中，位於前述高電阻基板側之前述緩衝層的下層，包含自前述 高電阻基板擴散來的前述受體雜質，並且，位於前述含供體雜質層側之前述緩衝層的上層和前述含供體雜質層，不含自前述高電阻基板擴散來的前述受體雜質。
  10. 如請求項7~9中任一項所述之結晶積層構造體，其中，前述高電阻基板的主面的晶面方向是(001)。
  11. 如請求項7~9中任一項所述之結晶積層構造體，其中，前述受體雜質包含Fe、Be、Mg及Zn中的至少一種。
TW104127704A 2014-08-29 2015-08-25 半導體元件及結晶積層構造體 TWI660406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014175913A JP5907465B2 (ja) 2014-08-29 2014-08-29 半導体素子及び結晶積層構造体
JP2014-175913 2014-08-29

Publications (2)

Publication Number Publication Date
TW201620014A true TW201620014A (zh) 2016-06-01
TWI660406B TWI660406B (zh) 2019-05-21

Family

ID=55399529

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127704A TWI660406B (zh) 2014-08-29 2015-08-25 半導體元件及結晶積層構造體

Country Status (6)

Country Link
US (1) US10861945B2 (zh)
JP (1) JP5907465B2 (zh)
CN (1) CN107078063B (zh)
DE (1) DE112015003943B4 (zh)
TW (1) TWI660406B (zh)
WO (1) WO2016031633A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359122A (zh) * 2017-06-07 2017-11-17 西安电子科技大学 Mn掺杂异质结自旋场效应晶体管的制备方法
CN107359127A (zh) * 2017-06-07 2017-11-17 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107369707A (zh) * 2017-06-07 2017-11-21 西安电子科技大学 基于4H‑SiC衬底异质结自旋场效应晶体管及其制造方法
CN107658337A (zh) * 2017-06-07 2018-02-02 西安电子科技大学 高电子迁移率自旋场效应晶体管及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7008293B2 (ja) 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
CN107481939B (zh) * 2017-07-20 2021-06-15 中国电子科技集团公司第十三研究所 帽层结构氧化镓场效应晶体管的制备方法
CN112424947A (zh) * 2018-07-12 2021-02-26 株式会社Flosfia 半导体装置及包含半导体装置的半导体系统
TW202006945A (zh) * 2018-07-12 2020-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
TW202013716A (zh) * 2018-07-12 2020-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
WO2020013261A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 積層構造体、積層構造体を含む半導体装置および半導体システム
US20200083332A1 (en) * 2018-09-05 2020-03-12 Industrial Technology Research Institute Semiconductor device and method for fabricating the same
CN113614292B (zh) * 2019-03-28 2024-08-23 日本碍子株式会社 半导体膜
CN110571275A (zh) * 2019-09-17 2019-12-13 中国科学技术大学 氧化镓mosfet的制备方法
US11462402B2 (en) * 2020-10-21 2022-10-04 Cornell University Suboxide molecular-beam epitaxy and related structures
JP7442428B2 (ja) * 2020-12-11 2024-03-04 株式会社デンソー 半導体装置の製造方法
TWI776721B (zh) * 2021-11-02 2022-09-01 國立陽明交通大學 功率半導體裝置的散熱方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2273569A3 (en) * 2003-02-24 2011-03-02 Waseda University Beta-Ga203 light-emitting device and its manufacturing method
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
JP2013056803A (ja) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ｇａ２Ｏ３系単結晶膜の製造方法
US20140217470A1 (en) 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
EP2754736B1 (en) * 2011-09-08 2024-11-06 Tamura Corporation Crystal laminate structure and method for producing same
WO2013035841A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系ＨＥＭＴ
WO2013035842A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
WO2013069729A1 (ja) * 2011-11-09 2013-05-16 株式会社タムラ製作所 半導体素子及びその製造方法
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板、及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359122A (zh) * 2017-06-07 2017-11-17 西安电子科技大学 Mn掺杂异质结自旋场效应晶体管的制备方法
CN107359127A (zh) * 2017-06-07 2017-11-17 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107369707A (zh) * 2017-06-07 2017-11-21 西安电子科技大学 基于4H‑SiC衬底异质结自旋场效应晶体管及其制造方法
CN107658337A (zh) * 2017-06-07 2018-02-02 西安电子科技大学 高电子迁移率自旋场效应晶体管及其制备方法
CN107359127B (zh) * 2017-06-07 2020-03-24 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107369707B (zh) * 2017-06-07 2020-03-24 西安电子科技大学 基于4H-SiC衬底异质结自旋场效应晶体管及其制造方法
CN107359122B (zh) * 2017-06-07 2020-09-08 西安电子科技大学 Mn掺杂异质结自旋场效应晶体管的制备方法
CN107658337B (zh) * 2017-06-07 2020-09-08 西安电子科技大学 高电子迁移率自旋场效应晶体管及其制备方法

Also Published As

Publication number Publication date
DE112015003943B4 (de) 2021-02-04
DE112015003943T5 (de) 2017-05-11
JP2016051794A (ja) 2016-04-11
US20170278933A1 (en) 2017-09-28
US10861945B2 (en) 2020-12-08
WO2016031633A1 (ja) 2016-03-03
JP5907465B2 (ja) 2016-04-26
CN107078063B (zh) 2021-03-23
TWI660406B (zh) 2019-05-21
CN107078063A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
TWI660406B (zh) 半導體元件及結晶積層構造體
US11563092B2 (en) GA2O3-based semiconductor device
CN112928026B (zh) Ga2O3系半导体元件
Yang et al. Room-temperature domain-epitaxy of copper iodide thin films for transparent CuI/ZnO heterojunctions with high rectification ratios larger than 109
US10249767B2 (en) Ga2O3-based semiconductor element
TWI634665B (zh) Ga 2 O 3 Semiconductor component
Ketteniss et al. Study on quaternary AlInGaN/GaN HFETs grown on sapphire substrates
KR20120004759A (ko) 질화물계 반도체 소자 및 그 제조 방법
US8614464B2 (en) Nitride-based semiconductor device and method for manufacturing the same
JP2022051379A (ja) 半導体装置とその製造方法
Ye et al. Enhancement-mode ZnO/mg0. 5zn0. 5o HFET on si
TW201500605A (zh) ＧａＯ系單晶體的供體濃度控制方法及歐姆接觸的形成方法
JP2019075508A (ja) 半導体装置および半導体ウェーハ
JP6406602B2 (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
JP2012174697A (ja) 窒化物半導体装置およびその製造方法
JP6935479B2 (ja) 窒化物半導体デバイス
Egawa Heteroepitaxial growth and power devices using AlGaN/GaN HEMT on 200 mm Si (111) substrate
Ikeda et al. NORMALLY-OFF OPERATION OF ION IMPLANTED MISFET USING FREESTANDING GaN SUBSTRATES
JP2009212375A (ja) ＺｎＯ系トランジスタ