[go: up one dir, main page]

WO2020013261A1 - 積層構造体、積層構造体を含む半導体装置および半導体システム - Google Patents

積層構造体、積層構造体を含む半導体装置および半導体システム Download PDF

Info

Publication number
WO2020013261A1
WO2020013261A1 PCT/JP2019/027443 JP2019027443W WO2020013261A1 WO 2020013261 A1 WO2020013261 A1 WO 2020013261A1 JP 2019027443 W JP2019027443 W JP 2019027443W WO 2020013261 A1 WO2020013261 A1 WO 2020013261A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
oxide
semiconductor
structure according
semiconductor device
Prior art date
Application number
PCT/JP2019/027443
Other languages
English (en)
French (fr)
Inventor
雅裕 杉本
勲 ▲高▼橋
四戸　孝
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Priority to CN201980046420.4A priority Critical patent/CN112424945A/zh
Priority to JP2020530247A priority patent/JP7462143B2/ja
Priority to US17/258,875 priority patent/US20210328026A1/en
Publication of WO2020013261A1 publication Critical patent/WO2020013261A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]

Definitions

  • the present invention relates to a semiconductor device useful as a power device or the like and a semiconductor system including the same.
  • Patent Document 1 a gallium oxide-based p-type semiconductor has been studied.
  • Patent Document 2 a ⁇ -Ga 2 O 3 -based crystal is formed by an FZ method using MgO (p-type dopant source). It is described that when formed, a substrate exhibiting p-type conductivity can be obtained.
  • Patent Document 2 describes that a p-type dopant is ion-implanted into an ⁇ - (Al x Ga 1-x ) 2 O 3 single crystal film formed by MBE to form a p-type semiconductor. .
  • Non-Patent Document 2 it is difficult to produce a p-type semiconductor by these methods (Non-Patent Document 2), and there is no report that a p-type semiconductor has been successfully produced by these methods. Therefore, a feasible p-type oxide semiconductor and a manufacturing method thereof have been long-awaited.
  • Patent Document 3 describes using delafossite, oxychalcogenide, or the like as a p-type semiconductor.
  • these semiconductors have a mobility of about 1 cm 2 / V ⁇ s or less, have poor electric characteristics, and have a pn junction with an n-type next generation oxide semiconductor such as ⁇ -Ga 2 O 3. There were some problems that did not work.
  • Patent Document 4 describes that Ir 2 O 3 is used as an iridium catalyst.
  • Patent Literature 5 discloses that Ir 2 O 3 is used for a dielectric.
  • Patent Literature 6 describes that Ir 2 O 3 is used for an electrode.
  • Patent Document 7 Although it was not known to use Ir 2 O 3 for a p-type semiconductor, it has recently been studied by the present applicants to use Ir 2 O 3 as a p-type semiconductor. (Patent Document 7). For this reason, research and development of p-type semiconductors have progressed, and there has been a long-awaited demand for a semiconductor device capable of realizing high breakdown voltage, low loss, and high heat resistance by effectively using an excellent semiconductor material such as gallium oxide (Ga 2 O 3 ). .
  • [33] The multilayer structure according to any one of [1] to [20] and [26] to [32] or the hydrogen diffusion preventing film according to any of [21] to [25] is included.
  • Semiconductor device. [34] The semiconductor device according to the above [33], which is a MOSFET. [35] The semiconductor device according to the above [33] or [34], which is a power device. [36] A semiconductor system including a semiconductor device, wherein the semiconductor device is the semiconductor device according to any of [33] to [35].
  • [37] The laminated structure according to any one of [1] to [20] and [26] to [32] or the hydrogen diffusion preventing film according to any of [21] to [25] is included. Electrochemical element.
  • the oxide film of the present invention and / or the laminated structure including the oxide film is useful for a semiconductor device or an electrochemical device.
  • a main component of the crystal is gallium oxide.
  • “main component” refers to, for example, when the oxide semiconductor film contains ⁇ -Ga 2 O 3 as a main component, the atomic ratio of gallium in a metal element of the oxide semiconductor film is 0.5 or more. That is fine if it is included.
  • the atomic ratio of gallium in the metal element of the oxide semiconductor film is preferably 0.7 or more, and more preferably 0.8 or more. Further, even when the crystal is a mixed crystal, it is preferable that a main component of the oxide semiconductor film be gallium oxide.
  • the oxide semiconductor film contains ⁇ - (AlGa) 2 O 3 as a main component, as long as the oxide semiconductor film contains gallium in a metal element in an atomic ratio of 0.5 or more. That's fine.
  • the atomic ratio of gallium in the metal element of the oxide semiconductor film is preferably 0.7 or more, and more preferably 0.8 or more.
  • the inversion channel region is usually a region included in the oxide semiconductor film; however, two or more inversion channel regions may be provided in the semiconductor device as long as the object of the present invention is not hindered. Since the inversion channel region is a part of the oxide semiconductor film, the inversion channel region includes at least a crystal containing gallium oxide and has the same main component as the oxide semiconductor film. When a voltage is applied to the semiconductor device including the oxide semiconductor film, an inversion channel region which is part of the oxide semiconductor film is inverted. For example, when the oxide semiconductor film is a p-type semiconductor film, the inversion channel region is inverted to n-type. Further, the oxide semiconductor film is usually in the form of a film, and may be a semiconductor layer.
  • the oxide semiconductor film includes an inversion channel region.
  • the oxide semiconductor film is a p-type semiconductor film, it is preferable that, when a voltage is applied to a semiconductor device, the inversion channel region of the oxide semiconductor film be a n-type inversion channel region.
  • the semiconductor film is an oxide semiconductor film including a crystal containing at least gallium oxide.
  • the oxide semiconductor film is preferably a p-type semiconductor film, and more preferably contains the p-type dopant.
  • the p-type dopant is not particularly limited as long as the oxide semiconductor film can provide conductivity as a p-type semiconductor film, and may be a known one.
  • FIG. 3 is a sectional view showing a second embodiment of the semiconductor device of the present invention.
  • the semiconductor device 200 includes the oxide semiconductor film 2 including a crystal containing at least gallium oxide, and the oxide semiconductor film 2 includes an inversion channel region 2a.
  • the crystal has a corundum structure.
  • the semiconductor device 200 has a first semiconductor region 1a and a second semiconductor region 1b.
  • the inversion channel region 2a is located between the first semiconductor region 1a and the second semiconductor region 1b in plan view.
  • the first semiconductor region 1a and the second semiconductor region 1b are energized by inverting the inversion channel region of the oxide semiconductor film 2.
  • the oxide semiconductor film 2 includes the oxide film 2b provided in contact with the inversion channel region 2a2, the first semiconductor region 1a and the oxide including the inversion channel region 2a are used. This is included when the semiconductor film 2 and the second semiconductor region 1b have flat surfaces.
  • the first semiconductor region 1a and the second semiconductor region 1b may be embedded in the oxide semiconductor film 2 or may be arranged in the oxide semiconductor film 2 by ion implantation.
  • the oxide semiconductor film 2 in this embodiment is a p-type semiconductor film, and the first semiconductor region 1a and the second semiconductor region 1b are n-type.
  • the oxide semiconductor film 2 may include a p-type dopant.
  • semiconductor device 200 may have oxide film 2b disposed on inversion channel region 2a.
  • a first electrode 5b, a second electrode 5c, and a third electrode 5a are arranged on the first surface side 200a of the semiconductor device 200.
  • the semiconductor device 200 has an insulating film 4a disposed on the oxide film 2b on the inversion channel region 2a, and the third electrode 5a is disposed on the insulating film 4a.
  • the first electrode 5b and the first semiconductor region 1a are electrically connected, but are partially located between the first electrode 5b and the first semiconductor region 1a. May be provided.
  • the second electrode 5c is electrically connected to the second semiconductor region 1b
  • the insulating film 4b partially located between the second electrode 5c and the second semiconductor region 1b is also provided. May be provided.
  • FIG. 4 shows a part of a schematic top view of a semiconductor device as an example of the semiconductor device of the present invention; however, the number, shape, and arrangement of electrodes of the semiconductor device can be appropriately selected.
  • FIG. 6 is a sectional view showing a fourth embodiment of the present invention, for example, a sectional view taken along line BB of FIG.
  • the semiconductor device 400 includes the oxide semiconductor film 2 including a crystal containing at least gallium oxide, and the oxide semiconductor film 2 includes an inversion channel region 2a.
  • the crystal has a corundum structure.
  • the semiconductor device 400 has a first semiconductor region 1a and a second semiconductor region 1b.
  • the inversion channel region 2a is located between the first semiconductor region 1a and the second semiconductor region 1b in plan view.
  • the upper surface of the first semiconductor region 1a and the upper surface of the second semiconductor region 1b are embedded in the oxide semiconductor film 2 and are flush with at least a part of the upper surface of the oxide semiconductor film 1a.
  • the semiconductor device may be arranged in the oxide semiconductor film 2.
  • the upper surface of the oxide semiconductor film 2 may be the upper surface including the oxide film 2b.
  • an n ⁇ -type semiconductor layer 6 may be disposed between the inversion channel region 2a and the second semiconductor region 1b of the oxide semiconductor film 2, and the semiconductor device according to the present embodiment is not only thinner but also thinner. It shows a structure that can be expected to have a high breakdown voltage.
  • the semiconductor device further has a substrate 9 and a metal oxide film 3 disposed on the substrate 9.
  • the metal oxide film 3 contains gallium oxide, and may contain gallium oxide as a main component.
  • the metal oxide film 3 is preferably a film having a higher resistance than the oxide semiconductor film 2.
  • Reference numeral 50b denotes a contact surface of the first electrode, which partially contacts the oxide semiconductor film 2 and the first semiconductor region 1a embedded in the oxide semiconductor film 2.
  • the second electrode 5c is located on the second surface side 600b of the semiconductor device 600.
  • the first semiconductor region 1a is an n + type semiconductor layer (n + type source layer).
  • the second semiconductor region 1b is an n + type semiconductor layer (n + type drain layer).
  • the oxide semiconductor film 2 is a p-type semiconductor film, provided in the oxide semiconductor film 2, in contact with the inversion channel region 2 a, and with the third electrode 5 a (gate electrode). An oxide film 2b containing phosphorus is formed at a position near (). With this structure, the gate leak current can be more effectively suppressed.
  • the film formation is performed by atomizing a metal-containing raw material solution (atomization step), suspending droplets to obtain atomized droplets, and using the obtained atomized droplets with a carrier gas. It is preferable to carry out the process by transporting the substrate to the vicinity of the substrate (transportation process), and then thermally reacting the atomized droplets (film formation process).
  • the film obtained in the film forming step may be used as it is for a semiconductor device, or may be used for a semiconductor device after using a known method such as peeling off from the substrate or the like.

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

酸化ガリウムまたはその混晶を主成分として含む酸化物半導体膜上に、周期律表第１５族の少なくとも１種の元素を含む酸化膜が積層されていることを特徴とする積層構造体。

Description

積層構造体、積層構造体を含む半導体装置および半導体システム
　本発明は、パワーデバイス等として有用な半導体装置およびそれを備える半導体システムに関する。
　高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
　そして、近年においては、酸化ガリウム系のｐ型半導体が検討されており、例えば、特許文献１には、β－Ｇａ２Ｏ３系結晶を、ＭｇＯ（ｐ型ドーパント源）を用いてＦＺ法により形成したりすると、ｐ型導電性を示す基板が得られることが記載されている。また、特許文献２には、ＭＢＥ法により形成したα－（ＡｌｘＧａ１－ｘ）２Ｏ３単結晶膜にｐ型ドーパントをイオン注入してｐ型半導体を形成することが記載されている。しかしながら、これらの方法では、ｐ型半導体の作製は実現困難であり（非特許文献２）、実際に、これらの方法でｐ型半導体の作製に成功したとの報告はなされていない。そのため、実現可能なｐ型酸化物半導体及びその製造方法が待ち望まれていた。
　また、非特許文献３や非特許文献４に記載されているように、例えばＲｈ２Ｏ３やＺｎＲｈ２Ｏ４等をｐ型半導体に用いることも検討されているが、Ｒｈ２Ｏ３は、成膜時に特に原料濃度が薄くなってしまい、成膜に影響する問題があり、有機溶媒を用いても、Ｒｈ２Ｏ３単結晶が作製困難であった。また、ホール効果測定を実施してもｐ型とは判定されることがなく、測定自体もできていない問題もあり、また、測定値についても、例えばホール係数が測定限界（０．２ｃｍ３／Ｃ）以下しかなく、実用上の問題となった。また、ＺｎＲｈ２Ｏ４は移動度が低く、バンドギャップも狭いため、ＬＥＤやパワーデバイスに用いることができない問題があり、これらは必ずしも満足のいくものではなかった。
　ワイドバンドギャップ半導体として、Ｒｈ２Ｏ３やＺｎＲｈ２Ｏ４等以外にも、ｐ型の酸化物半導体が種々検討されている。特許文献３には、デラフォサイトやオキシカルコゲナイド等をｐ型半導体として用いることが記載されている。しかしながら、これらの半導体は、移動度が１ｃｍ２／Ｖ・ｓ程度かまたはそれ以下であり、電気特性が悪く、α－Ｇａ２Ｏ３等のｎ型の次世代酸化物半導体とのｐｎ接合がうまくできない問題もあった。
　さらに、特許文献４には、イリジウム触媒としてＩｒ２Ｏ３を用いることが記載されている。また、特許文献５には、Ｉｒ２Ｏ３を誘電体に用いることが記載されている。また、特許文献６には、電極にＩｒ２Ｏ３を用いることが記載されている。しかしながら、Ｉｒ２Ｏ３をｐ型半導体に用いることは知られていなかったが、最近になって、本出願人らにより、ｐ型半導体として、Ｉｒ２Ｏ３を用いることが検討されていることが記載されている（特許文献７）。そのため、ｐ型半導体の研究開発が進み、酸化ガリウム（Ｇａ２Ｏ３）等の優れた半導体材料を効果的に用いて、高耐圧、低損失および高耐熱を実現できる半導体装置が待ち望まれていた。
特開２００５－３４０３０８号公報 特開２０１３－５８６３７号公報 特開２０１６－２５２５６号公報 特開平９－２５２５５号公報 特開平８－２２７７９３号公報 特開平１１－２１６８７号公報 国際公開２０１８／０４３５０３号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月 竹本達哉、EE Times Japan"パワー半導体 酸化ガリウム"熱伝導率、P型……課題を克服して実用化へ、［online］、2014年2月27日、アイティメディア株式会社、［平成28年6月21日検索］、インターネット〈URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html〉 F.P.KOFFYBERG et al., "optical bandgaps and electron affinities of semiconducting Rh2O3(I) and Rh2O3(III)", J. Phys. Chem. Solids Vol.53, No.10, pp.1285-1288, 1992 細野秀雄、"酸化物半導体の機能開拓"、物性研究・電子版　Vol.3、No.1、031211（2013年11月・2014年2月合併号）
　本発明の目的の1つとして、半導体装置や電気化学素子に有用な酸化膜および／または酸化膜を含む積層構造体を提供することを目的とする。また、本発明の別の目的として、半導体装置や電気化学素子に有用な水素拡散防止膜を提供することを目的とする。
　本発明者らは、上記目的を達成すべく鋭意検討した結果、ｐ型半導体層とゲート絶縁膜との間にリンを含む酸化膜を形成すると、水素拡散防止膜として有用であること、を見出した。また、本発明で得られる酸化膜および／または酸化膜を含む積層構造体が、半導体装置だけでなく、電気化学素子等にも有用であることを見出し、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
　すなわち、本発明は、以下の発明に関する。
［１］　酸化ガリウムまたはその混晶を主成分として含む酸化物半導体膜上に、周期律表第１５族の少なくとも１種の元素を含む酸化膜が積層されていることを特徴とする積層構造体。
［２］　前記元素がリンである前記［１］記載の酸化膜。
［３］　前記酸化膜が、さらに、周期律表第１３族の１種または２種以上の金属を含む前記［１］　または［２］に記載の積層構造体。
［４］　前記金属が、ガリウムである前記［３］記載の積層構造体。
［５］　前記酸化膜が不動態皮膜である前記［１］～［４］のいずれかに記載の積層構造体。
［６］　前記酸化膜の膜厚が１００ｎｍ以下である前記［１］～［５］のいずれかに記載の積層構造体。
［７］　前記酸化膜上に、さらに絶縁膜が積層されている前記［１］～［６］のいずれかに記載の積層構造体。
［８］　前記絶縁膜が、ゲート絶縁膜である前記［７］記載の積層構造体。
［９］　　前記酸化ガリウムまたはその混晶が、コランダム構造を有する前記［１］～［８］のいずれかに記載の積層構造体。
［１０］　前記酸化物半導体膜が、ｐ型半導体膜である前記［１］～［９］のいずれかに記載の積層構造体。
［１１］　コランダム構造を有する酸化物半導体膜上に、周期律表第１５族の少なくとも１種の元素を含む酸化膜が積層されていることを特徴とする積層構造体。
［１２］　前記元素がリンである前記［１１］記載の積層構造体。
［１３］　前記酸化膜が、さらに、周期律表第１３族の１種または２種以上の金属を含む前記［１１］または［１２］に記載の積層構造体。
［１４］　前記金属が、ガリウムである前記［１３］記載の積層構造体。
［１５］　前記酸化膜が不動態皮膜である前記［１１］～［１４］のいずれかに記載の積層構造体。
［１６］　前記酸化膜の膜厚が１００ｎｍ以下である前記［１１］～［１５］のいずれかに記載の積層構造体。
［１７］　前記酸化膜上に、さらに絶縁膜が積層されている前記［１１］～［１６］のいずれかに記載の積層構造体。
［１８］　　前記絶縁膜が、ゲート絶縁膜である前記［１７］記載の積層構造体。
［１９］　前記酸化物半導体膜が、酸化ガリウムまたはその混晶を主成分として含む前記［１１］～［１８］のいずれかに記載の積層構造体。
［２０］　前記酸化物半導体膜が、ｐ型半導体膜である前記［１１］～［１９］のいずれかに記載の積層構造体。
［２１］　水素拡散を防止する水素拡散防止膜であって、周期律表第１５族の少なくとも１種の元素を含む酸化膜であることを特徴とする水素拡散防止膜。
［２２］　前記元素がリンである前記［２１］記載の積層構造体。
［２３］　前記酸化膜が、さらに、周期律表第１３族の１種または２種以上の金属を含む前記［２１］または［２２］に記載の水素拡散防止膜。
［２４］　前記金属が、ガリウムである前記［２３］記載の水素拡散防止膜。
［２５］　　前記酸化膜の膜厚が１００ｎｍ以下である前記［２１］～［２４］のいずれかにのいずれかに記載の水素拡散防止膜。
［２６］　半導体層上に前記［２１］～［２５］のいずれかに記載の水素拡散防止膜が積層されている積層構造体。
［２７］　前記半導体層がｐ型半導体層である前記［２６］記載の積層構造体。
［２８］　前記半導体層が酸化物半導体膜からなる前記［２６］または［２７］に記載の積層構造体。
［２９］　前記酸化物半導体膜が酸化ガリウムまたはその混晶を主成分として含む前記［２８］記載の積層構造体。
［３０］　前記酸化物半導体膜がコランダム構造を有する前記［２８］または［２９］に記載の積層構造体。
［３１］　前記水素拡散防止膜上に絶縁膜が積層されている前記［２６］～［３０］のいずれかに記載の積層構造体。
［３２］　前記絶縁膜が、ゲート絶縁膜である前記［３１］記載の積層構造体。
［３３］　前記［１］～［２０］および前記［２６］～［３２］のいずれかに記載の積層構造体または前記［２１］～［２５］のいずれかに記載の水素拡散防止膜を含む半導体装置。
［３４］　ＭＯＳＦＥＴである前記［３３］記載の半導体装置。
［３５］　パワーデバイスである前記［３３］または［３４］に記載の半導体装置。
［３６］　半導体装置を備える半導体システムであって、前記半導体装置が、前記［３３］～［３５］のいずれかに記載の半導体装置である半導体システム。
［３７］　前記［１］～［２０］および前記［２６］～［３２］のいずれかに記載の積層構造体または前記［２１］～［２５］のいずれかに記載の水素拡散防止膜を含む電気化学素子。
［３８］　コンデンサ、センサー、キャパシター、電池、表示素子または記録素子である前記［３７］記載の電気化学素子。
［３９］　前記［３７］または［３８］に記載の電気化学素子を含む電子機器。
［４０］　前記［３９］記載の電子機器を含むシステム。
　本発明の酸化膜、および／または前記酸化膜を含む積層構造体は、半導体素子や電気化学素子に有用である。
本発明の半導体装置の一例として、模式的な上面図の一部を示す。 本発明の半導体装置の第１態様を示す断面図であって、例えば、図１のＡ－Ａ断面図である。 本発明の半導体装置の第２態様を示す断面図であって、例えば、図１のＡ－Ａ断面図である。 本発明の半導体装置の一例として、模式的な上面図の一部を示す。 本発明の半導体装置の第３態様を示す断面図であって、例えば、図４のＢ－Ｂ断面図である。 本発明の半導体装置の第４態様を示す断面図であって、例えば、図４のＢ－Ｂ断面図である。 本発明の半導体装置の第５態様を示す、半導体装置の部分断面図である。 第５態様において作製された半導体装置であるＭＯＳＦＥＴを上面から見た写真を示す。 第５態様として作製された半導体装置におけるＩＶ測定結果を示す図である。 第５態様として作製された半導体装置におけるＳＩＭＳ測定結果を示す図である。 本発明の半導体装置の一例として、縦型半導体装置の第１面側のソース電極とソース電極下の絶縁層の一部を取り除いた第１面側からの部分透視図（６００ａ’）と、第１面側のソース電極とソース電極下の絶縁層も含めた半導体装置の部分断面図（６００ｃ）を示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 本発明の実施例において用いられる成膜装置（ミストＣＶＤ装置）の概略構成図を示す。
　本発明の第１の態様に係る酸化膜は、周期律表第１５族の元素から選択される少なくとも１種の元素を含むことを特長とする。反転チャネル領域を少なくとも有する半導体装置であって、前記反転チャネル領域が、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜が用いられていることを特長とする。前記酸化膜が、周期律表第１５族の少なくとも１種の元素および周期律表第１３族の１種または２種以上の金属を少なくとも含むのがより好ましい。前記元素としては、例えば、窒素、リン、アンチモン、ビスマスなどが挙げられるが、中でも窒素またはリンが好ましく、リンがより好ましい。前記金属としては、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などが挙げられるが、中でも、Ｇａおよび／またはＡｌが好ましく、Ｇａがより好ましい。また、前記酸化膜は、薄膜であるのが好ましく、膜厚１００ｎｍ以下であるのがより好ましく、膜厚５０ｎｍ以下であるのが最も好ましい。前記酸化膜の形成手段としては、例えば公知の手段などが挙げられ、より具体的には例えば、ドライ法やウェット法などが挙げられるが、例えばリン酸による前記反転チャネル領域上への表面処理であるのが好ましく、酸化ガリウムまたはその混晶上へのリン酸による表面処理であるのがより好ましい。このようにして周期律表第１５族の少なくとも１種の前記元素を含む酸化膜を形成することにより、良質な不動態膜を得ることができる。また、本発明の第２の態様として、前記酸化膜が水素拡散を防止する水素拡散防止膜であって、周期律表第１５族の少なくとも１種の元素を含む酸化膜であることを特長とする。さらに、本発明の第３の態様に係る積層構造体は、コランダム構造を有する酸化物半導体膜上に、周期律表第１５族の少なくとも１種の元素を含む前記酸化膜が積層されていることを特長とする。
　前記反転チャネル領域は、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜が用いられていれば特に限定されず、前記酸化物半導体膜は、ｐ型半導体膜であってもよいし、ｎ型半導体膜であってもよい。前記酸化ガリウムとしては、例えば、α－Ｇａ２Ｏ３、β－Ｇａ２Ｏ３、ε－Ｇａ２Ｏ３などが挙げられるが、中でもα－Ｇａ２Ｏ３が好ましい。また、前記結晶は、混晶であってもよい。前記の酸化ガリウムの混晶としては、前記酸化ガリウムと、１種または２種以上の金属酸化物との混晶が挙げられ、前記金属酸化物の好適な例としては、例えば、酸化アルミニウム、酸化インジウム、酸化イリジウム、酸化ロジウム、酸化鉄などが挙げられる。本発明の半導体装置の態様において、前記結晶の主成分が、酸化ガリウムであるのが好ましい。なお、「主成分」とは、例えば酸化物半導体膜がα－Ｇａ２Ｏ３を主成分として含む場合、前記酸化物半導体膜の金属元素中のガリウムの原子比が０．５以上の割合で含まれていればそれでよい。本発明においては、前記酸化物半導体膜の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。また、前記結晶が混晶である場合においても、前記酸化物半導体膜の主成分が酸化ガリウムであるのが好ましい。例えば、酸化物半導体膜がα－（ＡｌＧａ）２Ｏ３を主成分として含む場合も、前記酸化物半導体膜の金属元素中のガリウムの原子比が０．５以上の割合で含まれていればそれでよい。本発明においては、前記酸化物半導体膜の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。
　また、本発明の実施態様に係る半導体装置は、コランダム構造を有する結晶を含む酸化物半導体膜を有する半導体装置であって、前記酸化物半導体膜が反転チャネル領域を含むことを特長とする。コランダム構造を有する酸化物半導体膜は、通常、金属酸化物を主成分として含んでおり、該金属酸化物としては、例えば、酸化ガリウム、酸化アルミニウム、酸化インジウム、酸化イリジウム、酸化ロジウム、酸化鉄などが挙げられる。本発明においては、前記結晶が、少なくとも酸化ガリウムを含有することが好ましい。前記結晶は混晶であってもよい。少なくとも酸化ガリウムを含むコランダム構造を有する混晶としては、例えば、酸化アルミニウム、酸化インジウム、酸化イリジウム、酸化ロジウム、および酸化鉄から選択される少なくとも1つをさらに含んでいてもよい。上記のように、本発明の半導体装置の態様において、前記酸化物半導体膜の主成分が、酸化ガリウムであるのが好ましく、前記結晶がコランダム構造を有することが好ましい。なお、「主成分」については上記を参照する。
　また、前記反転チャネル領域は、通常、酸化物半導体膜に含まれる領域であるが、本発明の目的を阻害しない限り、半導体装置の中に２つ以上の反転チャネル領域を配置してもよい。前記反転チャネル領域は、前記酸化物半導体膜の一部であるので、少なくとも酸化ガリウムを含有する結晶を含んでおり、前記酸化物半導体膜と同じ主成分を有している。前記酸化物半導体膜を有する半導体装置に電圧が印加されると、前記酸化物半導体膜の一部である反転チャネル領域が反転する。例えば、前記酸化物半導体膜がｐ型半導体膜である場合、反転チャネル領域はｎ型に反転する。また、前記酸化物半導体膜は通常膜状であり、また、半導体層であってよい。前記酸化物半導体膜の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明においては、１μｍ以上であるのが好ましく、１μｍ～４０μｍであるのがより好ましく、１μｍ～２５μｍであるのが最も好ましい。前記酸化物半導体膜の表面積は特に限定されないが、１ｍｍ２以上であってもよいし、１ｍｍ２以下であってもよい。なお、前記酸化物半導体膜は、通常、単結晶であるが、多結晶であってもよい。また、前記酸化物半導体膜は、単層膜であってもよいし、多層膜であってもよい。
　前記酸化物半導体膜は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはＭｇ、ＺｎまたはＣａ等のｐ型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記酸化物半導体膜の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。
　本発明の実施態様においては、前記酸化物半導体膜が反転チャネル領域を含んでいる。前記酸化物半導体膜がｐ型半導体膜である場合、半導体装置に電圧が印加されると、前記酸化物半導体膜の反転チャネル領域がｎ型に反転するチャネル領域であるのが好ましく、前記ｐ型半導体膜が、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜であるのがより好ましい。本発明の実施態様において、前記酸化物半導体膜はｐ型半導体膜であるのが好ましく、前記ｐ型ドーパントを含むのがより好ましい。なお、前記ｐ型ドーパントは、前記酸化物半導体膜をｐ型半導体膜として導電性を付与できるものであれば特に限定されず、公知のものであってよい。前記ｐ型ドーパントとしては、例えば、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等及びこれらの２種以上の元素などが挙げられるが、本発明においては、前記ｐ型ドーパントが、Ｍｇ、ＺｎまたはＣａであるのが好ましい。
　以下、本願に係る半導体装置の実施の態様を図面に基づいて詳細に説明する。なお、図面は、半導体装置を模式的に表したものであり、実物の寸法および寸法比と図面上の寸法および寸法比は必ずしも一致しなくてよい。複数の実施態様において重複する内容の説明は省略する場合がある。また、本願の技術的範囲は以下で説明する各実施の態様には限定されず、請求の範囲の記載内容とその均等物に及ぶ点に留意されたい。また、「上面」「下面」「上方」「下方」などの用語は、図に示された１つの要素、領域または膜（層）と別の要素、領域または膜（層）との関係を示す相対的な用語として用いられる場合があるが、図示された方向だけでなく、装置が図示とは異なる方向に配置された場合も内包することに留意されたい。 
　図１は、本発明の半導体装置の一例として、半導体装置の模式的な上面図の一部を示しているが、半導体装置の電極の数、形状、および配置については、適宜選択可能である。
　図２は、本発明の半導体装置の第１態様を示す断面図であって、例えば、図１のＡ－Ａ断面図である。半導体装置１００は、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜２を有している。酸化物半導体膜２は反転チャネル領域２ａを含んでいる。前記結晶が、酸化ガリウムを主成分として含んでいる。前記結晶が混晶であってもよい。前記半導体装置１００は、反転チャネル領域２ａに接触する位置に、酸化膜２ｂを有している。
　図３は、本発明の半導体装置の第２態様を示す断面図である。半導体装置２００は、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜２を有しており、酸化物半導体膜２は反転チャネル領域２ａを含んでいる。前記結晶はコランダム構造を有している。さらに、半導体装置２００は、第１の半導体領域１ａと第２の半導体領域１ｂとを有している。本実施態様では、図１で示すように、反転チャネル領域２ａが、平面視で、第１の半導体領域１ａと第２の半導体領域１ｂとの間に位置している。半導体装置２００に電圧を印加すると、酸化物半導体膜２の反転チャネル領域が反転することで、第１の半導体領域１ａと第２の半導体領域１ｂとが通電する。また、本実施態様において、第１の半導体領域１ａと第２の半導体領域１ｂとは、酸化物半導体膜２内に位置しており、第１の半導体領域１ａの上面と、第２の半導体領域１ｂの上面と、反転チャネル領域２ａの上面とが面一になるように、酸化物半導体膜２内に配置されている。半導体装置２００の第１面側２００ａにおいて、第１の半導体領域１ａと、反転チャネル領域２ａとを含む酸化物半導体膜２と、第２の半導体領域１ｂとが、平坦面を構成することで、電極の配置を含めた設計が容易となり、半導体装置の薄型化にもつながる。なお、以下に示すように、酸化物半導体膜２が、反転チャネル領域２ａ２に接触して設けられる酸化膜２ｂを有する場合には、第１の半導体領域１ａと、反転チャネル領域２ａを含む酸化物半導体膜２と、第２の半導体領域１ｂとが平坦面を有する場合に含まれる。第１の半導体領域１ａと第２の半導体領域１ｂは、酸化物半導体膜２に埋め込まれていてもよいし、イオン注入により酸化物半導体膜２内に配置してもよい。また、本実施態様における酸化物半導体膜２はｐ型半導体膜であり、第１の半導体領域１ａと第２の半導体領域１ｂはｎ型である。前記酸化物半導体膜２がｐ型ドーパントを含んでいてもよい。さらに、半導体装置２００は、反転チャネル領域２ａ上に配置される酸化膜２ｂを有していてもよい。本発明の実施態様において、酸化膜２ｂが、コランダム構造が属する三方晶系に属する結晶構造を有しているのも好ましい。酸化膜２ｂは、周期律表第１５族の元素の少なくとも1つを含んでおり、リンを含むのが好ましい。また、別の実施態様として、酸化膜２ｂは、さらに周期律表第１３族の元素の少なくとも1つを含んでいてもよく、導体装置２００は、第１の半導体領域１ａと電気的に接続される第１の電極５ｂと、第２の半導体領域１ｂと電気的に接続される第２の電極５ｃとを有している。さらに、半導体装置２００は、第１の電極５ｂと第２の電極５ｃの間で、反転チャネル領域２ａから絶縁膜４ａによって離間された第３の電極５ａを有している。また、図面で示すように、第１の電極５ｂと、第２の電極５ｃと、第３の電極５ａとが、半導体装置２００の第１面側２００ａに配置されている。詳細には、半導体装置２００は、反転チャネル領域２ａ上の酸化膜２ｂの上に配置された絶縁膜４ａを有し、第３の電極５ａは絶縁膜４ａ上に配置されている。また、半導体装置２００において、第１の電極５ｂと第１の半導体領域１ａとは電気的に接続されているが、第１の電極５ｂと第１の半導体領域１ａとの間に部分的に位置する絶縁膜４ｂを有していてもよい。また、第２の電極５ｃと第２の半導体領域１ｂとは電気的に接続されているが、第２の電極５ｃと第２の半導体領域１ｂとの間にも部分的に位置する絶縁膜４ｂを有していてもよい。さらに、半導体装置２００は、半導体装置２００の第２面側２００ｂ、すなわち酸化物半導体膜２の下面側に、別の層を有していてもよく、図３で示すように、基板９を有していてもよい。また、図１で示すように、前記第１の半導体領域１ａが、平面視で、第１の電極５ｂとオーバーラップする部分と、第３の電極５ａとにオーバーラップする部分とを有している。また、第２の半導体領域１ｂが、平面視で、第２の電極５ｃとオーバーラップする部分と、第３の電極５ａとにオーバーラップする部分とを有している。本実施態様において、第３の電極５ａに、第１の電極５ｂに対して正の電圧が印加されると、酸化物半導体膜２の反転チャネル領域２ａがｐ型からｎ型に反転してｎ型のチャネル層が形成されて、第１の半導体領域１ａと第２の半導体領域１ｂとが導通し、電子がソース電極からドレイン電極に流れる。また、第３の電極５ｂの電圧をゼロにすることにより、反転チャネル領域に２ａにチャネル層ができなくなり、ターンオフとなる。本実施態様において、例えば、第１の電極５ｂがソース電極、第２の電極５ｃがドレイン電極、第３の電極５ａがゲート電極であってもよい。この場合、絶縁膜４ａはゲート絶縁膜であり、絶縁膜４ｂはフィールド絶縁膜である。
　図４は、本発明の半導体装置の一例として、半導体装置の模式的な上面図の一部を示しているが、半導体装置の電極の数、形状、および配置については、適宜選択可能である。
　図５は、本発明の半導体装置の第３態様を示す断面図であって、例えば、図４のＢ－Ｂ断面図である。半導体装置３００は、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜２を有している。酸化ガリウムを含む結晶は混晶であってもよい。前記結晶がコランダム構造を有している。本実施態様において、第１の半導体領域１ａと第２の半導体領域１ｂとが、酸化物半導体膜２上に配置されている。本実施態様において、反転チャネル領域２ａは、平面視で、第１の半導体領域１ａと第２の半導体領域１ｂとの間に位置しており、さらに、反転チャネル領域２ａと第２の半導体領域１ｂとの間に第３の半導体領域６としてｎ－型半導体層が配置されていてもよい。反転チャネル領域２ａと第２の半導体領域１ｂとの間に第３の半導体領域６を配置することで、酸化物半導体膜２および半導体装置３００の高耐圧化を図ることができる。さらに、半導体装置３００は、別の層を有していてもよい。例えば、半導体装置３００は、図５で示すように、酸化物半導体装置３００の第２面側３００ｂに絶縁層を有していてもよく、第１面側３００ａにさらに別の層を有していてもよい。
　図６は、本発明の第４の態様を示す断面図であって、例えば、図４のＢ－Ｂ断面図である。半導体装置４００は、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜２を有しており、酸化物半導体膜２は反転チャネル領域２ａを含んでいる。前記結晶がコランダム構造を有している。さらに、半導体装置４００は、第１の半導体領域１ａと第２の半導体領域１ｂとを有している。本実施態様では、反転チャネル領域２ａが、平面視で、第１の半導体領域１ａと第２の半導体領域１ｂとの間に位置している。また、第１の半導体領域１ａの上面と第２の半導体領域１ｂの上面は、酸化物半導体膜２内に埋設されており、酸化物半導体膜１ａの上面の少なくとも一部と面一になるように、酸化物半導体膜２内に配置されていてもよい。この場合の酸化物半導体膜２の上面が酸化膜２ｂを含んだ上面であってもよい。さらに、酸化物半導体膜２の反転チャネル領域２ａと第２の半導体領域１ｂとの間にｎ－型半導体層６が配置されていてもよく、本実施態様の半導体装置は、薄型化だけでなく高耐圧化も期待できる構造を示している。半導体装置は、さらに基板９と、基板９上に配置された金属酸化物膜３とを有している。金属酸化物膜３は、酸化ガリウムを含み、主成分として酸化ガリウムを含んでいてもよい。金属酸化物膜３は、酸化物半導体膜２よりも高抵抗の膜であるのが好ましい。　
　図７は、本発明の第５の態様を示す半導体装置の部分断面図である。半導体装置５００は、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜２を有しており、酸化物半導体膜２は反転チャネル領域２ａを含んでいる。さらに、半導体装置５００は、第１の半導体領域１ａと第２の半導体領域１ｂとを有している。本実施態様では、反転チャネル領域２ａが、平面視で、第１の半導体領域１ａと第２の半導体領域１ｂとの間に位置している。また、第１の半導体領域１ａと第２の半導体領域１ｂは、酸化物半導体膜２上に配置されている。半導体装置は、さらに基板９と、基板９上に配置された金属酸化物膜３とを有している。金属酸化物膜３は、酸化ガリウムを含み、主成分として酸化ガリウムを含んでいてもよい。金属酸化物膜３は、酸化物半導体膜２よりも高抵抗の膜であるのが好ましい。図７の半導体装置はＭＯＳＦＥＴであり、詳細には横型のＭＯＳＦＥＴであり、酸化物半導体膜２がｐ型半導体膜であって、酸化物半導体膜２内に設けられており、かつ表面にリンを含む酸化膜２ｂが形成されている反転チャネル領域２ａを有している。本実施態様において、第１の半導体領域１ａはｎ＋型半導体層（ｎ＋型ソース層）である。また、第２の半導体領域１ｂはｎ＋型半導体層（ｎ＋型ドレイン層）である。第１の電極５ｂはソース電極であり、第２の電極５ｃはドレイン電極で、第３の電極５ａはゲート電極である。
　図１１は、本発明の半導体装置の一例として、縦型半導体装置の第１面側６００ａの第１の電極５ｂと第１の電極５ｂ下の絶縁層４ａの一部を取り除いた第１面側６００ａからの部分透視図（６００ａ’）と、半導体装置６００の部分断面図（６００ｃ）を示す図である。なお、見やすさを重視して、第１面側６００ａからの部分透視図６００ａ’には、第２面側６００ｂに位置する第２の半導体領域１ｂと第２の電極５ｃは含めていないが、部分断面図６００ｃには第１の電極５ｂと絶縁層４ａと、第２の半導体領域１ｂと第２の電極５ｃを含めて表示されている。本実施態様の半導体装置６００は、半導体装置６００の第１面側６００ａと第２面側６００ｂに電極を配置した縦型のデバイス構造を示している。半導体装置６００は、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜２を有し、前記酸化物半導体膜２は酸化膜２ｂを有し、酸化膜２ｂに接触する位置に反転チャネル領域２ａを含んでいる。さらに、半導体装置６００は、酸化物半導体膜２の第１面側に配置されている第１の電極５ｂと、酸化物半導体膜２の第２面側に配置されている第２の電極５ｃと、酸化物半導体膜２の第１面側に位置して、断面視で、第１の電極５ｂと第２の電極５ｃとの間に少なくとも部分的に位置する第３の電極５ａとを有している。なお、第３の電極５ａは、図１１の６００ｃで示すように、絶縁膜４ａを介して第１の電極５ｂから離間されており、第２の電極５ｃからも、図示されたように複数の層を介して離間された位置にある。本実施態様における半導体装置は、縦型のＭＯＳＦＥＴとして用いることができる。例えば、酸化物半導体膜２がｐ型半導体膜であって、かつ表面にリンを含む酸化膜２ｂが配置されている反転チャネル領域２ａを有している場合、第１の電極５ｂはソース電極で、第２の電極５ｃはドレイン電極で、第３の電極５ａはゲート電極である。さらに半導体装置６００は、酸化物半導体膜２に埋設された第１の半導体領域１ａと、酸化物半導体膜２の少なくとも一部が埋設された第３の半導体領域６、第３の半導体領域６の第２面に接触して第２の半導体領域１ｂ、第２の半導体領域１ｂに接触して第２の電極５ｃが配置されている。なお、５０ｂは、第１の電極のコンタクト面を示し、酸化物半導体膜２と、酸化物半導体膜２に埋設された第１の半導体領域１ａとに部分的に接触している。第２の電極５ｃは、半導体装置６００の第２面側６００ｂに位置している。本実施態様において、第１の半導体領域１ａはｎ＋型半導体層（ｎ＋型ソース層）である。また、第２の半導体領域１ｂはｎ＋型半導体層（ｎ＋型ドレイン層）である。本実施態様においても、酸化物半導体膜２がｐ型半導体膜であって、酸化物半導体膜２内に設けられており、反転チャネル領域２ａに接触して、かつ第３の電極５ａ（ゲート電極）に近い位置にリンを含む酸化膜２ｂが形成されている。この構造により、ゲートリーク電流をより効果的に抑制することができる。ゲートリーク電流が抑制されれば、ゲートリーク電流によって反転チャネル領域ができにくい問題が解消でき、より優れた半導体特性を持つ半導体装置６００を得ることができる。また、第６実施態様のように、第１の電極（ソース電極）を半導体装置の第１面側６００ａに、第２の電極（ドレイン電極）を第２面側６００ｂに配置して半導体装置を縦型にすることで、半導体装置の一方の側（第１面側６００ａまたは第２面側６００ｂ）に第１の電極（ソース電極）および第２の電極（ドレイン電極）を配置した横型の半導体装置に比べて、半導体装置の小型化を図ることができる。さらに、縦型の半導体装置は、ダイオードを含む縦型デバイスと組み合わせて用いる場合、同じ縦型のデバイスであることから容易に回路設計ができる。
　酸化ガリウムを含有する結晶を含む酸化物半導体膜および／またはコランダム構造を有する結晶を含む酸化物半導体膜は、エピタキシャル結晶成長の方法を用いて成膜することにより得ることができる。前記エピタキシャル結晶成長の方法は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。前記エピタキシャル結晶成長の方法としては、例えば、ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ）法、ＭＯＶＰＥ（Ｍｅｔａｌｏｒｇａｎｉｃ　Ｖａｐｏｒ－ｐｈａｓｅ　ｅｐｉｔａｘｙ）法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）
法、ＨＶＰＥ（Ｈｙｄｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）法またはパルス成長法などが挙げられる。本発明の実施態様においては、前記エピタキシャル結晶成長により酸化物半導体膜を形成する場合、ミストＣＶＤ法またはミスト・エピタキシー法を用いるのが好ましい。
　本発明においては、前記成膜を、金属を含む原料溶液を霧化し（霧化工程）、液滴を浮遊させ霧化液滴を得て、得られた霧化液滴をキャリアガスでもって前記基体近傍まで搬送し（搬送工程）、ついで、前記霧化液滴を熱反応させること（成膜工程）により行うのが好ましい。
（原料溶液）
　原料溶液は、成膜原料として金属を含んでおり、霧化可能であれば特に限定されず、無機材料を含んでいてもよいし、有機材料を含んでいてもよい。前記金属は、金属単体であっても、金属化合物であってもよく、本発明の目的を阻害しない限り特に限定されないが、ガリウム（Ｇａ）、イリジウム（Ｉｒ）、インジウム（Ｉｎ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、亜鉛（Ｚｎ）、鉛（Ｐｂ）、レニウム（Ｒｅ）、チタン（Ｔｉ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）およびジルコニウム（Ｚｒ）から選ばれる１種または２種以上の金属などが挙げられるが、本発明においては、前記金属が、少なくとも周期律表第４周期～第６周期の１種または２種以上の金属を含むのが好ましく、少なくともガリウム、インジウム、アルミニウム、ロジウムまたはイリジウムを含むのがより好ましく、少なくともガリウムを含むのが最も好ましい。このような好ましい金属を用いることにより、半導体装置等により好適に用いることができるエピタキシャル膜を成膜することができる。
　本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
　前記原料溶液の溶媒は、本発明の目的を阻害しない限り特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましい。
　また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合してもよい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられる。前記酸化剤としては、例えば、過酸化水素（Ｈ２Ｏ２）、過酸化ナトリウム（Ｎａ２Ｏ２）、過酸化バリウム（ＢａＯ２）、過酸化ベンゾイル（Ｃ６Ｈ５ＣＯ）２Ｏ２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。前記添加剤の配合割合は、特に限定されないが、好ましくは、原料溶液に対し、０．００１体積％～５０体積％であり、より好ましくは、０．０１体積％～３０体積％である。
　前記原料溶液には、ドーパントが含まれていてもよい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、上記したｎ型ドーパントまたはｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。
（霧化工程）
　前記霧化工程は、金属を含む原料溶液を調整し、前記原料溶液を霧化し、霧化した液滴を浮遊させ、霧化液滴を発生させる。前記金属の配合割合は、特に限定されないが、原料溶液全体に対して、０．０００１ｍｏｌ／Ｌ～２０ｍｏｌ／Ｌが好ましい。霧化方法は、前記原料溶液を霧化できさえすれば特に限定されず、公知の霧化方法であってよいが、本発明においては、超音波振動を用いる霧化方法であるのが好ましい。本発明で用いられるミストは、空中に浮遊するものであり、例えば、スプレーのように吹き付けるのではなく、初速度がゼロで、空間に浮かびガスとして搬送することが可能なミストであるのがより好ましい。ミストの液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１～１０μｍである。
（搬送工程）
　前記搬送工程では、前記キャリアガスによって前記霧化液滴を前記基体へ搬送する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、不活性ガス（例えば窒素やアルゴン等）、または還元ガス（水素ガスやフォーミングガス等）などが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、前記搬送を供給律速となるような流量が好ましく、より具体的には１ＬＰＭ以下が好ましく、０．１～１ＬＰＭがより好ましい。
（成膜工程）
　成膜工程では、前記霧化液滴を反応させて、前記基体上に成膜する。前記反応は、前記霧化液滴から膜が形成される反応であれば特に限定されないが、本発明においては、熱反応が好ましい。前記熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、原料溶液の溶媒の蒸発温度以上の温度で行うが、高すぎない温度以下が好ましく、６５０℃以下がより好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが蒸発温度の計算がより簡単になり、設備等も簡素化できる等の点で好ましい。また、膜厚は成膜時間を調整することにより、設定することができる。
（基体）
　前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
　前記基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。
　基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、コランダム構造を有する結晶を少なくとも表面に有する基板であればよく、コランダム構造を有する結晶の例として、α－Ａｌ２Ｏ３、α－Ｇａ２Ｏ３、および少なくともガリウムを含みコランダム構造を有する混晶が挙げられる。コランダム構造を有する基板としては、α－Ａｌ２Ｏ３（サファイア基板）またはα－Ｇａ２Ｏ３基板が好適に挙げられ、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板や、α型酸化ガリウム基板（ａ面、ｍ面またはｒ面）などがより好適な例として挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ２Ｏ３基板、又はＧａ２Ｏ３とＡｌ２Ｏ３とを含みＡｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。
　本発明においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃～６５０℃であり、好ましくは３５０℃～５５０℃である。また、アニールの処理時間は、通常、１分間～４８時間であり、好ましくは１０分間～２４時間であり、より好ましくは３０分間～１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよいが、好ましくは非酸素雰囲気下であり、より好ましくは窒素雰囲気下である。
　また、本発明においては、前記基体上に、直接、前記半導体膜を設けてもよいし、バッファ層（緩衝層）や応力緩和層等の他の層を介して前記半導体膜を設けてもよい。各層の形成方法は、特に限定されず、公知の方法であってよいが、本発明においては、ミストＣＶＤ法またはミスト・エピタキシー法が好ましい。
　以下、図面を用いて、前記ミストＣＶＤ法またはミスト・エピタキシー法に好適に用いられる成膜装置１９を説明する。図１５の成膜装置１９は、キャリアガスを供給するキャリアガス源２２ａと、キャリアガス源２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）源２２ｂと、キャリアガス（希釈）源２２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、成膜室３０と、ミスト発生源２４から成膜室３０までをつなぐ石英製の供給管２７と、成膜室３０内に設置されたホットプレート（ヒーター）２８とを備えている。ホットプレート２８上には、基板２０が設置されている。
　そして、図１５に示すとおり、原料溶液２４ａをミスト発生源２４内に収容する。次に、基板２０を用いて、ホットプレート２８上に設置し、ホットプレート２８を作動させて成膜室３０内の温度を昇温させる。次に、流量調節弁２３（２３ａ、２３ｂ）を開いてキャリアガス源２２（２２ａ、２２ｂ）からキャリアガスを成膜室３０内に供給し、成膜室３０の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量と、キャリアガス（希釈）の流量とをそれぞれ調節する。次に、超音波振動子２６を振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて霧化液滴２４ｂを生成する。この霧化液滴２４ｂが、キャリアガスによって成膜室３０内に導入され、基板２０まで搬送され、そして、大気圧下、成膜室３０内で霧化液滴２４ｂが熱反応して、基板２０上に膜が形成する。
　本発明においては、前記成膜工程にて得られた膜を、そのまま半導体装置に用いてもよいし、前記基体等から剥離する等の公知の方法を用いた後に半導体装置に用いてもよい。
　また、本発明において好ましく用いられるｐ型半導体膜である前記酸化物半導体膜は、例えば、金属を含む原料溶液にｐ型ドーパントと臭化水素酸とを加え、ミストＣＶＤ法により得ることができる。ここで、添加剤として臭化水素酸を前記原料溶液に加えることが肝要である。なお、前記ミストＣＶＤ法の各工程ならびに各方法および各条件については、上記した霧化・液滴化工程、搬送工程および成膜工程ならびに各方法および各条件等と同様であってよい。このようにして得られたｐ型半導体膜は、ｎ型半導体とのｐｎ接合も良好であり、前記反転チャネル領域に好適に用いることができる。
　前記反転チャネル領域は、通常、異なるタイプの導電性を示す半導体領域の間に設けられる。例えば、前記反転チャネル領域が、ｐ型半導体層内に設けられる場合には、通常、ｎ型半導体からなる半導体領域の間のｐ型半導体層内に設けられ、また、前記反転チャネル領域が、ｎ型半導体層内に設けられる場合には、通常、ｐ型半導体からなる半導体領域の間のｎ型半導体層内に設けられる。なお、各半導体領域の形成方法は、前記の酸化物半導体膜の形成方法と同様であってよい。
　また、本発明においては、前記反転チャネル領域上に、周期律表第１５族の少なくとも１種の元素を含む酸化膜が積層されているのが好ましい。前記元素としては、例えば、窒素（Ｎ）、リン（Ｐ）などが挙げられるが、本発明においては、窒素（Ｎ）またはリン（Ｐ）が好ましく、リン（Ｐ）がより好ましい。例えば、ゲート絶縁膜と前記反転チャネル領域との間に、リンを少なくとも含む酸化膜を前記反転チャネル領域上に積層することにより、水素の酸化物半導体膜への拡散を防止することができ、さらに界面準位を下げることもできるので、半導体装置、とりわけワイドバンドギャップ半導体の半導体装置に対し、より優れた半導体特性を与えることができる。なお、本発明においては、前記酸化膜が、周期律表第１５族の少なくとも１種の前記元素および周期律表第１３族の１種または２種以上の金属を少なくとも含むのがより好ましい。前記金属としては、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などが挙げられるが、中でも、Ｇａおよび／またはＡｌが好ましく、Ｇａがより好ましい。また、前記酸化膜は、薄膜であるのが好ましく、膜厚１００ｎｍ以下であるのがより好ましく、膜厚５０ｎｍ以下であるのが最も好ましい。このような酸化膜を積層することにより、ゲートリーク電流をより効果的に抑制することができ、半導体特性をより優れたものにすることができる。すなわち、この膜によればゲートリーク等によって反転チャネル層が形成できない問題が容易に解消できる。前記酸化膜の形成方法としては、例えば公知の方法が挙げられる。より具体的には例えば、ドライ法やウェット法などが挙げられるが、リン酸等による前記反転チャネル領域上への表面処理であるのが好ましい。
　また、本発明においては、前記反転チャネル領域および前記酸化膜上に、所望によりゲート絶縁膜を介して、ゲート電極が設けられているのが好ましい。前記ゲート絶縁膜は本発明の目的を阻害しない限り特に限定されず、公知の絶縁膜であってよい。前記ゲート絶縁膜としては、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ４、ＡｌＮ、Ｈｆ２Ｏ３、ＳｉＮ、ＳｉＯＮ、ＭｇＯ、ＧｄＯ、リンを少なくとも含む酸化膜等の酸化膜が好適な例として挙げられる。前記ゲート絶縁膜の形成方法は、公知の方法であってよく、このような公知の形成方法としては、例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）、ＰＬＤ（Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）等の公知の方法が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等の塗布方法が挙げられる。
　前記ゲート電極は、公知のゲート電極であってよく、かかる電極材料も導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明においては、前記電極材料が金属であるのが好ましい。前記金属としては、特に限定されないが、好適には例えば、周期律表第４族～第１１族から選ばれる少なくとも１種の金属などが挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられるが、中でもＴｉが好ましい。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）等から選ばれる１種または２種以上の金属などが挙げられるが、本発明においては、よりスイッチング特性等の半導体特性がより良好なものとなるのでＣｒが好ましい。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられるが、中でもＰｔが好ましい。周期律表第１１族の金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。前記ゲート電極の形成方法としては、例えば公知の方法などが挙げられ、より具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等の公知の方法が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。
　なお、本発明においては、ゲート電極だけでなく、通常、ソース電極およびドレイン電極を備えるが、前記ソース電極およびドレイン電極はいずれも、前記ゲート電極と同様に、それぞれ公知の電極であってよく、電極形成方法もそれぞれ公知の方法であってよい。
　前記半導体装置は、とりわけ、パワーデバイスに有用である。前記半導体装置としては、例えば、トランジスタなどが挙げられるが、中でもＭＯＳＦＥＴが好ましい。
　本発明の半導体装置は、上記した事項に加え、さらに公知の方法を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の方法を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図１２は、複数の前記電源装置１７１、１７２と制御回路１７３を用いて構成された電源システム１７０を示す。前記電源システム１７０は、図１３に示すように、電子回路１８１と電源システム１８２とを組み合わせてシステム装置１８０に用いることができる。なお、電源装置の電源回路図の一例を図１４に示す。図１４は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ１９２（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランス１９３で絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ～Ｂ’）で整流後、ＤＣＬ１９５（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器１９７で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路１９６でインバータ１９２及び整流ＭＯＳＦＥＴ１９４を制御する。
　また、例えば、水素の拡散を防止したい導電性膜や絶縁性膜上に、例えば公知の方法を用いて、前記水素拡散防止膜を設けることにより、コンデンサ、センサー、キャパシター、電池、表示素子または記録素子等の電気化学素子に好適に用いられる。このようにして前記水素拡散防止膜が用いられた電子機器やシステムは、水素の拡散による問題が容易に工業的有利に解消され得る。
（実施例１）図７に示されるＭＯＳＦＥＴの作製
１．ｐ型半導体層の形成
１－１．成膜装置
　図１５の成膜装置１９を用いた。
１－２．原料溶液の作製
　０．１Ｍ臭化ガリウム水溶液に臭化水素酸を体積比で２０％含有させ、さらにＭｇを１体積％の割合で加え、これを原料溶液とした。
１－３．成膜準備
　上記１－２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、基板２０として、表面にノンドープのα－Ｇａ２Ｏ３膜が形成されているサファイア基板をサセプタ２１上に設置し、ヒーター２８を作動させて成膜室３０内の温度を５２０℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給装置２２ａ、キャリアガス（希釈）供給装置２２ｂからキャリアガスを成膜室３０内に供給し、成膜室３０の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を１ＬＰＭに、キャリアガス（希釈）の流量を１ＬＰＭにそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
１－４．半導体膜形成
　次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを霧化させてミストを生成した。このミストが、キャリアガスによって成膜室３０内に導入され、大気圧下、５２０℃にて、成膜室３０内でミストが反応して、基板２０上に半導体膜が形成された。なお、膜厚は０．６μｍであり、成膜時間は１５分間であった。
１－５．評価
　ＸＲＤ回折装置を用いて、上記１－４．にて得られた膜の相の同定を行ったところ、得られた膜はα－Ｇａ２０３であった。
２．ｎ＋型半導体領域の形成
　０．１Ｍ臭化ガリウム水溶液に体積比で臭化水素酸１０％および臭化スズ８％をそれぞれ含有させ、これを原料溶液としたこと、ならびに成膜温度を５８０℃および成膜時間を５分間としたこと以外、上記１．と同様にして、上記１．で得られたｐ型半導体層上にｎ＋型半導体膜を成膜した。得られた膜につき、ＸＲＤ回折装置を用いて、膜の相の同定を行ったところ、得られた膜はα－Ｇａ２０３であった。
３．絶縁膜および各電極の形成
　ゲート部に対応する領域のｎ＋型半導体層（１ａと１ｂとの間）をリン酸でエッチングし、さらに、半導体膜上にリンを少なくとも含む酸化膜が形成されるようにリン酸で処理した後、スパッタにてＳｉＯ２を成膜した。また、フォトリソグラフィー、エッチング処理、電子ビーム蒸着処理等に付し、図７の部分断面図に示すとおり、ＭＯＳＦＥＴを作製した。なお、電極にはいずれもＴｉを用いた。また、得られたＭＯＳＦＥＴにつき、参考までに上面からみた写真を図８に示す。
（評価）
　得られたＭＯＳＦＥＴにつき、ＩＶ測定を実施した。ＩＶ測定結果を図９に示す。図９から明らかなとおり、反転チャネル層が形成され、酸化ガリウム半導体のＭＯＳＦＥＴがトランジスタとして良好に動作することが世界で初めて実証された。そして、得られたＩＶ特性から求められたゲート電圧閾値電圧は、７．９Ｖであった。
　なお、上記３．において、リンを少なくとも含む酸化膜がｐ型半導体層とゲート絶縁膜（ＳｉＯ２膜）との間に形成されているのかどうかにつき、ＳＩＭＳ測定で実施して確認した。ＳＩＭＳ測定結果を図１０に示す。図１０から、ｐ型半導体層とゲート絶縁膜との間にリンを含む酸化膜が形成されており、さらには、ゲート絶縁膜の水素のｐ型半導体層への拡散を良好に防いでいることがわかる。すなわち、ｐ型半導体層とゲート絶縁膜との間にリンを含む酸化膜を配置すると、水素拡散防止膜として有用である。
　本発明の半導体装置は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。
　　１ａ　第１の半導体領域
　　１ｂ　第２の半導体領域
　　２　　酸化物半導体膜
　　２ａ　反転チャネル領域
　　２ｂ　酸化膜　
　　２ｃ　酸化物半導体膜の第２面　
　　３　　金属酸化物膜
　　４ａ　絶縁膜
　　５ａ　第３の電極
　　５ｂ　第１の電極
　　５ｃ　第２の電極
　　６　　第３の半導体領域
　　９　　基板
　１９　　成膜装置
　２０　　基板
　２１　　サセプタ
　２２ａ　キャリアガス供給装置
　２２ｂ　キャリアガス（希釈）供給装置
　２３ａ　流量調節弁
　２３ｂ　流量調節弁
　２４　　ミスト発生源
　２４ａ　原料溶液
　２５　　容器
　２５ａ　水
　２６　　超音波振動子
　２７　　供給管
　２８　　ヒーター
　２９　　排気口
５０ｂ　第１の電極のコンタクト面
　１００　半導体装置
　１７０　電源システム
　１７１　電源装置
　１７２　電源装置
　１７３　制御回路
　１８０　システム装置
　１８１　電子回路
　１８２　電源システム
　１９２　インバータ
　１９３　トランス
１９４　ＭＯＳＦＥＴ
１９５　ＤＣＬ
１９６　ＰＷＭ制御回路
１９７　電圧比較器
　２００　半導体装置
　３００　半導体装置
　４００　半導体装置
　５００　半導体装置
　６００　半導体装置

 

Claims (40)

  1. 　酸化ガリウムまたはその混晶を主成分として含む酸化物半導体膜上に、周期律表第１５族の少なくとも１種の元素を含む酸化膜が積層されていることを特徴とする積層構造体。
  2. 　前記元素がリンである請求項１記載の積層構造体。
  3. 　前記酸化膜が、さらに、周期律表第１３族の１種または２種以上の金属を含む請求項１または２に記載の積層構造体。
  4. 　前記金属が、ガリウムである請求項３記載の積層構造体。
  5. 　前記酸化膜が不動態皮膜である請求項１～４のいずれかに記載の積層構造体。
  6. 　前記酸化膜の膜厚が１００ｎｍ以下である請求項１～５のいずれかに記載の積層構造体。
  7. 　前記酸化膜上に、さらに絶縁膜が積層されている請求項１～６のいずれかに記載の積層構造体。
  8. 　前記絶縁膜が、ゲート絶縁膜である請求項７記載の積層構造体。
  9. 　前記酸化ガリウムまたはその混晶が、コランダム構造を有する請求項１～８のいずれかに記載の積層構造体。
  10. 　前記酸化物半導体膜が、ｐ型半導体膜である請求項１～９のいずれかに記載の積層構造体。
  11. 　コランダム構造を有する酸化物半導体膜上に、周期律表第１５族の少なくとも１種の元素を含む酸化膜が積層されていることを特徴とする積層構造体。
  12. 　前記元素がリンである請求項１１記載の積層構造体。
  13. 　前記酸化膜が、さらに、周期律表第１３族の１種または２種以上の金属を含む請求項１１または１２に記載の積層構造体。
  14. 　前記金属が、ガリウムである請求項１３記載の積層構造体。
  15. 　前記酸化膜が不動態皮膜である請求項１１～１４のいずれかに記載の積層構造体。
  16. 　前記酸化膜の膜厚が１００ｎｍ以下である請求項１１～１５のいずれかに記載の積層構造体。
  17. 　前記酸化膜上に、さらに絶縁膜が積層されている請求項１１～１６のいずれかに記載の積層構造体。
  18. 　前記絶縁膜が、ゲート絶縁膜である請求項１７記載の積層構造体。
  19. 　前記酸化物半導体膜が、酸化ガリウムまたはその混晶を主成分として含む請求項１１～１８のいずれかに記載の積層構造体。
  20. 　前記酸化物半導体膜が、ｐ型半導体膜である請求項１１～１９のいずれかに記載の積層構造体。
  21. 　水素拡散を防止する水素拡散防止膜であって、周期律表第１５族の少なくとも１種の元素を含む酸化膜であることを特徴とする水素拡散防止膜。
  22. 　前記元素がリンである請求項２１記載の積層構造体。
  23. 　前記酸化膜が、さらに、周期律表第１３族の１種または２種以上の金属を含む請求項２１または２２に記載の水素拡散防止膜。
  24. 　前記金属が、ガリウムである請求項２３記載の水素拡散防止膜。
  25. 　前記酸化膜の膜厚が１００ｎｍ以下である請求項２１～２４のいずれかに記載の水素拡散防止膜。
  26. 　半導体層上に請求項２１～２５のいずれかに記載の水素拡散防止膜が積層されている積層構造体。
  27. 　前記半導体層がｐ型半導体層である請求項２６記載の積層構造体。
  28. 　前記半導体層が酸化物半導体膜からなる請求項２６または２７に記載の積層構造体。
  29. 　前記酸化物半導体膜が酸化ガリウムまたはその混晶を主成分として含む請求項２８記載の積層構造体。
  30. 　前記酸化物半導体膜がコランダム構造を有する請求項２８または２９に記載の積層構造体。
  31. 　前記水素拡散防止膜上に絶縁膜が積層されている請求項２６～３０のいずれかに記載の積層構造体。
  32. 　前記絶縁膜が、ゲート絶縁膜である請求項３１記載の積層構造体。
  33. 　請求項１～２０および２６～３２のいずれかに記載の積層構造体または請求項２１～２５のいずれかに記載の水素拡散防止膜を含む半導体装置。
  34. 　ＭＯＳＦＥＴである請求項３３記載の半導体装置。
  35. 　パワーデバイスである請求項３３または３４に記載の半導体装置。
  36. 　半導体装置を備える半導体システムであって、前記半導体装置が、請求項３３～３５のいずれかに記載の半導体装置である半導体システム。
  37. 　請求項１～２０および２６～３２のいずれかに記載の積層構造体または請求項２１～２５のいずれかに記載の水素拡散防止膜を含む電気化学素子。
  38. 　コンデンサ、センサー、キャパシター、電池、表示素子または記録素子である請求項３７記載の電気化学素子。
  39. 　請求項３７または３８に記載の電気化学素子を含む電子機器。
  40. 　請求項３９記載の電子機器を含むシステム。
     
PCT/JP2019/027443 2018-07-12 2019-07-11 積層構造体、積層構造体を含む半導体装置および半導体システム WO2020013261A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980046420.4A CN112424945A (zh) 2018-07-12 2019-07-11 层叠结构体、包含层叠结构体的半导体装置及半导体系统
JP2020530247A JP7462143B2 (ja) 2018-07-12 2019-07-11 積層構造体、積層構造体を含む半導体装置および半導体システム
US17/258,875 US20210328026A1 (en) 2018-07-12 2019-07-11 Layered structure, semiconductor device including layered structure, and semiconductor system

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018132760 2018-07-12
JP2018-132764 2018-07-12
JP2018-132760 2018-07-12
JP2018132764 2018-07-12
JP2018-132759 2018-07-12
JP2018132759 2018-07-12

Publications (1)

Publication Number Publication Date
WO2020013261A1 true WO2020013261A1 (ja) 2020-01-16

Family

ID=69142646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/027443 WO2020013261A1 (ja) 2018-07-12 2019-07-11 積層構造体、積層構造体を含む半導体装置および半導体システム

Country Status (4)

Country Link
US (1) US20210328026A1 (ja)
JP (1) JP7462143B2 (ja)
CN (1) CN112424945A (ja)
WO (1) WO2020013261A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021166917A1 (ja) * 2020-02-18 2021-08-26 株式会社Flosfia 半導体装置および結晶成長方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190074288A (ko) * 2016-11-07 2019-06-27 가부시키가이샤 플로스피아 결정성 산화물 반도체막 및 반도체 장치
CN115053355A (zh) * 2020-02-07 2022-09-13 株式会社Flosfia 半导体元件和半导体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190716A (ja) * 2004-12-28 2006-07-20 Seiko Epson Corp 強誘電体メモリ素子およびその製造方法
JP2010171137A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
WO2013035842A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP2015228495A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体、半導体装置
WO2016031633A1 (ja) * 2014-08-29 2016-03-03 株式会社タムラ製作所 半導体素子及び結晶積層構造体
JP2017224794A (ja) * 2016-06-17 2017-12-21 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
WO2018004008A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia 酸化物半導体膜及びその製造方法
WO2018043503A1 (ja) * 2016-08-31 2018-03-08 株式会社Flosfia ｐ型酸化物半導体及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443931A (en) * 1982-06-28 1984-04-24 General Electric Company Method of fabricating a semiconductor device with a base region having a deep portion
US4853345A (en) * 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
KR101447638B1 (ko) * 2010-08-26 2014-10-07 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5948581B2 (ja) 2011-09-08 2016-07-06 株式会社Flosfia Ｇａ２Ｏ３系半導体素子
KR102232285B1 (ko) * 2014-07-22 2021-03-24 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190716A (ja) * 2004-12-28 2006-07-20 Seiko Epson Corp 強誘電体メモリ素子およびその製造方法
JP2010171137A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
WO2013035842A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP2015228495A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体、半導体装置
WO2016031633A1 (ja) * 2014-08-29 2016-03-03 株式会社タムラ製作所 半導体素子及び結晶積層構造体
JP2017224794A (ja) * 2016-06-17 2017-12-21 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
WO2018004008A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia 酸化物半導体膜及びその製造方法
WO2018043503A1 (ja) * 2016-08-31 2018-03-08 株式会社Flosfia ｐ型酸化物半導体及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021166917A1 (ja) * 2020-02-18 2021-08-26 株式会社Flosfia 半導体装置および結晶成長方法

Also Published As

Publication number Publication date
JP7462143B2 (ja) 2024-04-05
CN112424945A (zh) 2021-02-26
US20210328026A1 (en) 2021-10-21
TW202018819A (zh) 2020-05-16
JPWO2020013261A1 (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
JP6994183B2 (ja) 酸化物半導体膜及びその製造方法
JP7404594B2 (ja) 半導体装置および半導体装置を含む半導体システム
WO2018043503A1 (ja) ｐ型酸化物半導体及びその製造方法
WO2020013259A1 (ja) 半導体装置および半導体装置を含む半導体システム
WO2020013260A1 (ja) 半導体装置および半導体装置を含む半導体システム
WO2020013244A1 (ja) 半導体装置
JP7462143B2 (ja) 積層構造体、積層構造体を含む半導体装置および半導体システム
WO2021106811A1 (ja) 半導体装置および半導体システム
WO2021106810A1 (ja) 半導体装置および半導体システム
WO2021106809A1 (ja) 半導体装置および半導体装置を有する半導体システム
TWI879736B (zh) 半導體裝置和半導體系統
JP6932904B2 (ja) 半導体装置
JP7539630B2 (ja) 半導体装置および半導体システム
JP2021120973A (ja) 半導体装置および半導体システム
WO2020013243A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19834889

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020530247

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19834889

Country of ref document: EP

Kind code of ref document: A1