[go: up one dir, main page]

JP2006190716A - 強誘電体メモリ素子およびその製造方法 - Google Patents

強誘電体メモリ素子およびその製造方法 Download PDF

Info

Publication number
JP2006190716A
JP2006190716A JP2004381989A JP2004381989A JP2006190716A JP 2006190716 A JP2006190716 A JP 2006190716A JP 2004381989 A JP2004381989 A JP 2004381989A JP 2004381989 A JP2004381989 A JP 2004381989A JP 2006190716 A JP2006190716 A JP 2006190716A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
hydrogen barrier
sample
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004381989A
Other languages
English (en)
Inventor
Hiroaki Tamura
博明 田村
Teruo Tagawa
輝男 田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004381989A priority Critical patent/JP2006190716A/ja
Publication of JP2006190716A publication Critical patent/JP2006190716A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】強誘電体メモリ素子形成プロセスにおいて発生する水素雰囲気および紫外線によって強誘電体がダメージを受け難い強誘電体メモリの素子構造およびその製造方法を提供する。
【解決手段】半導体基板上100に形成された下部電極104、酸化物強誘電体薄膜105および上部電極106で構成される強誘電体キャパシタと、前記強誘電体キャパシタ上に形成する水素バリア膜107を有する強誘電体メモリ素子において、前記水素バリア膜107にアルミニウム、酸素、及び窒素を含有する、AlOxNyの組成式で表される酸化窒化アルミニウムを被覆する。
【選択図】 図10

Description

本発明は強誘電体メモリ素子の製造方法に関する。
強誘電体特有の自発分極を利用した不揮発性メモリ素子(強誘電体メモリ素子)は、その高速書き込み/読み出し、低電圧動作等の特徴から、既存の不揮発性メモリのみならず、SRAM(スタティックRAM)やDRAM等の殆どのメモリに置き換わる可能性を秘めた究極のメモリとして注目されている。強誘電体材料としては数々の候補が挙げられているが、中でもチタン酸ジルコン酸鉛(Pb(Zr,Ti)O3以下PZTと略記)をはじめとするペロブスカイト型酸化物やSrBi2Ta2O9等のビスマス層状化合物が極めて優れた強誘電特性を示すため有望視されている。
一般に上述の酸化物材料をキャパシタ絶縁層として用いる場合、上電極形成後に、各メモリ素子間の電気的絶縁を主目的としてSiO2等の層間絶縁膜で被覆される。その成膜手法としては、段差被覆性に優れるCVD(Chemical Vapor Deposition)法をもちいるのが一般的である。ところがこのような成膜手法をもちいると、反応副生成物として水素が発生する。特に活性化した水素がSiO2及び上電極を透過して強誘電体薄膜まで到達すると、その還元作用によって強誘電体の結晶性が損なわれ、電気特性が著しく劣化してしまう。また、スイッチング素子としてのMOSトランジスタは、素子製造工程で発生するシリコン単結晶中の格子欠陥によって特性が劣化するため、最終段階において水素混合窒素ガス中で熱処理を施す必要がある。ところがこの工程における水素濃度は上述の層間絶縁膜形成時にくらべてさらに高濃度であり、強誘電体薄膜に与えるダメージはより深刻となる。
このような水素による強誘電体キャパシタの還元劣化を防止するため、強誘電体薄膜キャパシタを形成後、これを覆うように保護膜を成膜して水素の侵入を阻止する方法が試みられている。この保護膜は一般的に水素バリア膜と称されている。この保護膜の存在によって、層間絶縁膜形成時の水素雰囲気から強誘電体キャパシタが隔離されるため、電気特性の初期状態からの劣化を防止することができる。
通常水素バリア膜は、強誘電体キャパシタを形成したあと、これを被覆するように成膜するのが一般的である。このことによって、強誘電体キャパシタを、後工程で発生する水素から隔離することが可能となる。水素バリアの材料として多数提案されているが、中でも酸化アルミニウム(AlxOy)は、優れた水素バリア機能を発現することから、実プロセスへの適用が有望視されている。しかしながら、所望の水素バリア機能を得るためには、一般的に数十ナノメートル以上の膜厚が必要となる。ところがアルミナ自身は化学的に極めて安定であるため、例えば強誘電体キャパシタ上部にコンタクトホールを開口する際のエッチング加工が困難になるという問題点を有していた。
水素バリア膜の上には層間絶縁膜を堆積する。材料としてはシリコン酸化膜やシリコン窒化膜をもちいるが、特にシリコン窒化膜は耐湿膜としての機能に優れるため、積極的な活用が検討されている。ところがシリコン窒化膜とアルミナ膜との密着力が比較的弱いため、プロセスを経ることによってアルミナ/シリコン窒化膜界面において、膜剥がれが生じることがしばしば問題点となっていた。
層間絶縁膜や配線材料の堆積、そのエッチングプロセスあるいはマスクとして使用したフォトレジストのアッシング工程など、強誘電体キャパシタがプラズマ雰囲気に暴露される工程がバックエンドプロセスには多数存在する。このようなプラズマの発生に付随して放射される紫外線は、強誘電体のキャパシタ特性に影響を与える。これを防止するためには紫外線に対して、不透明な膜を強誘電体キャパシタ上に被覆する必要が生じる。水素バリアとしてもちいるアルミナ膜は紫外線に対して透明であるため、紫外線の遮蔽膜としては機能しない。紫外線の遮蔽機能を有する別の材料を堆積する必要があり、工程とコストが増加してしまうという問題点があった。
本発明の強誘電体メモリ素子は、従来よりも優れた水素バリア機能を発現する水素バリア膜を強誘電体キャパシタ上に被覆することで、強誘電体キャパシタの後工程における還元劣化が生じ難い素子構造を提供することを目的としている。また、従来よりも優れた水素バリア性能を有する水素バリア膜をもちいることで、水素バリア膜を薄膜化することを目的としている。
また、本発明の強誘電体メモリ素子は、水素バリア膜とその上に堆積されたシリコン窒化膜との密着力を向上させ、水素バリア膜とシリコン窒化膜との界面における膜剥がれが生じ難い素子構造を提供することを目的としている。
また、本発明の強誘電体メモリ素子は、紫外線の遮蔽機能を有する水素バリア膜を強誘電体キャパシタ上に被覆することで、プロセスに起因した水素ダメージと同時に紫外線による強誘電体の劣化が生じ難い素子構造を提供することを目的としている。
また、本発明の強誘電体メモリ素子の製造方法は、水素バリア膜の水素バリア機能を向上させることにより、水素バリア膜を薄膜化することを目的としている。また、本発明の強誘電体メモリ素子の製造方法は、水素バリア膜とこの上に堆積されるシリコン窒化膜との密着性を向上させることを特徴としている。
また、本発明の強誘電体メモリ素子の製造方法は、強誘電体キャパシタの紫外線による特性劣化を防止することを目的としている。
本発明の強誘電体メモリ素子は、1)半導体基板上に形成された下部電極、酸化物強誘電体薄膜および上部電極で構成される強誘電体キャパシタと、2)前記強誘電体キャパシタ上に形成された水素バリア膜とを有する強誘電体メモリ素子において、前記水素バリア膜がアルミニウム、酸素および窒素を含有することを特徴とする。
上記構成によれば、前記水素バリア膜が優れた水素バリア機能を発現するため、前記強誘電体キャパシタを後工程における水素雰囲気から隔離することが可能になるという効果を有する。
本発明の強誘電体メモリ素子は、前記水素バリア膜は、窒素濃度および酸素濃度が膜厚方向に一様な分布であり、AlOxNyの組成式であらわされる酸化窒化アルミニウムであることを特徴とする。
上記構成によれば、前記水素バリア膜の水素バリア機能に膜厚方向のむらがなく、より優れた水素バリア機能が得られるという効果を有する。
本発明の強誘電体メモリ素子の製造方法は、1)半導体基板上に下部電極、酸化物強誘電体薄膜および上部電極よりなる積層膜を形成する工程、2)前記積層膜をパターニングして強誘電体薄膜キャパシタを作製する工程、3)前記強誘電体薄膜キャパシタ上にアルミニウム、酸素および窒素を含有する水素バリア膜を成膜する工程とを含む強誘電体メモリ素子の製造方法において、前記3)工程はスパッタリング法によっておこなわれることを特徴とする。
上記方法によれば、前記水素バリア膜の成膜プロセスにおいて水素が発生することが無いため、前記強誘電体薄膜の還元劣化を防止できるという効果を有する。
本発明の強誘電体メモリ素子の製造方法は、前記3)工程において、ターゲットとしてアルミニウムの酸化物をもちい、スパッタガスに窒素を含有させることを特徴とする。
上記方法によれば、成膜される酸化窒化アルミニウム膜(AlOxNy)中の酸素濃度を一定に保ったまま、窒素濃度を任意に調整できるという効果を有する。
本発明の強誘電体メモリ素子の製造方法は、前記3)工程において、ターゲットとしてアルミニウムの酸化物をもちい、スパッタガスに酸素および窒素を含有させることを特徴とする。
上記方法によれば、成膜される酸化窒化アルミニウム膜(AlOxNy)中の酸素欠損を抑制できるという効果を有する。
本発明の強誘電体メモリ素子の製造方法は、前記3)工程において、ターゲットとしてアルミニウムをもちい、スパッタガスに酸素および窒素を含有させることを特徴とする。
上記方法によれば、成膜される酸化窒化アルミニウム膜(AlOxNy)中の酸素/窒素比率を任意に調整することができるという効果を有する。
以下、本発明の実施の形態を図面に基づいて説明する。
(実施例1)
強誘電体薄膜素子の積層過程を図1から図12をもちいて模式的に説明する。
スイッチングトランジスタが形成された半導体基板100上にリソグラフィ工程により、コンタクトホール形成用のレジストパターンを形成後、ドライエッチング法によりコンタクトホールを開口した。Chemical Vapor Deposition(CVD)法によりタングステン膜を堆積した後、化学的機械的研磨によりタングステン膜を研磨し、コンタクトホール内にタングステンプラグ101を形成した。
次に下電極とタングステンプラグ101とのバリアメタル層102として窒化チタンアルミニウム(TiAlN)膜をスパッタリング法により成膜した。この上に下部電極としてイリジウム薄(Ir)膜103および白金(Pt)104を積層した。以上の工程によって得られた積層構造を図1に示す。
白金104の上にスピンコート法によって鉛、チタンおよびジルコニウムを含む有機溶液を塗布し、乾燥をおこなうことにより前駆体膜を得た。このスピンコートと乾燥の工程は前駆体膜が所望の膜厚に達するまで繰り返した。最後に525℃で5分間の酸素アニール処理を施すことにより、結晶性薄膜であるPb(Zr,Ti)O3(以下PZTと表記)105を得た(図2)。この上にスパッタリング法により上部電極106として白金を成膜した(図3)。
上部電極106、PZT薄膜105、白金104、イリジウム103および窒化チタンアルミニウム薄膜102をパターニングすることによってPZT薄膜キャパシタを形成した(図5)。再度酸素雰囲気における675℃-5分のアニール処理を施した後、このキャパシタ表面を被覆するように水素バリア膜107としてAlOxNy薄膜を成膜した(図6)。成膜手法としては、RFマグネトロンスパッタリング法をもちいた。ターゲットとしてAl2O3をもちい、スパッタリングガスに窒素を含有した。この窒素が成膜中に膜中に取り込まれ、AlOxNyが形成される。成膜条件の詳細を表1に示す。
Figure 2006190716
次にプラズマ化学気相成長法によりTEOS(Tetraethylorthosilicate)-SiO2膜108を堆積した(図7)。強誘電体薄膜キャパシタの上部電極と電気的コンタクトを得るための開口部を形成した(図8)。次に基板加熱をおこなった。これは層間絶縁膜中に含有される水分の放出を目的としている。層間絶縁膜がオゾンTEOS-SiO2膜であればPZT薄膜キャパシタ形成後のアニール条件で加熱するのが望ましい。本実施例においては675℃で5分間、酸素雰囲気における熱処理を施した。また層間絶縁膜がプラズマTEOS-SiO2膜であれば、水分含有量はオゾンTEOS-SiO2膜にくらべて少ないので、処理温度はこの温度以下で良い。この加熱は水分の放出ではなく、むしろPZT薄膜キャパシタに加えられたプラズマダメージを回復することが目的となる。
次にスパッタリング法によって金属薄膜を成膜した。材料は導電性であれば種類を選ばない。後工程において高温の熱処理が必要な場合は、熱的・化学的に安定な貴金属が好ましい。本実施例においては白金をもちいた。他にもイリジウムやその酸化膜をもちいることができる。またこれら貴金属の積層膜であっても良い。後工程において熱処理が不要な場合は、アルミニウムや窒化チタンなどをもちいることができる(図9)。これをパターニングすることで配線を形成した(図10)。得られた試料を試料1とする。
一方、比較のため従来法により試料を作製した(試料2)。ここでは前述の水素バリア膜107として、窒素を含まない純粋なAlOx薄膜を成膜した。詳細な成膜条件を表2に示す。
Figure 2006190716
試料2は、水素バリア膜の組成以外は試料1とまったく同様のプロセス条件および素子構造で作製されていることになる。
それぞれの作製方法で得られたメモリ素子の特性を比較することにした。ここでは強誘電体キャパシタの強誘電特性に注目することにした。上下電極間に適当な交流電圧を印加したとき、上下電極には印加電圧の大きさと、その方向に依存してある一定量の電荷が誘起される。この様子をモニターするため、横軸に印加電圧、縦軸に電荷量をプロットすると分極軸の反転に起因した強誘電体特有のヒステリシスループが得られる。電圧ゼロのときの分極量は残留分極量と称され、この値の大きいほど電荷量すなわち信号が大きく、読み出しに有利であるといえる。
図11と図12はそれぞれ試料1と試料2で得られたヒステリシスループである。図から明らかなように、試料1では角型性が良く、大きな残留分極量を示すヒステリシスループが得られているのに対して、試料2ではヒステリシスループの形状が歪み、残留分極量が小さくなっている。試料1と試料2の素子形成方法の違いによって配線後のキャパシタ特性に大きな特性差の現れることが明らかになった。
キャパシタ特性が劣化する大きな要因のひとつとして、層間絶縁膜108の堆積工程を挙げることができる。成膜の際に反応性副生成物として発生する水素が上部電極側から浸入すると、特に上部電極と強誘電体界面で強誘電体を還元し、その電気特性を著しく損ねてしまう。試料2においては、水素バリア膜107が十分な水素遮断性能を示さず、強誘電体キャパシタ側に水素拡散が生じたと考えられる。一方、試料1では水素バリア膜107が十分な水素遮断性能を発揮したため、強誘電体キャパシタへの水素到達を最低限度に抑止できたと考えられる。その結果、図11に示されるように、ひずみが少なく、大きな残留分極を持ったヒステリシスカーブが得られた。
試料1ならびに試料2ともに、層間絶縁膜108の堆積前には水素バリア膜107によって強誘電体キャパシタを被覆しているが、本実験においてはその水素バリア性能の違いが配線プロセス後のキャパシタ特性を大きく左右したと考えられる。すなわち試料1と試料2でもちいた水素バリア膜107の膜質に大きな差が生じていたと思われる。水素遮断性能に大きな影響を与えると考えられる膜密度を比較することにした。表1および表2に示される各条件で、今度はベアシリコン基板上に水素バリア膜単膜を成膜した。それぞれの試料で、水素バリア膜の膜密度をX線反射率によりしらべた。結果を表3に示す。
Figure 2006190716
表3から明らかなように、試料1でもちいた水素バリア膜の方が試料2でもちいた水素バリア膜に比べて、膜密度が大きい。この差が水素バリア性能の優劣となって現れ、配線後のキャパシタ特性に大きな影響を与えたと考えられる。すなわち、膜密度が大きな水素バリア膜がより優れたキャップ性能を発揮した試料1では、配線形成後も歪みの少ない良好なヒステリシスカーブが得られた。
表1と表2を比較すると明らかなように、試料1と試料2における、水素バリア膜の成膜プロセスの違いは、スパッタガスに添加する窒素の有無である。この差が成膜される水素バリア膜の膜質を左右したと思われる。どちらの試料においても、スパッタリングターゲットとしては酸化物であるアルミナ(Al2O3)を用いている。このため成膜される膜は化学組成をAlOxと表記して差し支えない。ここに微量の窒素が添加されることでAlOxNyと表記される酸化窒化アルミニウムに変性し、このことが膜密度の増大に寄与していると考えられる。酸化物ターゲットであるAlOxをもちいて、より高密度なアルミナ膜を得るためには、AlOxへ窒素添加をおこないAlOxNyで表記される酸化窒化膜を得ることがきわめて有効であることがわかった。
(実施例2)
実施例1で述べた試料1と同様の形態によって、試料3を作製した。ただし、一部プロセス条件が異なる。本実施例においては、水素バリア膜107の成膜条件として表4に記載される成膜パラメータをもちいた。
Figure 2006190716
表4から明らかなように、試料1との違いは、スパッタガスとして、窒素に加えてさらに酸素も添加していることである。その他の条件はすべて試料1と同様である。配線109を形成したあとのキャパシタ特性を図13に示す。
図11と比較すると明らかなように、試料3で得られたヒステリシスカーブの方がより大きな残留分極量をもった角型性の良好な形状を示している。試料3では配線プロセスにおける特性劣化がほぼ無かったと考えられる。両試料間で水素バリア膜107のキャップ性能に差が生じている可能性が高い。
試料1と試料3とで水素バリア膜107の成膜条件において異なる点は、スパッタガスの組成である。試料1ではスパッタガスに窒素のみ添加したのに対し、試料3では窒素に加えて酸素も加えている。このことが成膜されるAlOxNy膜の膜質に差を与えたものと推測される。両試料で膜質の差をしらべるため、表1および表4に記載される各条件で、今度は水素バリア膜をベアシリコン基板上に成膜した。
膜質の指針として、膜密度および膜組成をしらべることにした。ここで膜密度はX線反射率より求めた。また組成比としてAl/O比あるいはAl/N比をラザフォード後方散乱法(RBS法)により求めた。結果を表5に要約する。
Figure 2006190716
表5から明らかなように、試料1と試料3とでO/Alの比率に差が現れている。
化学量論組成は酸化物と窒化物でそれぞれAl2O3、AlNであるため、酸化窒化アルミニウム膜の化学式は理想的にはAl3O3Nで表される。したがって、アルミニウムに対する酸素の比(O/Al)は、理想値が1.0であり、同様にアルミニウムに対する窒素の比(N/Al)は、理想値が0.33となる。両試料ともに窒素比率はほぼ理想的な値を示しているものの、酸素の比率に差が生じている。試料3ではほぼ理想的な値を示しているが、試料1では、この値より低めである。すなわち酸素が不足していると考えられる。スパッタ成膜時におけるスパッタガスへの酸素供給の有無が、両試料で水素バリア膜(AlON)中の酸素比率に影響を与えていることがわかった。一方、膜密度は両試料で差が無いことから、本実施例においては、水素バリア膜中の酸素量の増減が水素バリア機能の優劣を決定しているといえる。試料3における水素バリア膜の成膜過程のように、ターゲットとしてAl2O3をもちいてスパッタ成膜する際、スパッタガスに窒素と同時に酸素も添加することで、得られるAlON膜中の酸素濃度を化学量論組成に保つことが可能になり、このことがAlON膜の水素バリア機能をより向上させることが明らかになった。
(実施例3)
強誘電体薄膜素子の積層過程を図14から図21をもちいて模式的に説明する。
スイッチングトランジスタが形成された半導体基板200上にリソグラフィ工程により、コンタクトホール形成用のレジストパターンを形成後、ドライエッチング法によりコンタクトホールを開口した。Chemical Vapor Deposition(CVD)法によりタングステン膜を堆積した後、化学的機械的研磨によりタングステン膜を研磨し、コンタクトホール内にタングステンプラグ201を形成した。
次に下電極とタングステンプラグ201とのバリアメタル層202として窒化チタンアルミニウム(TiAlN)膜をスパッタリング法により成膜した。この上に下部電極としてイリジウム薄(Ir)膜203および白金(Pt)204を積層した。以上の工程によって得られた積層構造を図14に示す。
白金204の上にスピンコート法によって鉛、チタンおよびジルコニウムを含む有機溶液を塗布し、乾燥をおこなうことにより前駆体膜を得た。このスピンコートと乾燥の工程は前駆体膜が所望の膜厚に達するまで繰り返した。最後に525℃で5分間の酸素アニール処理を施すことにより、結晶性薄膜であるPb(Zr,Ti)O3(以下PZTと表記205を得た(図15)。この上にスパッタリング法により白金を成膜した(図16)。白金上にレジストマスクを形成して所望パターンで上部電極206を形成した(図17)。同様に強誘電体薄膜205、白金204、イリジウム薄膜203および窒化チタンアルミニウム202をパターニングして強誘電体キャパシタを形成した(図18)。
次に強誘電体キャパシタ上に水素バリア膜として酸化アルミニウム薄膜あるいは酸化窒化アルミニウム薄膜をスパッタ成膜した(図19)。本実施例においては、成膜条件を変えて5水準の試料を作製した。各試料における水素バリア膜のスパッタリング条件を表6に要約する。
Figure 2006190716
表6から明らかなように、試料間で異なる成膜パラメータは、スパッタガスの組成のみである。その他の条件は共通とした。
次に、レジストマスクを形成した。(図20)。強誘電体薄膜キャパシタの上部電極上および周辺の水素バリア膜107をパターニングした(図21)。コンタクトホールを介して強誘電体キャパシタの上部電極206および下部電極と電気的なコンタクトを確保し、各試料のキャパシタ特性をしらべた。ここでは強誘電体薄膜キャパシタの強誘電特性に注目することにした。上下電極間に適当な交流電圧を印加したとき、上下電極には印加電圧の大きさと向きに依存してある一定量の電荷が誘起される。この様子をモニターするため、横軸に印加電圧、縦軸に電荷量をプロットすると分極軸の反転に起因した強誘電体特有のヒステリシスループが得られる。電圧ゼロのときの分極量は残留分極量と称され、この値の大きいほど電荷量すなわち信号が大きく、読み出しに有利であるといえる。
図22、図23、図24、図25および図26にそれぞれ、試料4、試料5、試料6試料7および試料8で得られたヒステリシスループを示す。図から明らかなように、試料番号が大きくになるにつれて、ヒステリシスループの角型性が増し、残留分極量が大きくなる傾向が認められる。試料間で、素子構造に差はなく、水素バリア膜107の成膜条件のみ異なっている。したがって、水素バリア膜の膜質差に起因して、キャパシタ特性に差が生じたと考えられる。
ここで強誘電体キャパシタの特性を劣化させる要因として、レジストの除去工程を挙げることができる。レジスト除去は酸素あるいは窒素プラズマによりレジストを分解することで行われため、1)レジスト分解の際に発生する水素による強誘電体の還元、あるいは、2)プラズマに伴って発生する紫外線は、強誘電体を損傷する原因となり得る。このダメージ源に対するバリア機能の優劣が、キャパシタ特性の差となって現れているものと考えられる。ところが、このうち1)の水素起因のダメージは、いずれの試料においても同じ規模で発生するはずである。図21に示されるように、レジストのアッシングの際は、どの試料も強誘電体キャパシタの上部電極上において水素バリア膜107がコンタクトホールとして一部除去されているためである。このため、水素起因のダメージが発生している場合は、試料間の特性劣化は同程度であると考えられる。したがって、本実施例のように試料間で特性差が生じる原因として水素を想定することは不適当である。むしろ、上述2)の紫外線による損傷の可能性が高いといえる。水素バリア膜107の紫外線に対する遮蔽機能の優劣が、キャパシタ特性の差となって現れていると考えられる。
水素バリア膜107の紫外線に対する遮蔽効果をしらべることにした。今度は各試料に成膜した条件と同条件で、ベアシリコン基板上に水素バリア膜を成膜し、その光学特性を分光エリプソメトリーによって評価した。スパッタガス中の窒素濃度と屈折率との関係を図27に示す。図の横軸は測定波長をあらわし、紫外域から可視域の波長に相当する。一方、縦軸は各波長における屈折率(波長分散)を示している。スパッタ成膜時における、スパッタガス中の窒素添加量の差に依存して、屈折率に大きな差があらわれていることがわかる。成膜されたAlOxNy膜中の窒素濃度が大きいほど、屈折率は高くなっていることがわかる。一方、消衰係数はいずれの試料もゼロであった(図示せず)。このことは、いずれの試料においても、水素バリア膜107は紫外線に対して透明であり、したがって紫外線に対する遮蔽効果は無いといえる。ところが、水素バリア膜の屈折率の違いは強誘電体と水素バリア膜との界面における光の反射/透過特性を大きく左右する。窒素含有量が多い結果、高屈折率を有する水素バリア膜は、強誘電体と水素バリア膜界面においてより多くの紫外線を反射していると考えられる。すなわち、紫外線に対する遮蔽効果は無いものの、反射によって強誘電体内部へ透過する紫外線の量を抑制することが可能となり、その結果強誘電体キャパシタの特性劣化が小さくなったといえる。本実施例においては、試料番号が大きいほど、水素バリア膜107の屈折率が大きく、これに対応してキャパシタ特性も良好になっている。紫外線から強誘電体キャパシタを保護するためには、水素バリア膜としてもちいるAlOxNy膜の窒素含有量を増加させ、高屈折率の膜を得ることが重要であることがわかった。
(実施例4)
強誘電体薄膜素子の積層過程を図28から図33をもちいて模式的に説明する。
スイッチングトランジスタが形成された半導体基板300上にリソグラフィ工程により、コンタクトホール形成用のレジストパターンを形成後、ドライエッチング法によりコンタクトホールを開口した。Chemical Vapor Deposition(CVD)法によりタングステン膜を堆積した後、化学的機械的研磨によりタングステン膜を研磨し、コンタクトホール内にタングステンプラグ301を形成した。
次に下電極とタングステンプラグ301とのバリアメタル層302として窒化チタンアルミニウム(TiAlN)膜をスパッタリング法により成膜した。この上に下部電極としてイリジウム(Ir)薄膜303および白金(Pt)304を積層した。以上の工程によって得られた積層構造を図28に示す。
白金304の上にスピンコート法によって鉛、チタンおよびジルコニウムを含む有機溶液を塗布し、乾燥をおこなうことにより前駆体膜を得た。このスピンコートと乾燥の工程は前駆体膜が所望の膜厚に達するまで繰り返した。最後に525℃で5分間の酸素アニール処理を施すことにより、結晶性薄膜であるPb(Zr,Ti)O3(以下PZTと表記)305を得た(図29)。この上にスパッタリング法により上部電極306として白金を成膜した(図30)。
上部電極306、PZT薄膜305、白金304、イリジウム303および窒化チタンアルミニウム薄膜302をパターニングすることによってPZT薄膜キャパシタを形成した(図31)。再度酸素雰囲気における675℃-5分のアニール処理を施した後、このキャパシタ表面を被覆するように水素バリア膜307を成膜した(図32)。成膜手法としては、RFマグネトロンスパッタリング法をもちいた。ターゲットとしてAl2O3をもちい、スパッタリングガスに窒素を含有した。この窒素が成膜中に膜中に取り込まれ、AlOxNyが形成される。この上に層間絶縁膜として、プラズマ窒化膜(SiN)308を堆積した。(図33)。これを試料9とする。一方、比較のため従来法により試料を作製した。すなわち本実施例においては水素バリア膜307の成膜に際し、スパッタガスとして酸素およびアルゴンのみをもちいた(試料10)。各試料にける水素バリア膜307のスパッタ成膜条件を表7に要約する。
Figure 2006190716
両試料ともに後工程で想定される温度で基板加熱をおこなった。本実施例においては450℃で30分間の窒素雰囲気におけるアニール処理を実施した。その結果、試料9では外観上何も変化が生じなかったのに対し、試料10では膜剥がれが発生した。断面を解析すると、膜剥がれの位置は水素バリア膜307と窒化膜308との界面であった。水素バリア膜307と窒化膜との密着力が弱いため、昇温して冷却する過程で発生する熱応力によって剥離が進行したものと考えられる。ところが試料9ではこのような現象は発生していないことから、密着力が水素バリア膜307の成膜条件に依存することがわかる。表7に要約されるように、両試料において異なる成膜パラメータはスパッタガスへの窒素添加の有無だけであり、したがって成膜された水素バリア膜307の組成が異なっているはずである。すなわち試料9における水素バリア膜307はAlOxNyで表される組成であるのに対し、試料10においてはAlOxと表記される。AlOxNyの方が窒化膜(SiN)との密着力が強く、後工程における熱サイクルに対して耐性が高いと考えられる。窒化膜(SiN)は耐湿膜として強誘電体メモリ素子には不可欠な保護膜であるが、それをキャパシタ上に形成する場合、水素バリア膜としてAlOxNy膜を用いることが、密着力を稼ぐ観点でも極めて効果的であることが明らかになった。
また、このAlOxNy膜は、純メタルのアルミニウムターゲットをもちいても作製できる。たとえば表8に示されるスパッタリング条件を一例として挙げることができる。
Figure 2006190716
この場合は、純粋なメタルのアルミニウムを酸素および窒素と反応させて酸化窒化アルミニウムを形成するため、膜中の酸素/窒素比率を任意に調整できる。そのため、この上に堆積するシリコン窒化膜の膜質にあわせて窒素濃度を制御することが可能となり、密着力を最適化できるという効果が得られる。
実施例1における素子の形成過程を模式的に示す図。 実施例1における素子の形成過程を模式的に示す図。 実施例1における素子の形成過程を模式的に示す図。 実施例1における素子の形成過程を模式的に示す図。 実施例1における素子の形成過程を模式的に示す図。 実施例1における素子の形成過程を模式的に示す図。 実施例1における素子の形成過程を模式的に示す図。 実施例1における素子の形成過程を模式的に示す図。 実施例1における素子の形成過程を模式的に示す図。 実施例1における素子の形成過程を模式的に示す図。 試料1で得られた強誘電体キャパシタのヒステリシスカーブ。 試料2で得られた強誘電体キャパシタのヒステリシスカーブ。 試料3で得られた強誘電体キャパシタのヒステリシスカーブ。 実施例3における素子の形成過程を模式的に示す図。 実施例3における素子の形成過程を模式的に示す図。 実施例3における素子の形成過程を模式的に示す図。 実施例3における素子の形成過程を模式的に示す図。 実施例3における素子の形成過程を模式的に示す図。 実施例3における素子の形成過程を模式的に示す図。 実施例3における素子の形成過程を模式的に示す図。 実施例3における素子の形成過程を模式的に示す図。 試料4で得られた強誘電体キャパシタのヒステリシスカーブ。 試料5で得られた強誘電体キャパシタのヒステリシスカーブ。 試料6で得られた強誘電体キャパシタのヒステリシスカーブ。 試料7で得られた強誘電体キャパシタのヒステリシスカーブ。 試料8で得られた強誘電体キャパシタのヒステリシスカーブ。 試料4、試料5、試料6、試料7および試料8における水素バリア膜の屈折率の波長分散をあらわす図。 実施例4における素子の形成過程を模式的に示す図。 実施例4における素子の形成過程を模式的に示す図。 実施例4における素子の形成過程を模式的に示す図。 実施例4における素子の形成過程を模式的に示す図。 実施例4における素子の形成過程を模式的に示す図。 実施例4における素子の形成過程を模式的に示す図。
符号の説明
100.半導体基板
101.タングステンプラグ
102.窒化チタンアルミニウム
103.イリジウム薄膜
104.白金
105.PZT薄膜
106.上部電極(白金)
107.水素バリア膜
108.TEOS-SiO2膜
109.配線
200.半導体基板
201.タングステンプラグ
202.窒化チタンアルミニウム
203.イリジウム薄膜
204.白金
205.PZT薄膜
206.上部電極(白金)
207.水素バリア膜
208.フォトレジスト
300.半導体基板
301.タングステンプラグ
302.窒化チタンアルミニウム
303.イリジウム薄膜
304.白金
305.PZT薄膜
306.上部電極(白金)
307.水素バリア膜
308.窒化膜

Claims (6)

  1. 1)半導体基板上に形成された下部電極、酸化物強誘電体薄膜および上部電極で構成される強誘電体キャパシタと、2)前記強誘電体キャパシタ上に形成された水素バリア膜とを有する強誘電体メモリ素子において、前記水素バリア膜がアルミニウム、酸素および窒素を含有することを特徴とする強誘電体メモリ素子。
  2. 前記水素バリア膜は、窒素濃度および酸素濃度が膜厚方向に一様な分布であり、AlOxNyの組成式であらわされる酸化窒化アルミニウムであることを特徴とする請求項1記載の強誘電体メモリ素子。
  3. 1)半導体基板上に下部電極、酸化物強誘電体薄膜および上部電極よりなる積層膜を形成する工程、2)前記積層膜をパターニングして強誘電体薄膜キャパシタを作製する工程、3)前記強誘電体薄膜キャパシタ上にアルミニウム、酸素および窒素を含有する水素バリア膜を成膜する工程とを含む強誘電体メモリ素子の製造方法において、前記3)工程はスパッタリング法によっておこなわれることを特徴とする強誘電体メモリ素子の製造方法。
  4. 前記3)工程において、ターゲットとしてアルミニウムの酸化物をもちい、スパッタガスに窒素を含有させることを特徴とする請求項3記載の強誘電体メモリ素子の製造方法。
  5. 前記3)工程において、ターゲットとしてアルミニウムの酸化物をもちい、スパッタガスに酸素および窒素を含有させることを特徴とする請求項3記載の強誘電体メモリ素子の製造方法。
  6. 前記3)工程において、ターゲットとしてアルミニウムをもちい、スパッタガスに酸素および窒素を含有させることを特徴とする請求項3記載の強誘電体メモリ素子の製造方法。
JP2004381989A 2004-12-28 2004-12-28 強誘電体メモリ素子およびその製造方法 Withdrawn JP2006190716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004381989A JP2006190716A (ja) 2004-12-28 2004-12-28 強誘電体メモリ素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004381989A JP2006190716A (ja) 2004-12-28 2004-12-28 強誘電体メモリ素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006190716A true JP2006190716A (ja) 2006-07-20

Family

ID=36797666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004381989A Withdrawn JP2006190716A (ja) 2004-12-28 2004-12-28 強誘電体メモリ素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006190716A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5399552B2 (ja) * 2010-03-01 2014-01-29 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置
EP2682948A4 (en) * 2011-03-04 2014-08-13 Lg Chemical Ltd CONDUCTIVE STRUCTURE AND MANUFACTURING METHOD THEREFOR
US8907449B2 (en) 2008-10-28 2014-12-09 Taiyo Yuden Co., Ltd. Thin film MIM capacitors and manufacturing method therefor
WO2020013261A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 積層構造体、積層構造体を含む半導体装置および半導体システム

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907449B2 (en) 2008-10-28 2014-12-09 Taiyo Yuden Co., Ltd. Thin film MIM capacitors and manufacturing method therefor
JP5399552B2 (ja) * 2010-03-01 2014-01-29 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置
EP2682948A4 (en) * 2011-03-04 2014-08-13 Lg Chemical Ltd CONDUCTIVE STRUCTURE AND MANUFACTURING METHOD THEREFOR
EP2682949A4 (en) * 2011-03-04 2014-08-20 Lg Chemical Ltd ELECTRICALLY CONDUCTIVE STRUCTURE AND MANUFACTURING METHOD THEREFOR
US9357636B2 (en) 2011-03-04 2016-05-31 Lg Chem, Ltd. Electrically-conductive structure and a production method therefor
EP3057103A1 (en) * 2011-03-04 2016-08-17 LG Chem, Ltd. Conductive structure body and method for manufacturing the same
US10051727B2 (en) 2011-03-04 2018-08-14 Lg Chem, Ltd. Electrically-conductive structure and a production method therefor
US10057979B2 (en) 2011-03-04 2018-08-21 Lg Chem, Ltd. Conductive structure body and method for manufacturing the same
WO2020013261A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 積層構造体、積層構造体を含む半導体装置および半導体システム
JPWO2020013261A1 (ja) * 2018-07-12 2021-08-02 株式会社Flosfia 積層構造体、積層構造体を含む半導体装置および半導体システム
JP7462143B2 (ja) 2018-07-12 2024-04-05 株式会社Flosfia 積層構造体、積層構造体を含む半導体装置および半導体システム

Similar Documents

Publication Publication Date Title
JP3961399B2 (ja) 半導体装置の製造方法
JP3570472B2 (ja) 高温電極バリアを備えるキャパシタおよびその製造方法並びにFeRAMおよびDRAM
KR100763559B1 (ko) 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법
US8067250B2 (en) Ferroelectric memory device and method of manufacturing the same
JPH1154718A (ja) 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
KR100706847B1 (ko) 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법
JP6719905B2 (ja) 強誘電性誘電材料の多段階堆積
KR20020016345A (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
US20080123243A1 (en) Ferroelectric capacitor
KR20000051270A (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
US6911363B2 (en) Semiconductor device and manufacturing method thereof
JP2006190716A (ja) 強誘電体メモリ素子およびその製造方法
US6919593B2 (en) Semiconductor memory device and method of fabricating the same
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
US20050218443A1 (en) Ferroelectric memory element and its manufacturing method
JPH09129827A (ja) 強誘電体キャパシタ
JP5217356B2 (ja) 半導体装置の製造方法
JP2007115733A (ja) 強誘電体キャパシタ、強誘電体メモリ、及びそれらの製造方法
KR100472731B1 (ko) 씨드층 제거 공정을 생략할 수 있는 반도체 메모리 소자제조 방법
KR100333645B1 (ko) 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법
KR100925028B1 (ko) 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법
JP4026387B2 (ja) メモリ素子
TWI867641B (zh) 半導體元件的製造方法
Defaÿ et al. Deposition and Characterisation of SrTiO 3 Thin Films Deposited by Ion Beam Sputtering on Platinized Silicon Substrates

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080304