200937824 九、發明說明： ' 【發明所屬之技術領域】 本發明係關於從輸入電壓產生所需之耠Φ<Ϊ&ΒΚ m南々掏出電壓之電源裝 置。 【先前技術】 自以往，作為從輸入電壓產生所需之輸出電壓之機構， ' 一般廣泛使用高精度並可獲得高效率之切換電源裝置。 此外，作為與上述相關連之以往技術之一例，可舉出由 ❹ 本申請案申請人所提出之專利文獻1、2。 [專利文獻1]日本特開2002· 172938號公報 [專利文獻2]日本特開2002-199406號公報 【發明内容】 [發明所欲解決之問題] 然而，上述切換電源裝置係以LC濾波器，將藉由切換 動作所獲得之脈衝電壓予以平滑化，產生所需之輸出電 壓。因此，防止輸出電壓之振盪係必須於輸出電壓之回授 控制時，進行適當之相位補償，於以往之切換電源裝置， 作為構成LC濾波器之電感器或輸出電容器、或者連接於錯 • 誤放大器之相位補償用之電阻或電容器，必須使用高價且 大型之元件’導致成本上升或裝置規模增大。 本發明係有鑑於上述問題點而以提供一種低價之結構， 同時於輸出電壓之回授控制時可進行適當之相位補償之電 源裝置為主要目的。 [解決問題之技術手段] 135515.doc 200937824 為了達成上述目的，關於本發明之電源裝置係具有以下 而成之結構（第一結構）：輸出電晶體，其係藉由脈衝寬調 變信號予以切換控制，以根據輸入信號輸出矩形波狀之開 關電壓；基準電壓產生電路，其係產生特定基準電壓；錯 誤放大器，其係被輸入有取決於前述開關電壓之回授電 • 壓、及前述基準電H大兩者之差分以使誤差電麼產 生，並且因應根據前述回授電壓及前述基準電壓而於内部 所產生之電流信號，使本身之增益變化；振盪器，其係產 纟振盪信號·，及比較器，其係被輸入有前述振盪信號及前 述誤差電壓，藉由比較該等以輸出前述脈衝寬調變信號。 此外，如由上述第一結構所組成之電源裝置，其結構 (第一結構)如下即可：前述錯誤放大器具有以下而成：輸 入奴，其係被輸入有前述基準電壓及前述回授電壓，並輸 出電壓化號；及輸出段，其係被輸入有前述輸入段之電壓 信號立’將前述電壓信號轉換為電流信號；且於前述輸出段 之内邛係插入有其阻抗根據前述電流信號之頻率而變化 升壓電路。 而且如由上述第二結構所組成之電源裝置，其結構 • (第=結構）如下即可：前述輸出段係具有電流鏡，前述輪 . W又之電壓仏號輸入於前述電流鏡之輸入側電晶體，於前 述電流鏡之輸出側電晶體與接地端間，插入有前述升壓電 路0 而且如由上述第三結構所組成之電源裝置，其 (第四結構）如下卽π .此* 構 Ρ 了 .剛述升壓電路係並聯連接電阻與電 135515.doc 200937824 容器（condenser)而成0 而且，關於本發明之電源裝置係具有以下而成之結構 (第五結構）：輸出電晶體，其係藉由脈衝寬調變信號予以 切換控制，以根據輸入信號輸出矩形波狀之開關電壓；第
Ο 一端子，其係輸出前述開關電壓；基準電壓產生電路，其 係產生特定基準電壓；第二端子，其係被輸入有取決於前 述開關電壓之回授電壓；錯誤放大器，其係被輸入有從前 述第二端子輸入之前述回授電壓、及前述基準電壓，放大 兩者之差分以使誤差電壓產生，並且因應根據前述回授電 壓及前述基準電壓而於内部所產生之電流信號，使本身之 增益變化，振盪器，其係產生振盪信號；及比較器，其係 被輸入有前述振盪信號及前述誤差電壓，藉由比較該等以 輸出前述脈衝寬調變信號。 此外，如由上述第五結構所組成之電源裝置，其結構 (第六結構)如下即可：進一步具有一端連接於前述第一端 子之電感器、及連接於前述電感器之另一端之電容 〇0而成；從前述電感器之另一端，將輸出電壓輸 出至負載。 而且如由上述第六結構所組成之電源裝置 (第七結構)如下即可··前述電感器之電感值為i.5_工 述電容（capacitor)之電容值為1〇[奸]。 【實施方式】 [發明之效果] 右為關於本發明之電源褒置， 則其結構低價， 同時於輸 I355l5.doc 200937824 出電壓之回授控制時可進行適當之相位補償。 圖1係表示關於本發明之半導體裝置之一實施型態之區 塊圖。 首先，敘述關於本實施型態之半導體裝置10之概要。 圖1所示之半導體裝置10係DVD[Digital Versatile Disc : 數位多功能碟片]驅動器或CD[c〇mpact Disc :微型碟片]驅 動器等專為光碟驅動器用途之系統電源LS卜第一特徵係 内建有3.3[V]輸出之同步整流型降壓DC/DC轉換器之點。 第一特徵係内建有1.5[V]輸出之同步整流型降壓DC/DC轉 換器之點。第三特徵係使各通道之DC/DC轉換器進行反相 切換動作，以抑制漣波干擾之點。第四特徵係内建有軟啟 動功能（l[ms](Typ.))之點。第五特徵係内建有輸出電流限 制器或短路保護功能之點。第六特徵係内建有錯誤放大器 之相位補償功能之點》第七特徵係將動作頻率設作為 3.0[MHz](Typ.)之點。第八特徵係内建有重設電路之點。 第九特徵係於重設檢出時，監視類比電源電壓AVCC及 DC/DC轉換器輸出之點。第十特徵係内建將重設延遲時間 (50[rns](TyP.))予以計數之計時器電路之點。第十一特徵係 内建有LED[Light Emitting Diode :發光二極體]驅動器用 之 P通道型 MOS[Metal Oxide Semiconductor:金屬氧化物 半導體]場效電晶體之點。第十二特徵係内建利用p通道型 MOS場效電晶體之電流開關之點。第十三特徵係内建有關 機功此之點。第十四特徵係採用圖2所示之封裝體之點。 此外，圖2中所記載之尺寸值之單位為毫米。 135515.doc 200937824 具有上述特徵之本實施型態之半導體裝置ίο係如圖1所 示，將DC/DC轉換器部A、重設部B、LED驅動器部C及電 流開關部D予以積體化而成。 DC/DC轉換器部A係具有錯誤放大器All，A12、 PWM[Pulse Width Modulation :脈衝寬模組化]比較器 A21， ' A22、控制驅動器A31, A32、電流限制電路A41，A42、P通 ‘ 道型MOS場效電晶體A51，A52、N通道型MOS場效電晶體 A61，A62、基準電壓產生電路A7、振盪器A8及軟啟動電 φ 路A9而成。此外，DC/DC轉換器部A係利用產生1.5[V]之 輸出電壓之第一 DC/DC轉換器、及產生3.3 [V]之輸出電壓 之第二DC/DC轉換器，來產生2通道之輸出電壓。 重設部Β係具有重設控制電路Β1、邏輯或運算器Β2及 ηρη型雙極電晶體Β3而成。 LED驅動器部C係具有控制器Cl、Ρ通道型MOS場效電晶 體C2及電流限制電路C3而成。 電流開關部D係具有控制器Dl、P通道型MOS場效電晶 ® 體D2及電流限制電路D3而成。 而且，本實施型態之半導體裝置10係具有20支外部端子 . (1插腳〜20插腳），以作為確立與外部之電性連接之機構而 成。 圖3係表示外部端子之插腳號碼、端子名及功能之對應 表。而且，圖4係表示外部端子之插腳號碼、端子名、等 價電路及功能之對應表。 DCSW1端子（1插腳）係產生1.5[V]之輸出電壓之DC/DC轉 135515.doc 200937824 換器之切換端子。此外，於DCSW1端子與PGND1端子（5插 腳）間，連接有靜電保護用定位器（clamper)。
CSWON端子（2插腳）為電流開關控制端子，於CSWON端 子為高位準時，電流開關部C成為開啟狀態。此外， CSWON端子係作為 TTL[Transistor-Transistor-Logic :電晶 體-電晶體-邏輯]位準輸入端子，於其信號路徑連接有靜電 ' 保護用電阻（4[kQ](Typ.))。而且，於CSWON端子與AVCC 端子（18插腳）間、及CSWON端子與AGND端子（14插腳） ® 間’分別連接有靜電保護用二極體。而且，於CSWON端 子與AGND端子間，連接有下拉電阻oootkQKTyp.))。 PVCC1端子（3插腳）係產生lyv]之輸出電壓之DC/DC轉 換器用之電源輸入端子。此外，於PVCC1端子與AVCC端 子間’連接有靜電保護用二極體。而且，於pVCCl端子與 PGND1端子間、或AVCc端子與PGND1端子間，分別連接 有靜電保護用定位器。
XLEDON端子（4插腳）為led驅動器控制端子，XLEDON ❹ 端子為低位準時，LED驅動器部C成為開啟狀態。此外， XLEDON端子係作為TTL位準輸入端子，於其信號路徑連 接有靜電保護用電阻（4[kQ](Typ.))。而且，於XLEDON端 子與AVCC端子間、及xLEd〇n端子與AGND端子間，分別 連接有靜電保護用二極體。而且，於XLED〇n端子與 AGND端子間’連接有下拉電阻（100[kQ](Typ.))。 PGND1端子（5插腳）係產生！ 5[v]之輸出電壓之DC/DC轉 換器用之GND端子。 135515.doc 200937824 PGND2端子（6插腳）係產生3.3[V]之輸出電壓之DC/DC轉 換器用之GND端子。 RESERVE1端子（7插腳）係通常時不用之保留端子，於通 常時宜預先接地。 PVCC2端子（8插腳）係產生3.3[V]之輸出電壓之DC/_DC轉 換器用之電源輸入端子。此外’於PVCC2端子與AVCC端 • 子間，連接有靜電保護用二極體。而且，於PVCC2端子與 PGND2端子間、或AVCC端子與PGND2端子間，分別連接 © 有靜電保護用定位器。 CS端子（9插腳）為晶片選擇端子，於CS端子為高位準 時，半導體裝置10成為動作狀態。此外，CS端子係作為 TTL位準輸入端子，於其信號路徑連接有靜電保護用電阻 (4[kQ](Typ.))。而且，於CS端子與AVCC端子間、及CS端 子與AGND端子間，分別連接有靜電保護用二極體。 DCSW2端子（10插腳）係產生3.3[V]之輸出電壓之DC/DC 轉換器之切換端子。此外，於DCSW2端子與PGND2端子 ® 間，連接有靜電保護用定位器。 VDC02端子（11插腳）係產生3.3[V]之輸出電壓之DC/DC 轉換器用之反饋（feedback)端子。 RESERVE2端子（12插腳）係通常時不用之保留端子，於 通常時宜預先接地。 XRESET端子（13插腳）為重設輸出端子。此外，XRESET 端子為開路集極輸出形式"而且，於XRESET端子與AVCC 端子間、及XRESET端子與AGND端子間，分別連接有靜 135515.doc 200937824 電保護用二極體。 AGND端子（14插腳）為類比gnD端子。 VDC01端子（15插腳）係產生i.yv]之輸出電壓之DC/DC 轉換器用之反饋端子。 XHRST端子（16插腳）為外部重設端子，XHRST端子為低 • 位準時，重設部B成為重設狀態。此外，XHRST端子係作 • 為TTL位準磁滯輸入端子，於其信號路徑連接有靜電保護 用電阻（4[kQ](Typ.))。而且，於XHRST端子與AVCC端子 〇 間、及XHRST端子與AGND端子間’分別連接有靜電保護 用二極體。 LEDO端子（17插腳）為LED驅動器輸出端子。 AVCC端子（18插腳）為類比電源端子。 CSWI端子（19插腳）為電流開關輸入端子。 CSWO端子（20插腳）為電流開關輸出端子。 接著，關於外部端子之端子處理，參考圖5所示之應用 電路圖來進行詳細說明。 ® 圖5係用以說明外部端子之端子處理之應用電路圖。 關於基板圖案，PVCC1端子、PVCC2端子及AVCC端子 . 宜連接於基板上之電源。而且’ PGND1端子、PGND2端子 及AGND端子宜於基板上之GND以1點連接。而且，於 PVCC1端子、PVCC2端子及AVCC端子宜進行粗、短之布 線，充分降低阻抗。而且，關於PGND1端子、PGND2端子 及AGND端子，亦宜進行粗、短之布線，充分降低阻抗。 關於DC/DC轉換器之輸出電壓（VDCOl、VDC02)，宜如圊 135515.doc 12 200937824 示從輸出電容器COl，C02之兩端取出。而且，DC/DC轉換 器係由於基板圖案或周邊零件，其性能受到影響，因此周 邊電路之設計宜充分檢討。 關於外附元件，作為連接於PVCC端子與PGND1端子及 PGND2端子間之旁路電容器CB1，CB2係使用等價串聯電阻 (ESR[Equivalent Series Resistance])低之陶瓷電容器，且 • 宜儘可能配置於半導艎裝置1〇附近。而且，不限於此，電 感器或電容器等外附元件係儘可能配置於半導體裝置1〇附 φ 近，特別關於流有大電流之部分，宜進行粗、短之布線。 圖6係表示由上述結構所組成之半導體裝置10之電性特 性之表。此外，圖6所示之電性特性只要未特別指定，均 表示在？乂(：(：1=?乂(：〇2=八乂(：€ = 5.0[¥]、周圍溫度丁&=25[。(：] 下之數值。 接著，說明關於由上述結構所組成之半導體裝置10之諸 功能。 首先，說明關於DC/DC轉換器部A之功能。 ® DC/DC轉換器部A係具有產生第一輸出電壓VDCOl之第 一同步整流型DC/DC轉換器、及產生第二輸出電壓VDC02 . 之第二同步整流型DC/DC轉換器而成。 作為外附元件係需要降壓用之電感Ll，L2(推薦 1.5[μΗ])、輸出電容器COl，C02(推薦10[pF])、以及分別 連接於PVCC1端子與PGND1端子間及PVCC2端子與PGND2 端子間之旁路電容器CB1，CB2(推薦10[pF])(參考圖5)。 DC/DC轉換器部 A係以 UVLO[Under Voltage Lock Out: 135515.doc 200937824 欠壓鎖定]解除電壓（3.75[V](Typ.))開始動作。 錯誤放大器All係放大施加於非反轉輸入端（+)之基準電 壓VREF、與施加於反轉輸入端（-)之輸出電壓VDC01之差 分，以產生誤差電壓Verrl。PWM比較器A21係比較施加於 第一非反轉輸入端（+)之誤差電壓Verrl及施加於第二非反 轉輸入端（+)之軟啟動電壓Vss之任一較低者、與施加於反 ’ 轉輸入端（_)之鋸波電壓Vsaw，並產生因應其結果之工作 比（duty ratio)之比較信號Vcmpl。控制驅動器A31係根據 © 比較信號VcmPl來進行電晶體51，61之開啟/關閉控制，於 DCSW1端子產生脈衝電壓。藉由以外附之…濾波器（圊5 之LI、C01)將其平滑化，以產生第一輸出電壓 VDC01(1.5[V](Typ.))。 錯誤放大器A12係放大施加於反轉輸入端（_)之基準電壓 VREF、與施加於非反轉輸入端㈠之輸出電壓vdc〇2之差 分’以產生誤差電壓Verr2。PWM比較器A22係比較施加於 ❹ 第一反轉輸入端㈠之誤差電壓Verr2及施加於第二反轉輸 入端（-)之軟啟動電壓Vss之任一較低者、與施加於非反轉 輸入端（+)之鋸波電壓Vsaw，並產生因應其結果之工作比 之比較信號Vcmp2。控制驅動器A32係根據比較信號 . Vcmp2來進行電晶體52，62之開啟/關閉控制，於DCSW2端 子產生脈衝電壓。藉由以外附之LC濾波器（圖5之L2、c〇2) 將其平滑化，以產生第二輸出電壓VDC〇2(3 3[v](Typ ))。 此外，DC/DC轉換器部八係以互相為反相，來將第一、 第一 DC/DC轉換器予以開啟/關閉控制之結構。藉由該類 I35515.doc -14- 200937824 結構，可抑制第一、第二DC/DC轉換器相互間之漣波干 擾。 而且，關於DC/DC轉換器部A之最大輸出電流，為了不 超過容許損失而設想500[mA]程度。 而且，於DC/DC轉換器部A之啟動時，藉由軟啟動電路 _ A9(1.0[ms](Typ.))之作用，逐漸升高第一輸出電壓VDCOl 1 及第二VDC02，進行電晶體51，61及電晶體52，62之切換 控制。 〇 亦即，於DC/DC轉換器部A剛啟動後，由於輸出電壓 VDCOl，VDC02為零，因此誤差電壓Verrl，Verr2變得極 大。因此，若比較誤差電壓Verrl，Verr2與鋸波電壓 Vsaw，則比較信號Vcmpl，Vcmp2之工作比變得過大，於 負載流有過大之電流。 因此，本實施型態之半導體裝置10係有別於誤差電壓 Verrl, Verr2，於PWM比較器A21，A22預先輸入軟啟動電 壓Vss，於軟啟動電壓Vss低於誤差電壓Verrl，Verr2時，不 ® 依據誤差電壓Verrl，Verr2而因應更低之軟啟動電壓Vss與 鑛波電壓Vsaw之比較結果，來決定比較信號Vcmpl， Vcmp2之工作比之結構。 此外，於本實施型態之半導體裝置10，軟啟動電路A9係 藉由於電容器流入特定之定電流，以產生從裝置之啟動後 開始和緩地上升之軟啟動電壓Vss之結構。 如此，若為具備軟啟動電路A9之結構，則可防止裝置啟 動時對於負載之過大電流。 135515.doc 15 200937824 接著，說明關於重設部B之功能。 重設部B係向搭載於組件之DSP[Digital Signal Processor :數位信號處理器]等’，送出重設k號之機構。 此外，相當於重設信號之輸出端之XRESET端子係電晶體 B3之開路集極輸出’作為外部端子係需要上拉電阻 R(10[kQ])(參考圖 5)。 重設控制電路B1係於檢出類比電源電麼AVCC為 3.7[V](Typ.)以下、或第二輸出電壓 VDC02 為 2.7[V](Typ.) φ 以下時，將施加於邏輯或運算器B2之第一輸入端之控制信 號設作為高位準’使電晶體B3開啟。藉此’ XRESET端子 成為低位準（重設狀態）° 而且，重設控制電路B1係於半導體裝置10之啟動時’檢 出類比電源電壓AVCC及第二輸出電麼VDC02啟動後’藉 由内建於半導體裝置10之計時器電路（不圖示）計數 50[ms](Typ.)後，使電晶體B3關閉，使XRESET端子成為高 位準（重設解除）。 © 圖7係用以說明重設部B之啟動動作之時序圖，從上依序 表示AVCC端子、VDCOl端子、VDC02端子及XRESET端 子之各電壓波形。 而且，XHRST端子係連接於邏輯或運算器B2之第二輸 入端（反轉輸入端）。因此，藉由將XHRST端子設作為低位 準，電晶體B3不依據來自重設控制電路B1之控制信號而 往開啟狀態轉移，XRESET端子成為低位準（重設狀態）。 此外，利用XHRST端子之重設控制之情況下，先前所述之 135515.doc -16- 200937824 計時器電路（50[ms](Typ.))不動作。 接著，說明關於LED驅動器部C之功能。 LED驅動器部C係進行搭載於組件之LED之點燈/熄燈控 制之機構，於XLEDON端子為低位準時成為開啟狀態。此 外’内建於LED驅動器部C之電晶體C2之開啟電阻最大為 10[Ω]，作為最大輸出電流係設想50[mA]程度。 • 接著，說明關於電流開關部D之功能。 電流開關部D係將對於搭載於組件之拾取器件（特別為雷 © 射二極體）之電源供給，予以開啟/關閉控制之機構，於 CSWON端子為高位準時成為開啟狀態。此外，以於cswi 端子側施加類比電源電壓AVCC等，於CSWO端子側連接負 載之形式來使用。而且，内建於電流開關部D之電晶體D2 之開啟電阻最大為1 ·〇[Ω]，作為最大輸出電流係設想 100[mA]程度。 如上述’本實施型態之半導體裝置10係除了 2通道之 DC/DC轉換器部A以外’還於1晶片内建有重設部b、LED ❹ 驅動器部c及電流開關部D之結構。藉由該類結構，可將 系統電源1C周邊部之電路群予以1晶片化，可容易地構成 DVD或CD之電源部。 而且’若為本實施型態之半導體裝置10,相較於以各單 體之1C或離散構件形成重設部b、LED驅動器部C及電流開 關部D之結構’可實現組件規模之縮小或反應速度之提 升、及消耗電力之減低。 接著，說明關於輸出電壓VDCOl, VDC02之啟動。 135515.doc •17- 200937824 圖8係表示輸出電壓之啟動波形之時序圖，從上依序表 示電源端子（PVCC、AVCC)、VDC02端子、VDCOl端子、 XRESET端子、XHRST端子、CSWO端子及LEDO端子之各 電壓波形。此外，圖8係表示設定為CS=5[V]、 CSWON=5[V]、XLEDON=0[V]之情況之狀態。 若電源端子（PVCC、AVCC)之電壓位準達到3.75[V]，則 * 解除UVLO，DC/DC轉換器部A開始動作。此時，第一 DC/DC轉換器及第二DC/DC轉換器同時啟動。此外，軟啟 〇 動期間設定為1 [ms]。而且’於半導艘裝置10啟動時’ DC/DC轉換器部A之各輸出宜預先設作為輕負載之狀態。 重設部B係監視類比電源電壓AVCC及第二輸出電歷 VDC02雙方，於分別達到3.7[V]、2.7[V]後並經過特定期 間（50[ms])後，將XRESET端子設作為高位準（重設解 除）(參考圖7)。 重設狀態解除後’例如若第二輸出電壓VDC〇2低於 2 7[V]，則重設部B係將XRESET端子設作為低位準（重設 ® 狀態），其後若第二輸出電壓VDC02高於2·8[ν] ’則從該 時點經過50[ms]後’重設部Β係將XRESET端子設作為高位 準（重設解除）。另一方面’由於第一輸出電壓VDCO1未被 監視，因此即使為其降低之情況’ XRESET端子不會設作 為低位準（重設狀態）° 而且，關於藉由XHRST端子之主機重設，於XHRST端 子設作為低位準之期間，重設部B係將XRESET端子設作 為低位準（重設狀態）’於XHRST端子回到高位準之時點’ 135515.doc -18· 200937824 重設部B立即將XRESET端子設作為高位準（重設解除）。其 中，從藉由電壓監視器之重設解除在50[ms]以内之期間， 藉由XHRST端子之主機重設為無效。 接著，說明關於過電流/短路保護功能。 於控制DC/DC轉換器部A、LED驅動器部C及電流開關部 D之各輸出動作之控制驅動器A31, A32、控制器C1及控制 • 器D1，作為實現過電流/短路保護功能之機構而連接有各 個電流限制電路A41, A42, C3, D3。亦即，於XRESET端子 〇 以外之各輸出端子，任一者均内建有過電流/短路保護功 能，因此可保護半導體裝置10免於突發之GND短路所造成 之損壞。 首先，說明關於DC/DC轉換器部A之過電流檢出動作。 圖9係用以說明DC/DC轉換器部A之過電流檢出動作之時 序圖，從上依序表示CS端子、VDC01端子、DCSW1端子 及VDC02端子之各電壓波形。此外，於圖9例示於產生第 一輸出電壓VDC01之第一 DC/DC轉換器產生過電流時之狀 w 況。 若於電流限制電路A41檢出過電流（1.5[A](Typ.))，則僅 . 以特定期間（l.〇[ps](Typ.))禁止從PVCC端子往輸出電容器 COl之充電，停止第一輸出電壓VDCOl之產生動作。另一 方面，只要未於電流限制電路A42檢出過電流，則第二輸 出電壓VDC02之產生動作繼續。若停止第一輸出電壓 VDCO1之產生動作後經過上述特定期間，貝重新開始第一 輸出電壓VDC01之產生動作，於電流限制電路A41進行再 135515.doc -19- 200937824 度之過電流判定。此時，若過電流狀態未解除，與先前所 述相同，僅以特定期間停止第一輸出電壓VDC01之產生動 作。 若該類狀態僅繼續特定期間（1.5[ms](Typ.))，則短路保 護功能（計時器關閉閂鎖功能）發揮作用，第一輸出電壓 • VDCOl及第二輸出電壓VDC02之產生動作之任一者均停 • 止。為了重新開始DC/DC轉換器部A之輸出動作，對於半 導體裝置1 0再導入電源，或進行利用CS端子之關機動作即 ❹ 可。 此外，於產生第二輸出電壓VDC02之第二DC/DC轉換器 產生過電流之情況時，於第二輸出電壓VDC02之產生動作 斷續地停止後，最後第一輸出電壓VDCOl及第二輸出電壓 VDC02之產生動作之任一者均停止。 接著，說明關於LED驅動器部C之過電流檢出動作。此 外，關於電流開關部D之過電流檢出動作亦與LED驅動器 部C相同，因此省略重複說明。 ® 圖10係表示内建於LED驅動器部C之電流限制電路C3之 一結構例之電路圖。而且，圖11係表示對於LED之輸出電 . 流ILEDO與輸出電壓LEDO之關係之相關圖。 如圖10所示，電流限制電路C3係具有比較器C3a，C3b、 感測電阻C3c及直流電壓源C3d而成。比較器C3a係判定感 測電阻C3c之兩端電壓（因應輸出電流ILEDO之大小而變動 之電壓信號）是否達到特定值之機構，比較器C3b係判定輸 出電壓LEDO是否達到特定值Vth之機構。 135515.doc -20- 200937824 控制器Cl係根據比較器C3a之輸出信號，判斷輸出電流 ILEDO是否達到第一臨限值ILIM1，若輸出電流ILEDO未 達到第一臨限值ILIM1，則為了將輸出電壓LEDO維持於特 定值（5.0[V])，控制電晶體C2之導通度（開啟電阻）（參考圖 11之定電壓控制期間X)。另一方面，判斷輸出電流ILEDO 達到第一臨限值之情況時，控制器C1係為了將輸出電流 ILEDO維持於第一臨限值ILIM1，控制電晶體C2之導通度 (開啟電阻），使輸出電壓LEDO降低。 〇 此時，控制器C1係根據比較器C3b之輸出信號，判斷輸 出電壓LEDO是否低於臨限值電壓Vth，若輸出電壓LEDO 未低於臨限值電壓Vth，則為了持續將輸出電流ILEDO維 持於第一臨限值ILIM1，控制電晶體C2之導通度（開啟電 阻），使輸出電壓LEDO降低（參考圖11之第一電流限制期間 Y)。另一方面，判斷輸出電壓LEDO低於臨限值電壓Vth之 情況時，控制器C1係為了將輸出電流ILEDO維持於低於第 一臨限值ILIM1之第二臨限值ILIM2，控制電晶體C2之導 ® 通度（開啟電阻），使輸出電壓LEDO進一步降低（參考圖11 之第二電流限制期間Z)。 . 如此，藉由進行2階段之電流限制動作，可提高半導體 裝置10之安全性。此外，即使於LEDO端子檢出過電流之 情況，關於其他輸出端子（VDCOl端子、VDC02端子及 CSWO端子）則繼續通常動作。 接著，說明關於過電壓消除（mute)功能。 圖12係用以說明過電壓消除功能之時序圖，從上依序表 135515.doc -21 - 200937824 示電源端子（AVCC、PVCC)、VDCOl端子、VDC02端子、 CSWO端子及LEDO端子之各電壓波形。 於圖1雖未明示，但於半導體裝置10内建有過電壓消除 電路，以作為防止過電壓所造成之半導體裝置1〇之誤動作 之機構。如圖12所示，若電源電壓（AVCC、PVCC)成為 6.5[V](Typ.)以上，則發揮過電壓消除功能，DC/DC轉換器 • 部A停止切換。藉此，可防止過電壓所造成之半導體裝置 10之誤動作。 〇 接著，說明關於UVLO功能。 圖13係用以說明UVLO功能之時序圖，從上依序表示電 源端子（AVCC、PVCC)、VDCOl 端子、VDC02 端子、 CSWO端子及LEDO端子之各電壓波形。 於圖1雖未明示，於半導體裝置10内建有UVLO電路，以 作為防止減電壓所造成之半導體裝置10之誤動作之機構。 如圖13所示，若電源電壓（AVCC、PVCC)成為 3.65[V](Typ.)以下（LED驅動器部 C 為 3.70[V](Typ.)以下）， ® 則發揮UVLO功能，DC/DC轉換器部A停止切換。藉此， 可防止減電壓所造成之半導體裝置10之誤動作。此外，若 電源電壓（AVCC、PVCC)回到3.75[V](Typ,)以上（LED驅動 器部C為3.90[V](Typ.)以上），則解除關機，再啟動輸出電 * 壓之產生動作。 接著，說明關於利用CS端子之關機功能。 圖14係用以說明利用CS端子之關機功能之時序圖，從上 依序表示CS端子、VDC02端子、VDCOl端子、CSWO端子 135515.doc •22- 200937824 及LEDO端子之各電壓波形。此外，圖14係表示設定為 AVCC=PVCC = 5[V]、CSWON=5[V]、XLEDON=0[V]之情況 之狀況。 如圖14所示，於CS端子為低位準時，與先前所述之保護 功能（UVLO功能等）動作時相同，DC/DC轉換器部A停止切 ' 換。而且，LED驅動器部C或電流開關部D之輸出亦成為 〇[V]。其後，於CS端子成為高位準時，解除關機，重新開 始各個輸出動作。 〇 此外，於上述關機時，VDC01端子及VDC02端子之各 端子電壓係經由形成DC/DC轉換器部A之輸出段之低側開 關（電晶體A61，A62)之開啟電阻而放電。而且，CSWO端 子及LEDO端子之各端子電壓係經由内建於半導體裝置10 之電阻（於圖1不圖示）而放電。 接著，說明關於熱關機功能。 於圖1並未明示，於半導體裝置10内建有熱關機電路， 以作為防止其熱損壞之機構。晶片溫度若達到 W Tjmax=175[°C ](Typ.)，則熱關機功能發揮作用，DC/DC轉 換器部A停止切換。藉由該類控制，可保護半導體裝置10 . 免於熱失控。 此外，於上述熱關機時，如圖15所示，形成DC/DC轉換 器部A之輸出段之高側之電晶體（A5 1、A52)及低側之電晶 體（A61、A62)之任一者均為關閉狀態，VDCOl端子及 VDC02端子之任一者均為高阻抗狀態。亦即，與先前所述 之利用CS端子之關機時不同，於熱關機時，VDC01端子 135515.doc -23- 200937824 及VDCG2端子之各端子電壓係不放電並維ι因此，於異 常间灌下，由於電流不會流於低側之電晶體（A6丨、A62)， 因此可避免7L件損壞或進一步之溫度上升。此外，關於 LEDO端子及CSW〇端子之各端子電壓，與先前所述之利 用cs端子之關機時相同，經由内建於半導體裝置1〇之電阻 (於圖1不圖示）而放電。 . 接著’說明關於DC/DC轉換器部A之相位補償。 半導體裝置ίο係於裝置内部，進行錯誤放大器A11，A12 ® 之相位補償，關於電感器L1，L2及輸出電容器COl，C02， 為了進行安定動作宜利用推薦值（1 5[μΗ]、1〇[μρ]以上）。 輸入電容器宜使用ESR低之1〇[μΙ7]以上之陶瓷電容器。此 外，為了於重負載時亦可進行安定動作，PVCC端子與 PGND端子間之旁路電容器⑶，CB2宜如圖^所示配置 於從半導體裝置10為最小之距離。作為輸出電容器C〇1， C02可使用陶究電容器，可藉由其來構成低雜訊及低連波 之電源。而且，1)(：/；0€轉換器部A之輸出宜如圖5所示，儘 ® 可能從輸出電容器COl，C02之兩端取出。 接著，說明關於在錯誤放大器A11, A12内部之相位補 償。 圖17係表示錯誤放大器A11之一結構例（特別是輸出段周 邊）之電路圖。此外，錯誤放大器A12係與錯誤放大器Απ 同樣之結構，因此於此省略重複說明。 本結構例之錯誤放大器A11係輸出電壓回授型之電流輸 出放大器，其具有第一輸出電壓VDC〇1及基準電壓vref 135515.doc •24· 200937824 被差動輸入之輸入段Alla、及將來自輸入段八11&之電壓信 號轉換為電流信號並輸出之輸出段Allb而成。 輸出段Allb係具有集極連接於輸入段AUa之輸出端之 nPn型雙極電晶體Q1、基極連接於電晶體Q1之基極及集極 之npn型雙極電晶體Q2、連接於電晶體卩丨之射極與接地端 間之電阻R1、連接於電晶體q2之集極與電源端間之定電 流源II、及連接於電晶體Q2之射極與接地端間之升壓電路 BST而成，且從電晶體Q2之集極輸出電流信號之結構。此 外，升壓電路BST係並聯連接電阻RBST與電容器⑶”而 成。 如此，錯誤放大器A11之輸出段a丨丨b係利用由j對電晶 體Qi，Q2所組成之電流鏡電路，來輸出電流信號之結構， 且於其插入有升壓電路BST之形式。 升壓電路BST係於電流信號之頻率為低頻區域時，作為 具有特定阻抗之電阻電路而發揮功能，於電流信號之頻率 為尚頻區域時，其阻抗降低，作為使電晶體卩2之射極與接 地端間交流地短路之旁路電路而發揮功能。 因此，於電流信號之頻率為高頻區域時，由電晶體 Q2所組成之電流鏡電路之鏡比變大，可提高錯誤放大器
All之增益，甚而可維持相位餘裕（増益為〇[db]時之相 位）。 圖18係表示錯誤放大器A11之頻率特性之圖，橫軸表示 頻率，縱軸表示相位及增益。此外，於本圖表示將電感器 L1及輸出電容器C01之特性值，各個設定為j 5[μΗ]、 135515.doc .25· 200937824 1〇[μΡ]之情況之頻率特性。而且，圖中之實線表示本發明 (有升壓電路）之動向，虛線表示以往結構（無升壓電路）之 動向。 如圖18所示，若根據本發明之結構，即使是利用特性值 小之元件作為電感器L1及輸出電容器C01之情況，仍可充 分地維持錯誤放大器A11之相位餘裕，因此即使上述特性 值稍微偏差，仍可使DC/DC轉換器安定地動作。而且，亦 可將連接於錯誤放大器All之輸出端之相位補償電容器之 〇 電容值縮小至數[pF]，因此可將其内建於半導體裝置1〇。 接著，說明關於動作頻率之安定化技術。 若隨著周圍溫度或電源電壓之變動，DC/DC轉換器部A 之動作頻率從所需之設定值（3[MHz])大幅變動，則對先前 所述之相位補償造成影響，輸出漣波增大。因此，於半導 體裝置10 ’為了使決定振盪器A8之振盪頻率之定電流1(；之 溫度特性及電源電壓特性之任一者均呈平坦，於定電流源 之電路結構加以設計。 ❹ 圖19係表示定電流源之一結構例之電路圖。 如本圖所示，本結構例之定電流源係具有pnp型雙極電 晶體電晶體Qa，Qb，Qc及npn型雙極電晶體Qd，Qe而成。 電晶體Qa，Qb，Qc之射極係分別經由電阻Ra，Rb，Rc而連 接於帶隙電壓VBG之施加端。電晶體Qa，Qb，qc之基極之 任一者均連接於電晶體Qb之集極。電晶體Qa之集極係連 接於電晶體Qd之集極。電晶體Qb之集極係連接於電晶體 Qe之集極。電晶體Qe之集極係連接於振盪器八8之定電流 135515.doc -26· 200937824 輸入端。電晶體Qd，Qe之基極之任一者均連接於電晶體Qd 之集極。電晶體Qd之射極係連接於接地端。電晶體以之 射極係經由電阻Re而連接於接地端。 如上述’本結構例之定電流源係為了使定電流Ic.之電源 電壓特性呈平坦’將帶隙電源電路所產生之帶隙電壓VBG 作為驅動電壓利用。 ' 而且’本結構例之定電流源係藉由使電晶體Qd之基極· 射極間下降電壓Vf之溫度特性、與電阻Re之溫度特性抵 Ο 銷’以使定電流Ic之溫度特性呈平坦。 藉由利用該類定電流源，可如圖20所示，將DC/DC轉換 器部A之動作頻率維持於所需之設定值（3 [mHz])。 接著’說明關於DC/DC轉換器部A之特性提升。 DC/DC轉換器部A之動作頻率越高速，即使縮小連接於 輸出端之電感器Ll，L2或輸出電容器c〇l，C02之特性值， 仍可如圖21所示’將輸出漣波壓低。另一方面，若將 DC/DC轉換器部A之動作頻率設作為高速，則切換損失變 大’轉換效率降低。 因此’於DC/DC轉換器部A，加以設計將動作頻率從以 往之1·5[ΜΗζ]提高至3[MHz] ’並且使其轉換效率不會降 低。 首先’進行使電晶體A51，A61及電晶體A52, A62同時關 閉之期間（空檔時間）之最佳化，進行切換損失之減低。 動作頻率設定為3[MHz]之情況時，PWM信號之週期成 為333.3[ns] ’ PWM信號之最小脈衝寬成為60[ns]前後（最小 135515.doc -27- 200937824 工作20%)。因此，作為pWM信號之空檔時間必須正確地 設定為5〜l〇[ns]之極短時間。 此外，於以往結構，利用電阻及電容器所組成之尺^時 間常數電路來設定空擋時間，但於該類結構由於元件偏 差之影響甚大’因此無法正確地設定空檔時間。 瓠 因此，於本發明係利用元件延後（由電晶體所組成之反 向器之邏輯反轉延遲時間），來設定PWM信號之空檔時間 之結構。藉由設作為該類結構，由於相較於利用Rc時間 〇 常數電路之以往結構’可正確地設定PWM信號之空檔時 間’因此可減低DC/DC轉換器部A之切換損失。 圖22係表示負載電流與轉換效率之相關關係之圖。如本 圖所示，若為半導體裝置1〇，即使將DC/DC轉換器部A之 動作頻率設定為3 [MHz]，較小地設定電感器l 1，L2或輸出 電容器COl，C02之特性值，仍可獲得充分高之效率（特別 是作為負載電流流有數百[mA]之高負載區域之效率）。 而且，於套入PWM信號之空檔時間之過程中，亦可預 響 估附隨於電晶體A51，A6〗及電晶體A52, A62之閘極之寄生 電容器之電容值，因此因應於其而調整驅動器之電流能 - 力’進行通過速率之最佳化。藉由該類調整，可實現輸出 尖波雜訊之減低（於圖23之例中，就第一輸出電壓VDCO1 而言’減低至pp值=20[mV]程度）或輸出負載反應之改善 (於圖24之例申，就第一輸出電壓VDCOl而言，改善為 AV=25[mV]程度）。 此外’於上述實施型態，舉例將本發明適用於DVD驅動 I35515.doc -28 - 200937824 器或CD驅動器等光碟驅動用途專用之系統電源LSI之結構 來進行說明，但本發明之適用對象不限定於此，亦可廣泛 適用於其他電源裝置。 而且，本發明之結構係除了上述實施型態以外，還可於 不脫離發明之主旨之範圍内加上各種變更。 (產業上之可利用性） 本發明係對例如DVD驅動器或CD驅動器等光碟驅動用 途專用之系統電源LSI適宜之技術。 ❹ 【圖式簡單說明】 圖1係表示關於本發明之半導體裝置之一實施型態之區 塊圖。 圖2為半導體裝置10之外形尺寸圖。 圖3係表示外部端子之插腳號碼、端子名及功能之對應 表。 圖4係表示外部端子之插腳號碼、端子名、等價電路及 ❹ 功能之對應表。 圖5係用以說明外部端子之端子處理之應用電路圖。 圖6係表示半導體裝置1〇之電性特性之表。 圖7係用以說明重設部B之啟動動作之時序圖。 圖8係表示輸出電壓之啟動波形之時序圖。 圖9係用以說明沉舰轉換器部a之過電流檢出動作之時 序圖。 一 係表示内建於LED驅動器㈣之電流限制電路。之 結構例之電路圖。 135515.doc -29- 200937824 圖11係表示輸出電流ILEDO與輸出電壓LEDO之關係之 相關圖。 圖12係用以說明過電壓消除（mute)功能之時序圖。 圖13係用以說明UVLO功能之時序圖。 圖14係用以說明利用CS端子之關機功能之時序圖。 圖15係表示熱關機時之切換狀態之電路圖。 • 圖16係表示旁路電容器CB1，CB2之一配置例之模式圖。 圖1 7係表示錯誤放大器之一結構例（特別是輸出段周邊） ® 之電路圖。 圖18係表示錯誤放大器All之頻率特性之圖。 圖1 9係表示定電流源之一結構例之電路圖。 圖20係表示動作頻率之溫度特性之圖。 圖21係表示DC/DC轉換器部A之輸出漣波之圖。 圖22係表示負載電流與轉換效率之相關關係之圖。 圖23係表示DC/DC轉換器部A之輸出尖波雜訊之圖。 圖24係表示DC/DC轉換器部A之輸出負載反應之圖。 ® 【主要元件符號說明】 10 半導體裝置（系統電源LSI) A DC/DC轉換器部 A11，A12 錯誤放大器
Alla 輸入段
Allb 輸出段 A21,A22 PWM比較器 A31,A32 控制驅動器 135515.doc -30- 200937824
A41，A42 電流限制電路 A51,A52 P通道型MOS場效電晶體 A61,A62 N通道型MOS場效電晶體 A7 基準電壓產生電路 A8 振盪器 A9 軟啟動電路 B 重設部 B1 重設控制電路 B2 邏輯或運算器 B3 npn型雙極電晶體 BST 升壓電路 C LED驅動器部 Cl 控制器 C2 P通道型MOS場效電晶體 C3 電流限制電路 C3a, C3b 比較器 C3c 感測電阻 C3d 直流電壓源 CB1,CB2 旁路電容器 CBST 電容器 C01,C02 輸出電容器 D 電流開關部 D1 控制器 D2 P通道型MOS場效電晶體 135515.doc -31 - 200937824 D3 電流限制電路 11 定電流源 L1，L2 電感器 Q1，Q2 npn型雙極電晶體 Qa, Qb, Qc pnp型雙極電晶體 Qd，Qe npn型雙極電晶體 R1 電阻 RBST 電阻 Ra, Rb, Rc, Re 電阻 參 135515.doc 32-