CN101477401A - 多相式电压调整器系统 - Google Patents

Abstract

一种多相式电压调整器系统，包含：电压调整器，连接至中央处理器，可输出负载侦测电压，其正比于中央处理器的实际负载；以及，相位控制电路，连接至电压调整器，当负载侦测电压上升至第一电压值时，输出第一准位相位切换信号至电压调整器，当负载侦测电压下降至第二电压值时，输出第二准位相位切换信号至电压调整器；其中，电压调整器在接收第一准位相位切换信号后，对中央处理器所输出之核心电压由N相转为M相；在接收第二准位相位切换信号后，对中央处理器所输出的核心电压由M相转为N相，且第一电压值大于第二电压值，M大于N。

Description

多相式电压调整器系统

技术领域

本发明为一种多相式电压调整器系统，尤指一种可随负载的增加或减少而切换不同相位的多相式电压调整器系统。

背景技术

一般来说，计算机系统内中央处理器(CPU)的电源并不是直接由电源供应器所提供，主要原因为CPU所需的核心电压(Vcore)是按照其负载的大小而不断改变。由于核心电压(Vcore)可能瞬间内增强或减弱，电源供应器是无法直接对如此突如其来的改变作出反应。为了解决此一问题，主机板上设有专为CPU供电的电压调整器(Voltage Regulator Module，VRM)。

请参照图1，其所示为已知计算机主机板上的单相式电压调整器(Single-Phase VRM)示意图。单相式电压调整器10主要包含一脉冲宽度调变(Pulse Width Modulate，PWM)控制单元102、一PWM驱动单元(PWMDriver)104、一输出单元106。其中，PWM控制单元102可以输出一脉冲信号(PWM信号)至PWM驱动单元104。

再者，PWM驱动单元104中有一引导逻辑电路(Steering LogicCircuit)1042以及二驱动电路(Driving Circuit)1044、1046。引导逻辑电路1042可根据PWM信号产生第一信号与第二信号，而二驱动电路1044、1046分别接收第一信号与第二信号后，产生第一驱动信号S1与第二驱动信号S2。

再者，输出单元106中包含一上功率晶体管(Upper Power FET)M1、一下功率晶体管(Lower Power FET)M2、一输出电感(Output Choke)L、一电流感测电阻(Current Sense Resistor)Rs、与一输出电容(OutputCapacitor)Co。其中，上功率晶体管M1漏极连接至一电源电压Vcc，上功率晶体管M1栅极接收第一驱动信号S1，上功率晶体管M1源极连接至输出电感L的第一端。下功率晶体管M2漏极连接至输出电感L的第一端，下功率晶体管M2栅极接收第二驱动信号S2，下功率晶体管M1源极连接至接地端GND。再者，电流感测电阻Rs连接于输出电感L的第二端与核心电压输出端Vcore之间。而输出电容Co连接于核心电压输出端Vcore与接地端GND之间。

由于第一驱动信号S1与第二驱动信号S2的驱动，输出电感L以及电流感测电阻Rs上会产生一输出电流Io至核心电压输出端Vcore。根据输出电流Io的大小可以得知CPU是处于高运转负载(重载)或者是低运转负载(轻载)。当侦测电流感测电阻Rs上的感测电压Vs而得CPU是处于重载时，PWM控制单元102可增加PWM信号的脉冲宽度(Pulse Width)用以提高输出电流Io；反之，当侦测电流感测电阻Rs上的感测电压Vs得知CPU是处于轻载时，PWM控制单元102即减少PWM信号的脉冲宽度，用以减少输出电流Io。

电压调整器的相位(Phase)越多表示电压调整器由越多的PWM驱动单元104与输出单元106的组成。现今主机板上多会采用多相式电压调整器(Multi-Phase VRM)。当CPU的负载较重时，多相式电压调整器可提供足够的核心电压至CPU。

请参照图2，其所示为已知计算机主机板上的四相式电压调整器对一CPU供电示意图。四相式电压调整器20主要包含一PWM控制单元202，四个PWM驱动单元204、206、208、210，与四输出单元212、214、216、218。

PWM控制单元202可以输出四相脉冲信号(PWM1信号、PWM2信号、PWM3信号、PWM4信号)分别至PWM驱动单元204、206、208、210。PWM驱动单元204搭配输出单元212后可输出具第一相位的核心电压Vcore-1；PWM驱动单元206搭配输出单元214后可输出具第二相位的核心电压Vcore-2；PWM驱动单元208搭配输出单元216后可输出具第三相位的核心电压Vcore-3；PWM驱动单元210搭配输出单元218后可输出具第四相位的核心电压Vcore-4。因此，CPU22所需的核心电压Vcore是由四相式电压调整器20根据PWM1信号、PWM2信号、PWM3信号、PWM4信号来提供。上述四个PWM驱动单元204、206、208、210的电路与图1中PWM驱动单元104的电路相同，且四个输出单元212、214、216、218与图1中输出单元106的电路相同，因此其动作原理不再赘述。

随着电压调整器相位数的增加，CPU的稳定度也同时提升。然而厂商也必须同时考虑电压调整器的效率，越多相位的电压调整器也会带来越多的能源损耗，再加上电压调整器在低负载下有效率偏低的问题。当CPU 22负载低于一最低负载时，CPU22会发出一功率状态指示器(Power StateIndicator，PSI)信号，主机板即要求四相式电压调整器20仅开启单相来对CPU22供电，例如仅会以PWM驱动单元204搭配输出单元212所输出第一相位的核心电压Vcore-1来对CPU22供电，以实现电压调整器VRM效率的较佳化。然而已知电压调整器，仅能在四相供电与单相供电间切换(以四相式电压调整器为例)，因此在注重节能减耗的今日，仍属一种浪费。

发明内容

本发明提供一种多相式电压调整器系统，应用于一中央处理器，包含：一电压调整器，连接至中央处理器，电压调整器输出一负载侦测电压，且负载侦测电压正比于中央处理器的一实际负载；以及一相位控制电路，连接至电压调整器，当负载侦测电压上升至一第一电压值时，相位控制电路输出一第一准位相位切换信号至电压调整器，当负载侦测电压下降至一第二电压值时，相位控制电路输出第二准位相位切换信号至电压调整器；其中，在接收第一准位相位切换信号后，电压调整器对中央处理器所输出的一核心电压由N相转为M相；在接收第二准位相位切换信号后，电压调整器对中央处理器所输出的核心电压由M相转为N相，且第一电压值大于该第二电压值，M大于N。

一种对中央处理器提供一核心电压的方法，应用于一电压调整器，该方法包含有：侦测中央处理器的一实际负载；以及若实际负载上升至一第一负载值时，电压调整器对该中央处理器所输出的核心电压由N相改为M相，若中央处理器的实际负载下降至一第二负载值时，电压调整器对中央处理器所输出的核心电压由M相改为N相；其中，M大于N，且第一负载值大于第二负载值。

本发明的多相式电压调整器系统，可根据中央处理器实际的负载，对中央处理器提供不同相位的核心电压，因此可大幅提高电压调整器的节能效率。

附图说明

本发明得通过下列附图及实施例的详细说明，以得到更深入的了解，其中：

图1所示为已知计算机主机板上的单相式电压调整器示意图。

图2所示为已知计算机主机板上的四相式电压调整器对一中央处理器供电示意图。

图3所示为本发明的多相式电压调整器系统对一中央处理器供电的方块示意图。

图4所示为本发明的相位控制电路的电路示意图。

图5A与图5B所示为本发明的负载侦测电路所产的电压迟滞效果示意图。

具体实施方式

请参照图3，其所示为本发明的多相式电压调整器系统对CPU供电的方块示意图(以四相式电压调整器系统为例)。多相式电压调整器系统30主要包含一相位控制电路302与一电压调整器304。相位控制电路302另包含一负载侦测电路3022、一第一开关电路3024、与一第二开关电路3026，其中，第一开关电路3024可根据负载侦测电路3022的驱动输出二三相位切换信号(PWM2-3信号)至电压调整器304；第二开关电路3026可根据负载侦测电路3022的驱动输出三四相位切换信号(PWM3-4信号)至电压调整器304。电压调整器304可输出具第一相位的核心电压Vcore-1、具第二相位的核心电压Vcore-2、具第三相位的核心电压Vcore-3、具第四相位的核心电压Vcore-4至CPU 32。

当CPU 32的负载降到最低负载时，CPU 32将发出PSI信号至电压调整器304。电压调整器304的一输出电流监视脚位(Imon脚位)连接至负载侦测电路3022，其中Imon脚位可输出一输出电流线性电压(Vmon)，此Vmon正比例于电压调整器304对CPU 32所输出的输出电流Io(未示出)。举例来说，当电压调整器304对CPU 32所输出的输出电流Io为100A时，对应的Vmon为1V；当电压调整器304对CPU 32所输出的输出电流Io为60A时，所对应的Vmon为0.6V。

本发明的多相式电压调整器系统30即是利用负载侦测电路3022通过侦测电流线性电压(Vmon)的大小，来推算出CPU 32目前的实际负载。再通过CPU 32目前的实际负载来驱动第一开关电路3024与第二开关电路3026的导通(ON)或截止(OFF)。第一开关电路3024与第二开关电路3026可分别输出PWM2-3信号与PWM3-4信号至电压调整器304。而电压调整器304可根据PWM2-3信号与PWM3-4信号来决定对CPU 32的供电相位数。

假设在初始时CPU 32的负载为高运转负载，此时负载侦测电路3022可根据所侦测输出Vmon的大小驱动第一开关电路3024与第二开关电路3026皆为截止(OFF)，使得第一开关电路3024与第二开关电路3026分别输出的PWM2-3信号与PWM3-4信号皆为第一准位，而使电压调整器304对CPU 32为四相供电。当负载侦测电路3022侦测出Vmon降至一第一电压值时，即表示此时CPU 32的负载下降，此时负载侦测电路3022即可驱动第二开关电路3026为导通(ON)，而导通(ON)的第二开关电路3026输出具第二准位的PWM3-4信号至电压调整器304，电压调整器304则会由原本的四相改以三相对CPU 32供电。当负载侦测电路3022侦测出输出Vmon持续降至一第二电压值时，即表示此时CPU 32的负载更低，此时负载侦测电路3022即可驱动第一开关电路3024为导通(ON)，而导通(ON)的第一开关电路3024将输出具第二准位的PWM2-3信号至电压调整器304，由于PWM2-3信号由第一准位转至第二准位，电压调整器304则会由原本的三相改以二相对CPU 32供电。当CPU 32的负载持续低至最低负载时，中央处理器(CPU)32将发出PSI信号至电压调整器304，电压调整器304则会改以单相对CPU 32供电。

请参照图4，其所示为本发明的相位控制电路302的电路示意图。相位控制电路302主要包含运算放大器OP1、OP2，电阻R1～R10，二极管D1、D2，与晶体管开关SW1、SW2。运算放大器OP1的正输入端+IN1经由电阻R1连接至一第一电源电压+3VSB，以及经由电阻R2连接至接地GND；运算放大器OP1的负输入端-IN1用以接收由电压调整器304所输出的输出电流线性电压Vmon；运算放大器OP1的输出端OUT1连接至二极管D1的阳极(Anode)且运算放大器OP1的正输入端+IN1连接至二极管D1的阴极(Cathode)，以及经由电阻R5连接至第一电源电压+3VSB；晶体管开关SW1的基极B经由电阻R7连接至运算放大器OP1的输出端OUT1；晶体管开关SW1的集极C经由电阻R9连接至一第二电源电压+5VSB，以及对电压调整器304输出PWM2-3信号；晶体管开关SW1的射极E连接至接地GND。

再者，运算放大器OP2的正输入端+IN2经由电阻R3连接至第一电源电压+3VSB，以及经由电阻R4连接至接地GND；运算放大器OP2的负输入端-IN2用以接收由电压调整器304所输出的输出电流线性电压Vmon；运算放大器OP2的输出端OUT2连接至二极管D2的阳极且运算放大器OP2的正输入端+IN2连接至二极管D1的阴极，以及经由电阻R6连接至第一电源电压+3VSB；晶体管开关SW2的基极B经由电阻R8连接至运算放大器OP2的输出端OUT2；晶体管开关SW2的集极C经由电阻R10连接至第二电源电压+5VSB，以及对电压调整器304输出PWM3-4信号；晶体管开关SW2的射极E连接至接地GND。

运算放大器OP1、OP2，电阻R1～R6，二极管D1、D2所组成的电路即为图3所示的负载侦测电路3022。晶体管开关SW1，电阻R7、R9所组成的电路即为图3所示的第一开关电路3024。晶体管开关SW2，电阻R8、R10所组成的电路即为图3所示的第二开关电路3026。

当输出电流Io为80A，此时所对应的输出电流线性电压Vmon为0.8V。在运算放大器OP1中，由于正输入端+IN1的电压为0.3V(在电阻R1与电阻R2的串联中，电源电压+3VSB在电阻R2的分压近似于0.3V)，且负输入端-IN1的电压为0.8V，因此输出端OUT1将输出一低准位电压(设为0V)。此0V经由电阻R7导致晶体管开关SW1的截止(OFF)，因此，用以控制电压调整器304二相供电与三相供电间切换的PWM2-3信号为高准位+5VSB。

在运算放大器OP2中，由于正输入端+IN2的电压为0.5V(在电阻R3与电阻R4的串联中，电源电压+3VSB在电阻R4的分压近似于0.5V)，且负输入端-IN2的电压为0.8V，因此输出端OUT2将输出一低准位电压(设为0V)。此0V经由电阻R8导致晶体管开关SW2的截止(OFF)，因此，用以控制电压调整器304三相供电与四相供电间切换的PWM3-4信号亦为高准位(+5V)。(PWM2-3、PWM3-4)＝(High、High)，此时电压调整器304对CPU 32四相供电。

假设由于CPU 32负载下降，此时输出电流Io从80A降至介于50A至30A间，例如40A。此时所对应的核心电流线性电压Vmon为0.4V。此时，用以控制电压调整器304二相供电与三相供电间切换的PWM2-3信号仍为高准位+5VSB，在此不予赘述。然而在运算放大器OP2中，由于负输入端-IN2的电压已低于正输入端+IN2的电压，因此输出端OUT2将输出一高准位电压(设为+5V)。此+5V经由电阻R8导致晶体管开关SW2的导通ON，因此，用以控制电压调整器304三相供电与四相供电间切换的PWM3-4信号转为低准位(0V)。(PWM2-3、PWM3-4)＝(High、Low)，此时电压调整器304对CPU三相供电。也就是说，一旦输出电流Io降至低于50A，而使得运算放大器OP2的输出端OUT2输出一高准位电压，本发明的相位控制电路302即可通过PWM3-4信号通知电压调整器304由原本对CPU的四相供电改成三相供电。

假设由于CPU 32负载的持续下降，此时输出电流Io)从40A降至介于15A至30A，例如20A。此时所对应的输出电流线性电压(Vmon)为0.2V。此时，用以控制电压调整器304三相供电与四相供电间切换的PWM3-4信号仍为低准位(+0)，在此不予赘述。然而在运算放大器OP1中，由于正输入端+IN1的电压已高于负输入端-IN1的电压，因此输出端OUT1将输出一高准位电压(设为+5V)。此+5V经由电阻R7导致晶体管开关SW1的导通(ON)，因此，用以控制电压调整器304二相供电与三相供电间切换的PWM2-3信号转为低准位(0V)。(PWM2-3、PWM3-4)＝(Low、Low)，此时电压调整器304对CPU二相供电。也就是说，CPU的核心电流降至低于30A，而使得运算放大器OP1的输出端OUT1输出一高准位电压，本发明的相位控制电路302即可通过PWM2-3信号通知电压调整器304由原本CPU的三相供电改成二相供电。

假设由于CPU 32负载的持续下降，此时CPU 32的负载低至最低负载，亦即输出电流Io从20A降至15A。由于CPU 32的负载低至最低负载，此时CPU 32将发出PSI信号至电压调整器304，此时电压调整器304会以单一相位对CPU 32供电。也就是说，一旦CPU 32输出PSI信号至电压调整器304后，电压调整器304将由原本对CPU的二相供电改成单相供电。

综上所述，在输出电流Io从接近满载(例如100A)降至低于15A的过程中，在输出电流Io高于50A前，(PWM2-3、PWM3-4)＝(High、High)，此时电压调整器304会以四相对CPU 32供电。在输出电流Io降至介于50A与30A之间，(PWM2-3、PWM3-4)＝(High、Low)，此时电压调整器304会以三相对CPU)32供电。在输出电流Io降至介于30A与15A之间，(PWM2-3、PWM3-4)＝(Low、Low)，此时电压调整器304会以二相对CPU32供电。在输出电流(Io)降至15A后，由于PSI信号的出现，此时电压调整器304会以单相对CPU 32供电。

因此，通过本发明的相位控制电路302，电压调整器304可根据CPU32的实际负载，在四相供电与三相供电、三相供电与二相供电、二相供电与单相供电间作切换，如此将可改善已知四相式电压调整器只能在四相与单相供电间作切换。

此外，为避免由于输出电流Io在50A附近间来回跳动而导致电压调整器304在三相供电与四相供电间来回切换，反而造成能量的损耗，本发明的负载侦测电路3022另具有电压迟滞功能。如图4所示，当输出电流Io从高于50A降到低于50A的瞬间，亦即所对应的输出电流线性电压(Vmon)从高于0.5V降到低于0.5V的瞬间，运算放大器OP2的输出端OUT2所输出的高准位电压(+5V)亦同时导通二极管D2，使得电阻R3与电阻R6产生并联效应(电阻R3与电阻R6的第一端经由导通的二极管D2相连，电阻R3与电阻R6的第二端同时连接电源电压(+3VSB))。如此一来，会造成运算放大器OP2的正输入端(+IN2)的电压瞬间由原本的0.5V提高至0.6V(在电阻R3先与电阻R6并联再与电阻R4串联的组态中，+3VSB在电阻R4的分压近似于0.6V)。因此，一旦输出电流Io在降到低于50A而导致电压调整器(VRM)304由四相转成三相对中央处理器(CPU)32供电后，输出电流(Io)必需至少再上升至60A，才能使得运算放大器OP2的输出端(OUT2)重新输出一低准位电压(0V)来截止晶体管开关SW2，使得PWM3-4信号重回高准位(+5V)而导致电压调整器304再以四相对CPU 32供电。

请参照图5A所示为本发明的负载侦测电路3022所产的电压迟滞效果示意图。首先，在输出电流Io降到50A前，电压调整器304以四相对CPU32供电。当输出电流Io降到50A后，电压调整器304改以三相对CPU 32供电。当输出电流Io回升到50A后，电压调整器304仍以三相对CPU 32供电，而必须等到输出电流Io升到60A后，电压调整器304才会以四相对CPU 32供电。如此一来，通过负载侦测电路3022所产生的电压迟滞功能，将可避免输出电流Io刚好在临界点50A上下飘移而产生电压调整器304在三相供电或四相供电间来回的切换。

同样的，本发明的负载侦测电路3022所具有的电压迟滞功能亦可避免输出电流Io在30A附近间来回跳动而导致电压调整器304在二相供电与三相供电间来回切换。如图4所示，当输出电流Io从高于30A降到低于30A的瞬间，亦即所对应的输出电流线性电压(Vmon)从高于0.3V降到低于0.3V的瞬间，运算放大器OP1的输出端OUT1所输出的高准位电压(+5V)亦同时导通二极管D1，使得电阻R1与电阻R5产生并联效应(电阻R1与电阻R5的第一端经由导通的二极管D1相连，电阻R1与电阻R5的第二端同时连接电源电压(+3VSB))。如此一来，会造成运算放大器OP1的正输入端(+IN1)的电压瞬间由原本的0.3V提高至0.4V(在电阻R1先与电阻R5并联再与电阻R2串联的组态中，+3VSB在电阻R2的分压近似于0.4V)，因此，一旦输出电流Io在降到低于30A而导致电压调整器304由三相转成二相对CPU 32供电后，输出电流Io必需至少再上升至40A，才能使得运算放大器OP1的输出端OUT1重新输出一低准位电压(0V)来截止晶体管开关SW1，使得PWM2-3信号重回高准位(+5V)而导致电压调整器304再以三相对CPU 32供电。

请参照图5B，其所示为本发明的负载侦测电路3022所产的电压迟滞效果示意图。首先，在输出电流(Io)降到30A前，电压调整器304以三相对CPU 32供电。当输出电流Io降到30A后，电压调整器(VRM)304改以二相对CPU 32供电。当输出电流(Io)回升到30A后，电压调整器(VRM)304仍以二相对CPU 32供电，而必须等到输出电流Io升到40A后，电压调整器(VRM)304才会以三相对CPU 32供电。如此一来，将可避免输出电流Io刚好在临界点30A上下飘移而产生电压调整器304在二相供电或三相供电间来回的切换。

同样的，在输出电流Io从低于15A不断升至接近满载100A的过程中，在输出电流Io升至15A前，由于PSI信号的出现，此时电压调整器304会以单相对CPU 32供电。在输出电流Io升至15A后而低于40A，由于(PWM2-3、PWM3-4)＝(Low、Low)且PSI信号的消失，此时电压调整器(VRM)304会以二相对CPU 32供电。在输出电流(Io)升至40A后而低于60A，由于(PWM2-3、PWM3-4)＝(High、Low)，此时电压调整器304会以三相对CPU 32供电。在输出电流Io高于60A后，由于(PWM2-3、PWM3-4)＝(High、High)，此时电压调整器304会以四相对CPU 32供电。

因此，过去已知的电压调整器仅能依靠PSI信号在四相供电与单相供电间作切换，而通过本发明的相位控制电路302可使得电压调整器304可根据CPU 32的实际负载，在一二相间、二三相间、与三四相间作切换。此外，通过本发明的相位控制电路302所产的电压迟滞效果，可避免输出电流Io刚好在临界点上下飘移而产生电压调整器304在二相供电或三相供电、与三相供电或四相供电间来回的切换所造成能量的损耗。

本发明虽以四相式电压调整器作说明，但并不以此为限，具任何相位的多相式电压调整器皆可利用本发明的特征达成不同相位间的切换。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视权利要求书所界定的为准。

Claims (7)

1.一种多相式电压调整器系统，应用于中央处理器，其特征是，包含：

电压调整器，连接至上述中央处理器，上述电压调整器输出负载侦测电压，且上述负载侦测电压正比于上述中央处理器的实际负载；以及

相位控制电路，连接至上述电压调整器，当上述负载侦测电压上升至第一电压值时，上述相位控制电路输出第一准位相位切换信号至上述电压调整器，当上述负载侦测电压下降至第二电压值时，上述相位控制电路输出上述第二准位相位切换信号至上述电压调整器；

其中，在接收上述第一准位相位切换信号后，上述电压调整器对上述中央处理器所输出的核心电压由N相转为M相；在接收上述第二准位相位切换信号后，上述电压调整器对上述中央处理器所输出的上述核心电压由M相转为N相，且上述第一电压值大于上述第二电压值，M大于N。

2.如权利要求1所述的多相式电压调整器系统，其特征是，其中当上述实际负载降至最低负载值时，上述中央处理器发出功率状态指示器信号至上述电压调整器，上述电压调整器对上述中央处理器所输出的上述核心电压转为单相。

3.如权利要求2所述的多相式电压调整器系统，其特征是，其中当上述中央处理器的负载升至上述最低负载值，而停止输出上述功率状态指示器信号时，上述电压调整器对上述中央处理器所输出的上述核心电压由单相转为二相。

4.如权利要求1所述的多相式电压调整器系统，其特征是，其中上述负载侦测电压由上述电压调整器的输出电流监视脚位所输出，且上述负载侦测电压正比于上述电压调整器对上述中央处理器所输出的输出电流。

5.如权利要求1所述的多相式电压调整器系统，其特征是，其中N大于等于2。

6.一种对中央处理器提供核心电压的方法，应用于电压调整器，其特征是，上述方法包含有：

侦测上述中央处理器的实际负载；以及

若上述实际负载上升至第一负载值时，上述电压调整器对上述中央处理器所输出的上述核心电压由N相改为M相，若上述中央处理器的上述实际负载下降至第二负载值时，上述电压调整器对上述中央处理器所输出的上述核心电压由M相改为N相；

其中，M大于N，且上述第一负载值大于上述第二负载值。

7.如权利要求6所述的对中央处理器提供核心电压的方法，其特征是，其中还包含当上述中央处理器的负载降至最低负载值时，上述电压调整器对上述中央处理器所输出的上述核心电压由二相改为单相；当上述中央处理器的负载升至上述最低负载值时，上述电压调整器对上述中央处理器所输出的上述核心电压由单相改为二相；且上述最低负载值低于上述第二负载值。

Images