JP2006279703A - 可変利得増幅器並びにそれを用いたミキサ及び直交変調器 - Google Patents

Abstract

【課題】 低消費電力、低歪み、及び利得の連続性という３つの特性を同時に満たす可変利得増幅器を提供する。
【解決手段】 可変利得増幅器（１）は、入力された電圧を可変の利得により増幅して出力する。この可変利得増幅器（１）は、入力された電圧を電流に変換する電圧電流変換部（２）と、電圧電流変換部（２）によって変換された電流を増幅する電流増幅部（３）と、電流増幅部（３）によって増幅された電流を電圧に変換する電流電圧変換部（４）と、外部からの利得制御信号に応じて電流増幅部（３）の増幅率を制御する制御部（５）とを備える。
【選択図】図１

Description

本発明は、例えばＣＤＭＡ無線端末の送信部等に使用される可変利得増幅器並びにその可変利得増幅器を用いたミキサ及び直交変調器に関する。

符号分割多元接続（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：以下、「ＣＤＭＡ」という。）の普及に伴い、ＣＤＭＡ方式に対応した無線機（以下、「ＣＤＭＡ無線端末」という。）の研究開発が盛んに行われている。ＣＤＭＡ無線端末の送信部では、７０ｄＢ以上の送信電力制御が必須であり、可変利得増幅器が大きな役割を担っている。そして、送信部に使用される可変利得増幅器には、（１）低消費電力であること、（２）低歪みであること、及び（３）利得の連続性が確保されることが要求される。具体的に、「低消費電力である」とは、利得が低く出力レベルが低い場合には低消費電力に設定可能であることをいい、「低歪みである」とは、利得が変化しても飽和入力レベルが変わらないことをいい、「利得の連続性が確保される」とは、利得が連続的に変化可能であることをいう。

例えば、従来の可変利得増幅器の１つは、複数の差動増幅器を有する利得制御回路によって利得が制御される（例えば、特許文献１参照。）。各差動増幅器は、２つのトランジスタからなり、各差動増幅器の一方のトランジスタのベースは共通接続され、各差動増幅器の他方のトランジスタのベースは異なる基準電圧にそれぞれ接続される。また、差動増幅器の対応する２つのトランジスタのコレクタは共通接続され、各トランジスタの負荷抵抗は抵抗素子により構成される。各差動増幅回路の一方のトランジスタの共通接続されたベースに対しては、外部から入力された第１の利得制御電圧が熱電圧に比例する電圧に変換されて供給される。各差動増幅器の出力電圧はバッファを介して第２の利得制御電圧として可変利得増幅器に供給される。このような利得制御回路によって利得制御が行われる可変利得増幅器は、比較的簡単な構成で外部からの利得制御電圧に対する利得の連続性が確保され、しかもその利得の直線性が向上するという特徴がある。

また、従来の他の可変利得増幅器は、トランジスタＱ１，Ｑ２による第１の差動増幅回路とトランジスタＱ３，Ｑ４による第２の差動増幅回路とを備える（例えば、特許文献２参照。）。この可変利得増幅器において、外部からの利得制御電圧が上昇すると、利得の大きい第１の差動増幅回路のバイアス電流が増大し、第１の差動増幅回路の利得が増大して全体の利得が高くなる。一方、外部からの利得制御電圧が低下すると、利得の小さい第２の差動増幅回路のバイアス電流が増大し、第２の差動増幅回路の利得が増大してその影響が大きくなり、飽和入力レベルの高い増幅回路になるとともに利得は低くなる。この構成によれば、利得が上昇するとき、第２の差動増幅回路のバイアス電流は減少するので消費電力を削減することができる。すなわち、この可変利得増幅器は、消費電力を削減できるという特徴がある。

さらに、従来の他の可変利得増幅器は、入力電圧を電流に変換し、その変換した電流を増幅して出力する際に、出力する電流の量を、外部からの利得制御電圧に応じて各スイッチ２８−１〜８を切り替えることによりコントロールする（例えば、特許文献３参照。）。この可変利得増幅器は、利得が低いときは消費電流を小さくすることができるという特徴がある。

なお、従来の他の可変利得増幅器には、通信用高周波電力増幅回路を構成するリニアアンプにバイアス電流を供給するバイアス電流生成回路を、各々電流値と開始レベルの異なる複数の可変電流源により構成し、これらの可変電流源を入力制御電圧により制御してそれらの電流を合成してバイアス電流となすとともに、この合成電流が入力制御電圧に対して指数関数的に変化するようにするものがある（例えば、特許文献４参照。）。

また、従来の他の可変利得増幅器には、縮退インピーダンス素子を有する相互コンダクタンス増幅器１と、この相互コンダクタンス増幅器１に電流を供給するように配置され、利得制御電圧Ｖ_ＧＣに従って該電流が相互コンダクタンス増幅器の実効縮退インピーダンスと同時に変化するように構成された可変電流源２から構成されるものがある（例えば、特許文献５参照。）。
特開２０００−２３２３２８号公報 特開２００３−０２３３３１号公報 特開平１１−３４０７６０号公報 特開２００３−２１８６４９号公報 特開２００３−２２９７３５号公報

しかしながら、複数の差動増幅器を有する利得制御回路によって利得が制御される可変利得増幅器は、それぞれの利得に対して消費電流を変えることができないという欠点があった。また、２つの差動増幅器を有する可変利得増幅器は、ほとんどの中間レベルの利得で飽和入力レベルは低いが、利得の小さい第２の差動増幅回路のバイアス電流が増大して第１の差動増幅回路の影響が小さくなったときには、飽和入力レベルが高くなる、すなわち飽和入力レベルが変化するという欠点があった。さらに、各スイッチを切り替えることにより電流量を制御する可変増幅器は、外部からの利得制御電圧に対して離散的な利得制御しかできず、連続制御ができないという欠点があった。

すなわち、従来の可変利得増幅器は、上述の３つの特性、すなわち、利得が低く出力レベルが低い場合には低消費電力に設定可能であるという低消費電力化と、利得が変化しても飽和入力レベルが変わらないという低歪み化と、連続的な利得が確保できるという利得の連続性という特性を同時に満足できないという課題があった。

本発明は、上述の課題を解決するものであり、低消費電力、低歪み、及び利得の連続性という３つの特性を同時に満たす可変利得増幅器、並びにその可変利得増幅器を有するミキサ及び直交変調器を提供することを目的とする。

本発明に係る可変利得増幅器は、外部からの利得制御信号に応じて利得が制御される、入力電圧を増幅して出力する。この可変利得増幅器は、前記の入力電圧を電流に変換する電圧電流変換部と、前記の電圧電流変換部によって変換された電流を増幅する電流増幅部と、前記の電流増幅部によって増幅された電流を電圧に変換して出力する電流電圧変換部と、前記の利得制御信号に応じて前記の電流増幅部の増幅率を変える制御部とを備える。以下、この可変利得増幅器を「第１の可変利得増幅器」という。

好ましくは、第１の可変利得増幅器において、前記の電流増幅部は、前記の電圧電流変換部によって変換された電流が入力されるカレントミラー回路を備え、前記の制御部は、前記の利得制御信号に応じて、前記のカレントミラー回路の入力電流に対する出力電流の比を変え、前記の電流電圧変換部は、前記のカレントミラー回路の出力電流を電圧に変換して出力する。以下、この可変利得増幅器を「第２の可変利得増幅器」という。

好ましくは、第２の可変利得増幅器において、前記のカレントミラー回路は、前記の電圧電流変換部によって変換された電流が流れる入力側トランジスタと、前記の入力側トランジスタに流れた電流に比例した電流が流れる出力側トランジスタと、前記の出力側トランジスタに直列に接続された可変抵抗とを備える。前記の電流電圧変換部は、前記の出力側トランジスタに流れる電流を電圧に変換して出力する。前記の制御部は、前記の利得制御信号に応じて、前記の可変抵抗の抵抗値を変える。以下、この可変利得増幅器を「第３の可変利得増幅器」という。

好ましくは、第３の可変利得増幅器において、前記の可変抵抗は、ＭＯＳトランジスタで構成され、前記の制御部は、前記の利得制御信号に応じて、前記のＭＯＳトランジスタの制御電圧を変える。以下、この可変利得増幅器を「第４の可変利得増幅器」という。

好ましくは、第１の可変利得増幅器において、前記の電流増幅部は、前記の電圧電流変換部によって変換された電流をそれぞれ増幅して出力する複数の電流増幅回路部を備え、前記の制御部は、前記の利得制御信号に応じて、前記の各電流増幅回路部の増幅率をそれぞれ変え、前記の電流電圧変換部は、前記の各電流増幅回路部から出力された電流の和を電圧に変換する。以下、この可変利得増幅器を「第５の可変利得増幅器」という。

好ましくは、第５の可変利得増幅器において、Ｎ、ｎがそれぞれ２以上の整数、α０及びＡがそれぞれ任意の定数であり、１＜ｎ＜Ｎ＋１が成り立つとき、前記の電流増幅回路部の個数をＮ個とすると、ｎ番目の電流増幅回路部の最大電流増幅率Ｎｎは、α０×（Ａ−１）×Ａ^{（ｎ−２）}である。以下、この可変利得増幅器を「第６の可変利得増幅器」という。

好ましくは、第５又は第６の可変利得増幅器において、前記の電圧電流変換部は、前記の入力電圧から変換された電流が流れる第１のトランジスタを備え、前記の各電流増幅回路部は、前記の第１のトランジスタに流れた電流に比例した電流が流れる第２のトランジスタをそれぞれ備え、前記の各第２のトランジスタは、制御電極が共通に接続され、前記の第１のトランジスタは、前記の各第２のトランジスタの１つと制御電極が共通に接続され、前記の制御部は、前記の利得制御信号に応じて、前記の各第２のトランジスタに流れる電流量をそれぞれ変え、前記の電流電圧変換部は、前記の各第２のトランジスタに流れた電流の和を電圧に変換する。以下、この可変利得増幅器を「第７の可変利得増幅器」という。

好ましくは、第７の可変利得増幅器において、前記の各電流増幅回路部は、前記の第２のトランジスタに直列に接続された可変抵抗をそれぞれ備え、前記の制御部は、前記の利得制御信号に応じて、前記の各可変抵抗の抵抗値をそれぞれ変える。以下、この可変利得増幅器を「第８の可変利得増幅器」という。

好ましくは、第８の可変利得増幅器において、前記の各可変抵抗は、ＭＯＳトランジスタで構成され、前記の制御部は、前記の利得制御信号に応じて、前記の各ＭＯＳトランジスタの制御電圧をそれぞれ変える。以下、この可変利得増幅器を「第９の可変利得増幅器」という。

好ましくは、第９の可変利得増幅器において、前記の制御部は、前記の各電流増幅回路部に対応した定電圧をそれぞれ生成する定電圧生成部と、前記の各電流増幅回路部におけるＭＯＳトランジスタの制御電圧をそれぞれ生成して出力する複数の制御電圧生成部とを備える。前記の各制御電圧生成部は、前記の定電圧生成部によって生成されたその制御電圧生成部に対応する定電圧及び前記の利得制御信号の電圧が各入力端に対応してそれぞれ入力される差動増幅回路部と、入力側トランジスタが前記の差動増幅回路部を構成する差動対の一方のトランジスタの負荷をなしているカレントミラー回路と、前記のカレントミラー回路の出力電流を電圧に変換して出力する電圧出力部とをそれぞれ備える。以下、この可変利得増幅器を「第１０の可変利得増幅器」という。

好ましくは、第１乃至第１０のいずれかの可変利得増幅器において、前記の電流電圧変換部は、抵抗で構成される。

好ましくは、第１乃至第１０のいずれかの可変利得増幅器において、前記の電流電圧変換部は、インダクタで構成される。

好ましくは、第１乃至第１０のいずれかの可変利得増幅器において、前記の電流電圧変換部は、並列に接続されたインダクタ及びキャパシタで構成される。

本発明に係るミキサは、外部からの変換利得制御信号に応じて入力電圧の周波数を変換して出力する。このミキサは、前記の入力電圧を電流に変換する電圧電流変換部と、前記の電圧電流変換部によって変換された電流を増幅する電流増幅部と、外部から入力された利得制御信号に応じて、前記の電流増幅部の増幅率を制御する制御部と、前記の変換利得制御信号に応じて、前記の電流増幅部によって増幅された電流の周波数を変換するミキシング部と、前記のミキシング部によって周波数が変換された電流を電圧に変換する電流電圧変換部とを備える。以下、このミキサを「第１のミキサ」という。

好ましくは、第１のミキサにおいて、前記の電流増幅部は、前記の電圧電流変換部によって変換された電流が入力されるカレントミラー回路を備え、前記の制御部は、前記の利得制御信号に応じて、前記のカレントミラー回路の入力電流に対する出力電流の比を変え、前記の電流電圧変換部は、前記のカレントミラー回路の出力電流を電圧に変換して出力する。以下、このミキサを「第２のミキサ」という。

好ましくは、第２のミキサにおいて、前記のカレントミラー回路は、前記の電圧電流変換部によって変換された電流が流れる入力側トランジスタと、前記の入力側トランジスタに流れた電流に比例した電流が流れる出力側トランジスタと、前記の出力側トランジスタに直列に接続された可変抵抗とを備える。前記の電流電圧変換部は、前記の出力側トランジスタに流れる電流を電圧に変換して出力し、前記の制御部は、前記の利得制御信号に応じて、前記の可変抵抗の抵抗値を変える。以下、このミキサを「第３のミキサ」という。

好ましくは、第３のミキサにおいて、前記の可変抵抗は、ＭＯＳトランジスタで構成され、前記の制御部は、前記の利得制御信号に応じて、前記のＭＯＳトランジスタの制御電圧を変える。以下、このミキサを「第４のミキサ」という。

好ましくは、第１のミキサにおいて、前記の電流増幅部は、前記の電圧電流変換部によって変換された電流をそれぞれ増幅して出力する複数の電流増幅回路部を備え、前記の制御部は、前記の利得制御信号に応じて、前記の各電流増幅回路部の増幅率をそれぞれ変え、前記の電流電圧変換部は、前記の各電流増幅回路部から出力された電流の和を電圧に変換する。以下、このミキサを「第５のミキサ」という。

好ましくは、第５のミキサにおいて、Ｎ、ｎがそれぞれ２以上の整数、α０及びＡがそれぞれ任意の定数であり、１＜ｎ＜Ｎ＋１が成り立つとき、前記の電流増幅回路部の個数をＮ個とすると、ｎ番目の電流増幅回路部の最大電流増幅率Ｎｎは、α０×（Ａ−１）×Ａ^{（ｎ−２）}である。以下、このミキサを「第６のミキサ」という。

好ましくは、第５又は第６のミキサにおいて、前記の電圧電流変換部は、前記の入力電圧から変換された電流が流れる第１のトランジスタを備え、前記の各電流増幅回路部は、前記の第１のトランジスタに流れた電流に比例した電流が流れる第２のトランジスタをそれぞれ備え、前記の各第２のトランジスタは、制御電極が共通に接続され、前記の第１のトランジスタは、前記の各第２のトランジスタの１つと制御電極が共通に接続され、前記の制御部は、前記の利得制御信号に応じて、前記の各第２のトランジスタに流れる電流量をそれぞれ変え、前記の電流電圧変換部は、前記の各第２のトランジスタに流れた電流の和を電圧に変換する。以下、このミキサを「第７のミキサ」という。

好ましくは、第７のミキサにおいて、前記の各電流増幅回路部は、前記の第２のトランジスタに直列に接続された可変抵抗をそれぞれ備え、前記の制御部は、前記の利得制御信号に応じて、前記の各可変抵抗の抵抗値をそれぞれ変える。以下、このミキサを「第８のミキサ」という。

好ましくは、第８のミキサにおいて、前記の各可変抵抗は、ＭＯＳトランジスタで構成され、前記の制御部は、前記の利得制御信号に応じて、前記の各ＭＯＳトランジスタの制御電圧をそれぞれ変える。以下、このミキサを「第９のミキサ」という。

好ましくは、第９のミキサにおいて、前記の制御部は、前記の各電流増幅回路部に対応した定電圧をそれぞれ生成する定電圧生成部と、前記の各電流増幅回路部におけるＭＯＳトランジスタの制御電圧をそれぞれ生成して出力する複数の制御電圧生成部とを備える。前記の各制御電圧生成部は、前記の定電圧生成部によって生成されたその制御電圧生成部に対応する定電圧及び前記の利得制御信号の電圧が各入力端に対応してそれぞれ入力される差動増幅回路部と、入力側トランジスタが前記の差動増幅回路部を構成する差動対の一方のトランジスタの負荷をなしているカレントミラー回路と、前記のカレントミラー回路の出力電流を電圧に変換して出力する電圧出力部とを備える。以下、このミキサを「第１０のミキサ」という。

好ましくは、第１乃至第１０のいずれかのミキサにおいて、前記の電流電圧変換部は、抵抗で構成される。

好ましくは、第１乃至第１０のいずれかのミキサにおいて、前記の電流電圧変換部は、インダクタで構成される。

好ましくは、第１乃至第１０のいずれかのミキサにおいて、前記の電流電圧変換部は、並列に接続されたインダクタ及びキャパシタで構成される。

本発明に係る直交変調器は、一対のミキサと、前記の各ミキサの出力電流を加算する加算部と、前記の加算部の出力電流を電圧に変換する電流電圧変換部とを備える。前記の各ミキサは、入力電圧を電流に変換する電圧電流変換部と、前記の電圧電流変換部によって変換された電流を増幅する電流増幅部と、外部から入力された利得制御信号に応じて、前記の電流増幅部の増幅率を制御する制御部と、外部から入力された変換利得制御信号に応じて、前記の電流増幅部によって増幅された電流の周波数を変換するミキシング部とを備える。

本発明による可変利得増幅器は、入力された電圧を電流に変換する電圧電流変換部と、電流を増幅する電流増幅部と、電流増幅部によって増幅された電流を電圧に変換する電流電圧変換部と、利得制御信号に応じて電流増幅部の増幅率を制御する制御部とを備えるので、低消費電力、低歪み、及び利得の連続性という３つの特性を同時に満たすことができる。

本発明によるミキサは、入力電圧を電流に変換する電圧電流変換部と、電圧電流変換部によって変換された電流を増幅する電流増幅部と、外部から入力された利得制御信号に応じて、電流増幅部の増幅率を制御する制御部と、変換利得制御信号に応じて、電流増幅部によって増幅された電流の周波数を変換するミキシング部と、ミキシング部によって周波数が変換された電流を電圧に変換する電流電圧変換部とを備えるので、低消費電力、低歪み、及び利得の連続性という３つの特性を同時に満たすことができる。

本発明による直交変調器は、一対のミキサと、各ミキサの出力電流を加算する加算部と、加算部の出力電流を電圧に変換する電流電圧変換部とを備える直交変調器であって、
各ミキサは、入力電圧を電流に変換する電圧電流変換部と、電圧電流変換部によって変換された電流を増幅する電流増幅部と、外部から入力された利得制御信号に応じて、電流増幅部の増幅率を制御する制御部と、外部から入力された変換利得制御信号に応じて、電流増幅部によって増幅された電流の周波数を変換するミキシング部とを備えるので、低消費電力、低歪み、及び利得の連続性という３つの特性を同時に満たすことができる。

以下に、添付の図面を参照して、本発明の実施の形態について説明する。
（実施の形態１）
図１は、本発明の実施の形態１による可変利得増幅器の構成例を示す回路図である。この可変利得増幅器は、入力された電圧を可変の利得により増幅して出力する。図１に示されるように、可変利得増幅器１は、電圧電流変換部２、電流増幅部３、電流電圧変換部４、及び制御部５を備える。電圧電流変換部２は、入力された電圧を電流に変換する。電流増幅部３は、電圧電流変換部２によって変換された電流を増幅する。電流電圧変換部４は、電流増幅部３によって増幅された電流を電圧に変換する。制御部５は、外部から入力された利得制御信号に応じて、電流増幅部３の増幅率を変える。

以下に、可変利得増幅器１の構成についてより詳細に説明する。電圧電流変換部２は、電源電圧Ｖｃｃに接続された抵抗Ｒ１と抵抗Ｒ１に直列に接続されたＰＮＰトランジスタＱ１とを備える。電流増幅部３は、カレントミラー回路を構成する一対のＮＰＮトランジスタＱ２，Ｑ３と各ＮＰＮトランジスタＱ２，Ｑ３にそれぞれ直列に接続された各抵抗Ｒ２，Ｒ３とを備える。ここで、ＮＰＮトランジスタＱ２は、ＰＮＰトランジスタＱ１に直列に接続され、ＰＮＰトランジスタＱ１のコレクタとＮＰＮトランジスタＱ２のコレクタが互いに接続されている。また、抵抗Ｒ３は、可変抵抗である。電流電圧変換部４は、一端が電源電圧Ｖｃｃに接続された抵抗Ｒ４を備える。この抵抗Ｒ４の他端は、ＮＰＮトランジスタＱ３のコレクタに接続される。制御部５は、可変抵抗Ｒ３の抵抗値を変える。

以下に、この可変利得増幅器１の動作を説明する。電圧電流変換部２のＰＮＰトランジスタＱ１のゲートには入力端子Ｔ１が接続されている。この入力端子Ｔ１に電圧Ｖｉを入力すると、ＰＮＰトランジスタＱ１に電流ｉａが流れる。ここで、電圧電流変換部２の変換率ｇｍは、抵抗Ｒ１の抵抗値ｒ１を用いて、以下の式（１）で表される。
ｇｍ＝Δｉａ／ΔＶｉ＝１／ｒ１・・・・・（１）

そして、ＰＮＰトランジスタＱ１とＮＰＮトランジスタＱ２は直列に接続されているので、ＮＰＮトランジスタＱ２にも電流ｉａが流れる。ＮＰＮトランジスタＱ２に電流ｉａが流れると、カレントミラー回路の特性により、ＮＰＮトランジスタＱ３に電流ｉｂが流れる。ここで、各ＮＰＮトランジスタＱ２，Ｑ３のベース−エミッタ電圧をそれぞれＶＢＥ２，ＶＢＥ３とし、各抵抗Ｒ２，Ｒ３の抵抗値をそれぞれｒ２，ｒ３とすると、以下の式（２）が成り立つ。
ｒ２×ｉａ＋ＶＢＥ２＝ｒ３×ｉｂ＋ＶＢＥ３・・・・・（２）

また、式（２）の両辺をｉａで微分すると、以下の式（３）が成り立つ。
ｒ２＋ΔＶＢＥ２／Δｉａ＝ｒ３×Δｉｂ／Δｉａ＋ΔＶＢＥ３／Δｉａ・・・・・（３）
ここで、電流増幅部３の電流増幅率をＧ１＝Δｉｂ／Δｉａとすると、
Ｇ１＝｛ｒ２＋ΔＶＢＥ２／Δｉａ−ΔＶＢＥ３／Δｉａ｝／ｒ３・・・・・（４）
が成り立ち、ｒ２＞＞ΔＶＢＥ２／Δｉａ−ΔＶＢＥ３／Δｉａであるので、
Ｇ１＝ｒ２／ｒ３・・・・・（５）
が成り立つ。

さらに、電流ｉｂは、電流電圧変換部４の抵抗Ｒ４にも流れる。抵抗Ｒ４には、出力端子Ｔ２が接続されており、この出力端子Ｔ２から電流ｉｂに比例する電圧Ｖｏが出力される。ここで、電源電圧の値をＶｃｃ、抵抗Ｒ４の抵抗値をＲ４ｏとすると、電圧Ｖｏは、Ｖｏ＝Ｖｃｃ−Ｒ４ｏ×ｉｂで表されるので、可変利得増幅器１の利得Ｇｖ＝ΔＶｏ／ΔＶｉは、以下の式（６）のように表される。
Ｇｖ＝Δ（Ｖｃｃ−Ｒ４ｏ×Ｇ１×ｉａ）／ΔＶｉ
＝−Ｒ４ｏ×Ｇ１×（Δｉａ／ΔＶｉ）
＝−Ｒ４ｏ×Ｇ１×ｇｍ
＝−（Ｒ４ｏ／ｒ１）×（ｒ２／ｒ３）・・・・・（６）

ここで、抵抗値ｒ３のみが可変であり、各抵抗値ｒ１，ｒ２，Ｒ４ｏは定数である。よって、式（６）から、抵抗値ｒ３を連続的に変えることにより、可変利得増幅器１の利得Ｇｖの連続的制御が可能であることがわかる。これは、制御部５が、端子Ｔ３に入力される、連続的に変化する利得制御信号に応じて抵抗Ｒ３の抵抗値ｒ３を連続的に変えることにより実現できる。

また、図１に示された可変利得増幅器１は、利得Ｇｖが高い場合には抵抗値ｒ３が小さいので電流ｉｂは大きく、利得Ｇｖが低い場合には抵抗値ｒ３が大きいので電流ｉｂが小さいことがわかる。すなわち、図１に示された可変利得増幅器１は、利得が低く出力レベルが低い場合には低消費電力であるという特性を満足させることができる。また、可変利得増幅器１は、利得Ｇｖが変化しても飽和入力レベルが変化せず、低歪みであるという特性を満足させることができる。

なお、図１に示された可変利得増幅器１では、電圧電流変換部２を抵抗Ｒ１とＰＮＰトランジスタＱ１とで構成したが、これに限らない。但し、電圧電流変換部２は、電圧を電流に変換する変換率が一定であるように構成することが望ましい。

（実施の形態２）
図２は、本発明の実施の形態２による可変利得増幅器の構成例を示す回路図である。図２に示されるように、本実施の形態２による可変利得増幅器１１は、電圧電流変換部１２、電流増幅部１３、電流電圧変換部１４、及び制御電圧発生部１５を備える。電圧電流変換部１２は、外部から入力信号がそれぞれ入力される２つの入力端子１６，１７を備え、制御電圧発生部１５は、外部から利得制御信号が入力される１つの入力端子１８を備える。電流電圧変換部１４は、電流増幅部１３から出力された電流が電圧に変換されてそれぞれ出力される２つの出力端子１９，２０を備える。なお、制御電圧発生部１５は、制御部をなす。この可変利得増幅器１１は、各入力端子１６，１７に入力された電圧をそれぞれ可変の利得により増幅して対応する各出力端子１９，２０から出力する。すなわち、図２に示された可変利得増幅器１１は、図１に示された可変利得増幅器１１を２つ組み合わせた構成をしている。

電圧電流変換部１２は、演算増幅器２１，２２、定電流源２３，２４、ＮＰＮトランジスタＱ１１０，Ｑ１２０、抵抗Ｒ１０，Ｒ１１０，Ｒ１２０、及びＮ型金属酸化物半導体トランジスタ（以下、「Ｎ型ＭＯＳトランジスタ」という。）Ｍ１１０，Ｍ１２０を備える。電流増幅部１３は、４つの電流増幅回路部３１，３２，３３，３４を備える。電流増幅回路部３１は、ＮＰＮトランジスタＱ１１１，Ｑ１２１、抵抗Ｒ１１１，Ｒ１２１、及びＮ型ＭＯＳトランジスタＭ１１１，Ｍ１２１を備え、電流増幅回路部３２は、ＮＰＮトランジスタＱ１１２，Ｑ１２２、抵抗Ｒ１１２，Ｒ１２２、及びＮ型ＭＯＳトランジスタＭ１１２，Ｍ１２２を備える。また、電流増幅回路部３３は、ＮＰＮトランジスタＱ１１３，Ｑ１２３、抵抗Ｒ１１３，Ｒ１２３、及びＮ型ＭＯＳトランジスタＭ１１３，Ｍ１２３を備え、電流増幅回路部３４は、ＮＰＮトランジスタＱ１１４，Ｑ１２４、抵抗Ｒ１１４，Ｒ１２４、及びＮ型ＭＯＳトランジスタＭ１１４，Ｍ１２４を備える。電流電圧変換部１４は、電源電圧Ｖｃｃに接続された一対の抵抗Ｒ３１，Ｒ３２を備える。

なお、以下では、説明を簡単にするために、各ＮＰＮトランジスタＱ１１０〜Ｑ１１４，Ｑ１２０〜Ｑ１２４のサイズ及び特性は全て等しく、各抵抗Ｒ１１０〜Ｒ１１４，Ｒ１２０〜Ｒ１２４の抵抗値は全て等しいものとする。また、各Ｎ型ＭＯＳトランジスタＭ１１０〜Ｍ１１４，Ｍ１２０〜Ｍ１２４のサイズ及び特性は全て等しく、各抵抗Ｒ３１，Ｒ３２の抵抗値は等しいものとする。

制御電圧発生部１５は、５つの出力端子Ｓ０〜Ｓ４を備える。出力端子Ｓ０は、電圧電流変換部１２の各Ｎ型ＭＯＳトランジスタＭ１１０，Ｍ１２０にそれぞれ接続され、出力端子Ｓ１は、電流増幅回路部３１の各Ｎ型ＭＯＳトランジスタＭ１１１，Ｍ１２１の各ゲートにそれぞれ接続されている。また、出力端子Ｓ２は、電流増幅回路部３２の各Ｎ型ＭＯＳトランジスタＭ１１２，Ｍ１２２の各ゲートにそれぞれ接続され、出力端子Ｓ３は、電流増幅回路部３３の各Ｎ型ＭＯＳトランジスタＭ１１３，Ｍ１２３の各ゲートにそれぞれ接続され、出力端子Ｓ４は、電流増幅回路部３４の各Ｎ型ＭＯＳトランジスタＭ１１４，Ｍ１２４の各ゲートにそれぞれ接続されている。制御電圧発生部１５は、外部から入力端子１８に利得制御電圧ＶＧＣが入力されると、各出力端子Ｓ０〜Ｓ４に、その利得制御電圧ＶＧＣに応じた電圧をそれぞれ発生する。図３は、入力された利得制御電圧ＶＧＣと各出力端子Ｓ１〜Ｓ４に発生する電圧との関係を示したグラフである。ここで、各Ｎ型ＭＯＳトランジスタＭ１１０〜Ｍ１１４，Ｍ１２０〜Ｍ１２４がオンする電圧の値をＶｏｎ、オフする電圧の値をＶｏｆｆとする。図３に示されるように、出力端子Ｓ１に発生する電圧ＶＳ１は、利得制御電圧ＶＧＣが所定の電圧値Ｖｂを超えると、急激に増大して電圧値Ｖｏｎを超える。各出力端子Ｓ２〜Ｓ４にそれぞれ発生する電圧ＶＳ２〜ＶＳ４も、利得制御電圧ＶＧＣがそれぞれ対応する所定の電圧値Ｖｃ，Ｖｄ、Ｖｅを超えると、急激に増大して電圧値Ｖｏｎを超える。なお、この各出力端子Ｓ１〜Ｓ４に発生する電圧が急激に変化する利得制御電圧ＶＧＣの値Ｖｂ，Ｖｃ，Ｖｄ、Ｖｅは、出力端子Ｓ１，Ｓ２，Ｓ３，Ｓ４毎に異なるように設定されている。また、出力端子Ｓ０に発生する電圧ＶＳ０は、利得制御電圧ＶＧＣの値に関わらず、常に、電圧値Ｖｏｎよりも大きい。

図４は、制御電圧発生部１５の構成例を示す回路図である。図４に示されるように、制御電圧発生部１５は、基準電圧発生回路４１と４つの電圧比較回路４２〜４５とを備える。基準電圧発生回路４１は、電源電圧Ｖｃｃと接地電圧との間に、電流源４６と４つの抵抗Ｒ４７〜Ｒ５０が直列に接続されて構成される。電圧比較回路４２は、抵抗Ｒ４７と電流源４６の接続点の電圧と、入力端子１８に入力された利得制御電圧ＶＧＣの電圧とを比較し、その比較結果に応じた電圧ＶＳ１を出力する。電圧比較回路４３は、抵抗Ｒ４７と抵抗Ｒ４８の接続点の電圧と利得制御電圧ＶＧＣとを比較し、その比較結果に応じた電圧ＶＳ２を出力する。電圧比較回路４４は、抵抗Ｒ４８と抵抗Ｒ４９の接続点の電圧と利得制御電圧ＶＧＣとを比較し、その比較結果に応じた電圧ＶＳ３を出力する。電圧比較回路４５は、抵抗Ｒ４９と抵抗Ｒ５０の接続点の電圧と利得制御電圧ＶＧＣとを比較し、その比較結果に応じた電圧ＶＳ４を出力する。ここで、基準電圧発生回路４１は、定電圧生成部をなし、電圧比較回路４２〜４５は、それぞれ制御電圧生成部をなす。なお、以下では、簡単のために、各抵抗Ｒ４７〜Ｒ５０の抵抗値は全て等しく、各電圧比較回路４２〜４５の構成が全て同じであると仮定して説明する。

図５は、電圧比較回路４２の構成例を示す回路図である。図５に示されるように、電圧比較回路４２は、２つの入力端子５１，５２、１つの出力端子５９、一対のＮＰＮトランジスタＱ１４１，Ｑ１４２、ＰＮＰトランジスタＱ１４３，Ｑ１４４、各抵抗Ｒ１４１〜Ｒ１４５、及びコンデンサＣ１４０を備える。なお、各ＮＰＮトランジスタＱ１４１，Ｑ１４２及び各抵抗Ｒ１４１，Ｒ１４２は、差動増幅回路を構成し、各ＰＮＰトランジスタＱ１４３，Ｑ１４４及び各抵抗Ｒ１４３，Ｒ１４４は、カレントミラー回路を構成する。ここで、カレントミラー回路のＰＮＰトランジスタＱ１４３及び抵抗Ｒ１４３は、差動増幅回路を構成する差動対の一方のＮＰＮトランジスタＱ１４２の負荷をなしている。また、抵抗Ｒ１４５は、電圧出力部をなし、カレントミラー回路の出力電流を電圧に変換して出力する。出力端子５９の電圧は、電流源１５０の電流値、抵抗１４５の抵抗値、及びカレントミラー回路の入力電流に対する出力電流の比などで調整することができる。出力端子５９に接続されたコンデンサＣ１４０は、出力端子５９に発生するノイズを減衰させるためのものである。

以下に、電圧比較回路４２の動作について説明する。図６（ａ）は、利得制御電圧ＶＧＣと対応する各入力端子５１，５２にそれぞれ入力される各電圧Ｖ５１，Ｖ５２との関係を示すグラフであり、図６（ｂ）は、利得制御電圧ＶＧＣと出力端子５９に出力される電圧との関係を示すグラフである。図６（ａ）に示されるように、電圧比較回路４２の入力端子５２には基準電圧発生回路４１から定電圧が入力され、入力端子５１には、利得制御電圧ＶＧＣが入力される。対応する各入力端子５１，５２に、図６（ａ）に示されるような電圧Ｖ５１，Ｖ５２がそれぞれ入力されると、出力端子５９には、図６（ｂ)に示されるような電圧が出力される。図５に示された電圧比較回路４２において、２つの入力電圧Ｖ５１，Ｖ５２が等しい場合には、各ＮＰＮトランジスタＱ１４１，Ｑ１４２に等しい電流が流れる。ＰＮＰトランジスタＱ１４３に流れる電流は、ＮＰＮトランジスタＱ１４２に流れる電流に等しい。また、カレントミラー回路の特性により、ＰＮＰトランジスタＱ１４４には、ＰＮＰトランジスタＱ１４３に流れている電流に比例する電流が流れる。抵抗Ｒ１４５には、ＰＮＰトランジスタＱ１４３に流れている電流が流れる。このとき出力端子５９に出力される電圧は、各Ｎ型ＭＯＳトランジスタＮ１１１，Ｎ１２１がオンする閾値電圧に調整されていることが望ましい。図６（ｂ）に示されるように、この閾値電圧の電圧値をＶｏｎとすると、入力電圧Ｖ５１が入力電圧Ｖ５２よりも大きい場合には、出力端子５９の電圧はＶｏｎより大きくなり、入力電圧Ｖ５２が入力電圧Ｖ５１よりも大きい場合には、出力端子５９の電圧はＶｏｎより小さくなる。これは、各電圧比較回路４３〜４５についても同様である。以上に説明されたように、各電圧比較回路４２〜４５は、比較的簡単に構成することができる。

次に、図２に示された可変利得増幅器１１の動作を説明する。以下では、説明を簡単にするために、利得制御電圧ＶＧＣの値Ｖｂ，Ｖｃ，Ｖｄ、Ｖｅについて、Ｖｂ―Ｖｃ、Ｖｃ−Ｖｄ、及びＶｄ−Ｖｅは全て等しいものとする。まず、利得制御電圧ＶＧＣが十分に大きく、制御電圧発生部１５の各出力端子Ｓ１，Ｓ２，Ｓ３，Ｓ４に発生する電圧の値がＶｏｎ以上であると仮定する。上述したように、各Ｎ型ＭＯＳトランジスタＭ１１０〜Ｍ１１４，Ｍ１２０〜Ｍ１２４のゲートは制御端子Ｓ０〜Ｓ４のいずれかにそれぞれ接続されており、各制御端子Ｓ０〜Ｓ４にはＶｏｎ以上の電圧が発生しているので、各Ｎ型ＭＯＳトランジスタＭ１１０〜Ｍ１１４，Ｍ１２０〜Ｍ１２４は全てオン状態となっている。なお、各Ｎ型ＭＯＳトランジスタＭ１１０，Ｍ１２０は、各Ｎ型ＭＯＳトランジスタＭ１１１〜Ｍ１１４，Ｍ１２１〜Ｍ１２４のオン状態のオン抵抗のばらつきを考慮して挿入されている。

以上のように各Ｎ型ＭＯＳトランジスタＭ１１０〜Ｍ１１４，Ｍ１２０〜Ｍ１２４が全てオンしている場合に、電圧電流変換部１２の各入力端子１６，１７にそれぞれ電圧Ｖｉ１，Ｖｉ２が入力されると、電圧Ｖｉ１は、演算増幅器２１の非反転入力端（＋）に入力され、演算増幅器２１の出力電圧は、ＮＰＮトランジスタＱ１１０のベースに入力される。ＮＰＮトランジスタＱ１１０のコレクタは、定電流源２３及び抵抗Ｒ１０にそれぞれ接続される。また、ＮＰＮトランジスタＱ１１０のコレクタ電圧は、演算増幅器２１の反転入力端（−）にフィードバック入力される。ＮＰＮトランジスタＱ１１０のエミッタは、抵抗Ｒ１１０及びＮ型ＭＯＳトランジスタＭ１１０を介して接地されており、エミッタ接地アンプが構成される。このエミッタ接地アンプの出力電圧であるＮＰＮトランジスタＱ１１０のコレクタ電圧は、入力端子６の電圧Ｖｉ１と等しくなるように演算増幅器２１によりフィードバック制御される。

一方、電圧Ｖｉ２は、演算増幅器２２の非反転入力端（＋）に入力され、演算増幅器２２の出力電圧は、ＮＰＮトランジスタＱ１２０のベースに入力される。ＮＰＮトランジスタＱ１２０のコレクタは、定電流源２４及び抵抗Ｒ１０にそれぞれ接続される。また、ＮＰＮトランジスタＱ１２０のコレクタの電圧は、演算増幅器２２の反転入力端（−）にフィードバック入力される。ＮＰＮトランジスタＱ１２０のエミッタは、抵抗Ｒ１２０及びＮ型ＭＯＳトランジスタＭ１２０を介して接地されており、エミッタ接地アンプが構成される。このエミッタ接地アンプの出力電圧であるＮＰＮトランジスタＱ１２０のコレクタの電圧は、入力端子７の電圧Ｖｉ２と等しくなるように演算増幅器２２によりフィードバック制御される。

ここで、ΔＶｉ＝Ｖｉ１−Ｖｉ２、抵抗Ｒ１０の抵抗値をｒ１０とおくと、抵抗Ｒ１０を流れる電流Δｉは、以下の式（７）のようになる。
Δｉ＝（Ｖｉ１―Ｖｉ２）／ｒ１０＝ΔＶｉ／ｒ１０・・・・・（７）
また、ＮＰＮトランジスタＱ１１０を流れる電流ｉ１１０、及びＮＰＮトランジスタＱ１２０を流れる電流ｉ１２０は、各定電流源２３，２４の出力電流をともにｉ０とすると、以下の式（８）及び式（９）によってそれぞれ示される。
ｉ１１０＝ｉ０−Δｉ＝ｉ０−ΔＶｉ／ｒ１０・・・・・（８）
ｉ１２０＝ｉ０＋Δｉ＝ｉ０＋ΔＶｉ／ｒ１０・・・・・（９）
このとき、ｉ１１０,ｉ１２０＞０が成り立つため、Δｉは、ΔＶｉに応じて、−ｉ０〜＋ｉ０の範囲内で変化する。ΔＶｉがΔｉを−ｉ０〜＋ｉ０の範囲内で変化させるのに必要な電圧は、Ｒ１０×ｉ０である。逆に、これ以上のΔＶｉが入力されても、ΔＶｉの変化にΔｉが追従できない。従って、この電圧Ｒ１０×ｉ０がこの可変利得増幅器１１の飽和入力レベルとなる。

次に、電流増幅部１３の電流増幅回路部３１におけるＮＰＮトランジスタＱ１１１、抵抗Ｒ１１１、及びＭＯＳトランジスタＭ１１１について説明すると、それらは、ＮＰＮトランジスタＱ１１０、抵抗Ｒ１１０、及びＭＯＳトランジスタＭ１１０と同様に、エミッタ接地アンプを構成しており、ＮＰＮトランジスタＱ１１０とＮＰＮトランジスタＱ１１１のベースは共通となっている。よって、ＮＰＮトランジスタＱ１１１を流れる電流ｉ１１１は、ＮＰＮトランジスタＱ１１０を流れる電流ｉ１１０と等しくなる。同様に、対応する各ＮＰＮトランジスタＱ１１２,Ｑ１１３,Ｑ１１４をそれぞれ流れる電流ｉ１１２,ｉ１１３,ｉ１１４は、ＮＰＮトランジスタＱ１１０を流れる電流ｉ１１０とそれぞれ等しくなり、対応する各ＮＰＮトランジスタＱ１２１,Ｑ１２２,Ｑ１２３,Ｑ１２４をそれぞれ流れる電流ｉ１２１，ｉ１２２，ｉ１２３，ｉ１２４は、ＮＰＮトランジスタＱ１２０を流れる電流ｉ１２０とそれぞれ等しくなる。

また、電流電圧変換部１４の各抵抗Ｒ３１，Ｒ３２をそれぞれ流れる各電流ｉ１１，ｉ１２は、以下の式（１０）及び式（１１）で示される。
ｉ１１＝ｉ１１１＋ｉ１１２＋ｉ１１３＋ｉ１１４＝４×ｉ１１０＝４×（ｉ０−ΔＶｉ／Ｒ１０）・・・・・（１０）
ｉ１２＝ｉ１２１＋ｉ１２２＋ｉ１２３＋ｉ１２４＝４×ｉ１２０＝４×（ｉ０＋ΔＶｉ／Ｒ１０）・・・・・（１１）
ここで、各抵抗Ｒ３１，Ｒ３２の抵抗値をともにｒ３０とすると、電流電圧変換部１４の各出力端子１９，２０から出力される出力信号ΔＶｏは、以下の式（１２）で表される。
ΔＶｏ＝（Ｖｃｃ−ｒ３０×ｉ１１）−（Ｖｃｃ−ｒ３０×ｉ１２）＝ｒ３０×（ｉ１２−ｉ１１）＝４×ｒ３０×（（ｉ０＋ΔＶｉ／Ｒ１０）−（ｉ０−ΔＶｉ／Ｒ１０）＝４×２×ｒ３０×ΔＶｉ／Ｒ１０・・・・・（１２）
つまり、この状態の可変利得増幅器１１の利得Ｇｖは、
Ｇｖ＝４×２×ｒ３０／Ｒ１０＝４×Ｇ０・・・・・（１３）
となる。ここで、Ｇ０＝２×ｒ３０／Ｒ１０である。

次に、入力端子１８に入力される利得制御電圧ＶＧＣが低下し、図３に示された電圧Ｖｂまで低下したとすると、制御端子Ｓ１に発生する電圧ＶＳ１は０Ｖまで低下する。そして、制御端子Ｓ１に接続された各Ｎ型ＭＯＳトランジスタＭ１１１，Ｍ１２１はそれぞれオフする。一方、各Ｎ型ＭＯＳトランジスタＭ１１２〜Ｍ１１４，Ｍ１２２〜Ｍ１２４は、各制御端子Ｓ２，Ｓ３，Ｓ４に発生する電圧がＶｏｎ以上であるので、それぞれオンしたままである。このとき、電流電圧変換部１４の各抵抗Ｒ３１，Ｒ３２をそれぞれ流れる各電流ｉ１１，ｉ１２は、各Ｎ型ＭＯＳトランジスタＭ１１１，Ｍ１２１がオフすることによりｉ１１１＝ｉ１２１＝０となることから、以下の式（１４）及び式（１５）のようになる。
ｉ１１＝ｉ１１２＋ｉ１１３＋ｉ１１４＝３×ｉ１１０＝３×（ｉ０−ΔＶｉ／Ｒ１０）・・・・・（１４）
ｉ１２＝ｉ１２２＋ｉ１２３＋ｉ１２４＝３×ｉ１２０＝３×（ｉ０＋ΔＶｉ／Ｒ１０）・・・・・（１５）

すなわち、この状態の可変利得増幅器１１の利得Ｇｖは、
Ｇｖ＝３×２×ｒ３０／Ｒ１０＝３×Ｇ０・・・・・（１６）
となる。同様に、入力端子１８に入力される利得制御電圧ＶＧＣが、図３に示された電圧Ｖｃまで低下したとすると、各Ｎ型ＭＯＳトランジスタＭ１１２，Ｍ１２２がそれぞれオフするため、可変利得増幅器１１の利得Ｇｖは、
Ｇｖ＝２×Ｇ０・・・・・（１７）
となり、入力端子１８に入力される利得制御電圧ＶＧＣが、図３に示された電圧Ｖｄまで低下したとすると、各Ｎ型ＭＯＳトランジスタＭ１１３，Ｍ１２３がそれぞれオフするため、可変利得増幅器１１の利得Ｇｖは、
Ｇｖ＝１×Ｇ０・・・・・（１８）
となり、入力端子１８に入力される利得制御電圧ＶＧＣが、図３に示された電圧Ｖｅまで低下したとすると、各Ｎ型ＭＯＳトランジスタＭ１１４，Ｍ１２４がそれぞれオフするため、可変利得増幅器１１の利得Ｇｖは、
Ｇｖ＝０×Ｇ０・・・・・（１９）
となる。
以上から、本発明による可変利得増幅器１１は、利得制御電圧ＶＧＣを変化させると、利得Ｇｖが４Ｇ０，３Ｇ０，２Ｇ０，Ｇ０，０と変化することがわかる。

次に、利得制御電圧ＶＧＣが、例えば図３に示された電圧Ｖａと電圧Ｖｂの間である場合について説明する。この場合、制御端子Ｓ１には、ＶｏｎとＶｏｆｆの間の電圧が出力され、制御端子Ｓ１にゲートが接続されている各Ｎ型ＭＯＳトランジスタＭ１１１，Ｍ１２１はオンとオフの中間状態となる。このときの各Ｎ型ＭＯＳトランジスタＭ１１１，Ｍ１２１のオン抵抗をそれぞれＲＯＮ１とし、各Ｎ型ＭＯＳトランジスタＭ１１０，Ｍ１２０のオン抵抗をそれぞれＲＯＮ０とし、各ＮＰＮトランジスタＱ１１０，Ｑ１２０のベースエミッタ電圧をそれぞれＶＢＥ０、各ＮＰＮトランジスタＱ１１１，Ｑ１２１のベースエミッタ電圧をそれぞれＶＢＥ１とすると、以下の式（２０）が成り立つ。
ＶＢＥ０＋（Ｒ１１０＋ＲＯＮ０）×ｉ１１０＝ＶＢＥ１＋（Ｒ１１１＋ＲＯＮ１）×ｉ１１１・・・・・（２０）
また、式（２０）を変形すると、以下の式（２１）が成り立つ。
ＶＢＥ０−ＶＢＥ１＋（Ｒ１１０＋ＲＯＮ０）×ｉ１１０−（Ｒ１１１＋ＲＯＮ１）×ｉ１１１＝０・・・・・（２１）

ここで、Ｒ１１０＞＞ＲＯＮ０、ＶＢＥ０−ＶＢＥ１＜＜（Ｒ１１１＋ＲＯＮ１）×ｉ１１１−（Ｒ１１０＋ＲＯＮ０）×ｉ１１０とすると、式（２１）は、
Ｒ１１０×ｉ１１０−（Ｒ１１１＋ＲＯＮ１）×ｉ１１１＝０・・・・・（２２）
と変形でき、さらに、この式（２２）は、Ｒ１１０＝Ｒ１１１が成り立つことから
ｉ１１１＝ｉ１１０／｛１＋（ＲＯＮ１／Ｒ１１１）｝・・・・・（２３）と変形できる。

利得制御電圧ＶＧＣが電圧Ｖａと電圧Ｖｂの間である場合、制御端子Ｓ１に接続された各Ｎ型ＭＯＳトランジスタＭ１１１，Ｍ１２１のオン抵抗ＲＯＮ１は、各Ｎ型ＭＯＳトランジスタＭ１１１，Ｍ１２１のゲート−ソース間電圧がＶｏｆｆからＶｏｎの間で変化する間、その電圧値に応じて０〜∞の範囲で変化し、これに伴い、電流ｉ１１１はｉ１１０〜０の範囲で変化する。また、
ｉ１１＝ｉ１１１＋ｉ１１２＋ｉ１１３＋ｉ１１４＝３×ｉ１１０＋ｉ１１０／｛１＋（ＲＯＮ１／Ｒ１１１）｝・・・・・（２４）
ｉ１２＝ｉ１２１＋ｉ１２２＋ｉ１２３＋ｉ１２４＝３×ｉ１２０＋ｉ１２０／｛１＋（ＲＯＮ１／Ｒ１２１）｝・・・・・（２５）
が成り立ち、利得Ｇｖは、以下の式（２６）で示される。
Ｇｖ＝３×Ｇ０＋｛１＋（ＲＯＮ１／Ｒ１２１）｝×Ｇ０・・・・・（２６）

以上から、本実施の形態１による可変利得増幅器１１では、利得Ｇｖが４Ｇ０から３Ｇ０まで連続的に変化する。同様に、利得制御電圧ＶＧＣが電圧Ｖｂと電圧Ｖｃの間である場合、電圧Ｖｃと電圧Ｖｄの間である場合、及び電圧Ｖｄと電圧Ｖｅの間である場合は、利得Ｇｖが３Ｇ０から２Ｇ０まで、２Ｇ０からＧ０まで、及びＧ０から０までそれぞれ連続的に変化するので、結局、利得Ｇｖは０から４Ｇ０まで連続的に変化する。

図７は、本実施の形態１による可変利得増幅器１１の利得制御電圧ＶＧＣと利得Ｇｖとの関係を示すグラフである。図７に示されるように、利得Ｇｖは、利得制御電圧ＶＧＣが変化すると０から４Ｇ０まで連続的に変化する。

また、図７に示されたグラフでは、グラフの直線性、すなわち利得制御電圧ＶＧＣに対する利得Ｇｖの変化の直線性は悪いが、これは、電流増幅部２０を構成する電流増幅回路部の数を増やすことにより解決することができる。図２に示された可変利得増幅器１１では、電流増幅回路部２０を構成する電流増幅回路部３１，３２，３３，３４の数は４個であったが、これを例えば１０個に増やし、制御電圧発生部１５の制御端子も１０個に増やすと、利得の直線性を改善することができる。図８は、電流増幅回路部の数を１０個にしたときの利得制御電圧ＶＧＣと利得Ｇｖとの関係を示すグラフである。図８に示されるように、電流増幅回路部の数を増やすと、利得Ｇｖの直線性を改善することができる。

さらに、利得制御電圧ＶＧＣを連続的に変化させることにより、抵抗Ｒ３１を流れる電流ｉ１１は連続的に変化する。図９は、利得制御電圧ＶＧＣと電流ｉ１１との関係を示すグラフである。図８と図９を比較すると、利得Ｇｖが高い場合には電流ｉ１１は大きく、利得Ｇｖが低い場合には電流が小さいことがわかる。これは、抵抗Ｒ３２を流れる電流ｉ１２についても同様である。すなわち、本実施の形態１による可変利得増幅器１１は、利得が低く出力レベルが低い場合には低消費電力であるという特性を満足させることができる。

また、本実施の形態１による可変利得増幅器１１の飽和入力レベルはＲ１０×ｉ０であり、これは利得を変化させても変化しない。すなわち、本実施の形態１による可変利得増幅機１は、利得が変化しても飽和入力レベルが変わらないという特性を満足させることができる。

なお、本実施の形態１による可変利得増幅器１１では、電流電圧変換部１４を各抵抗Ｒ３１，Ｒ３２を用いて構成したが、インダクタやキャパシタを用いて構成してもよい。以下に、電流電圧変換部１４を抵抗で構成したときと、インダクタで構成したときの違いについて説明する。電流電圧変換部１４を抵抗Ｒ３１，Ｒ３２で構成した場合、出力端子１９の電圧振幅Ｖｏ１は、抵抗Ｒ３１の抵抗値をｒ３０とすると、以下の式（２７）で表される。
Ｖｏ１＝Ｖｃｃ−ｒ３０×ｉ１１・・・・・（２７）
ここで、ΔＶｉ＝０であったときのｉ１１をｉ１１ａとし、Ｖｏ１ａ＝Ｖｃｃ−ｒ３０×ｉ１１ａ、及びｉ１１=ｉ１１ａ+Δｉ１１とすると、以下の式（２８）が成り立つ。
Ｖｏ１＝Ｖｃｃ−ｒ３０×（ｉ１１ａ+Δｉ１１）
＝Ｖｃｃ−ｒ３０×ｉ１１ａ−ｒ３０×Δｉ１１
＝Ｖｏ１ａ−ｒ３０×Δｉ１１・・・・・（２８）
Δｉ１１はΔＶｉによって変動するため、式（２８）により、電圧Ｖｏ１の振幅は、電圧Ｖｏ１ａを中心に変動することがわかる。

ここで、電圧Ｖｏ１の下限は、各ＮＰＮトランジスタＱ１１０〜Ｑ１１４が飽和しない程度の電圧Ｖｓａｔであり、上限は電源電圧Ｖｃｃである。つまり、電流電圧変換部１４を抵抗で構成する場合、Ｖｓａｔ＜Ｖｏ１＜Ｖｃｃが成り立つ。また、出力端子２０の電圧Ｖｏ２の振幅についても同様にＶｓａｔ＜Ｖｏ２＜Ｖｃｃが成り立つ。

次に、この電流電圧変換部１４をインダクタで構成した場合を考える。図１０は、電流電圧変換部１４をインダクタで構成したときの構成例を示す回路図である。図１０に示された電流電圧変換部１４は、図２に示された電流電圧変換部１４における各抵抗Ｒ３１，Ｒ３２がインダクタＬ３１，Ｌ３２で置き換えられている。インダクタＬ３１のインピーダンスをＺＬ＝ｊ×ω×Ｌとすると、出力端子１９の電圧Ｖｏ１の振幅は、以下の式（２９）で表される。
Ｖｏ１＝Ｖｃｃ−ＺＬ×ｉ１１
＝Ｖｃｃ−ＺＬ×ｉ１１ａ−ＺＬ×Δｉ１１・・・・・（２９）

ここで、ｉ１１ａは周波数変動のない電流成分なので、ＺＬ×ｉ１１ａ＝０となり、以下の式（３０）が成り立つ。
Ｖｏ１＝Ｖｃｃ−ＺＬ×Δｉ１１・・・・・（３０）
つまり、電圧Ｖｏ１の振幅は、Ｖｃｃを中心に変動することがわかる。さらに、ＺＬ×Δｉ１１は負の値になるときもあるので、Ｖｏ１＞Ｖｃｃになる。また、出力端子２０の電圧Ｖｏ２の振幅についても同様にＶｏ２＞Ｖｃｃが成り立つ。

図１１及び図１２は、以上の内容を説明するグラフである。具体的に、図１１は、電流電圧変換部１４を抵抗Ｒ３１，Ｒ３２で構成したときの出力端子１９の電圧Ｖｏ１と抵抗Ｒ３１を流れる電流ｉ１１との関係を示したグラフであり、図１２は、電流電圧変換部１４をインダクタＬ３１，Ｌ３２で構成したときの出力端子１９の電圧Ｖｏ１とインダクタＬ３１を流れる電流ｉ１１との関係を示したグラフである。各グラフにおいて、グラフの縦軸は出力端子１９の電圧Ｖｏ１であり、横軸は電流ｉ１１である。図１１及び図１２を比較するとわかるように、電流電圧変換部１４をインダクタで構成した場合は、抵抗で構成した場合に比べて、出力端子１９の電圧Ｖｏ１の振幅が大きくなり、ＺＬ＞ｒ３０となる。すなわち、可変利得増幅器１１の利得Ｇｖを大きくすることができる。

また、電流電圧変換部１４を、並列に接続されたインダクタとキャパシタで構成してもよい。図１３は、この場合の電流電圧変換部１４の構成例を示す回路図である。図１３に示された電流電圧変換部１４は、図２に示された電流電圧変換部１４における抵抗Ｒ３１がインダクタＬ３１とキャパシタＣ３１の並列接続で置き換えられ、抵抗Ｒ３２がインダクタＬ３２とキャパシタＣ３２の並列接続で置き換えられている。電流電圧変換部１４が図１３のように構成されている場合、並列に接続されたインダクタとキャパシタのインピーダンスＺＬＣは、ＺＬＣ＝ｊ×ω×Ｌ／（１−ω^２×Ｌ×Ｃ）であるから、そのインピーダンスＺＬＣは、ωがＬ×Ｃの平方根の値に近いとき、すなわちω=√（Ｌ×Ｃ）付近で非常に大きな値となる。よって、電流電圧変換部１４をインダクタとキャパシタを組み合わせて構成した場合は、電流電圧変換部１４を抵抗単体やインダクタンス単体で構成したときよりも、可変利得増幅器１１の利得Ｇｖを大きくすることができる。

なお、電圧電流変換部１２の構成を変形して他の構成にすることもできる。図１４は、電圧電流変換部１２の他の構成例を示す回路図である。図１４に示されるように、入力端子６に入力された信号の電圧Ｖｉ１は演算増幅器２１の非反転入力端（＋）に入力され、演算増幅器２１の出力電圧はＰＮＰトランジスタＱ１５１のベースに入力される。ＰＮＰトランジスタＱ１５１のコレクタは、抵抗Ｒ１０及び定電流源２３に接続され、ＰＮＰトランジスタＱ１５１のコレクタ電圧は、演算増幅器２１の反転入力端子（−）にフィードバック入力される。ＰＮＰトランジスタＱ１５１のエミッタは、電源電圧Ｖｃｃに接続される。ＰＮＰトランジスタＱ１５１のコレクタの電圧は、入力端子６の電圧Ｖｉ１と等しくなるように演算増幅器２１によりフィードバック制御される。同様に、ＰＮＰトランジスタＱ１６１のコレクタ電圧は、電圧電流変換部１０の入力端子７に入力された電圧Ｖｉ２と等しくなるように演算増幅器２２によりフィードバック制御される。

ここで、抵抗Ｒ１０を流れる電流Δｉは、ΔＶｉ＝Ｖｉ１−Ｖｉ２とおくと、以下の式（３１）のようになる。
Δｉ＝（Ｖｉ１―Ｖｉ２）／ｒ１０＝ΔＶｉ／ｒ１０・・・・・（３１）
また、ＰＮＰトランジスタＱ１５１を流れる電流ｉ１５０、及びＰＮＰトランジスタＱ１６１を流れる電流ｉ１６０は、各定電流源２３，２４の出力電流をともにｉ０とすると、以下の式（３２）及び式（３３）によってそれぞれ示される。
ｉ１５０＝ｉ０−Δｉ＝ｉ０−ΔＶｉ／Ｒ１０・・・・・（３２）
ｉ１６０＝ｉ０＋Δｉ＝ｉ０＋ΔＶｉ／Ｒ１０・・・・・（３３）
このとき、ｉ１５０,ｉ１６０＞０が成り立つため、Δｉは、ΔＶｉに応じて、−ｉ０〜＋ｉ０の範囲内で変化する。ΔＶｉがΔｉを−ｉ０〜＋ｉ０の範囲内で変化させるのに必要な電圧は、Ｒ１０×ｉ０である。逆に、これ以上のΔＶｉが入力されても、ΔＶｉの変化にΔｉが追従できない。従って、この電圧がこの可変利得増幅器の飽和入力レベルとなる。また、ＰＮＰトランジスタＱ１５１，Ｑ１５２は、ベース及びエミッタがそれぞれ共通に接続され、ＰＮＰトランジスタＱ１６１，Ｑ１６２は、ベース及びエミッタがそれぞれ共通に接続されている。よって、ＰＮＰトランジスタＱ１５２には、ＰＮＰトランジスタＱ１５１を流れている電流ｉ１５０に等しい電流が流れ、ＰＮＰトランジスタＱ１６２には、ＰＮＰトランジスタＱ１６１を流れている電流ｉ１６０に等しい電流が流れる。さらに、ＰＮＰトランジスタＱ１５２とＮＰＮトランジスタＱ１１０はコレクタが共通に接続されているので、ＰＮＰトランジスタＱ１５２とＮＰＮトランジスタＱ１１０には等しい電流が流れる。また、ＰＮＰトランジスタＱ１６２とＮＰＮトランジスタＱ１２０はコレクタが共通に接続されているので、ＰＮＰトランジスタＱ１６２とＮＰＮトランジスタＱ１２０には等しい電流が流れる。以上から、図１４に示された電圧電流変換部１２と図２に示された電圧電流変換部１２は同じ働きをすることがわかる。なお、図１４及び図２に示された２つの構成は、用途によって使い分けることができる。

なお、上述の可変利得増幅器１１では、説明の簡単化のために、各ＮＰＮトランジスタＱ１１０〜Ｑ１１４，Ｑ１２０〜Ｑ１２４のサイズ及び特性は全て等しく、各抵抗Ｒ１１０〜Ｒ１１４，Ｒ１２０〜Ｒ１２４の抵抗値は全て等しく、各Ｎ型ＭＯＳトランジスタＭ１１０〜Ｍ１１４，Ｍ１２０〜Ｍ１２４のサイズ及び特性は全て等しく、各抵抗Ｒ３１，Ｒ３２の抵抗値は等しいものとしたが、以下のように設定してもよい。

例えば、各ＮＰＮトランジスタＱ１１０，Ｑ１２０のサイズをそれぞれ１とし、各ＮＰＮトランジスタＱ１１１，Ｑ１２１のサイズをそれぞれ４とし、各ＮＰＮトランジスタＱ１１２，Ｑ１２２のサイズをそれぞれ２とし、各ＮＰＮトランジスタＱ１１３，Ｑ１２３のサイズをそれぞれ１とし、各ＮＰＮトランジスタＱ１１４，Ｑ１２４のサイズをそれぞれ１とする。また、各Ｎ型ＭＯＳトランジスタＭ１１０，Ｍ１２０のサイズをそれぞれ１とし、各Ｎ型ＭＯＳトランジスタＭ１１１，Ｍ１２１のサイズをそれぞれ４とし、各Ｎ型ＭＯＳトランジスタＭ１１２，Ｍ１２２のサイズをそれぞれ２とし、各Ｎ型ＭＯＳトランジスタＭ１１３，Ｍ１２３のサイズをそれぞれ１とし、各Ｎ型ＭＯＳトランジスタＭ１１４，Ｍ１２４のサイズをそれぞれ１とする。そして、各抵抗Ｒ１１０，Ｒ１２０の抵抗値をそれぞれｒ０とし、各抵抗Ｒ１１１，Ｒ１２１の抵抗値をそれぞれｒ０／４とし、各抵抗Ｒ１１２，Ｒ１２２の抵抗値をそれぞれｒ０／２とし、各抵抗Ｒ１１３，Ｒ１２３の抵抗値をそれぞれｒ０とし、各抵抗Ｒ１１４，Ｒ１２４の抵抗値をそれぞれｒ０とする。電流増幅回路部３３，２４については、図２に示された可変利得増幅器１１の場合と条件は同じだが、電流増幅回路部３１については、ＮＰＮトランジスタとＮ型ＭＯＳトランジスタのサイズが４倍で、抵抗の抵抗値が１／４なので、電流増幅回路部３１が４個並列に入っている構成と同等であり、図２に示された電流増幅回路部３１と比較して電流増幅率が４倍になっている。同様に、電流増幅回路部３２については、図２に示された電流増幅回路部３２と比較して電流増幅率が２倍になっている。

以下に、可変利得増幅器１１の変形例の動作について説明する。入力端子１８に入力された利得制御電圧ＶＧＣが図３に示された電圧Ｖａに等しいとき、制御電圧発生部１５の各出力端子Ｓ１〜Ｓ４にそれぞれ発生する電圧はＶｏｎよりも十分大きくなる。このとき、以下の式（３４）が成り立つ。
ｉ１１＝ｉ１１１＋ｉ１１２＋ｉ１１３＋ｉ１１４＝４×ｉ１１０＋２×ｉ１１０＋ｉ１１０＋ｉ１１０＝８×ｉ１１０・・・・・（３４）
ｉ１２＝ｉ１２１＋ｉ１２２＋ｉ１２３＋ｉ１２４＝４×ｉ１２０＋２×ｉ１２０＋ｉ１２０＋ｉ１２０＝８×ｉ１２０・・・・・（３５）
以上の式（３４）及び式（３５）から、
Ｇｖ＝８×Ｇ０・・・・・（３６）
となる。

次に、入力端子１８に入力される利得制御電圧ＶＧＣが図３に示された電圧Ｖｂに等しいとき、各Ｎ型ＭＯＳトランジスタＭ１１１，Ｍ１２１はオフするため、各電流ｉ１１１，ｉ１２１はそれぞれ０になる。従って、以下の式（３７）及び式（３８）が成り立つ。
ｉ１１＝ｉ１１１＋ｉ１１２＋ｉ１１３＋ｉ１１４＝０×ｉ１１０＋２×ｉ１１０＋ｉ１１０＋ｉ１１０＝４×ｉ１１０・・・・・（３７）
ｉ１２＝ｉ１２１＋ｉ１２２＋ｉ１２３＋ｉ１２４＝０×ｉ１２０＋２×ｉ１２０＋ｉ１２０＋ｉ１２０＝４×ｉ１２０・・・・・（３８）
以上の式（３７）及び式（３８）から、
Ｇｖ＝４×Ｇ０・・・・・（３９）
となる。

同様に、入力端子１８に入力される利得制御電圧ＶＧＣが図３に示された電圧Ｖｃに等しいとき、利得Ｇｖは、
Ｇｖ＝２×Ｇ０・・・・・（４０）
となり、入力端子１８に入力される利得制御電圧ＶＧＣが図３に示された電圧Ｖｄに等しいとき、利得Ｇｖは、
Ｇｖ＝１×Ｇ０・・・・・（４１）
となる。

以上のように、利得Ｇｖは、利得制御電圧ＶＧＣが小さくなるにつれて、順に８Ｇ０、４Ｇ０、２Ｇ０、Ｇ０と変化する。ここで、２０ＬＯＧ（Ｇ０）＝ＧｄＢ０として、デシベル利得を計算すると、デシベル利得は、利得制御電圧ＶＧＣが小さくなるにつれて、順に１８＋ＧｄＢ０、１２＋ＧｄＢ０、６＋ＧｄＢ０、ＧｄＢ０と変化する。これにより、利得制御電圧ＶＧＣに応じて、デシベル利得が直線的に６ｄＢ、すなわちＬＯＧ（２）ｄＢずつ変化することがわかる。このように各電流増幅回路部３１，３２，３３，３４の電流増幅率をそれぞれ４，２，１，１に設定すると、デシベル利得を直線的に６ｄＢずつ変化させることができる。

同様に、各電流増幅回路部３１，３２，３３，３４の電流増幅率をそれぞれ１８，６，２，１に設定すると、利得Ｇｖは、２７Ｇ０、９Ｇ０、３Ｇ０、Ｇ０の順に変化し、デシベル利得は、２８．６＋ＧｄＢ０、１９．１＋ＧｄＢ０、９．５＋ＧｄＢ０、ＧｄＢ０と変化する。よって、デシベル利得は、直線的に９．５ｄＢ、すなわち２０ＬＯＧ（３）ｄＢずつ変化することがわかる。なお、ここでは、例として、各電流増幅回路部３１，３２，３３，３４の電流増幅率をそれぞれ１８，６，２，１に設定しているが、電流増幅率をそれぞれ９，３，１，０．５に設定してもよいし、３６，１２，４，２に設定してもよい。

なお、Ｎ，ｎを２以上の整数とするとき、電流増幅回路部がＮ個であって、１番目の電流増幅回路部の電流増幅率Ｎ１をα０、ｎ番目の電流増幅回路部の電流増幅率ＮｎをＮｎ＝α０×（Ａ−１）×Ａ^{（ｎ−２）}と設定すれば、可変利得増幅器１１のデシベル利得を２０ＬＯＧ（Ａ）のステップで直線的に変化させることができる。

また、図３に示された利得制御電圧ＶＧＣ電圧の値Ｖｂ，Ｖｃ，Ｖｄ、Ｖｅについて、Ｖｂ―Ｖｃ、Ｖｃ−Ｖｄ、及びＶｄ−Ｖｅは全て等しいものとしていたが、必ずしも等しくする必要はなく、この差を調整することにより、利得制御電圧に対する利得の変化の直線性を改善することができる。

なお、本実施の形態２による可変利得増幅器１１も、実施の形態１による可変利得増幅器１１と同様に、低消費電力、低歪み、及び利得の連続性という３つの特性を同時に満たすことができることはもちろんである。

本発明による可変利得増幅器はミキサや直交変調器に用いることができる。以下では、本発明による可変利得増幅器を用いたミキサ及び直交変調器について説明する。図１５は、本発明による可変利得増幅器１１を用いたミキサの回路図を示す。図１５に示されるように、ミキサ６１は、電圧電流変換部１２、電流増幅部１３、電流電圧変換部１４、及び制御電圧発生部１５からなる可変利得増幅器と、ギルバートセル部６２とを備える。電圧電流変換部１２、電流増幅部１３、電流電圧変換部１４、及び制御電圧発生部１５の各構成は、図２に示された構成と同一であり、説明を省略する。電圧電流変換部１２の各入力端子１６，１７には外部から電圧ΔＶｉが入力され、ギルバートセル部６２の各入力端子６３，６４には信号Ｌｏの電圧ΔＶＬｏが入力され、電流電圧変換部１４の各出力端子１９，２０からは、信号ΔＶｉと信号ΔＶＬｏが掛け合わされて利得制御された信号ΔＶｏが出力される。

ギルバートセル部６２は、４つのＮＰＮトランジスタＱ１７１〜Ｑ１７４を備える。各ＮＰＮトランジスタＱ１７１，Ｑ１７４のベースは共通接続され、各ＮＰＮトランジスタＱ１７２，Ｑ１７３のベースは共通接続される。入力端子６３に入力された電圧は、各ＮＰＮトランジスタＱ１７１，Ｑ１７４のベースに入力され、入力端子６４に入力された電圧は、各ＮＰＮトランジスタＱ１７２，Ｑ１７３のベースに入力される。また、各ＮＰＮトランジスタＱ１７１，Ｑ１７３のコレクタは共通接続され、各ＮＰＮトランジスタＱ１７２，Ｑ１７４のコレクタは共通接続される。電流電圧変換部１４の抵抗Ｒ３１は、各ＮＰＮトランジスタＱ１７１，Ｑ１７３のコレクタにそれぞれ接続され、電流電圧変換部１４の抵抗Ｒ３２は、各ＮＰＮトランジスタＱ１７２，Ｑ１７４のコレクタにそれぞれ接続される。

以下に、ミキサ６１の動作を説明する。ギルバートセル部６２の各入力端子６３，６４に入力される電圧ΔＶＬ_０が適度に大きければ、ギルバートセル部６２の各ＮＰＮトランジスタＱ１７１〜Ｑ１７４は、電圧ΔＶＬｏによって制御される単なる電流切り替えスイッチとして動作する。つまり、ギルバートセル部６２の各入力端子６３，６４に適度に大きな電圧ΔＶＬｏが入力され、入力端子６３に入力される電圧が入力端子６４に入力される電圧よりも大きいとき(ΔＶＬｏ＞０)、各ＮＰＮトランジスタＱ１７１，Ｑ１７４はそれぞれオンし、各ＮＰＮトランジスタ１７２，１７３はそれぞれオフする。この場合、電流電圧変換部１４の各抵抗Ｒ３１，Ｒ３２にそれぞれ流れる電流ｉ３１，ｉ３２は、ｉ３１＝ｉ１１，ｉ３２＝ｉ１２となり、電流電圧変換部１４の各出力端子１９，２０から出力される出力信号ΔＶｏは、Ｒ３１＝Ｒ３２＝ｒ３０とすると、以下の式（４２）で表される。
ΔＶｏ＝ｒ３０×（ｉ３２−ｉ３１）＝ｒ３０×（ｉ１２−ｉ１１）・・・・・（４２）

一方、ギルバートセル部６２の入力端子６３に入力される電圧が入力端子６４に入力される電圧よりも小さいとき(ΔＶＬｏ＜０)、各ＮＰＮトランジスタＱ１７１，Ｑ１７４がそれぞれオフし、各ＮＰＮトランジスタＱ１７２,１７３がそれぞれオンする。この場合、電流電圧変換４の各抵抗Ｒ３１，Ｒ３２をそれぞれ流れる電流ｉ３１，ｉ３２は、ｉ３１＝ｉ１２，ｉ３２＝ｉ１１となり、電流電圧変換部１４の各出力端子１９，２０から出力される出力信号ΔＶｏは、以下の式（４３）で表される。
ΔＶｏ＝ｒ３０×（ｉ３２−ｉ３１）＝ｒ３０×（ｉ１１−ｉ１２）・・・・・（４３）

つまり、電圧ΔＶｏは、電圧ΔＶＬｏと同じ周期を持ち、振幅±１の方形波とｒ３０×（ｉ１２−ｉ１１）の掛け算で表される。ここで、実施の形態１による可変利得増幅器１１の利得Ｇｖを適用すると、
ΔＶｏ＝Ｇｖ×ΔＶｉ（ΔＶＬｏ＞０）・・・・・（４４）
ΔＶｏ＝−Ｇｖ×ΔＶｉ（ΔＶＬｏ＜０）・・・・・（４５）
と表すことができ、利得Ｇｖは、入力端子１８に入力される利得制御電圧ＶＧＣによって制御することができる。

このミキサ６１についても、利得Ｇｖが高く出力ΔＶｏが大きい場合には電流は大きいが、利得が低く出力ΔＶｏが小さい場合には電流を小さくすることができる。よって、本発明による可変利得増幅器を用いたミキサは、利得が小さく出力レベルが低い場合には低消費電力であるという特性を満足させることができる。また、本発明による可変利得増幅器を用いたミキサは、利得を変化させても飽和入力レベルは変わらず低歪みであるという特性を満足させることができる。さらに、本発明による可変利得増幅器を用いたミキサは、利得制御電圧の値によらず連続的な利得の直線性を容易に実現することができる。

さらに本発明による可変利得増幅器を用いたミキサでは、利得制御を行う際にΔＶＬｏのレベルは変化せず、ギルバートセル部６２の各ＮＰＮトランジスタＱ１７１〜Ｑ１７４は常にスイッチングさせて使用することができる。一般的にギルバートセル部６２のNPNトランジスタは常にスイッチングして使用したほうが、歪み特性及びノイズ特性が良いため、本発明による可変利得増幅器１１を用いたミキサは、ギルバートセル部６２の良好な歪み特性及びノイズ特性を維持しつつ、利得制御できるミキサを実現できる。

また、実施の形態１による可変利得増幅器１１と同様に、電流電圧変換部１４を抵抗ではなくインダクタで構成することにより、各出力端子１９、２０の電圧の振幅を大きくすることができるので、ミキサ６１の利得Ｇｖを大きくすることができる。また、電流電圧変換部１４を並列に接続されたインダクタとキャパシタで構成することにより、ミキサ６１の利得Ｇｖを大きくすることができる。

また、上述のミキサ６１を組み合せて、直交変調器を実現することもできる。図１６は、本発明による可変利得増幅器を用いた直交変調器７１の構成例を示すブロック図である。図１６に示されるように、直交変調器７１は、電圧電流変換部１２ａ，２ｂ、電流増幅部１３ａ，３ｂ、制御電圧発生部８、ミキシング部６２ａ，６２ｂ、電流電圧変換部１４、及び加算部７２を備える。ミキシング部６２ａ、６２ｂは、ミキサ６１におけるギルバートセル部６２に相当する。圧電流変換部２ａ，２ｂ、電流増幅部１３ａ，３ｂ、制御電圧発生部１５、ミキシング部６２ａ，６２ｂ、及び電流電圧変換部１４の各構成は、すでに説明した通りである。電圧電流変換部１２ａの入力端子６ａ，７ａに入力された電圧Ｖｉａは、ミキシング部６２ａの入力端子６３ａ，６４ａに入力された信号Ｌｏ１に応じてミキシングされ、電圧電流変換部１２ｂの入力端子６ｂ，７ｂに入力された電圧Ｖｉｎｂは、ミキシング部６２ｂの入力端子６３ｂ，６４ｂに入力された信号Ｌｏ２に応じてミキシングされる。各ミキシング部６２ａ，６２ｂの出力信号は、加算部７２によって足し合わされ、電流電圧変換部１４によって電圧に変換されて出力される。ここで、信号Ｌｏ２を信号Ｌｏ１と同じ周波数及び同じ振幅で位相が９０度ずれた信号である。

この直交変調器７１についても、利得Ｇｖが高く出力ΔＶｏが大きい場合には電流は大きいが、利得が低く出力ΔＶｏが小さい場合には電流を小さくすることができる。よって、本発明による可変利得増幅器を用いた直交変調器は、利得が小さく出力レベルが低い場合には低消費電力であるという特性を満足させることができる。また、本発明による可変利得増幅器を用いた直交変調器は、利得を変化させても飽和入力レベルは変わらず低歪みであるという特性を満足させることができる。さらに、本発明による可変利得増幅器を用いた直交変調器は、利得制御電圧の値によらず連続的な利得の直線性を容易に実現することができる。

さらに本発明による可変利得増幅器を用いた直交変調器では、利得制御を行う際にΔＶＬｏのレベルは変化せず、各ミキシング部６２ａ，６２ｂのＮＰＮトランジスタは常にスイッチングさせて使用することができる。一般的に各ミキシング部６２ａ，６２ｂのＮＰＮトランジスタは常にスイッチングして使用したほうが、歪み特性及びノイズ特性が良いため、本発明による可変利得増幅器１１を用いた直交変調器は、各ミキシング部６２ａ，６２ｂの良好な歪み特性及びノイズ特性を維持しつつ利得制御できる直交変調器を実現できる。

本発明に係る可変利得増幅器は、低消費電力、低歪み、及び利得の連続性という３つの特性を同時に満たすので、例えばＣＤＭＡ無線端末の送信部等に使用される増幅器として有用である。

本発明の実施の形態１による可変利得増幅器の構成例を示す回路図である。 本発明の実施の形態２による可変利得増幅器の構成例を示す回路図である。 入力された利得制御電圧ＶＧＣと各出力端子Ｓ１〜Ｓ４に発生する電圧との関係を示すグラフである。 制御電圧発生部１５の構成例を示す回路図である。 電圧比較回路４２の構成例を示す回路図である。 （ａ）は、利得制御電圧ＶＧＣと対応する各入力端子５１，５２にそれぞれ入力される各電圧Ｖ５１，Ｖ５２との関係を示すグラフであり、（ｂ）は、利得制御電圧ＶＧＣと出力端子５９に出力される電圧との関係を示すグラフである。 本実施の形態１による可変利得増幅器１１の利得制御電圧ＶＧＣと利得Ｇｖとの関係を示すグラフである。 電流増幅回路部の数を１０個にしたときの利得制御電圧ＶＧＣと利得Ｇｖとの関係を示すグラフである。 利得制御電圧ＶＧＣと電流ｉ１１との関係を示すグラフである。 電流電圧変換部１４をインダクタで構成したときの構成例を示す回路図である。 電流電圧変換部１４を抵抗Ｒ３１，Ｒ３２で構成したときの出力端子１９の電圧Ｖｏ１と抵抗Ｒ３１を流れる電流ｉ１１との関係を示したグラフである。 電流電圧変換部１４をインダクタＬ３１，Ｌ３２で構成したときの出力端子１９の電圧Ｖｏ１とインダクタＬ３１を流れる電流ｉ１１との関係を示したグラフである。 電流電圧変換部１４を、並列に接続されたインダクタとキャパシタで構成したときの構成例を示す回路図である。 電圧電流変換部１２の他の構成例を示す回路図である。 本発明の実施の形態２による可変利得増幅器１１を用いたミキサの回路図を示す。 本発明の実施の形態２による可変利得増幅器１１を用いた直交変調器の回路図を示す。

符号の説明

１ 可変利得増幅器
２ 電圧電流変換部
３ 電流増幅部
４ 電流電圧変換部
５ 制御部

Claims (27)

1. 外部からの利得制御信号に応じて利得が制御される、入力電圧を増幅して出力する可変利得増幅器において、
   前記入力電圧を電流に変換する電圧電流変換部と、
   前記電圧電流変換部によって変換された電流を増幅する電流増幅部と、
   前記電流増幅部によって増幅された電流を電圧に変換して出力する電流電圧変換部と、
   前記利得制御信号に応じて前記電流増幅部の増幅率を変える制御部と
   を備えることを特徴とする可変利得増幅器。
2. 前記電流増幅部は、前記電圧電流変換部によって変換された電流が入力されるカレントミラー回路を備え、
   前記制御部は、前記利得制御信号に応じて、前記カレントミラー回路の入力電流に対する出力電流の比を変え、
   前記電流電圧変換部は、前記カレントミラー回路の出力電流を電圧に変換して出力することを特徴とする請求項１に記載の可変利得増幅器。
3. 前記カレントミラー回路は、
   前記電圧電流変換部によって変換された電流が流れる入力側トランジスタと、
   前記入力側トランジスタに流れた電流に比例した電流が流れる出力側トランジスタと、
   前記出力側トランジスタに直列に接続された可変抵抗と
   を備え、
   前記電流電圧変換部は、前記出力側トランジスタに流れる電流を電圧に変換して出力し、
   前記制御部は、前記利得制御信号に応じて、前記可変抵抗の抵抗値を変えることを特徴とする請求項２に記載の可変利得増幅器。
4. 前記可変抵抗は、ＭＯＳトランジスタで構成され、
   前記制御部は、前記利得制御信号に応じて、前記ＭＯＳトランジスタの制御電圧を変えることを特徴とする請求項３に記載の可変利得増幅器。
5. 前記電流増幅部は、前記電圧電流変換部によって変換された電流をそれぞれ増幅して出力する複数の電流増幅回路部を備え、
   前記制御部は、前記利得制御信号に応じて、前記各電流増幅回路部の増幅率をそれぞれ変え、
   前記電流電圧変換部は、前記各電流増幅回路部から出力された電流の和を電圧に変換することを特徴とする請求項１に記載の可変利得増幅器。
6. Ｎ、ｎがそれぞれ２以上の整数、α０及びＡがそれぞれ任意の定数であり、１＜ｎ＜Ｎ＋１が成り立つとき、前記電流増幅回路部の個数をＮ個とすると、ｎ番目の電流増幅回路部の最大電流増幅率Ｎｎは、α０×（Ａ−１）×Ａ^{（ｎ−２）}であることを特徴とする請求項５に記載の可変利得増幅器。
7. 前記電圧電流変換部は、前記入力電圧から変換された電流が流れる第１のトランジスタを備え、
   前記各電流増幅回路部は、前記第１のトランジスタに流れた電流に比例した電流が流れる第２のトランジスタをそれぞれ備え、
   前記各第２のトランジスタは、制御電極が共通に接続され、
   前記第１のトランジスタは、前記各第２のトランジスタの１つと制御電極が共通に接続され、
   前記制御部は、前記利得制御信号に応じて、前記各第２のトランジスタに流れる電流量をそれぞれ変え、
   前記電流電圧変換部は、前記各第２のトランジスタに流れた電流の和を電圧に変換することを特徴とする請求項５又は６に記載の可変利得増幅器。
8. 前記各電流増幅回路部は、前記第２のトランジスタに直列に接続された可変抵抗をそれぞれ備え、
   前記制御部は、前記利得制御信号に応じて、前記各可変抵抗の抵抗値をそれぞれ変えることを特徴とする請求項７に記載の可変利得増幅器。
9. 前記各可変抵抗は、ＭＯＳトランジスタで構成され、
   前記制御部は、前記利得制御信号に応じて、前記各ＭＯＳトランジスタの制御電圧をそれぞれ変えることを特徴とする請求項８に記載の可変利得増幅器。
10. 前記制御部は、
    前記各電流増幅回路部に対応した定電圧をそれぞれ生成する定電圧生成部と、
    前記各電流増幅回路部におけるＭＯＳトランジスタの制御電圧をそれぞれ生成して出力する複数の制御電圧生成部と
    を備え、
    前記各制御電圧生成部は、
    前記定電圧生成部によって生成されたその制御電圧生成部に対応する定電圧及び前記利得制御信号の電圧が各入力端に対応してそれぞれ入力される差動増幅回路部と、
    入力側トランジスタが前記差動増幅回路部を構成する差動対の一方のトランジスタの負荷をなしているカレントミラー回路と、
    前記カレントミラー回路の出力電流を電圧に変換して出力する電圧出力部と
    をそれぞれ備えることを特徴とする請求項９に記載の可変利得増幅部。
11. 前記電流電圧変換部は、抵抗で構成されることを特徴とする請求項１から１０のいずれかに記載の可変利得増幅器。
12. 前記電流電圧変換部は、インダクタで構成されることを特徴とする請求項１から１０のいずれかに記載の可変利得増幅器。
13. 前記電流電圧変換部は、並列に接続されたインダクタ及びキャパシタで構成されることを特徴とする請求項１から１０のいずれかに記載の可変利得増幅器。
14. 外部からの変換利得制御信号に応じて入力電圧の周波数を変換して出力するミキサにおいて、
    前記入力電圧を電流に変換する電圧電流変換部と、
    前記電圧電流変換部によって変換された電流を増幅する電流増幅部と、
    外部から入力された利得制御信号に応じて、前記電流増幅部の増幅率を制御する制御部と、
    前記変換利得制御信号に応じて、前記電流増幅部によって増幅された電流の周波数を変換するミキシング部と、
    前記ミキシング部によって周波数が変換された電流を電圧に変換する電流電圧変換部と
    を備えるミキサ。
15. 前記電流増幅部は、前記電圧電流変換部によって変換された電流が入力されるカレントミラー回路を備え、
    前記制御部は、前記利得制御信号に応じて、前記カレントミラー回路の入力電流に対する出力電流の比を変え、
    前記電流電圧変換部は、前記カレントミラー回路の出力電流を電圧に変換して出力することを特徴とする請求項１４に記載のミキサ。
16. 前記カレントミラー回路は、
    前記電圧電流変換部によって変換された電流が流れる入力側トランジスタと、
    前記入力側トランジスタに流れた電流に比例した電流が流れる出力側トランジスタと、
    前記出力側トランジスタに直列に接続された可変抵抗と
    を備え、
    前記電流電圧変換部は、前記出力側トランジスタに流れる電流を電圧に変換して出力し、
    前記制御部は、前記利得制御信号に応じて、前記可変抵抗の抵抗値を変えることを特徴とする請求項１５に記載のミキサ。
17. 前記可変抵抗は、ＭＯＳトランジスタで構成され、
    前記制御部は、前記利得制御信号に応じて、前記ＭＯＳトランジスタの制御電圧を変えることを特徴とする請求項１６に記載のミキサ。
18. 前記電流増幅部は、前記電圧電流変換部によって変換された電流をそれぞれ増幅して出力する複数の電流増幅回路部を備え、
    前記制御部は、前記利得制御信号に応じて、前記各電流増幅回路部の増幅率をそれぞれ変え、
    前記電流電圧変換部は、前記各電流増幅回路部から出力された電流の和を電圧に変換することを特徴とする請求項１４に記載のミキサ。
19. Ｎ、ｎがそれぞれ２以上の整数、α０及びＡがそれぞれ任意の定数であり、１＜ｎ＜Ｎ＋１が成り立つとき、前記電流増幅回路部の個数をＮ個とすると、ｎ番目の電流増幅回路部の最大電流増幅率Ｎｎは、α０×（Ａ−１）×Ａ^{（ｎ−２）}であることを特徴とする請求項１８に記載のミキサ。
20. 前記電圧電流変換部は、前記入力電圧から変換された電流が流れる第１のトランジスタを備え、
    前記各電流増幅回路部は、前記第１のトランジスタに流れた電流に比例した電流が流れる第２のトランジスタをそれぞれ備え、
    前記各第２のトランジスタは、制御電極が共通に接続され、
    前記第１のトランジスタは、前記各第２のトランジスタの１つと制御電極が共通に接続され、
    前記制御部は、前記利得制御信号に応じて、前記各第２のトランジスタに流れる電流量をそれぞれ変え、
    前記電流電圧変換部は、前記各第２のトランジスタに流れた電流の和を電圧に変換することを特徴とする請求項１８又は１９に記載のミキサ。
21. 前記各電流増幅回路部は、前記第２のトランジスタに直列に接続された可変抵抗をそれぞれ備え、
    前記制御部は、前記利得制御信号に応じて、前記各可変抵抗の抵抗値をそれぞれ変えることを特徴とする請求項２０に記載のミキサ。
22. 前記各可変抵抗は、ＭＯＳトランジスタで構成され、
    前記制御部は、前記利得制御信号に応じて、前記各ＭＯＳトランジスタの制御電圧をそれぞれ変えることを特徴とする請求項２１に記載のミキサ。
23. 前記制御部は、
    前記各電流増幅回路部に対応した定電圧をそれぞれ生成する定電圧生成部と、
    前記各電流増幅回路部におけるＭＯＳトランジスタの制御電圧をそれぞれ生成して出力する複数の制御電圧生成部と
    を備え、
    前記各制御電圧生成部は、
    前記定電圧生成部によって生成されたその制御電圧生成部に対応する定電圧及び前記利得制御信号の電圧が各入力端に対応してそれぞれ入力される差動増幅回路部と、
    入力側トランジスタが前記差動増幅回路部を構成する差動対の一方のトランジスタの負荷をなしているカレントミラー回路と、
    前記カレントミラー回路の出力電流を電圧に変換して出力する電圧出力部と
    を備えることを特徴とする請求項２２に記載のミキサ。
24. 前記電流電圧変換部は、抵抗で構成されることを特徴とする請求項１４から２３のいずれかに記載のミキサ。
25. 前記電流電圧変換部は、インダクタで構成されることを特徴とする請求項１４から２３のいずれかに記載のミキサ。
26. 前記電流電圧変換部は、並列に接続されたインダクタ及びキャパシタで構成されることを特徴とする請求項１４から２３のいずれかに記載のミキサ。
27. 一対のミキサと、前記各ミキサの出力電流を加算する加算部と、前記加算部の出力電流を電圧に変換する電流電圧変換部とを備える直交変調器であって、
    前記各ミキサは、
    入力電圧を電流に変換する電圧電流変換部と、
    前記電圧電流変換部によって変換された電流を増幅する電流増幅部と、
    外部から入力された利得制御信号に応じて、前記電流増幅部の増幅率を制御する制御部と、
    外部から入力された変換利得制御信号に応じて、前記電流増幅部によって増幅された電流の周波数を変換するミキシング部と
    を備えることを特徴とする直交変調器。
    

Images