SU896621A1 - Устройство микропрограммного управлени - Google Patents

Description

1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в качестве микропрограммного устройства управлени  ЭВМ.

Известно устройство микропрограммного управлени , содержащее запоминающие блоки дл  хранени  адресов микрокоманд и их операционных частей, адресный и буферный регистры,регистр логических условий., дешифраторы,счетчики адресов и микрокоманд, элементы И, НЕ, элементы за держки и генератор тактовых импульсов Г Недостатком указанного устройства  вл етс  низка  экономичность,обусловленна  избыточностью третьего запоминающего блока, где записаны операционные -части всех микрокоманд микропрограммы.

Наиболее близким к предлагаемому по технической сущности и достигаемому положительному эффекту  вл етс  устройство микропрограммного управлени , содержащее регистр логических условий, выход которого соединен с первым входом первого блока элементов И, выход которого соединен со входом логических условий буферного регистра, выход которого соединен с первым входом второго блока элементов и, выход которого соединен с информационным входом первого регистра адреса, вход кода операции которого  вл етс  входом кода операции устройства , выход первого регистра адреса соединен с информационным входом первого дешифратора, выход которого соединен со входом первого запоминающего блока, первый адресный

10 выход первого запоминающего блока соединен с ащресным входом буферного регистра, второй адресный выход со входом шифратора, выход логических условий - с информационным входом регистра логических условий, а выход сброса - со входом установки в нуль первого регистра адреса,второй вход первого блока элементов И соединен со входом логических усло20 вий устройства, второй вход второго блока элементов И соединен с выходом первого элемента И, первый вход которого через первый и второй элементы задержки соединен с первым

25 выходом генератора тактовых импульCQB , второй вход первого элемента И соединен с выходом третьего элемента И, с первым входом четвертого элемента И, и через первый элемент

30 НЕ с первым входом второго элемента

И, второй вход которого соединен с первым входом генератора тактовых импульсов, выход второго элемента И соединен со входом установки в нуль второго регистра адреса и входом запуска второго дешифратора,группа входов .третьего элемента И соединена с группой выходов счетчика микрокоманд , первый вход которого соединен с первым выходом шифратора,второй выход которого соединен с информационным входом счетчика адреса , вход установки в нуль которого соединен со входами установки в нуль регистра логических условий, буферного регистра, входом запуска первого дешифратора и выходом четвертого элемента И, а выход счетчика адреса - с информационным входом второго дешифратора, выход которого соединен со входом второго запоминающего блока, выход которого соединен с информационным входом второго регистра адреса, первый разр дный выход которого соединен с информационным входом третьего дешифратора , вход запуска .которого соединен с выходом первого элемента задержки , а выход третьего дешифратора соединен со входом, третьего запоминающего блока, первый выход которого соединен со счетным входом счетчика адреса и вторы , входом счетчика микрокоманд 2 1.

Недостатком указанного устройства  вл етс  его низка  экономичность, обусловленна  большой избыточностью третьего запоминающего блока.

Цель изобретени  - повышение экономичности устройства микропрограммного управлени .

Указанна  цель достигаетс  тем, что устройство дополнительно содержит счетчик импульсов, регистр сдвига , элемент И-НЕ и третий блок элементов И,причем информационный вход счетчика импульсов соединен со вторым разр дным выходом регистра адреса , счетный вход счетчика импульсов - с выходом п того э хемента И и первым входом шестого элемента И,первый вход п того элемента И соединен с единичным выходом триггера управлени , а второй вход - со вторым выходом генератора тактовых .импульсов, единичный вход триггера управлени  соединен с выходом второго элемента задержки, а нулевой вход - через пторой элемент НЕ соединен со вторым входом шестого элемента И и выходом элемента И-НЕ, группа входов которого соединена с группой выходов счетчика импульсов,, выход шестого элемента И соединен с первым входом регистра сдвига, второй вход которого Соединен с выходом первого элемента задержки третий, вход - с первым выходом третьего запоминающего блока, а выход - с первым входом третьего

блока элементов И, второй вход которого соединен с нулевым выходом триггера управлени , выход третьего блока элементов И  вл етс  выходом устройства.

Предлагаемое устройство обеспечивает повышение экономичности за счет записи в третий запоминающий блок только базовых операционных микрокоманд и формировани  полного множества операционных микрокоманд путем циклического сдвига соответствующих базовых операционных микрокоманд на заданное количество разр дов .

На чертеже представлена функциональна  схема устройства микропрограммного управлени .

Устройство содержит первый регистр 1 адреса, первый дешифратор 2, первый запоминающий блок 3, регистр 4 логических условий, первый блок 5 элементов И, буферный регистр 6, второй блок 7 элементов И, шифратор 8, счетчик 9 микрокоманд, третий элемент И 10, первый элемент И 11, первый элемент 12 задержки , второй элемент 13 задержки, четвертый элемент И 14, триггер 15 управлени , п тый элемент И 16, счетчик 17 импульсов, элемент И-НЕ 18, шестой элемент И 19, регистр 20 сдвига , третий блок 21 элементов И, второй элемент НЕ 22, генератор 23 тактовых импульсов, первый элемент Н 24, второй элемент И 25, счетчик 26 адреса, второй дешифратор 27, второй запоминающий блок 28, второй регистр 29 адреса, третий дешифратор 30, третий.запоминающий блок 31,вход 32 кода операции, вход 33 логически условий, выход 34 устройства.

Считывание операционной микрокоманды с выхода устройства микропрограммного управлени  осуществл етс  в два цикла.

Первый цикл начинаетс  считыванием информации из первого запоминающего блока 3: выхода кода адреса первой Микрокоманды очередной микрокоманды , кода адреса первой микрокоманды текущей последовательности, кода провер емых логических условий.Заканчиваетс  первый цикл работы считыванием информации из третьего запоминающего блока 31 с первого выхода базовой операционной микрокоманды.

В счетчике 9 микрокоманд после считывани  адреса первой микрокоманды текущей последовательности записываетс  код числа микрокоманд,вход щих в последовательность. В процессе работы устройства микропрограммного управлени  нулевое состо ние счетчика 9 микрокоманд  вл етс  признаком выполнени  текущей последовательности микрокоманд.

Содержание счетчика 9 микрокоманд измен етс  в процессе реализации последовательности уменьшением на еди ницу сигналами со второго выхода третьего запоминающего блока 31 каж дый раз после считывани  из него ба зовой операционной микрокоманды. Считывание .базовых операционных микрокоманд из третьего запоминающе го блока 31 осуществл етс  тактовым импульсами низкой частоты с первого выхода генератора 23 тактовых импул сов. Счетчик 26 адреса предназначен д формировани  адресов очередных микр команд путем изменени  его содержимого .увеличением на единицу. Формирование адреса очередной микрокоманды происходит вс кий раз после считывани  базовой операционной микрокоманды из третьего запо.минающего блока 31. «Ьормат микрокоманды второго запо минающего блока 28 разбит на дв-а пол : в первом поле записываетс  ад рес базовой операционной микрокоманды , во втором поле - количество импульров сдвига, необходимых дл  формировани  операционной микрокоманды . Второй регистр 29 адреса имеет два выхода в соответствии с назначением каждого пол  второго запоминаю щего блока 28. В третьем запоминающем блоке 31 записываютс  все базовые операционные микрокоманды, необходимые дл  формировани  операционных микрокоманд , вход щих в.микропрограмму. Считыванием базовой операционной микрокоманды с первого выхода третьего запоминаюидего блока 31 и записью ее в регистр 20 сдвига заканчиваетс  первый и начинаетс  второй цикл устройства микропрограммного управлени  В течение второго цикла работы устройства микропрограммного управлени  происходит уменьшение содержимого счетчика 17 импульсов на единицу по каждому тактовому импульсу высокой частоты со второго выхода генератора 2 3 тактовых импульсов. В регистре 20 сдвига происходит формирование операционной микрокоманды. Нулевое состо ние счетчика 17 импульсов  вл етс  признаком окончани  формировани  операционной гликрокоман ды из базовой путем ее циклического сдвига и разрешает считывегние сформи рованной операционной микрокоманды из регистра 20 сдвига. Считыванием информации из регистр . 20 сдвига управл ет триггер 15 управлени .. Устройство работает следующим образом . Б исходном состо нии все элементы наход тс  в нулевом состо нии. Код (номер) операции поступает че рез вход 32 в регистр 1 гшреса и задает адрес соответствующей  чейки пам ти в первом запоминающем блоке 3. Генератор 23 тактовых импульсов с первого выхода через элемент 13 задержки при наличии разрешающего сигнала с выхода третьего элемента И 10 производит установку в нуль счетчика 26 адреса, буферного регистра и регистра 4 логических условий и осуществл ет запуск первого дешифратора 2. По сигналу с первого дешифратора 2 из соответствующей  чейки пам ти первого запоминающего блока 3 происходит считывание кода первой микрокоманды очередной линейной последовательности , кода провер емых логических условий и кода адреса первой микрокоманды текущей линейной последовательности , а также происходит обнуление регистра 1 адреса по сигналу с выхода первого запоминающего блока 3. Сигнал с выхода генератора 23 тактовых импульсов через элемент 12 задержки при наличии разрешающего сигнала с выхода счетчика 9 микрокоманд , соответствующего нулевому его состо нию, поступает на второй вход второго блока 7 элементов И и производит запись кода номера следующей линейной последовательности в регистр 1 адреса с выхода буферного регистра 6. После считывани  адресной части микрокоманды и записи в счетчик 9 микрокоманд кода числа микрокоманд содержимое счетчика отлично от нул . Сигнал на выходе третьего элемента И 10 принимает нулевое значение и через первый элемент -НЕ 24 открывает второй элемент И 23. Этим же сигналом с выхода элемента 12 задержки происходит установка в 1 триггера 15 управлени , который своим единичным выходом открывает п тый элемент И 16. Сигналом с первого выхода генератора 23 тактовых импульсов через открытый второй элемент И 25 происходит обнуление регистра 29 адреса и запуск второго дешифратора 27. По сигналу с выхода второго дешифратора 27 из второго запоминающего блока 21 происходит считывание информации из соответствующей  чейки и запись содержимого в регистр 29 адреса. Код номера базовой операционной микрокоманды с первого выхода регистра 29 поступает на первый вход третьего дешифратора 30. Со второго выхода регистра 29 в счетчик 17 импульсов записываетс  информаци  о количестве сдвигов, необходимых дл  формировани  соответствующей операционной микрокоманды. При этом содержимое счетчу1ка 17 отлично от нул . .

По сигналу с выхода генератора 2тактовых импульсов через.элемент 13 задержки происходит запуск третьего дешифратора 30, обнуление регистратора 20 сдвига.

Из третьего запоминающего блока 31 по сигналу с выхода третьего дешифратора 30 происходит считывание соответствующей базовой операционной микрокоманды и ее запись в регистр 20 сдвигов.

После записи базовой операционной микрокоманды в регистр 20 сдвигов через открытый единичным сигналом с триггера 15 управлени  п тый элемент И 16 начинаетс  сдвиг базовой операционной микрокоманды в регистре 20 сдвига и уменьшение содержимого из счетчика 17 импульсов тактовыми импульсами высокой частоты со второго выхода генератора 23 тактовых импульсов.

В течение всего времени сдвигов базовой операционной микрокоманды в регистре 20 сдвига сигнал на выхоле элемента.И-ЙЕ 18 равен единице , и он поддерживает шестой элемент И 19 в открытом состо нии, пропуска  импульсы сдвига с выхода п того элемента И 16 в регистр 20 сдвига.

После того,как в регистре 20 сдвига заканчиваетс  процесс формировани операционной микрокоманды, о чем свидетельствует нулевой сигнал на выходе элемента И-НЕ 18, шестой элемент И 19 закрываетс , и триггер 15 управлени  устанавливаетс  в нулевое состо ние. При этом единичным сигналом с его нулевого выхода открываетс  третий блок 21 элементов И.Операционна  микрокоманда, записанна  в регистре 20 сдвига, поступает на выход 34 устройства.

После считывани  базовой операционной микрокоманды из третьего запоминающего блока 31 содержимое счетчика 26 адреса увеличиваетс  на единицу, тем самым формируетс  адрес очередной микрокоманды последовательности , а содержимое счетчика 9 микрокоманд уменьшаетс  на единицу.

Очередным тактовым импульсом с выхода генератора 23 через открытый второй элемент И 25 происходит запуск третьего дешифратора 30 и обнуление регистра 20 сдвига. В дальнейшем работа устройства микропрограммного управлени  повтрр етс .

После считывани  последней микро .команды текущей последовательности происходит обнуление счетчика 9 микрокоманд, на выходе третьего элемента И 10 по вл етс  единичный сигнал , который закрывает второй элемент И 25 и открывает Четвертый 1.4 и первый 11 эле/Ленты И.

По сигналу с выхода элемента 13 задержки тактовый импульс с первого

выхода генератора 23 тактовых импульсов происходит обнуление регистра 4 логических условий и буферного регистра б, счетчика 26 адреса и запуск первого дешифратора 2.

Таким образом, введение указанных элементов и св зей позвол ет существенно повысить экономичность. При этом сохран ютс  неизменными другие характеристики, такие как функциональные возможности и быстродействие , поскольку операции сдвига осуществл ютс  частотой, значительно превышающей частоту считывани  информацииИЗ запоминающих блоков.

Claims (2)

1. Формула изобретени 

   Устройство микропрограммного управлени , содержащее регистр логических условий, выход которого соединен с первым входом первого блока элементов И, выход которого соединен со входом логических условий буферного регистра, выход которого соединен с первым входом-второго блока элементов И, выход которого соединен с информационным входом первого регистра адреса, вход кода операции которого  вл етс  входом кода операции устройства , выход первого регистра адреса соединен с информационным входом первого дешифратора, выход которого соединен со входом первого запоминающего блоке, первЕлй адресный выход первого запоминающего блока соединен с адресным входом буферного регистра, второй адресный выход - со входом шифратора, выход логических условий с информационным входом регистра логических условий, а выход сброса со входом установки в нуль первого регистра адреса, второй вход первого блока элементов И соединен со входом логических условий устройства, второй вход второго блока элементов И соединен с выходом первого элемента И, первый вход которого через первый и вторсэй элементы задержки соединен с первым выходом генератора тактовых импульсов, второй вход первого элемента И соединен с выходом третьего элемента И, с первым входом четвертого элемента И, и через первый элемент НЕ с первым входом второго элемента И, второй вход которого соединен с первым входом генератора тактовых импульсов, выход второго элемента И соединен со входом установки в нуль второго регистра адреса и входом запуска второго-дешифратора,группа входов третьего элемента И соедииена с группой выходов счетчика микрокоманд , первый вход которого соединен с первым выходом шифратора, второй выход которого соединен с информационным входом счетчика адреса, вход установки в нуль которого соединен со входами установки в нуль регистра ло гических условий, буферного регистра входом запуска первого дешифратора и выходом четвертого элемента И, а выход счетчика адреса - с информационным входом второго дешифратора,выход которого соединен со входом второго запоминакнцего блока, выход которого соединен с информационным входом второго регистра адреса, первый разр дный выход которого соединен с информационным входим третьего дешифра тора, вход запуска которого соединен с.выходом первого элемента задержки, а выход третьего дешифратора соединен со входом третьего запоминающего блока, первый выход которого соединен со счетным входом счетчика адреса и вторым входом счетчика микроко манд , отличающеес  тем, что, с целью повышени  экономичности оно дополнительно содержит счетчик импульсов, регистр сдвига, элемент И-НЕ и третий блок элементов И,причем информационный вход счетчика импулБсов соединен со вторым разр дным выходом регистра адреса,счетный вход счетчика импульсов - с выходом п того элемента И и первым входом-шестого элемента И, первый вход п того элемента И соединен с единичньни выходом триггера управлени , а второй вход. - со вторым выходом генератора тактовых импульсов, единичный вход триггера управлени  соединен с выходом второго элемента задержки, а нулевой вход - через второй элемент НЕ соединен со вторым входом шестого элемента И и выходом элемента И-НЕ, группа входов которого соединена с группой выходов счетчика импульсои, выход шестого элемента И соединен с первым входом регистра сдвига, второй вход которого соединен с выходом первого элемента задержки, третий вход - с первым выходом третьего запсниинающего блока, а выход - с первым входом третьего блока элементов И, второй вход которого соединен с нулевым выходом триггера управлени , выход третьего блока элемента И  вл етс  выходом устройства . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 763898, кл. G 06 F 9/16, 1978.
2. 2.Авторское свидетельство СССР по за вке № 2802977/18-24, кл. G 06 F 9/16, 1979 (прототип).