SU985788A1 - Устройство микропрограммного управлени - Google Patents

Description

(5) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относитс  к вычисли гельной технике и может быть исполь зовано при синтезе устройств дл  ЦВМ. Известно устройство микропрограммного управлени , содержащее запоминающий блок, два счетчика, два дешифратора , регистр микрокоманд, генератор импульсов, группу из (К+1) блоков элементов И, блок элементов ИЛИ tl IIНедостатком данного устройства  вл етс  низка  экономичность запоминающего блока, обусловленна  тем, что в  чейке запоминающего блока может хранитьс  только целое число микрокоманд . Наиболее близким к предлагаемому по технической сущности и достигаемому положительному эффекту  вл етс  устройство микропрограммного управлени ,, содержащее блок пам ти, два счет чика, два дешифратора, регистр микрокоманд , два элемента задержки, 2E+im+1 блок элементов И, блок элементов ИЛИ, группу из тп элементов ИЛИ, элемент И, одновибратор, триггер, генератор тактовых импульсов 2. Недостатком данного устройства  вл ютс  низкие функциональные возможности , которые обусловлены невозможностью реализации микропрограмм, состо щих из микрокоманд, разр дность которых больше длины линеек блока пам ти , причем остаток целой микрокоманды должен не превышать половину длины формата микрокоманды; невозможностью управлени  операционными устройствами большой размерности, т. е. операционными устройствами, дл  которых в каждом такте работы необходимо формировать большое число управл ющих воздействий (микроопераций), в каждом такте устройство может выдавать микрокоманды , общее число разр дов которых меньше длины линейки на разр дность остатков; сложностью схем считывани  , что ведет к снижению отказоустойчивости в целом и усложн ет процесс производства таких устройств в 3985 интегральном исполнении; сложностью модификации схемы при изменении параметров микролрограммы. Цель изобретени  - расширение функциональных возможностей устройства, Поставленна  цель достигаетс  тем, чтб в устройство, содержащее блок пам ти , два счетчика, два дешифратора, регистр микрокоманд, два элемента задержки , 2K+mf1 блок элементов И (тформат микрооперации, й- число полных линеек микрокоманды в пам ти), блок элементов ИЛИ, группу из m элементов ИЛИ, ;элемент И, одновибратор триггер, генератор тактовых импульсов причем информационный вход первого счетчика подключен к входу начального адреса устройства, а выход соединен с информационным входом первого дешифратора, выход которого соединен с адресным входом блока пам ти, информационный выход которого соединен с первыми входами 1 (С+1) блоков элементов И, выходы регистра микрокоманд соединены с первыми входами (+2)- (2ё+1)-го блоков элементов И, выходы ( 2Е+2)-( )-го блоков элементов И соединены с входами первого блока элементов ИЛИ, выходы которого подключены к выходу микрооперации устройства, единичный вход триггера подключен к входу пуска устройства, единичный выход - к первому входу элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход элемента И соединен через первый элемент задержки со счетным входом второ го счетчика, выход которого соединен с входом второго дешифратора, первый выход которого соединен с вторым входом (Е+1)-го блока элементов И, допол нительно введены буферный регистр, причем установочный вход второго счет чика соединен с входом начального адреса устройства, 1 и выход () j-й группы выходов второго дешифратора () подключены к у-му входу f-ro элемента ИЛИ группы, выходы кото рых подключены к вторым входам i-ro блока .элементов И, выход которого соединен с входом регистра микрокоманд S-e выходы j-й группы выходов второго дешифратора соединены соответственно с первыми входами (2K+2)-(2e+mf 1)-го блоков элементов И, выход б-го элемента ИЛИ группы соединен через одновибратор с инверсным входом элемента И, выход которбго соединен с управл ющим входом блока пам ти и через эленент задержки со счетным входом первого счетчика, выход -го элемента ИЛИ группы соединен через элемент задержки с вторыми входами (В+2)-(5Р+ -НГН-1)-го блоков элементов И; выходы (Р+2)-(2Р+1 )-го блоков элементов И подключены к выходу микроопераций устройства; выход (Р+1)-го блока элементов И соединен с информационным входом буферного регистра, выходы которого соединены стретьими входами (2е+2)-(2P+rm-1 )-го блоков элементов И. Сущность изобретени  состоит в повышении экономичности блока пам ти устройства управлени  путем записи отдельных микрокоманд любого формата р линейки пам ти, в том числе и микрокоманд с форматом, превышающим размер линейки, а остатков различной длины, не вошедших в эти линейки, в отдельные  чейки, На чертеже представлена функциональна  схема устройства, / Устройство содержит первый сметчик 1, первый дешифратор 2, блок 3 пам ти, (1-Р)-й блок элементов И, регистр 5 микрокоманд, (+2)-( )-й блок 6 элементов И, выход 7 микроопераций устройства, второй счетчик 8, второй дешифратор 9 группа 10 элементов ИЛИ, (е+1)-й блок элементов И 11, буферный регистр 12, (22+2)-(26+ +Гп+1)-й блоки 13 элементов И, блок 1 элементов ИЛИ, первый элемент 15 задержки , второй элемент 16 задержки, триггер 17, генератор 18 тактовых импульсов , элемент И 19, одновибратор 20, В исходном состо нии оба счетчика 1 и 8 и триггер 17 наход тс  в нулевом состо нии, элемент И 19 закрыт, регистры микрокоманд 5 и буферный 12 свободны. Предлагаемое устройство работает следующим обр-азом. По начальному адресу, поступающему на первый вход счетчика 1 и вход счетчика 8 на первом дешифраторе 2 возбуждаетс  выход, соответствующий начальному адресу, а на втором .дешифраторе 9 нулевой выход. Сигналом Пуск fpиггep 17 устанавливаетс  в единичное состо ние, разреша  прохождение импульсов с генератора 18 через элемент И 19. Г1ервый импульс разрешает считывание информации с начальной  чейки блока 3 пам ти . Через открытый дешифратором 9 (6 + 1)-i блок элементов И 11 эта информаци  записываетс  в буферный регистр 12. Через врем , определ емое элементом IS задержки, счетчик 8 устанавливаетс  в состо ние, которому соответствует единица, на первом выходе дешифратора 9- Вторым импульсом считываетс  информаци  из следующей линейки блока 3 пам ти и через открытые элементы И (1-Р)-го блоков k элементов И записываетс  в первое поле регистра 5 микрбкоманд. Через врем , определ емое элементом 15 задержки счетчик 8 устанавливаетс  в состо ние, которому соответствует единица, на втором выходе дешифратора 9, а счетчик 1 в состо ние, по которому выбираетс  следующа  линейка блока 3 пам ти. Затем импульсами с генератора 18 осуществл етс  считывание информации из . блока 3 пам ти и запись ее в соответ-20 ции ствующие пол  регистра 5 микр9команд ( 2+1)-м импульсом генератора 18 осуществл етс  запись информации из блока 3 пам ти в S-е поле регистра 5 микрокоманд . Единичный сигнал с -го вывода дешифратора 9 поступает на пер вый вход (2е+2)-го блока 13.1 элемента И. Через врем , определ емое элементом 16 задержки, все Р полей регистра микрокоманд будут заполнены и на вторые входы всех (Е+2)-(2 +т1Н-1) блоков 6 и 13 элементов И поступ т разрешающие считывание информации си налы. Содержимое (1-С)-го. полей регистpa 5 микрокоманд и первого пол  буфер ного регистра 12 поступает на выход 7 Кроме того, сигнал с выхода -го элемента ИЛИ группы 10 элементов ИЛИ поступит на вход одновибратора 20, ко торый формирует сигнал нужной длитель ности и запрещает прохождение импульсов с генератора 18 через элемент И 19, (+2)-й импульс в схему не подаетс . После истечени  времени, ,необходимого на выдачу информации на выход 7 и определ емое элементом 15 .задержки , счетчики 1 и В (6+1)-м импуль сом перевод тс  в состо ние, которым соответствуют единицы на тех выходах дешифраторов 2 и 9, по которым считываетс  информаци  из первой линейки блока паМ ти группы линеек, соответствующих второй микрокоманде. После окончани  импульса, выработанного одновибратором в схему снова подаютс  тактовые импульсы через открытый элемент И 19 и первым импульсом считываетс  перва  линейка следую

щей микрокоманды. Дальше устройство работает вышеописанным образом.

При считывании целых частей второй микрокоманды Мз у,

2 1 21 М 25 . . . Mjg,

вМ2 управление осуществл етс  сигналами со второй группы выходов дешифратора 9 и т. д. После считывани  т-й микрокоманды в счетчик 1 записываетс  адрес следующей группы микрокоманд либо путем естественной адресаций, либо путем принудительной записи кода адреса со входа устройства.

Claims (1)

1.Геолец н А.Г. ЭВМ Наири-3, М,, Статистика, 1979, с. 132 .Авторское свидетельство СССР по за вке № 29б1 311/l8-2t, кл. G06F9/22, 1980. 8 команд, Е-е выходы /-и группы выходов второго дешифратора соединены с первыми входами (2Е+2)-(2С+ггн-1)-го блоков элементов И, выход S-ro элемента ИЛИ группы соединен через одновибратор с инверсным входом элемента И, выход которого соединен с управл ющим входом блока пам ти и через элемент задержки со счетным входом первого счетчика, выход f-го элемента ИЛИ группы соединен через элемент задержки с вторыми входами (+2)-(2е+пИ-1)го блоков элементов И, выходы (8+2) (28+1)-го блоков элементов И подключены к выходу микроопераций устройства , выход (8+0-го блока элементов И соединен с информационным входом буферного регистра, выходы которого соединены с третьими входами (22+2) . -(2в+п«-1)-го блоков элементов И.

Of

rf

-07

4,1

a 5Т7Г

П2т:Й

/

fi

14

ItttH

м

im